JPH06216526A - 薄膜多層配線基板 - Google Patents
薄膜多層配線基板Info
- Publication number
- JPH06216526A JPH06216526A JP394593A JP394593A JPH06216526A JP H06216526 A JPH06216526 A JP H06216526A JP 394593 A JP394593 A JP 394593A JP 394593 A JP394593 A JP 394593A JP H06216526 A JPH06216526 A JP H06216526A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin
- bonding pad
- wiring
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 上面に列状に配置されているボンディングパ
ッド面の段差を解消し、良好なボンディング性を持たせ
ることにより、信頼性の高いマルチチップモジュールな
ど容易に構成し得る薄膜多層配線基板の提供を目的とす
る。 【構成】 絶縁性支持基板主面上に一体的に形成・配置
された導体配線層および電気絶縁層を交互に積層し、か
つ上面の所定箇所にボンディングパッドが列状に形設・
配置された薄膜多層配線部とを具備して成る薄膜多層配
線基板において、前記薄膜多層配線部２のボンディング
パッド2f直下領域に内層されている導体配線幅をボンデ
ィングパッド2fの幅と同一以上に選択・設定するととも
に、導体配線が内層されていない他のボンディングパッ
ド2f直下領域にダミー層2hを配設定して、前記列状のボ
ンディングパッド2f面を平坦化させたことを特徴とす
る。
ッド面の段差を解消し、良好なボンディング性を持たせ
ることにより、信頼性の高いマルチチップモジュールな
ど容易に構成し得る薄膜多層配線基板の提供を目的とす
る。 【構成】 絶縁性支持基板主面上に一体的に形成・配置
された導体配線層および電気絶縁層を交互に積層し、か
つ上面の所定箇所にボンディングパッドが列状に形設・
配置された薄膜多層配線部とを具備して成る薄膜多層配
線基板において、前記薄膜多層配線部２のボンディング
パッド2f直下領域に内層されている導体配線幅をボンデ
ィングパッド2fの幅と同一以上に選択・設定するととも
に、導体配線が内層されていない他のボンディングパッ
ド2f直下領域にダミー層2hを配設定して、前記列状のボ
ンディングパッド2f面を平坦化させたことを特徴とす
る。
Description
【０００１】
【産業上の利用分野】この発明は薄膜多層配線基板に係
り、さらに詳しくは、マルチチップモジュールやハイブ
リッドICの構成に適する薄膜多層配線基板に関する。
り、さらに詳しくは、マルチチップモジュールやハイブ
リッドICの構成に適する薄膜多層配線基板に関する。
【０００２】
【従来の技術】近年、電子部品もしくは電子回路の小形
化，高密度化（大容量化）などが図られており、たとえ
ばパッケージ化した半導体装置を、いわゆるプリント基
板に搭載・実装することが広く知られている。しかし、
前記従来の実装手段では、その高密度化（大容量化）な
どに限界があるため、薄膜技術によって製造し得る薄膜
多層配線基板を実装用の配線基板とし、たとえば TAB(T
ape Automated Bonding)チップを搭載・実装したマルチ
チップモジュールなどの開発が進められている。図３は
このような薄膜多層配線基板の構成例の要部を断面的に
示したもので、絶縁性支持基板１の所定領域面上に、い
わゆる薄膜多層配線部２を一体的に形成・配置し、その
薄膜多層配線部２の最上面には搭載・実装するチップ素
子３の電極端子3aにボンディングワイヤ４により電気的
に接続するためのボンディングパッド2fを列状に形成し
た構成を成している。すなわち、絶縁性支持基板１面上
に、電源（導体）層2a，厚さ 100〜 150nm程度の無機質
系の絶縁層、たとえば SiO2 層2b，グランド（導体）層
2cを、さらに、 SiO2 層2b1 ，2b2 ，2b3 、導体（信
号）配線層2d1 ，2d2 ，2d3 を交互に積層・一体化し、
最上面にはチップ素子３をマウントするダイパッド2e、
およびチップ素子３の電極端子3aとの間を電気的に接続
するボンディングパッド2fが、前記チップ素子３の電極
端子3aに対応して列状に一体的に配置された構成を成し
ている。 ところで、この種薄膜多層配線板の薄膜多層
配線部２においては、一般的にボンディングパッド2fに
対して、信号配線層2d1 ，2d2 ，2d3 の配線幅が小さく
（細く）設定されている。図４および図５は、異なる信
号配線層2d2 ，2d3 について、最上面のボンディングパ
ッド2fに対するパターニングを模式的に示したもので、
いずれの場合も配線幅がほぼ一定に設定されている。
化，高密度化（大容量化）などが図られており、たとえ
ばパッケージ化した半導体装置を、いわゆるプリント基
板に搭載・実装することが広く知られている。しかし、
前記従来の実装手段では、その高密度化（大容量化）な
どに限界があるため、薄膜技術によって製造し得る薄膜
多層配線基板を実装用の配線基板とし、たとえば TAB(T
ape Automated Bonding)チップを搭載・実装したマルチ
チップモジュールなどの開発が進められている。図３は
このような薄膜多層配線基板の構成例の要部を断面的に
示したもので、絶縁性支持基板１の所定領域面上に、い
わゆる薄膜多層配線部２を一体的に形成・配置し、その
薄膜多層配線部２の最上面には搭載・実装するチップ素
子３の電極端子3aにボンディングワイヤ４により電気的
に接続するためのボンディングパッド2fを列状に形成し
た構成を成している。すなわち、絶縁性支持基板１面上
に、電源（導体）層2a，厚さ 100〜 150nm程度の無機質
系の絶縁層、たとえば SiO2 層2b，グランド（導体）層
2cを、さらに、 SiO2 層2b1 ，2b2 ，2b3 、導体（信
号）配線層2d1 ，2d2 ，2d3 を交互に積層・一体化し、
最上面にはチップ素子３をマウントするダイパッド2e、
およびチップ素子３の電極端子3aとの間を電気的に接続
するボンディングパッド2fが、前記チップ素子３の電極
端子3aに対応して列状に一体的に配置された構成を成し
ている。 ところで、この種薄膜多層配線板の薄膜多層
配線部２においては、一般的にボンディングパッド2fに
対して、信号配線層2d1 ，2d2 ，2d3 の配線幅が小さく
（細く）設定されている。図４および図５は、異なる信
号配線層2d2 ，2d3 について、最上面のボンディングパ
ッド2fに対するパターニングを模式的に示したもので、
いずれの場合も配線幅がほぼ一定に設定されている。
【０００３】なお、上記構成においては、薄膜多層配線
部２の信号配線層2d1 ，2d2 ，2d3およびボンディング
パッド2f間が、たとえばビア接続2gによって電気的に接
続され、所要の配線回路を形成している。
部２の信号配線層2d1 ，2d2 ，2d3およびボンディング
パッド2f間が、たとえばビア接続2gによって電気的に接
続され、所要の配線回路を形成している。
【０００４】
【発明が解決しようとする課題】しかし、前記構成の薄
膜多層配線基板の場合は、次のような不都合な問題が認
められる。たとえば、多層配線部２の上面に所要のチッ
プ素子３をマウントし、そのチップ素子３の電極端子3a
と対応するボンディングパッド2fに、ワイヤボンディン
グする場合など、ボンディング性が劣るという問題があ
る。つまり、薄膜多層配線部２においては、一般的に信
号配線層2d1 ，2d2 ，2d3 の配線幅が小さく、ボンディ
ングパッド2fの幅よりも狭いため、この信号配線層2
d1 ，2d2 ，2d3 の配線領域上にボンディングパッド2f
が配置されると必然的に段差が生じることになる。この
ボンディングパッド2f面の段差発生は、ボンディングパ
ッド2f面の凹凸化を意味し、ボンディングワイヤの位置
決めの困難さ、もしくは位置ズレの起こり易さとなる一
方、また半田リフローなどによる場合は不均一な半田付
けを伴うことになり、結果的に信頼性の高い実装を達成
し得ないことになる。この点さらに詳述すると、この種
の薄膜多層配線板においては、薄膜多層配線部２の層間
絶縁層2b1 ，2b2 ，2b3 が 2〜15μm 程度と薄いため、
信号配線層2d1 ，2d2 ，2d3 の存否なども薄膜多層配線
部２表面の平坦性に影響を及ぼし易く、前記のようにボ
ンディングパッド2fに対して幅の狭い信号配線層2d1 ，
2d2 ，2d3 が直下領域に内層・配置されていても、段差
の発生が容易に認められる。そして、このような現象は
個々のボンディングパッド2fだけでなく、列状に配置さ
れているボンディングパッド2f間、換言すると直下領域
に信号配線層2d1 ，2d2 ，2d3が内層・配置されている
ボンディングパッド2fと信号配線層2d1 ，2d2 ，2d3 が
内層・配置されていないボンディングパッド2fとの間で
も段差が生じ、ボンディングパッド2f列としての平坦性
が損なわれることになる。したがって、前記ワイヤボン
ディングなどにおいて、たとえばボンディングツールの
均一的なボンディング作用の達成が困難となり、ボンデ
ィングの信頼性が損なわれ易いという問題がある。
膜多層配線基板の場合は、次のような不都合な問題が認
められる。たとえば、多層配線部２の上面に所要のチッ
プ素子３をマウントし、そのチップ素子３の電極端子3a
と対応するボンディングパッド2fに、ワイヤボンディン
グする場合など、ボンディング性が劣るという問題があ
る。つまり、薄膜多層配線部２においては、一般的に信
号配線層2d1 ，2d2 ，2d3 の配線幅が小さく、ボンディ
ングパッド2fの幅よりも狭いため、この信号配線層2
d1 ，2d2 ，2d3 の配線領域上にボンディングパッド2f
が配置されると必然的に段差が生じることになる。この
ボンディングパッド2f面の段差発生は、ボンディングパ
ッド2f面の凹凸化を意味し、ボンディングワイヤの位置
決めの困難さ、もしくは位置ズレの起こり易さとなる一
方、また半田リフローなどによる場合は不均一な半田付
けを伴うことになり、結果的に信頼性の高い実装を達成
し得ないことになる。この点さらに詳述すると、この種
の薄膜多層配線板においては、薄膜多層配線部２の層間
絶縁層2b1 ，2b2 ，2b3 が 2〜15μm 程度と薄いため、
信号配線層2d1 ，2d2 ，2d3 の存否なども薄膜多層配線
部２表面の平坦性に影響を及ぼし易く、前記のようにボ
ンディングパッド2fに対して幅の狭い信号配線層2d1 ，
2d2 ，2d3 が直下領域に内層・配置されていても、段差
の発生が容易に認められる。そして、このような現象は
個々のボンディングパッド2fだけでなく、列状に配置さ
れているボンディングパッド2f間、換言すると直下領域
に信号配線層2d1 ，2d2 ，2d3が内層・配置されている
ボンディングパッド2fと信号配線層2d1 ，2d2 ，2d3 が
内層・配置されていないボンディングパッド2fとの間で
も段差が生じ、ボンディングパッド2f列としての平坦性
が損なわれることになる。したがって、前記ワイヤボン
ディングなどにおいて、たとえばボンディングツールの
均一的なボンディング作用の達成が困難となり、ボンデ
ィングの信頼性が損なわれ易いという問題がある。
【０００５】本発明は上記事情に対処してなされたもの
で、上面に列状に配置されているボンディングパッド面
の段差を解消し、良好なボンディング性を持たせること
により、信頼性の高いマルチチップモジュールなど容易
に構成し得る薄膜多層配線基板の提供を目的とする。
で、上面に列状に配置されているボンディングパッド面
の段差を解消し、良好なボンディング性を持たせること
により、信頼性の高いマルチチップモジュールなど容易
に構成し得る薄膜多層配線基板の提供を目的とする。
【０００６】
【課題を解決するための手段】本発明に係る薄膜多層配
線基板は、支持基板主面上に一体的に形成・配置された
導体配線層および電気絶縁層を交互に積層し、かつ上面
の所定箇所にボンディングパッドが列状に形設・配置さ
れた薄膜多層配線部を具備して成る薄膜多層配線基板に
おいて、前記薄膜多層配線部のボンディングパッド直下
領域に内層されている導体配線幅をボンディングパッド
の幅と同一以上に選択・設定するとともに、導体配線が
内層されていない他のボンディングパッド直下領域にダ
ミー層を配設定して、前記列状のボンディングパッド面
を平坦化させたことを特徴とする。
線基板は、支持基板主面上に一体的に形成・配置された
導体配線層および電気絶縁層を交互に積層し、かつ上面
の所定箇所にボンディングパッドが列状に形設・配置さ
れた薄膜多層配線部を具備して成る薄膜多層配線基板に
おいて、前記薄膜多層配線部のボンディングパッド直下
領域に内層されている導体配線幅をボンディングパッド
の幅と同一以上に選択・設定するとともに、導体配線が
内層されていない他のボンディングパッド直下領域にダ
ミー層を配設定して、前記列状のボンディングパッド面
を平坦化させたことを特徴とする。
【０００７】
【作用】本発明によれば、多層配線部の信号配線のう
ち、上面に列状に配設されているボンディングパッドの
直下に位置する領域において、その信号配線幅を平面的
に膨大化して、前記上層に位置するボンディングパッド
が平面を保持し得る構成を採る一方、信号配線が直下に
存在しない他のボンディングパッドの直下領域にはダミ
ー層を内層・配置して、ボンディングパッド列が全体的
に平坦性を採るよう形成されている。つまり、信号配線
の内層に起因する列状のボンディングパッド面の段差付
けが容易、かつ確実に回避（解消）されて、全体的に良
好な平面（平坦）性を呈しているため、ボンディング性
が大幅に向上・改善され、信頼性の高いボンディングが
可能となり、品質のすぐれたマルチチップモジュールな
どの構成に大きく寄与する。
ち、上面に列状に配設されているボンディングパッドの
直下に位置する領域において、その信号配線幅を平面的
に膨大化して、前記上層に位置するボンディングパッド
が平面を保持し得る構成を採る一方、信号配線が直下に
存在しない他のボンディングパッドの直下領域にはダミ
ー層を内層・配置して、ボンディングパッド列が全体的
に平坦性を採るよう形成されている。つまり、信号配線
の内層に起因する列状のボンディングパッド面の段差付
けが容易、かつ確実に回避（解消）されて、全体的に良
好な平面（平坦）性を呈しているため、ボンディング性
が大幅に向上・改善され、信頼性の高いボンディングが
可能となり、品質のすぐれたマルチチップモジュールな
どの構成に大きく寄与する。
【０００８】
【実施例】以下、図１〜図３を参照して本発明の一実施
例を説明する。
例を説明する。
【０００９】本発明に係る薄膜多層配線基板は、その基
本的な構成においては従来の場合と同様といえる。すな
わち、その構成は、前記図３に要部構成例を断面的に示
したごとく、支持基板１の所定領域面上に、いわゆる薄
膜多層配線部２を一体的に形成・配置し、その薄膜多層
配線部２の最上面には搭載・実装するたとえばチップ素
子３の電極端子3aを電気的に接続するためのボンディン
グパッド2fを形成した構成を成している。さらに詳述す
ると、支持基板１面上に、電源（導体）層2a，厚さ 100
〜 150nm程度の無機質系の絶縁層、たとえば SiO2 層2
b，グランド（導体）層2cを、さらに、 SiO2 層2b1 ，2
b2 ，2b3 、導体（信号）配線層2d1 ，2d2 ，2d3 を交
互に積層・一体化し、最上面にはチップ素子３をマウン
トするダイパッド2e、およびチップ素子３の電極端子3a
をワイヤボンディング４により電気的に接続するボンデ
ィングパッド2fが列状に一体的に配置された構成を成し
ている。
本的な構成においては従来の場合と同様といえる。すな
わち、その構成は、前記図３に要部構成例を断面的に示
したごとく、支持基板１の所定領域面上に、いわゆる薄
膜多層配線部２を一体的に形成・配置し、その薄膜多層
配線部２の最上面には搭載・実装するたとえばチップ素
子３の電極端子3aを電気的に接続するためのボンディン
グパッド2fを形成した構成を成している。さらに詳述す
ると、支持基板１面上に、電源（導体）層2a，厚さ 100
〜 150nm程度の無機質系の絶縁層、たとえば SiO2 層2
b，グランド（導体）層2cを、さらに、 SiO2 層2b1 ，2
b2 ，2b3 、導体（信号）配線層2d1 ，2d2 ，2d3 を交
互に積層・一体化し、最上面にはチップ素子３をマウン
トするダイパッド2e、およびチップ素子３の電極端子3a
をワイヤボンディング４により電気的に接続するボンデ
ィングパッド2fが列状に一体的に配置された構成を成し
ている。
【００１０】ところで、本発明に係る薄膜多層配線板に
おいては、前記薄膜多層配線部２の構成の一部を、次の
ように変更・設定した点で特徴付けられる。すなわち、
前記列状に設けられているボンディングパッド2fに対し
て、その直下領域に位置する信号配線層2d1 ，2d2 ，2d
3 の配線幅を、特に、選択的に膨大化した形状に設定す
るとともに、信号配線が直下に存在しない領域にはボン
ディングパッド2f面と同一面積もしくはやや大きめのダ
ミー片（層）2hを内層・配置している。図１および図２
は、互いに異なる信号配線層、たとえば信号配線層2
d2 ，2d3 について、最上面のボンディングパッド2fに
対するパターニングを模式的に示したもので、いずれの
場合も、ボンディングパッド2fの直下の領域に位置する
信号配線幅を、前記ボンディングパッド2f幅と同一幅な
いしやや大きめに選択的に膨大に設定する一方、信号配
線が存在しない領域にはボンディングパッド2f面と同一
面積ないしやや大きめのダミー片（層）2hが内層・配置
されている。なお、上記構成においては、薄膜多層配線
部２の信号配線層2d1 ，2d2 ，2d3 およびボンディング
パッド2f間が、たとえばビア接続2gによって電気的に接
続され、所要の配線回路を形成している。
おいては、前記薄膜多層配線部２の構成の一部を、次の
ように変更・設定した点で特徴付けられる。すなわち、
前記列状に設けられているボンディングパッド2fに対し
て、その直下領域に位置する信号配線層2d1 ，2d2 ，2d
3 の配線幅を、特に、選択的に膨大化した形状に設定す
るとともに、信号配線が直下に存在しない領域にはボン
ディングパッド2f面と同一面積もしくはやや大きめのダ
ミー片（層）2hを内層・配置している。図１および図２
は、互いに異なる信号配線層、たとえば信号配線層2
d2 ，2d3 について、最上面のボンディングパッド2fに
対するパターニングを模式的に示したもので、いずれの
場合も、ボンディングパッド2fの直下の領域に位置する
信号配線幅を、前記ボンディングパッド2f幅と同一幅な
いしやや大きめに選択的に膨大に設定する一方、信号配
線が存在しない領域にはボンディングパッド2f面と同一
面積ないしやや大きめのダミー片（層）2hが内層・配置
されている。なお、上記構成においては、薄膜多層配線
部２の信号配線層2d1 ，2d2 ，2d3 およびボンディング
パッド2f間が、たとえばビア接続2gによって電気的に接
続され、所要の配線回路を形成している。
【００１１】上記本発明に係る薄膜多層配線板は、この
種薄膜多層配線板の製造において通常採られている製造
手段に基づいて容易に製造し得る。すなわち、この種の
薄膜多層配線板の常套的な製造手段で、前記絶縁層2
b1 ，2b2 ，2b3 および信号配線層2d1 ，2d2 ，2d3 の
交互・積層化工程の一部を変更し、信号配線層2d1 ，2d
2，2d3 のパターニング工程において、設計上予定して
いるボンディングパッド2f列の直下に配設される信号配
線の一部を選択的に膨大に設定する一方、同じく設計上
予定している他のボンディングパッド2fの直下領域に
は、前記信号配線と同程度厚の絶縁された金属片や樹脂
層などダミー層2hを所定位置（領域）に、適宜介挿・配
設する操作を加えるだけで容易に製造し得る。
種薄膜多層配線板の製造において通常採られている製造
手段に基づいて容易に製造し得る。すなわち、この種の
薄膜多層配線板の常套的な製造手段で、前記絶縁層2
b1 ，2b2 ，2b3 および信号配線層2d1 ，2d2 ，2d3 の
交互・積層化工程の一部を変更し、信号配線層2d1 ，2d
2，2d3 のパターニング工程において、設計上予定して
いるボンディングパッド2f列の直下に配設される信号配
線の一部を選択的に膨大に設定する一方、同じく設計上
予定している他のボンディングパッド2fの直下領域に
は、前記信号配線と同程度厚の絶縁された金属片や樹脂
層などダミー層2hを所定位置（領域）に、適宜介挿・配
設する操作を加えるだけで容易に製造し得る。
【００１２】本発明は上記例示に限定されるものでな
く、発明の主旨を逸脱しない範囲で種々の変形を採り得
る。すなわち、支持基板としては、酸化膜付きのシリコ
ン基板に限られず、たとえばAl2 O 3 基板やポリイミド
樹脂系基板、低抵抗化したSi基板などでもよいし、多層
配線部の絶縁層も SiO2 層の代わりに、たとえばガラス
層、ポリイミド樹脂層やベンゾシクロブテン樹脂層など
でもよい。また、電源層，グランド層，信号配線層など
の材質も適宜選択される。
く、発明の主旨を逸脱しない範囲で種々の変形を採り得
る。すなわち、支持基板としては、酸化膜付きのシリコ
ン基板に限られず、たとえばAl2 O 3 基板やポリイミド
樹脂系基板、低抵抗化したSi基板などでもよいし、多層
配線部の絶縁層も SiO2 層の代わりに、たとえばガラス
層、ポリイミド樹脂層やベンゾシクロブテン樹脂層など
でもよい。また、電源層，グランド層，信号配線層など
の材質も適宜選択される。
【００１３】
【発明の効果】以上説明したように、本発明に係る薄膜
多層配線基板においては、多層配線部の信号配線のう
ち、上面に配設されている列状のボンディングパッドの
直下領域では、その信号配線幅を平面的に膨大化して、
前記上層に位置するボンディングパッドが平面を保持し
得る構成を採る一方、他のボンディングパッドの直下に
信号配線が存在しない領域にはダミー層を内層・配置し
て、列状を成すボンディングパッド面が一様の平坦性を
採るように形成されている。つまり、信号配線に起因す
るボンディングパッド面の段差付けが全体的に容易、か
つ確実に回避（解消）されて、良好な平面（平坦）性を
呈しているため、ボンディング性が大幅に向上・改善さ
れ、信頼性の高いボンディングが可能となり、品質のす
ぐれたマルチチップモジュールなどの構成に大きく寄与
する。
多層配線基板においては、多層配線部の信号配線のう
ち、上面に配設されている列状のボンディングパッドの
直下領域では、その信号配線幅を平面的に膨大化して、
前記上層に位置するボンディングパッドが平面を保持し
得る構成を採る一方、他のボンディングパッドの直下に
信号配線が存在しない領域にはダミー層を内層・配置し
て、列状を成すボンディングパッド面が一様の平坦性を
採るように形成されている。つまり、信号配線に起因す
るボンディングパッド面の段差付けが全体的に容易、か
つ確実に回避（解消）されて、良好な平面（平坦）性を
呈しているため、ボンディング性が大幅に向上・改善さ
れ、信頼性の高いボンディングが可能となり、品質のす
ぐれたマルチチップモジュールなどの構成に大きく寄与
する。
【図面の簡単な説明】
【図１】本発明に係る薄膜多層配線基板の一信号配線層
のパターニング例の要部を示す平面図。
のパターニング例の要部を示す平面図。
【図２】本発明に係る薄膜多層配線基板の他の信号配線
層のパターニング例の要部を示す平面図。
層のパターニング例の要部を示す平面図。
【図３】薄膜多層配線基板の要部構成を示す断面図。
【図４】従来の薄膜多層配線基板の一信号配線層のパタ
ーニング例の要部を示す平面図。
ーニング例の要部を示す平面図。
【図５】従来の薄膜多層配線基板の他の信号配線層のパ
ターニング例の要部を示す平面図。
ターニング例の要部を示す平面図。
１…支持基板 ２…薄膜多層配線部 2a…電源層
2b…絶縁層 2c，5c…グランド層 2b1 ，2b2 ，
2b3 …層間絶縁層 2d1 ，2d2 ，2d3 …信号配線層
2e…ダイパッド 2f…ボンディングパッド 2g…
ビア接続 2h…ダミー層（片） ３…チップ素子
3a…チップ素子の電極端子 ４…ボンディングワイヤ
2b…絶縁層 2c，5c…グランド層 2b1 ，2b2 ，
2b3 …層間絶縁層 2d1 ，2d2 ，2d3 …信号配線層
2e…ダイパッド 2f…ボンディングパッド 2g…
ビア接続 2h…ダミー層（片） ３…チップ素子
3a…チップ素子の電極端子 ４…ボンディングワイヤ
Claims (1)
- 【請求項１】 支持基板主面上に一体的に形成・配置さ
れた導体配線層および電気絶縁層を交互に積層し、かつ
上面の所定箇所にボンディングパッドが列状に形設・配
置された薄膜多層配線部を具備して成る薄膜多層配線基
板において、 前記薄膜多層配線部のボンディングパッド直下領域に内
層されている導体配線幅をボンディングパッドの幅と同
一以上の幅に選択・設定するとともに、導体配線が内層
されていない他のボンディングパッド直下領域にダミー
層を配設定して、前記列状のボンディングパッド面を平
坦化させたことを特徴とする薄膜多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP394593A JPH06216526A (ja) | 1993-01-13 | 1993-01-13 | 薄膜多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP394593A JPH06216526A (ja) | 1993-01-13 | 1993-01-13 | 薄膜多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06216526A true JPH06216526A (ja) | 1994-08-05 |
Family
ID=11571264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP394593A Withdrawn JPH06216526A (ja) | 1993-01-13 | 1993-01-13 | 薄膜多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06216526A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100264162B1 (ko) * | 1997-08-28 | 2000-08-16 | 구본준 | 액정표시장치의 기판에 형성되는 패드의 구조 및 그 제조방법 |
| US7342177B2 (en) | 2003-02-04 | 2008-03-11 | Seiko Epson | Wiring board, electro-optical device and electronic instrument |
| JP2013128118A (ja) * | 2011-12-19 | 2013-06-27 | Samsung Electro-Mechanics Co Ltd | 印刷回路基板及び印刷回路基板の製造方法 |
| JP2013229079A (ja) * | 2012-04-26 | 2013-11-07 | Dainippon Printing Co Ltd | サスペンション用基板、サスペンション、素子付サスペンションおよびハードディスクドライブ |
| JP2015156252A (ja) * | 2015-05-21 | 2015-08-27 | 大日本印刷株式会社 | サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ |
-
1993
- 1993-01-13 JP JP394593A patent/JPH06216526A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100264162B1 (ko) * | 1997-08-28 | 2000-08-16 | 구본준 | 액정표시장치의 기판에 형성되는 패드의 구조 및 그 제조방법 |
| US7342177B2 (en) | 2003-02-04 | 2008-03-11 | Seiko Epson | Wiring board, electro-optical device and electronic instrument |
| JP2013128118A (ja) * | 2011-12-19 | 2013-06-27 | Samsung Electro-Mechanics Co Ltd | 印刷回路基板及び印刷回路基板の製造方法 |
| JP2013229079A (ja) * | 2012-04-26 | 2013-11-07 | Dainippon Printing Co Ltd | サスペンション用基板、サスペンション、素子付サスペンションおよびハードディスクドライブ |
| JP2015156252A (ja) * | 2015-05-21 | 2015-08-27 | 大日本印刷株式会社 | サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6501157B1 (en) | Substrate for accepting wire bonded or flip-chip components | |
| US7091606B2 (en) | Circuit device and manufacturing method of circuit device and semiconductor module | |
| JP3325351B2 (ja) | 半導体装置 | |
| US7125798B2 (en) | Circuit device and manufacturing method of circuit device | |
| US6235551B1 (en) | Semiconductor device including edge bond pads and methods | |
| JP5185885B2 (ja) | 配線基板および半導体装置 | |
| EP1111676A2 (en) | Unit interconnection substrate for electronic parts | |
| US20080258277A1 (en) | Semiconductor Device Comprising a Semiconductor Chip Stack and Method for Producing the Same | |
| JPH10242210A (ja) | 集積回路装置の実装構造およびその製造方法 | |
| JP4704800B2 (ja) | 積層型半導体装置及びその製造方法 | |
| US20020070446A1 (en) | Semiconductor device and method for the production thereof | |
| JP3927783B2 (ja) | 半導体部品 | |
| JPH11233684A (ja) | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 | |
| JP3660663B2 (ja) | チップパッケージの製造方法 | |
| JP3632024B2 (ja) | チップパッケージ及びその製造方法 | |
| US5422515A (en) | Semiconductor module including wiring structures each having different current capacity | |
| JPH0575014A (ja) | 半導体チツプの実装構造 | |
| JPH06216526A (ja) | 薄膜多層配線基板 | |
| US8519547B2 (en) | Chip arrangement and method for producing a chip arrangement | |
| JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
| JPH07321160A (ja) | 半導体装置 | |
| US20060170087A1 (en) | Semiconductor device | |
| JPH0661404A (ja) | 半導体装置 | |
| JP5191688B2 (ja) | 半導体装置の製造方法 | |
| JP2000091496A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000404 |