JP3308047B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3308047B2
JP3308047B2 JP15400193A JP15400193A JP3308047B2 JP 3308047 B2 JP3308047 B2 JP 3308047B2 JP 15400193 A JP15400193 A JP 15400193A JP 15400193 A JP15400193 A JP 15400193A JP 3308047 B2 JP3308047 B2 JP 3308047B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
main surface
semiconductor
chip
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15400193A
Other languages
English (en)
Other versions
JPH0730067A (ja
Inventor
慎一 田中
正見 越後谷
一 高崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15400193A priority Critical patent/JP3308047B2/ja
Publication of JPH0730067A publication Critical patent/JPH0730067A/ja
Application granted granted Critical
Publication of JP3308047B2 publication Critical patent/JP3308047B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はパッケージの小型化技
術、特に、高機能化及び高集積化を図るために用いて効
果のある技術に関するものである。
【０００２】
【従来の技術】近年、半導体装置の高機能化及び高集積
化に伴って急速に多ピン化が進み、これに比例して電源
ピン（またはリード）も増加の傾向にある。通常、１つ
のＬＳＩ（大規模集積回路）は、数本の電源ピンとグラ
ンド（ＧＮＤ）ピンを備えている。
【０００３】
【発明が解決しようとする課題】本発明者の検討によれ
ば、高機能化及び高集積化に伴ってパッケージサイズの
拡大、アナログ／デジタル回路の混在等により複雑化し
た半導体装置は、多ピン化が避けられず、基板上に実装
したときのパターン引き回し設計に多大の時間と労力を
要するという問題がある。また、配線の引き回しによ
り、電位差を大きくするという問題もある。
【０００４】そこで、本発明の目的は、ピン数またはリ
ード数の低減を図りパッケージサイズの小型化を可能に
する技術を提供することにある。
【０００５】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【０００６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下の通りである。
【０００７】すなわち、本発明の半導体装置は、複数の
パッドを主面に有する四角形の半導体チップと、前記半
導体チップを搭載する前記半導体チップよりも大きな金
属板と、前記半導体チップから離間して先端が前記半導
体チップを囲むように配置される複数のリードと、前記
半導体チップ主面の複数のパッドと前記複数のリードと
を接続するボンディングワイヤとを有する半導体装置で
あって、前記半導体チップは前記金属板の一主面に搭載
され、前記金属板の前記半導体チップ搭載面と同一主面
であって前記複数のリードと前記半導体チップとの間の
個所に前記半導体チップから離間して前記半導体チップ
を囲むように枠状のメタル層が設けられ、前記枠状のメ
タル層と前記金属板の一主面との間には絶縁層が設けら
れ、前記パッドと前記メタル層とはボンディングワイヤ
で接続されているものである。 また、本発明の他の半導
体装置は、複数のパッドを主面に有する四角形の半導体
チップと、前記半導体チップを搭載する前記半導体チッ
プよりも大きな金属板と、前記半導体チップから離間し
て先端が前記半導体チップを囲むように配置される複数
のリードと、前記半導体チップ主面の複数のパッドと前
記複数のリードとを接続するボンディングワイヤとを有
する半導体装置であって、前記半導体チップは前記金属
板の一主面に搭載され、前記金属板の前記半導体チップ
搭載面と同一主面であって前記複数のリードと前記半導
体チップとの間の個所に前記半導体チップから離間して
前記半導体チップの四つの辺それぞれに向かい合う長辺
を有する複数のメタル層が絶縁層を介して設けられ、前
記パッドと前記メタル層とはボンディングワイヤで接続
されているものである。
【０００８】
【作用】上記した手段によれば、半導体チップの周辺に
共通電源パターンとなるメタル層を設け、このメタル層
に半導体チップ上の電源パッド（電圧が共通するもの）
の各々が接続される。これにより、半導体チップ上の電
源パッドの各々に対応してリードを設ける必要がなくな
るので、ピン（またはリード）数の低減が可能になり、
基板実装時の基板上配線（パターン）の設計も容易にな
るため、パッケージの小型化が可能になる。
【０００９】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。
【００１０】（実施例１）図１は本発明による半導体装
置の一実施例を示す平面図である。また、図２は図１の
実施例の断面図である。
【００１１】タブ１上の中央部には、上面の周囲にバン
プ２ａが設けられた半導体チップ２が実装（搭載）さ
れ、この半導体チップ２を取り囲むようにしてタブ１上
には枠形のメタル層３が絶縁層４を介して形成されてい
る。メタル層３に隣接させて、タブ１の周辺には放射状
に複数のリード５が水平に配設されている。このリード
５に対し、ボンディングワイヤ６によってメタル層３及
び半導体チップ２上のパッドとの接続が行われている。
【００１２】また、タブ１は金属製であるため、これを
共通のＧＮＤ端子として用いることができる。すなわ
ち、半導体チップ２上のグランド用パッド２ｃ及びリー
ド５をメタル層３の両側より露出するタブ１の表面にワ
イヤボンディングで接続することにより、グランド用の
リードは１本で済むことになる。
【００１３】このように、半導体チップ２の周囲のスペ
ースを生かし、このスペースにメタル層３を設けること
で共通電源パターンを作成することができ、この共通電
源パターンに半導体チップ２上の電源用パッド２ｂの各
々を接続すれば、電源用のリード５は１本で済むことに
なり、リード数を低減できることによってパッケージの
小型化を図ることができる。そして、メタル層３は幅広
に形成できる結果、電位差を最小限に抑えることができ
る。
【００１４】同様に、タブ１をグランド用パターンとし
て用いることでグランド用リードを１本で済ませられ、
これによってリード数を低減できる結果、パッケージの
小型化を図ることができる。
【００１５】（実施例２） 図３は本発明の第２実施例を示す断面図である。なお、
図３においては、図２と同一であるものには同一の符号
を付し、以下においては重複する説明を省略する。
【００１６】本実施例は、前記実施例におけるタブ１と
ほぼ同サイズの絶縁板７上に、半導体チップ２よりやや
大きめのサイズのタブ８を接着等により搭載し、タブ８
の周囲の絶縁板７上に共通電源用のメタル層３を直接に
設けるようにしたところに特徴がある。なお、ボンディ
ングワイヤ６の配線などについては、前記実施例と同一
である。
【００１７】本実施例は、タブが比較的小さく、半導体
チップ２の周囲に有効なスペースが得られない場合に有
効であり、タブサイズに制限されることなくパッケージ
サイズの小型化を図ることができる。
【００１８】（実施例３）図４は本発明の第３実施例を
示す平面図である。なお、図４においては、リード、ボ
ンディングワイヤなどについては図示を省略している。
【００１９】前記各実施例がメタル層３を共通電源用に
用いていたため、メタル層３を枠形に形成し、電気的に
は４辺が接続された状態であったのに対し、本実施例は
複数（ここでは４つ）に分割し、各々を異なる目的に使
用するようにしたものである。例えば、異なる電圧や極
性の複数種の電源に用いる事などが可能になる。
【００２０】なお、ここでは４辺にメタル層３を形成す
るものとしたが、少なくとも１辺に設ければよい。ま
た、図５に示すように各辺を更に分割し、用途を増やす
ことも可能である。
【００２１】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
【００２２】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記の通りである。
【００２３】すなわち、本発明の半導体装置は、複数の
パッドを主面に有する四角形の半導体チップと、前記半
導体チップを搭載する前記半導体チップよりも大きな金
属板と、前記半導体チップから離間して先端が前記半導
体チップを囲むように配置される複数のリードと、前記
半導体チップ主面の複数のパッドと前記複数のリードと
を接続するボンディングワイヤとを有する半導体装置で
あって、前記半導体チップは前記金属板の一主面に搭載
され、前記金属板の前記半導体チップ搭載面と同一主面
であって前記複数のリードと前記半導体チップとの間の
個所に前記半導体チップから離間して前記半導体チップ
を囲むように枠状のメタル層が設けられ、前記枠状のメ
タル層と前記金属板の一主面との間には絶縁層が設けら
れ、前記パッドと前記メタル層とはボンディングワイヤ
で接続されているので、ピン（またはリード）数の低減
が可能になり、基板実装時の基板上配線(パターン)の設
計も容易になるため、パッケージの小型化が可能にな
る。
【図面の簡単な説明】
【図１】本発明による半導体装置の一実施例を示す平面
図である。
【図２】図１の実施例の断面図である。
【図３】本発明の第２実施例を示す断面図である。
【図４】本発明の第３実施例を示す平面図である。
【図５】図４の実施例の変形例を示す平面図である。
【符号の説明】
１ タブ ２ 半導体チップ ２ａ パッド ２ｂ 電源用パッド ２ｃ グランド用パッド ３ メタル層 ４ 絶縁層 ５ リード ６ ボンディングワイヤ ７ 絶縁板 ８ タブ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高崎 一 秋田県南秋田郡天王町天王字長沼64 ア キタ電子株式会社内 (56)参考文献 特開 平３−42846（ＪＰ，Ａ) 特開 昭63−52457（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/822 H01L 21/60 301 H01L 27/04

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数のパッドを主面に有する四角形の半
    導体チップと、前記半導体チップを搭載する前記半導体
    チップよりも大きな金属板と、前記半導体チップから離
    間して先端が前記半導体チップを囲むように配置される
    複数のリードと、前記半導体チップ主面の複数のパッド
    と前記複数のリードとを接続するボンディングワイヤと
    を有する半導体装置であって、前記半導体チップは前記
    金属板の一主面に搭載され、前記金属板の前記半導体チ
    ップ搭載面と同一主面であって前記複数のリードと前記
    半導体チップとの間の個所に前記半導体チップから離間
    して前記半導体チップを囲むように枠状のメタル層が設
    けられ、前記枠状のメタル層と前記金属板の一主面との
    間には絶縁層が設けられ、前記パッドと前記メタル層と
    はボンディングワイヤで接続されていることを特徴とす
    る半導体装置。
  2. 【請求項２】 複数のパッドを主面に有する四角形の半
    導体チップと、前記半導体チップを搭載する前記半導体
    チップよりも大きな金属板と、前記半導体チップから離
    間して先端が前記半導体チップを囲むように配置される
    複数のリードと、前記半導体チップ主面の複数のパッド
    と前記複数のリードとを接続するボンディングワイヤと
    を有する半導体装置であって、前記半導体チップは前記
    金属板の一主面に搭載され、前記金属板の前記半導体チ
    ップ搭載面と同一主面であって前記複数のリードと前記
    半導体チップとの間の個所に前記半導体チップから離間
    して前記半導体チップの四つの辺それぞれに向かい合う
    長辺を有する複数のメタル層が絶縁層を介して設けら
    れ、前記パッドと前記メタル層とはボンディングワイヤ
    で接続されていることを特徴とする半導体装置。
  3. 【請求項３】 前記メタル層は、半導体チップへ共通電
    位を供給するパッドとボンディングワイヤで接続されて
    いることを特徴とする請求項１又は請求項２記載の半導
    体装置。
  4. 【請求項４】 前記メタル層は、共通電源用として用い
    られることを特徴とする請求項１又は請求項２記載の半
    導体装置。
  5. 【請求項５】 前記メタル層は、複数種の電源用として
    用いられることを特徴とする請求項２記載の半導体装
    置。
  6. 【請求項６】 前記金属板はグランド用として用いられ
    ることを特徴とする 請求項１乃至請求項５のいずれか一
    つに記載の半導体装置。
JP15400193A 1993-06-25 1993-06-25 半導体装置 Expired - Lifetime JP3308047B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15400193A JP3308047B2 (ja) 1993-06-25 1993-06-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15400193A JP3308047B2 (ja) 1993-06-25 1993-06-25 半導体装置

Publications (2)

Publication Number Publication Date
JPH0730067A JPH0730067A (ja) 1995-01-31
JP3308047B2 true JP3308047B2 (ja) 2002-07-29

Family

ID=15574750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15400193A Expired - Lifetime JP3308047B2 (ja) 1993-06-25 1993-06-25 半導体装置

Country Status (1)

Country Link
JP (1) JP3308047B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0177744B1 (ko) * 1995-08-14 1999-03-20 김광호 전기적 특성이 향상된 반도체 장치
JP4545537B2 (ja) 2004-09-17 2010-09-15 富士通セミコンダクター株式会社 半導体装置及び半導体装置ユニット
CN110364477B (zh) * 2018-03-26 2021-11-23 中芯国际集成电路制造(上海)有限公司 芯片结构及其形成方法

Also Published As

Publication number Publication date
JPH0730067A (ja) 1995-01-31

Similar Documents

Publication Publication Date Title
US5841191A (en) Ball grid array package employing raised metal contact rings
JP2988075B2 (ja) 半導体装置
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
JPH1092972A (ja) 集積回路用パッケージ
JP2003017649A (ja) 半導体装置及び半導体モジュール
JP2001250836A (ja) 半導体装置およびその製造方法
US20070130554A1 (en) Integrated Circuit With Dual Electrical Attachment Pad Configuration
JP3308047B2 (ja) 半導体装置
JPS5954247A (ja) 電子部品
WO1999013509A1 (en) Semiconductor device
JP2004140169A (ja) パッケージ型半導体装置
JPS617657A (ja) マルチチツプパツケ−ジ
KR960019683A (ko) 반도체 장치
JP2841825B2 (ja) 混成集積回路
EP0486027B1 (en) Resin sealed semiconductor device
JPS5988863A (ja) 半導体装置
JP2993480B2 (ja) 半導体装置
JPH11121642A (ja) 半導体装置およびその製造方法
JP2004022907A (ja) 半導体装置及びその製造方法
JP3302810B2 (ja) 半導体装置
JP2919010B2 (ja) 半導体集積回路実装構造
JP2003124331A (ja) 半導体集積回路装置
JPH04102366A (ja) ２チップ回路の実装構造
JP4229086B2 (ja) 半導体装置
JPH1197571A (ja) 変換基板及び半導体装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080517

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080517

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100517

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110517

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110517

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120517

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130517

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140517

Year of fee payment: 12

EXPY Cancellation because of completion of term