JPH0410429A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0410429A JPH0410429A JP11388690A JP11388690A JPH0410429A JP H0410429 A JPH0410429 A JP H0410429A JP 11388690 A JP11388690 A JP 11388690A JP 11388690 A JP11388690 A JP 11388690A JP H0410429 A JPH0410429 A JP H0410429A
- Authority
- JP
- Japan
- Prior art keywords
- stress
- pad
- conductor
- semiconductor
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 239000004020 conductor Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims 1
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置に関し、とくに半導体集積回路の配
線方法に関する。
線方法に関する。
従来の技術
従来半導体集積回路装置を製造する際に、半導体回路基
板とコムとの間を金属ワイヤにより電気的に連結するた
め、半導体回路基板上に導電体パッドを設けると同時に
、そのパッドに隣接して、半導体回路の過電圧保護など
を目的として半導体素子を配置することが広く行なわれ
ている。
板とコムとの間を金属ワイヤにより電気的に連結するた
め、半導体回路基板上に導電体パッドを設けると同時に
、そのパッドに隣接して、半導体回路の過電圧保護など
を目的として半導体素子を配置することが広く行なわれ
ている。
第７図に従来の配線の構成を示す。
第７図に示すように、通常、導電体パッド１と、隣接す
る半導体素子２との間は、導電体パッド１の辺の長さあ
るいは半導体素子２のコレクタ２ｃ（またはベース２ｂ
あるいはエミッタ２ｅ）の幅にほぼ等しい幅の導電体配
線４ｇにより直接電気的に結ばれていた。
る半導体素子２との間は、導電体パッド１の辺の長さあ
るいは半導体素子２のコレクタ２ｃ（またはベース２ｂ
あるいはエミッタ２ｅ）の幅にほぼ等しい幅の導電体配
線４ｇにより直接電気的に結ばれていた。
発明が解決しようとする課題
このような従来の半導体装置では、熱衝撃による熱的歪
やワイヤボンドによる機械的歪などが原因で導電体パッ
ド１に応力がかかった時に、その応力が導電体配線４ｇ
を介してそのまま半導体素子２のコレクタ２ｃまたはベ
ース２ｂあるいはエミッタ２ｅに伝達される構成であっ
た。
やワイヤボンドによる機械的歪などが原因で導電体パッ
ド１に応力がかかった時に、その応力が導電体配線４ｇ
を介してそのまま半導体素子２のコレクタ２ｃまたはベ
ース２ｂあるいはエミッタ２ｅに伝達される構成であっ
た。
したがって、これらの応力により、導電体配線４ｇに位
置ずれが生じ、半導体素子２のコレクタ２ｃ（またはベ
ース２ｂあるいはコレクタ２ｅ）とベース２ｂ（または
エミッタ２ｅあるいはコレフタ２ｃ）とが短絡したり、
あるいは完全に短絡しない場合でも漏れ電流が流れる原
因となっていた。
置ずれが生じ、半導体素子２のコレクタ２ｃ（またはベ
ース２ｂあるいはコレクタ２ｅ）とベース２ｂ（または
エミッタ２ｅあるいはコレフタ２ｃ）とが短絡したり、
あるいは完全に短絡しない場合でも漏れ電流が流れる原
因となっていた。
本発明はこのような欠点を解決するもので、半導体素子
の導電体配線の応力による位置ずれを軽減することを目
的とするものである。
の導電体配線の応力による位置ずれを軽減することを目
的とするものである。
課題を解決するための手段
この課題を解決するために本発明は、導電体パッドと半
導体素子との間の導電体配線を迂回させるものである。
導体素子との間の導電体配線を迂回させるものである。
また、導電体配線の全部または一部を、導電体パッドと
別の層に設けたものである。
別の層に設けたものである。
作用
この構成により、導電体パッドに加わったずれ応力が導
電体配線を介して半導体素子に直接かからなくなってい
るので、半導体素子上に設けられた導電体配線の位置ず
れあるいは位置ずれにより生じる短絡または漏れ電流の
発生を軽減することとなる。
電体配線を介して半導体素子に直接かからなくなってい
るので、半導体素子上に設けられた導電体配線の位置ず
れあるいは位置ずれにより生じる短絡または漏れ電流の
発生を軽減することとなる。
実施例
以下、本発明の一実施例について第１図を参照しながら
説明する。
説明する。
第１図に示すように、本実施例の半導体装置は半導体パ
ッド１と半導体素子２とで構成され、半導体素子はベー
ス２ｂ、コレクタ２ｃとスクライブレーン（ＧＶＤ）に
接続したエミッタ２ｅからなり、導電体パッド１と半導
体素子２との間には、迂回した導電体配置４ａ、５ａ、
６ａおよび７ａが配しである。
ッド１と半導体素子２とで構成され、半導体素子はベー
ス２ｂ、コレクタ２ｃとスクライブレーン（ＧＶＤ）に
接続したエミッタ２ｅからなり、導電体パッド１と半導
体素子２との間には、迂回した導電体配置４ａ、５ａ、
６ａおよび７ａが配しである。
この構成の導電体配線では、導電体パッド１に図中で左
向きの応力Ｆａがかかっても、導電体配線の４ａの部分
には殆んど伝わらない。また図中で下向きの応力Ｆｂが
かかる場合においても、４ａには直接応力がかかるが、
５ａの部分および６ａの部分で応力が分散緩和され、７
ａの部分および半導体素子２にはほとんど応力が伝わら
ない。
向きの応力Ｆａがかかっても、導電体配線の４ａの部分
には殆んど伝わらない。また図中で下向きの応力Ｆｂが
かかる場合においても、４ａには直接応力がかかるが、
５ａの部分および６ａの部分で応力が分散緩和され、７
ａの部分および半導体素子２にはほとんど応力が伝わら
ない。
このように、本発明の実施例の半導体装置によれば、導
電体パッド１の位置ずれによる応力が半導体素子２にほ
とんど伝わらない。また、導電体パッド１の応力による
位置ずれが原因で導電体パッド１と導電体配線の６ａの
部分とが短絡したとしても、特性的に何ら変化がなく、
半導体素子２の短絡または漏れ電流の発生を防ぐことが
できるものである。
電体パッド１の位置ずれによる応力が半導体素子２にほ
とんど伝わらない。また、導電体パッド１の応力による
位置ずれが原因で導電体パッド１と導電体配線の６ａの
部分とが短絡したとしても、特性的に何ら変化がなく、
半導体素子２の短絡または漏れ電流の発生を防ぐことが
できるものである。
本発明の他の実施例を第２図、第３図および第４図に示
す。
す。
図に示すように、迂回するための導電体配線には多様な
形態が考えられる。
形態が考えられる。
なお、第５図、第６図に示すように、導電体配Ｈ８ｅ、
８ｆは導電体パッド１とは別の配線層に設け、接続部９
により接続してもよい。
８ｆは導電体パッド１とは別の配線層に設け、接続部９
により接続してもよい。
発明の効果
以上の実施例の説明からも明らかなように、本発明によ
れば、導電体パッドにかかる応力が半導体素子へほとん
ど伝わらないように構成しているので、応力が原因で発
生する半導体の短絡や漏れ電流を軽減し、半導体集積回
路の性能を向上させることができる。
れば、導電体パッドにかかる応力が半導体素子へほとん
ど伝わらないように構成しているので、応力が原因で発
生する半導体の短絡や漏れ電流を軽減し、半導体集積回
路の性能を向上させることができる。
第１図は本発明にかかる半導体装置の一実施例の配線パ
ターンの要部平面図、第２図、第３図。 第４図、第５図、第６図は、それぞれ本発明にかかる半
導体装置の他の実施例の配線パターンの要部平面図、第
７図は従来の配線パターンの要部平面図である。 １・・・・・・導電体パッド、２・・・・・・半導体素
子、２ｂ・・・・・・ベース、２ｃ・・・・・・コレク
タ、２ｅ・・・・・・エミッタ、４．５．６．７・・・
・・・導電体配線、８・・・・・・導電体パッドと別の
配線層の導電体配線。 代理人の氏名 弁理士 粟野重孝 はが１名第 図 第 図 第５図 第６図 第７図 第３図 第 図 ＝１４
ターンの要部平面図、第２図、第３図。 第４図、第５図、第６図は、それぞれ本発明にかかる半
導体装置の他の実施例の配線パターンの要部平面図、第
７図は従来の配線パターンの要部平面図である。 １・・・・・・導電体パッド、２・・・・・・半導体素
子、２ｂ・・・・・・ベース、２ｃ・・・・・・コレク
タ、２ｅ・・・・・・エミッタ、４．５．６．７・・・
・・・導電体配線、８・・・・・・導電体パッドと別の
配線層の導電体配線。 代理人の氏名 弁理士 粟野重孝 はが１名第 図 第 図 第５図 第６図 第７図 第３図 第 図 ＝１４
Claims (2)
- （１）半導体基板上に、導電体パッドと半導体素子とを
設けた半導体装置にあって、前記導電体パッドと隣接す
る前記半導体素子との間に、迂回した導電体配線を設け
た半導体装置。 - （２）導電体配線の全部または一部を、導電体パッドと
別の層に設けた請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11388690A JPH0410429A (ja) | 1990-04-26 | 1990-04-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11388690A JPH0410429A (ja) | 1990-04-26 | 1990-04-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0410429A true JPH0410429A (ja) | 1992-01-14 |
Family
ID=14623594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11388690A Pending JPH0410429A (ja) | 1990-04-26 | 1990-04-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0410429A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998025298A1 (fr) * | 1996-12-04 | 1998-06-11 | Seiko Epson Corporation | Dispositif a semiconducteur, procede de fabrication dudit dispositif, plaquette de circuit et materiel electronique |
| WO1998025297A1 (fr) * | 1996-12-04 | 1998-06-11 | Seiko Epson Corporation | Element electronique et dispositif a semiconducteur, procede de fabrication et de montage dudit dispositif, plaquette de circuit et materiel electronique |
| JP2005217445A (ja) * | 1996-12-04 | 2005-08-11 | Seiko Epson Corp | 半導体装置の製造方法 |
| US8260607B2 (en) | 2003-10-30 | 2012-09-04 | Koninklijke Philips Electronics, N.V. | Audio signal encoding or decoding |
-
1990
- 1990-04-26 JP JP11388690A patent/JPH0410429A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7470979B2 (en) | 1996-12-04 | 2008-12-30 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| US6608389B1 (en) | 1996-12-04 | 2003-08-19 | Seiko Epson Corporation | Semiconductor device with stress relieving layer comprising circuit board and electronic instrument |
| WO1998025298A1 (fr) * | 1996-12-04 | 1998-06-11 | Seiko Epson Corporation | Dispositif a semiconducteur, procede de fabrication dudit dispositif, plaquette de circuit et materiel electronique |
| US6475896B1 (en) | 1996-12-04 | 2002-11-05 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| US7511362B2 (en) | 1996-12-04 | 2009-03-31 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| US6730589B2 (en) | 1996-12-04 | 2004-05-04 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| JP2005217445A (ja) * | 1996-12-04 | 2005-08-11 | Seiko Epson Corp | 半導体装置の製造方法 |
| US7521796B2 (en) | 1996-12-04 | 2009-04-21 | Seiko Epson Corporation | Method of making the semiconductor device, circuit board, and electronic instrument |
| US6255737B1 (en) | 1996-12-04 | 2001-07-03 | Seiko Epson Corporation | Semiconductor device and method of making the same, circuit board, and electronic instrument |
| WO1998025297A1 (fr) * | 1996-12-04 | 1998-06-11 | Seiko Epson Corporation | Element electronique et dispositif a semiconducteur, procede de fabrication et de montage dudit dispositif, plaquette de circuit et materiel electronique |
| US7183189B2 (en) | 1996-12-04 | 2007-02-27 | Seiko Epson Corporation | Semiconductor device, circuit board, and electronic instrument |
| JP4513973B2 (ja) * | 1996-12-04 | 2010-07-28 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US7842598B2 (en) | 1996-12-04 | 2010-11-30 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| US7888260B2 (en) | 1996-12-04 | 2011-02-15 | Seiko Epson Corporation | Method of making electronic device |
| US8115284B2 (en) | 1996-12-04 | 2012-02-14 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board and electronic instrument |
| US8384213B2 (en) | 1996-12-04 | 2013-02-26 | Seiko Epson Corporation | Semiconductor device, circuit board, and electronic instrument |
| US8260607B2 (en) | 2003-10-30 | 2012-09-04 | Koninklijke Philips Electronics, N.V. | Audio signal encoding or decoding |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2988075B2 (ja) | 半導体装置 | |
| US4912603A (en) | High density printed wiring board | |
| KR970030750A (ko) | 반도체장치 및 그것을 사용한 전자장치 | |
| JPH022842U (ja) | ||
| KR920010872A (ko) | 멀티칩 모듈 | |
| JPH0410429A (ja) | 半導体装置 | |
| EP0394878B1 (en) | Semiconductor device having multi-layered wiring structure | |
| JPH0519982B2 (ja) | ||
| JPH0227836B2 (ja) | ||
| EP0448713A4 (en) | SEMICONDUCTOR ARRANGEMENT. | |
| JP3133544B2 (ja) | 混成集積回路 | |
| JP2000223799A (ja) | 配線基板及びその製造方法 | |
| JPS63161634A (ja) | 半導体集積回路装置 | |
| JP3096536B2 (ja) | 混成集積回路 | |
| JPS5980957A (ja) | 半導体装置 | |
| JPH0625026Y2 (ja) | 両面基板 | |
| JP3339222B2 (ja) | 半導体装置 | |
| JPS61222138A (ja) | 混成集積回路 | |
| JP2919010B2 (ja) | 半導体集積回路実装構造 | |
| JPH071844Y2 (ja) | 集積回路パツケ−ジ | |
| JPH019160Y2 (ja) | ||
| JPH0576783B2 (ja) | ||
| JP2522585Y2 (ja) | ドーナツ型ジヤンパ線ユニツト | |
| JPH07193186A (ja) | 半導体装置 | |
| JPH0620111B2 (ja) | モノシリックｉｃ |