KR100259079B1 - 반도체 패키지 및 그 제조방법 - Google Patents
반도체 패키지 및 그 제조방법 Download PDFInfo
- Publication number
- KR100259079B1 KR100259079B1 KR1019980000451A KR19980000451A KR100259079B1 KR 100259079 B1 KR100259079 B1 KR 100259079B1 KR 1019980000451 A KR1019980000451 A KR 1019980000451A KR 19980000451 A KR19980000451 A KR 19980000451A KR 100259079 B1 KR100259079 B1 KR 100259079B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- semiconductor chip
- wire
- bonding pad
- lead
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 발명은 반도체 칩의 면적 내에서 와이어 본딩 및 봉지공정이 이루어지도록하여 반도체 패키지를 경박단소화한 새로운 타입의 반도체 패키지를 제공하기 위한 것이다.
이를 위해, 본 발명은 내부에 전기적 회로가 형성되며 일면에 전기적접속단자인 본딩패드(2)가 형성되는 반도체 칩(1)과, 상기 반도체 칩(1)의 본딩패드(2)가 형성된 면에 부착되며 상기 본딩패드(2)를 제외한 영역에 부착되는 리드프레임(3)과, 상기 리드프레임(3)의 타측에 부착되는 외부접속단자인 바텀리드(4)와, 상기 본딩패드(2)와 리드프레임(3)을 전기적으로 연결하는 와이어(5)와, 상기 바텀리드(4)의 선단부를 제외하고 반도체 칩(1)과 리드 프레임 및 와이어(5)를 봉지하는 몰드바디(6)를 구비한 것을 특징으로 하는 반도체 패키지가 제공된다.
Description
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 경박단소화 한 새로운 타입의 반도체 패키지를 제공하기 위한 것이다.
도 1은 표면 실장형 반도체 패키지인 SOP(Small Outline Package)를 나타낸 것으로서, 일반적인 반도체 조립공정의 개요에 대해 SOP타입의 반도체 소자를 예로들어 설명하면 다음과 같다.
먼저, 전기적 회로가 형성된 웨이퍼를 각각의 단일 칩으로 분리하는데, 이때 Si(실리콘)는 모스경도 7로서 딱딱하고 깨지기 쉬운 성질을 갖고 있으므로 웨이퍼의 제조시 미리 분리할 라인에 절단하기 위한 물질을 넣어두고 이 분리라인을 따라 브레이크 응력을 가해 파괴, 분리시키는 방법을 취하는 경우가 많다.
또한, 분리된 각각의 반도체 칩은(1) 리드프레임의 칩부착부인 다이패드(11)에 본딩되고, 이때의 접합방법은 Au-Si 공정(共晶)법, 납땜법, 수지접착법 등이 있으며 용도에 따라 알맞은 방법이 선택되어 사용된다.
한편, 전술한 바와같이 반도체 칩(1)을 리드프레임의 다이패드(11)에 접착하는 목적은 조립이 완료된 후 기판(8)에 실장시키기 위해서 뿐만 아니라 전기적 입출력단자나 어스를 겸하는일도 있으며 소자의 동작시 발생하는 열의 방열통로로서도 필요로하는 경우가 있기 때문이다.
상기와 같이 반도체 칩(1)을 본딩한 후에는 칩과 리드프레임의 인너리드(9)를 와이어(5)로 본딩하므로써 연결하게 되며, 와이어 본딩의 방법으로 플라스틱 봉함 팩키지에서는 일반적으로 금선을 사용한 열압착법 또는 열압착법과 초음파법을 혼용한 방법이 주로 이용되고 있다.
또한, 와이어 본딩에 의해 칩(1)과 인너리드(9)가 전기적으로 연결된 후에는 칩을 고순도의 에폭시 수지를 사용하여 성형 봉합하는 몰딩공정이 수행되는데, 이때 사용되는 에폭시 수지는 집적회로의 신뢰성을 좌우하는 중요한 요소이며, 수지의 고순도화와 몰딩시 집적회로에 주어지는 응력을 저감시키기 위한 저응력화 등의 개선이 추진되고 있다.
그리고, 상기한 공정이 완료된 후에는 IC 패키지를 소켓이나 기판(8)에 실장하기 위해 아웃리드(out lead)를 소정의 형상으로 절단(Trimming)하고 성형(Forming)하는 공정이 행해지며, 아웃터리드(10)에는 실장접합성(납땜성)을 향상시키기 위해 도금이나 납딥(dip)이 처리된다.
한편, 이와 같이 제조되는 반도체 패키지는 끊임없이 경박단소화를 추구하고 있으며, 이를 위한 노력이 지속되고 있으나, 종래의 반도체 패키지는 와이어 본딩이 반도체 칩(1)과 리드프레임(3)의 칩 외부영역 사이에 이루어지므로 인해, 반도체 패키지를 경박단소화하는 데 한계가 있었다.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 반도체 칩의 면적 내에서 와이어 본딩 및 봉지공정이 이루어지도록하여 반도체 패키지를 경박단소화 한 새로운 타입의 반도체 패키지를 제공하는데 그 목적이 있다.
도 1은 종래 반도체 패키지중의 일예를 나타낸 사시도
도 2는 본 발명의 반도체 패키지가 기판에 실장되는 상태를 나타낸 종단면도
도 3 내지 및 도 4는 은 본 발명의 반도체 패키지의 패키징 과정을 설명하는 단면도로서,
도 3은 칩을 리드프레임에 부착하는 공정이 완료된 후의 상태를 나타낸 종단면도
도 4는 와이어 본딩 공정이 완료된 후의 상태를 나타낸 종단면도
도 5는 봉지공정이 완료된 후의 상태를 나타낸 종단면도
도 6은 도 4의 A방향에서 바라본 저면도
도면의 주요부분에 대한 부호의 설명
1:반도체 칩 2:본딩패드
3:리드프레임 4:바텀리드
5:와이어 6:몰드바디
7:통공
상기한 목적을 달성하기 위해, 본 발명은 내부에 전기적 회로가 형성되며 일면에 전기적접속단자인 본딩패드가 형성되는 반도체 칩과, 상기 반도체 칩의 본딩패드가 형성된 면에 부착되며 상기 본딩패드를 제외한 영역에 부착되는 리드프레임과, 상기 리드프레임의 타측에 부착되는 외부접속단자인 바텀리드와, 상기 본딩패드와 리드프레임을 전기적으로 연결하는 와이어와, 상기 바텀리드의 선단부를 제외하고 반도체 칩과 리드 프레임 및 와이어를 봉지하는 몰드바디를 구비한 것을 특징으로 하는 반도체 패키지가 제공된다.
상기한 목적을 달성하기 위한 본 발명의 다른 형태에 따르면, 본 발명은 반도체 칩의 본딩패드가 노출되도록 상기 반도체 칩을 상기 반도체 칩의 본딩패드에 대응하는 영역이 뚫린 리드프레임에 부착하는 단계와, 상기 리드프레임 일측에 외부접속단자인 바텀리드를 부착하는 단계와, 상기 본딩패드와 리드프레임이 전기적으로 연결되도록 상기 본딩패드와 리드프레임을 와이어로 본딩하는 단계와, 상기 바텀리드의 선단부를 제외한 전부분이 봉지되도록 반도체 칩과 리드프레임 및 와이어를 에폭시 몰드 콤파운드로 감싸 봉지하는 단계를 순차적으로 수행하여서 됨을 특징으로 하는 반도체 패키지 제조방법이 제공된다.
이하, 본 발명의 일실시예를 첨부도면 도 2 내지 도 6을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명의 반도체 패키지가 기판에 실장되는 상태를 나타낸 종단면도이고, 도 3 내지 및 도 4는 은 본 발명의 반도체 패키지의 패키징 과정을 설명하는 단면도이며, 도 5는 봉지공정이 완료된 후의 상태를 나타낸 종단면도이고, 도 6은 도 4의 A방향에서 바라본 저면도이다.
본 발명은 내부에 전기적 회로가 형성되며 일면에 전기적접속단자인 본딩패드(2)가 형성되는 반도체 칩(1)과, 상기 반도체 칩(1)의 본딩패드(2)가 형성된 면에 부착되며 상기 본딩패드(2)를 제외한 영역에 부착되는 리드프레임(3)과, 상기 리드프레임(3)의 타측에 부착되는 외부접속단자인 바텀리드(4)와, 상기 본딩패드(2)와 리드프레임(3)을 전기적으로 연결하는 와이어(5)와, 상기 바텀리드(4)의 선단부를 제외하고 반도체 칩(1)과 리드 프레임 및 와이어(5)를 봉지하는 몰드바디(6)가 구비되어 구성된다.
한편, 본 발명의 반도체 패키지에 대한 패키징 과정을 설명하면 다음과 같다.
먼저, FAB공정을 마침에 따라 제조 완료된 반도체 칩(1)과, 상기 반도체 칩(1)의 본딩패드(2)와 대응하는 영역이 뚫린 리드프레임(3)을 각각 별도로 준비한 상태에서, 반도체 칩(1)의 본딩패드(2)가 형성된 면상에 리드프레임(3)을 상기 반도체 칩(1)의 전기적 접속단자인 본딩패드(2)가 노출되도록 부착시키게 된다.
이에 따라, 상기 반도체 칩(1)의 본딩패드(2)는 도 3 및 도 6에 각각 나타낸 바와 같이 리드프레임(3)의 통공(7)을 통해 노출된다.
한편, 반도체 칩(1)을 리드프레임(3)에 부착한 후에는 상기 리드프레임(3) 일측에 외부접속단자인 바텀리드(4)를 부착시키게 된다.
또한, 그 후에는 도 4에 나타낸 바와 같이 상기 본딩패드(2)와 리드프레임(3)이 전기적으로 연결되도록 상기 본딩패드(2)와 리드프레임(3)을 골드 와이어(5)(gold wire)로 연결하는 와이어 본딩을 실시하게 된다.
그리고, 와이어 본딩이 완료된 후에는, 도 5에 나타낸 바와 같이, 상기 바텀리드(4)의 선단부를 제외한 전부분이 봉지되도록 반도체 칩(1)과 리드프레임(3) 및 와이어(5)를 에폭시 몰드 콤파운드(EMC)로 감싸는 봉지 공정을 수행하게 되며, 이로써 반도체 소자의 패키징 과정이 완료된다.
이 때, 상기 몰드바디(6)는 반도체 칩(1)의 면적 크기를 벗어나지 않는 크기를 갖게 된다.
또한, 상기한 패키징 공정의 원할한 진행을 위해서는 도 3 내지 도 6에 나타낸 바와 같이 반도체 칩(1)이 가장 하부에 위치한 상태에서 칩 본딩과 와이어 본딩 및 봉지공정이 이루어지는 것이 가장 바람직하다.
한편, 상기에서 바텀리드(4)는 리드프레임(3) 제작시 리드프레임과 일체로 형성되어도 무방하다.
이와 같이 제조된 반도체 패키지는 도 2에 나타낸 바와 같이 바텀리드(4)가 실장용 기판(8) 상면에 접속되도록 실장하게 된다.
이상에서와 같이, 본 발명의 반도체 패키지는 반도체 칩(1)의 면적을 벗어나지 않는 크기로 와이어 본딩 및 봉지공정이 이루어짐에 따라 반도체 패키지를 경박단소화하여 실장밀도를 향상시킬 수 있게 된다.
Claims (3)
- 내부에 전기적 회로가 형성되며 일면에 전기적접속단자인 본딩패드가 형성되는 반도체 칩과,상기 반도체 칩의 본딩패드가 형성된 면에 부착되며 상기 본딩패드를 제외한 영역에 부착되는 리드프레임과,상기 리드프레임의 타측에 부착되는 외부접속단자인 바텀리드와,상기 본딩패드와 리드프레임을 전기적으로 연결하는 와이어와,상기 바텀리드의 선단부를 제외하고 반도체 칩과 리드 프레임 및 와이어를 봉지하는 몰드바디;를 구비한 것을 특징으로 하는 반도체 패키지.
- 제 1 항에 있어서,상기 바텀리드와 리드프레임이 일체로 형성됨을 특징으로 하는 반도체 패키지.
- 반도체 칩의 본딩패드가 노출되도록 상기 반도체 칩을 상기 반도체 칩의 본딩패드에 대응하는 영역이 뚫린 리드프레임에 부착하는 단계와,상기 리드프레임 일측에 외부접속단자인 바텀리드를 부착하는 단계와,상기 본딩패드와 리드프레임이 전기적으로 연결되도록 상기 본딩패드와 리드프레임을 와이어로 본딩하는 단계와,상기 바텀리드의 선단부를 제외한 전부분이 봉지되도록 반도체 칩과 리드프레임 및 와이어를 에폭시 몰드 콤파운드로 감싸 봉지하는 단계;를 순차적으로 수행하여서 됨을 특징으로 하는 반도체 패키지 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980000451A KR100259079B1 (ko) | 1998-01-10 | 1998-01-10 | 반도체 패키지 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980000451A KR100259079B1 (ko) | 1998-01-10 | 1998-01-10 | 반도체 패키지 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990065237A KR19990065237A (ko) | 1999-08-05 |
KR100259079B1 true KR100259079B1 (ko) | 2000-06-15 |
Family
ID=19531224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980000451A KR100259079B1 (ko) | 1998-01-10 | 1998-01-10 | 반도체 패키지 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100259079B1 (ko) |
-
1998
- 1998-01-10 KR KR1019980000451A patent/KR100259079B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990065237A (ko) | 1999-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100304959B1 (ko) | 칩 적층형 반도체 패키지 및 그 제조방법 | |
US5508556A (en) | Leaded semiconductor device having accessible power supply pad terminals | |
US20030006055A1 (en) | Semiconductor package for fixed surface mounting | |
KR20020049944A (ko) | 반도체 패키지 및 그 제조방법 | |
US6396129B1 (en) | Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package | |
US7504736B2 (en) | Semiconductor packaging mold and method of manufacturing semiconductor package using the same | |
US10290593B2 (en) | Method of assembling QFP type semiconductor device | |
US20030057529A1 (en) | Package for a discrete device and manufacturing method of the same | |
KR100259079B1 (ko) | 반도체 패키지 및 그 제조방법 | |
US20030038358A1 (en) | Semiconductor package without outer leads | |
JPH11297917A (ja) | 半導体装置及びその製造方法 | |
US11764142B2 (en) | Semiconductor apparatus and method having a lead frame with floating leads | |
KR100462373B1 (ko) | 칩스케일 패키지 및 그 제조방법 | |
KR100351920B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
KR100214857B1 (ko) | 멀티 칩 패키지 | |
KR100258607B1 (ko) | 리드 온 칩 타입의 칩 스케일 반도체 패키지 구조 및 제조방법 | |
KR20020049823A (ko) | 반도체 패키지 및 그 제조방법 | |
KR950013049B1 (ko) | 다중-칩 리드온칩(loc) 구조를 갖는 반도체 패키지 | |
KR100356808B1 (ko) | 칩 스케일 반도체 패키지 | |
KR20020065729A (ko) | 반도체 패키지 | |
KR20020049821A (ko) | 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법 | |
KR20020065735A (ko) | 반도체 패키지 및 그 제조방법 | |
JP4311294B2 (ja) | 電子装置およびその製造方法 | |
US20030037947A1 (en) | Chip scale package with a small surface mounting area | |
KR20000014539U (ko) | 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080222 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |