KR20000048398A - 프린트 기판의 제조방법 - Google Patents
프린트 기판의 제조방법 Download PDFInfo
- Publication number
- KR20000048398A KR20000048398A KR1019990061729A KR19990061729A KR20000048398A KR 20000048398 A KR20000048398 A KR 20000048398A KR 1019990061729 A KR1019990061729 A KR 1019990061729A KR 19990061729 A KR19990061729 A KR 19990061729A KR 20000048398 A KR20000048398 A KR 20000048398A
- Authority
- KR
- South Korea
- Prior art keywords
- hole
- resin
- printed circuit
- circuit board
- board
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
- H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
- H05K2203/0759—Forming a polymer layer by liquid coating, e.g. a non-metallic protective coating or an organic bonding layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/08—Treatments involving gases
- H05K2203/085—Using vacuum or low pressure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31678—Of metal
- Y10T428/31681—Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31725—Of polyamide
- Y10T428/31728—Next to second layer of polyamide
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
비관통홀에 절연 수지를 양호하게 충전함과 동시에, 절연 수지 내의 기포 발생을 억제할 수 있는 프린트 기판의 제조방법을 제공한다.
비관통홀을 갖는 프린트 기판의 표면에 절연용 수지를 도포하고, 이 절연용 수지를 비관통홀에 충전하는 공정을 갖는 프린트 기판의 제조방법에 있어서, 절연용 수지를 도포한 후, 압력 범위 1.3-666hPa의 저기압 내에 유지한 후, 절연용 수지를 경화함으로서, 비관통홀에 절연용 수지를 충전한다.
Description
본 발명은, 프린트 기판의 제조방법에 관한 것이며, 특히 프린트 기판에 형성된 비관통홀에 절연 수지를 양호하게 충전하는 프린트 기판의 제조방법에 관한 것이다.
전자기기의 소형화의 진전에 의해, 프린트 기판의 고밀도화가 요구되고 있다. 이 때문에, 다층 배선판을 갖는 다층 적층의 프린트 기판이 실현되고 있다. 여기서는, 각 층의 배선판은, 관통홀(단지, 스루 홀이라고도 한다) 비관통홀(비관통 스루 홀이라고도 한다)에 의해 전기적 기계적인 접속이 행해지고 있다. 비관통홀에는, 그 용도에 따라서, 절연성 수지나 도전성 수지가 충전, 경화되어 있다.
다층 적층의 프린트 기판의 제조에서는, 비관통홀에 수지를 효율 좋고, 또한 확실하게 충전하는 것이 요구되고 있다.
종래, 이 목적을 위해, 각종 검토가 행해지고 있다. 예를 들면, 일본국 공개 특허 공보 제(평) 7-249866호에는, 기판에 설치된 관통홀 또는 비관통홀에, 경화성 페이스트를 인쇄하고 가충전한 후, 이 가충전된 경화성 페이스트에 진동을 주어 충전을 완료시키는 충전방법이 기재되어 있다.
또, 일본국 공개 특허 공보 제(평) 9-232758호에는, 비관통 스루 홀을 갖는 배선 기판의 표면에 절연 수지를 도포함과 동시에 이 절연 수지를 비관통 스루 홀에 충전시키는 공정을 가지고 배선판을 제조하는 데 있어서, 비관통 스루 홀의 내주를 용매로 적신 후에, 절연 수지를 도포하여 비관통 스루 홀에 절연 수지를 충전하는 방법이 기재되어 있다.
상기의 방법은 어느 것도, 절연 수지의 충전에 대해서는 양호한 방법이지만, 충전된 수지 내에 잔존하는 기포 제거에는 불충분하다.
도 4에는, 모식적으로 프린트 기판의 비관통홀에 발생하는 기포가 도시되어 있다. 여기서, 기판(1) 상에 도포 경화된 수지(3)에 형성된 비관통홀(6)이 있다. 이것에 수지(7)를 충전하여 경화하면, 비관통홀 수지(7) 내에 기포(20)가 발생하는 경우가 있다.
상술한 바와 같이, 수지를 비관통홀에 충전한 후, 이 수지를 열 경화시킬 때에, 수지 내에 기포가 잔존하면, 수지가 충분히 충전되지 않은 경우와 마찬가지로, 나중의 납땜공정 등으로 고온에 바래면, 기포가 팽창하여 부풀어지기 쉬워진다는 문제가 있다.
그래서 본 발명은, 상기의 점에 비추어 이루어진 것으로, 비관통홀에 절연 수지를 양호하게 충전함과 동시에, 절연 수지 내의 기포 발생을 억제할 수 있는 프린트 기판의 제조방법을 제공하는 것을 목적으로 한다.
도 1은, 본 발명의 실시형태를 도시하는 것으로, (a) 내지 (g)는 각 제조공정에 있어서의 단면도.
도 2는, 본 발명의 실시형태를 도시하는 것으로, 비관통홀에 수지를 충전했을 시의 단면도.
도 3은, 본 발명의 비교예에서, 비관통홀에 고점도의 수지를 충전했을 시의 단면도.
도 4는, 종래 방법에서, 비관통홀에 수지를 충전했을 때의 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 기판, 2 : 회로 패턴
3 : 절연 수지층, 4 : 비관통홀
5 : 회로 패턴, 6 : 비관통홀
7 : 절연 수지층, 8 : 비관통홀
9 : 비관통홀, 10 : 회로 패턴
11 : 비관통홀, 12 : 비관통홀
20 : 기포, 21 : 홈
상기 목적을 달성하기 위한 수단으로서, 본 발명의 프린트 기판의 제조방법은, 비관통홀을 갖는 프린트 기판의 표면에 절연용 수지를 도포하며, 이 절연용 수지를 비관통홀에 충전하는 공정을 갖는 프린트 기판의 제조방법에서, 절연용 수지를 도포한 후, 압력 범위 1.3-666hPa의 저기압 내에 유지한 후, 절연용 수지를 경화함으로서, 비관통홀에 절연용 수지를 충전하는 것을 특징으로 하는 프린트 기판의 제조방법을 제공하고자 하는 것이다.
(발명의 실시형태)
이하, 첨부도면을 참조하여, 본 발명의 실시형태를 설명한다.
우선, 처음에, 빌트업법에 의한 2층 이상의 프린트 기판의 제조방법을, 한쪽 면 2층의 프린트 기판을 예로 설명한다. 도 1에는, 빌트업법으로 형성하는 다층 프린트 기판의 제조공정의 일례가 도시되어 있다.
도 1a에 도시하는 바와 같이, 우선, 동장(銅張) 적층판 또는 도금에 의해 도전 재료 예를 들면 소정의 두께로 형성된 기판에, 소정 폭을 갖는 회로 패턴(2)이 형성된다.
다음으로, 도 1b에 도시하는 바와 같이, 회로 패턴(2)이 형성되어 있는 기판(1)면 상에, 소정의 두께를 갖는 절연용 수지가 도포, 경화되어, 절연 수지층(3)이 형성된다.
다음으로, 도 1c에 도시하는 바와 같이, 회로 패턴(2)이 소정 위치의 절연 수지층(3)을 포토리소그래피법 또는 레이저 가공법에 의해 제거하여, 회로 패턴(2)을 노출되게 한다. 즉, 비관통홀(4)을 형성한다.
다음으로, 도 1d에 도시하는 바와 같이, 절연 수지층(3) 상에, 도금법에 의해 도전 재료 예를 들면 동을 형성하고, 소정 형상의 도체 회로 패턴(5)을 형성한다. 비관통홀(4)은, 도체 회로 패턴에 그 측면이 덮여, 새로운 비관통홀(6)이 된다.
다음으로, 도 1e에 도시하는 바와 같이, 절연 수지층(3) 및 그 표면 상에 형성된 회로 패턴(5) 상에, 부가로 절연용 수지를 소정의 두께에 도포, 경화하여, 절연 수지층(7)을 형성한다.
다음으로, 도 1f에 도시하는 바와 같이, 회로 패턴(2)이 소정의 위치의 절연 수지층(7) 및 절연 수지층(3)을 포토리소그래피법 또는 레이저 가공법에 의해 제거하고, 비관통홀(8)을 형성하여, 회로 패턴(2)의 일부를 노출되게 한다. 또, 회로 패턴(5)의 소정 위치의 절연 수지층(7)을 포토리소그래피법 또는 레이저 가공법에 의해 제거하고, 비관통홀(9)을 형성하여, 회로 패턴(5)의 일부를 노출되게 한다.
다음으로, 도 1g에 도시하는 바와 같이, 절연 수지층(3) 및 비관통홀(9) 및 비관통홀(8) 상에, 도금법에 의해 도전 재료 예를 들면 동을 형성하고, 소정 형상의 도체 회로 패턴(10)을 형성한다. 비관통홀(8) 및 (9)는, 도체 회로 패턴(10)에 그 측면이 덮여져, 새로운 비관통홀(11) 및 (12)가 된다. 회로 패턴(2)와 회로 패턴(5)는, 회로 패턴(10)에 의해 전기적으로 도통된다.
더욱이, 회로 패턴(10) 및 절연 수지층(7) 상에 도시되지 않는 보호층이 형성되어, 한쪽면 2층형의 프린트 기판이 완성된다.
여기서, 도 1e에서 도시되는 바와 같이, 절연 수지층(3) 및 회로 패턴(5) 상에 절연용 수지를 도포하고, 비관통홀(6)을 수지로 충전함과 동시에 절연 수지층(7)을 형성하여, 경화처리를 하면, 앞서 도 4로 설명한 대로, 기포 발생이 보인다.
본 발명자들은, 예의 연구를 반복한 결과, 비관통홀을 갖는 면 상에 절연 수지를 도포한 후, 저진공으로 유지함으로서, 그 후의 절연용 수지의 경화에 의해서도, 기포가 발생하지 않는 조건을 발견했다. 더욱이, 도포 시의 절연용 수지의 점도가 소정의 범위 이외이면, 저진공으로 함으로서 기포 발생을 방지하지만, 비관통홀에 충전된 절연용 수지에 큰 홈이 발생하여, 이 때문에, 저진공 시에 절연용 수지의 점도를 소정의 범위가 되도록 제어하면, 양호한 결과가 얻어지는 것을 발견했다.
비관통홀를 갖는 절연용 수지 상에, 절연용 수지를 도포한 후, 이것을 진공조에 넣고, 바람직하게는 1.3-666hPa, 더 바람직하게는 40-400hPa의 저압으로 유지한 후, 소정의 경화처리를 하면, 비관통홀에는 절연용 수지가 충분히 충전되어, 비관통홀의 장소에 기포 발생이 생기지 않는다. 1.3hPa보다 저압이 되면, 절연용 수지 내에 돌비(突沸)가 일어나, 다수의 기포가 발생해버리고, 반대로 666hPa보다 고압이면, 기포가 빠지지 않아, 어느 것도 부적합하다.
도 2에는, 본 발명에 있어서의, 비관통홀에 절연용 수지를 충전 경화한 후의 단면도가 도시되어 있지만, 여기서, 절연용 수지의 홈(21)의 홈량(d2)이 작은 것, 0 - 5μm의 범위가 바람직하며, 이로써, 이 부분에 도체 회로 형성을 할 때에 생길 수 있는 개방, 단락 등의 불량 발생을 방지한다.
더욱이, 비관통홀을 갖는 절연용 수지 상에, 점도가 0.1-15Pa·s인 절연용 수지를 도포한 후, 이것을 진공조에 넣고, 바람직하게는 1.3-666hPa, 더 바람직하게는 40-400hPa의 저압으로 유지한 후, 소정의 경화 처리를 하면, 비관통홀에는 절연용 수지가 충분히 충전되어, 비관통홀의 장소에 기포 발생이 생기지 않는다.
도 3에는, 본 발명의 비교예에서, 비관통홀에 고점도의 수지를 충전했을 시의 단면도가 도시되어 있지만, 여기서는, 도포되는 절연용 수지의 점도가 높은 경우를 모식적으로 도시하고 있으며, 도포 시의 점도가 25Pa·s보다 크면 홈(21)의 홈량(d1은 10μm(절연 수지층(3)의 두께가 30μm인 경우) 정도로 달해 불량이다. 도포 시의 점도가 0.1Pa·s보다 낮은 경우는, 도포 그 자체를 안정적으로 행할 수 없는 불편함이 있다.
(실시예 1)
도 1의 각 도면에 도시하는 바와 같이, 유리 기재-에폭시 기판(1)면에, 도금법에 의해, 약 5μm 두께를 갖는 동층을 형성하고, 포토리소그래피법에 의해 소정의 회로 패턴(2)을 형성했다.
이 위에, 커튼 코트법 또는 스프레이 코트법에 의해 에폭시 수지를 도포하고, 가열 경화시켜, 약 30μm 두께의 에폭시 수지층(3)을 얻었다. 다음으로, 에폭시 수지층(3)에, 탄산 가스 레이저를 사용하여, 회로 패턴(2)의 소정 위치에, 직경 약 50μm의 비관통홀(4)을 형성했다.
다음으로, 도금법에 의해, 약 5μm 두께를 갖는 동층을 형성하고, 포토리소그래피법에 의해 소정의 회로 패턴(5)을 형성했다.
다음으로, 이 회로 패턴(5) 및 에폭시 수지층(3) 상에, 유기 용제 예를 들면 에틸렌 글리콜 아세테이트를 사용하여 희석 점도를 약 0.5Pa·s로 조정한 에폭시 수지를 커튼 코트법 또는 스프레이 코트법에 의해 도포하여, 도포 후 기판을 진공조에 넣고, 대기압보다 666hPa로 감압하여, 그 후 이것을 진공조에서 추출해, 120-200℃로 가열 경화시켜, 프린트 기판을 얻었다.
그 후, 기판을 나누어, 비관통홀의 단면 형상을 조사했다. 비관통홀에는 실용상 문제가 되는 기포 발생 및 홈(도 2의 d2)은 없었다.
(실시예 2)
진공조에 넣고, 대기압보다 400hPa로 감압한 이외는, 실시예 1과 같은 방법으로 프린트 기판을 얻었다.
기판을 나누어, 비관통홀의 단면 형상을 조사한 바, 비관통홀에는 실용상 문제가 되는 기포 발생 및 홈(도 2의 d2)은 없었다.
(실시예 3)
진공조에 넣고, 대기압보다 40hPa로 감압한 이외는, 실시예 1과 같은 방법으로 프린트 기판을 얻었다.
기판을 나누어, 비관통홀의 단면 형상을 조사한 바, 비관통홀에는 실용상 문제가 되는 기포 발생 및 홈(도 2의 d2)은 없었다.
(실시예 4)
진공조에 넣고, 대기압보다 1.3hPa로 감압한 이외는, 실시예 1과 같은 방법으로 프린트 기판을 얻었다.
기판을 나누어, 비관통홀의 단면 형상을 조사한 바, 비관통홀에는 실용상 문제가 되는 기포 발생 및 홈(도 2의 d2)은 없었다.
(비교예 1)
진공조에 넣고, 대기압보다 0.7hPa로 감압한 이외는, 실시예 1과 같은 방법으로 프린트 기판을 얻었다.
기판을 나누어, 비관통홀의 단면 형상을 조사한 바, 비관통홀 및 에폭시 수지층 전체에 다수의 기포 발생이 보였다. 용제의 증기압 관련으로 돌비 현상이 발생했다고 생각된다.
(비교예 2)
진공조에 넣고, 대기압보다 780hPa로 감압한 이외는, 실시예 1과 같은 방법으로 프린트 기판을 얻었다.
기판을 나누어, 비관통홀의 단면 형상을 조사한 바, 비관통홀에는 실용상 문제가 되는 직경 약 10μm의 기포 발생이 보였다.
(실시예 5)
도 1의 각 도면에 도시하는 바와 같이, 유리 기재-에폭시 기판(1)면에, 도금법에 의해, 약 5μm 두께를 갖는 동층을 형성하고, 포토리소그래프법에 의해 소정의 회로 패턴(2)을 형성했다.
이 위에, 스크린 인쇄법에 의해 에폭시 수지를 도포하고, 가열 경화시켜, 약 30μm 두께의 에폭시 수지층(3)을 얻었다. 다음으로, 에폭시 수지층(3)에, 탄산 가스 레이저를 사용하여, 회로 패턴(2)의 소정의 위치에, 직경 약 50μm의 비관통홀(4)을 형성했다.
다음으로, 도금법에 의해, 약 5μm 두께를 갖는 동층을 형성하고, 포토리소그래피법에 의해 소정의 회로 패턴(5)을 형성했다.
다음으로, 이 회로 패턴(5) 및 에폭시 수지층(3) 상에, 유기 용제 예를 들면 카르비톨계 나프타를 사용하여 희석 점도를 약 15Pa·s로 조정한 에폭시 수지를 인쇄법에 의해 도포하고, 도포 후 기판을 진공조에 넣어, 대기압보다 666hPa로 감압하고, 그 후 이것을 진공조에서 추출하여, 120-200℃에서 가열 경화시켜, 두께 약 2Oμm의 에폭시 수지층을 형성하여 프린트 기판을 얻었다.
그 후, 기판을 나누어, 비관통홀의 단면 형상을 조사했다. 비관통홀에는, 실용상 문제가 되는 기포 발생은 없었지만, 얕은 홈(도 2의 d2에서 약 3μm)이 있었다. 홈의 값으로서는 약 5μm 정도가 허용된다.
(비교예 3)
회로 패턴(5) 및 에폭시 수지층(3) 상에, 유기 용제 예를 들면 카르비톨계 나프타를 사용하여 희석 점도를 약 20Pa·s로 조정한 에폭시 수지를 인쇄법에 의해 도포 한 이외는, 실시예 5와 같이 하여 프린트 기판을 얻었다.
그 후, 기판을 나누어, 비관통홀의 단면 형상을 조사했다. 비관통홀에는, 실용상 문제가 되는 기포 발생은 없었지만, 홈(도 2의 d2에서 약 10μm)이 있었다.
(실시예 6)
회로 패턴(5) 및 에폭시 수지층(3) 상에, 유기 용제 예를 들면 카르비톨계 나프타를 사용하여 희석 점도를 약 20Pa·s로 조정한 에폭시 수지를 인쇄법에 의해 도포하여, 진공조 내에 유지하고, 기판의 온도를 상승시켜, 에폭시 수지의 점도를 약 l5Pa·s가 되도록 한 이외는, 실시예 5와 같이 하여 프린트 기판을 얻었다.
그 후, 기판을 나누어, 비관통홀의 단면 형상을 조사했다. 비관통홀에는, 실용상 문제가 되는 기포 발생은 없었지만, 홈(도 2의 d2에서 약 3μm)이 있었다. 이 홈은 허용되는 것이다.
이상 본 발명에 대해서, 유리 기재 에폭시 기판의 기판으로 하여, 절연용 수지로서, 에폭시 수지에 대해서 설명했지만, 이에 한정되는 것은 아니다.
본 발명에서 사용하는 기판으로서는, 프린트 기판에 사용되는 공지의 재료, 구조를 갖는 것이 제한없이 사용된다. 대표예를 도시하면, 종이 기재-페놀 수지 적층 기판, 종이 기재-에폭시 수지 적층 기판, 종이 기재-폴리에스텔 수지 적층 기판, 유리 기재-에폭시 수지 적층 기판, 종이 기재-테프론 수지 적층 기판, 유리 기재-폴리이미드 수지 적층 기판, 폴리이미드 수지 또는 폴리에스텔 수지 등의 플렉시블 기판, 콤퍼짓 수지 기판 등의 강성 수지 기판, 알루미늄 등의 금속을 에폭시 수지 등으로 피복한 금속계 절연 기판 등을 들 수 있다.
본 발명에서 사용되는 회로 패턴을 구성하는 도전층의 재질로서는, 도전성을 갖는 것이면 제한없이 사용된다. 대표예를 도시하면, 동, 알루미늄, 니켈 등의 금속 재료를 들 수 있다.
또, 상기 회로 패턴의 도전층의 두께 및 폭에 대해서도 제한되지 않지만, 일반적으로 두께는 4-70μm이 적당하며, 폭은 25μm 이상이 적당하다.
본 발명에서 사용하는 절연 수지로서는, 열 경화형, 자외선 경화형 절연성을 갖는 수지이면 제한없이 사용된다. 예를 들면, 에폭시 수지, 폴리이미드 수지, 페놀 수지 등을 들 수 있다. 더욱이, 감광성 수지를 사용할 수도 있다.
또, 절연 수지의 두께에 대해서도 제한되지 않지만, 일반적으로 두께는 30-100μm이 적당하다.
또, 절연 수지의 도포 방법에 대해서도 제한되지 않지만, 스크린 인쇄법, 스프레이 코트법, 커튼 코트법, 다이 코트법 등 어느 것도 된다.
본 발명에서 사용하는 절연 수지의 제거 방법으로서는, 펄스 레이저(탄산 가스, YAG, 엑시머 중 어느 것도 된다)의 조사에 의해 제거하는 방법을 사용할 수도 있으며, 절연 수지로서 감광성 수지를 사용할 경우에는, 포토리소그래프법에 의해, 비관통홀을 하는 방법을 사용할 수 있다.
비관통홀의 직경에 대해 제한되는 것은 아니지만, 일반적으로 25-300μm의 범위가 바람직하다.
본 발명의 프린트 기판의 제조방법은, 상기 목적을 달성하기 위한 수단으로서, 비관통홀을 갖는 프린트 기판의 표면에 절연용 수지를 도포하고, 이 절연용 수지를 비관통홀에 충전하는 공정을 갖는 프린트 기판의 제조방법에서, 절연용 수지를 도포한 후, 압력 범위 1.3-666hPa의 저기압 내에 유지한 후, 절연용 수지를 경화함으로서, 비관통홀에 절연 수지를 양호하게 충전함과 동시에, 절연 수지 내의 기포 발생을 억제할 수 있다는 효과가 있다.
Claims (2)
- 비관통홀을 갖는 프린트 기판의 표면에 절연용 수지를 도포하고, 이 절연용 수지를 비관통홀에 충전하는 공정을 갖는 프린트 기판의 제조방법에 있어서,절연용 수지를 도포 한 후, 압력 범위 1.3-666hPa의 저기압 내에 유지한 후, 절연용 수지를 경화함으로서, 비관통홀에 절연용 수지를 충전하는 것을 특징으로 하는 프린트 기판의 제조방법.
- 제1항에 있어서, 저기압 내에 유지할 때에, 그 점도가 15Pa·s 이하가 되도록 절연용 수지를 가열하는 것을 특징으로 하는 프린트 기판의 제조방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36955398 | 1998-12-25 | ||
JP98-369553 | 1998-12-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000048398A true KR20000048398A (ko) | 2000-07-25 |
KR100344482B1 KR100344482B1 (ko) | 2002-07-20 |
Family
ID=18494723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990061729A KR100344482B1 (ko) | 1998-12-25 | 1999-12-24 | 프린트 기판 및 프린트 기판의 제조방법 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6284308B2 (ko) |
EP (1) | EP1014769B1 (ko) |
KR (1) | KR100344482B1 (ko) |
CN (1) | CN1259009A (ko) |
DE (1) | DE69911902T2 (ko) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002270718A (ja) * | 2001-03-07 | 2002-09-20 | Seiko Epson Corp | 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2007059689A (ja) * | 2005-08-25 | 2007-03-08 | Shinko Electric Ind Co Ltd | ガラスクロス含有樹脂層を含む構造の積層製品及びその製造方法 |
DE102006010145A1 (de) * | 2006-01-27 | 2007-08-09 | Erbe Elektromedizin Gmbh | Optokopplervorrichtung und Verfahren zur Fertigung dessen |
JP2008010659A (ja) * | 2006-06-29 | 2008-01-17 | Disco Abrasive Syst Ltd | ビアホールの加工方法 |
GB0703172D0 (en) | 2007-02-19 | 2007-03-28 | Pa Knowledge Ltd | Printed circuit boards |
US20100314041A1 (en) * | 2008-02-20 | 2010-12-16 | Agency For Science, Technology And Research | Method of making a multilayer substrate with embedded metallization |
EP2327283A2 (en) | 2008-08-18 | 2011-06-01 | Semblant Global Limited | Halo-hydrocarbon polymer coating |
US8995146B2 (en) | 2010-02-23 | 2015-03-31 | Semblant Limited | Electrical assembly and method |
GB201621177D0 (en) | 2016-12-13 | 2017-01-25 | Semblant Ltd | Protective coating |
US11419221B2 (en) | 2018-05-02 | 2022-08-16 | Eleadtk Co., Ltd. | Method of forming protective film on at least one electronic module |
CN110446383B (zh) * | 2018-05-02 | 2021-03-05 | 毅力科技有限公司 | 在至少一电子模块上形成保护膜的方法 |
CN112188733A (zh) * | 2019-07-03 | 2021-01-05 | 深圳碳森科技有限公司 | 一种真空塞孔方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5153987A (en) * | 1988-07-15 | 1992-10-13 | Hitachi Chemical Company, Ltd. | Process for producing printed wiring boards |
US5208068A (en) * | 1989-04-17 | 1993-05-04 | International Business Machines Corporation | Lamination method for coating the sidewall or filling a cavity in a substrate |
US5011793A (en) * | 1990-06-19 | 1991-04-30 | Nihon Shinku Gijutsu Kabushiki Kaisha | Vacuum deposition using pressurized reflow process |
JPH0936544A (ja) | 1995-07-21 | 1997-02-07 | Tatsuta Electric Wire & Cable Co Ltd | 非貫通バイヤホールへの導電塗料充填法 |
JPH09232758A (ja) | 1996-02-26 | 1997-09-05 | Matsushita Electric Works Ltd | 配線板の製造方法 |
-
1999
- 1999-12-15 US US09/461,039 patent/US6284308B2/en not_active Expired - Fee Related
- 1999-12-16 CN CN99126352A patent/CN1259009A/zh active Pending
- 1999-12-23 EP EP99310466A patent/EP1014769B1/en not_active Expired - Lifetime
- 1999-12-23 DE DE69911902T patent/DE69911902T2/de not_active Expired - Fee Related
- 1999-12-24 KR KR1019990061729A patent/KR100344482B1/ko not_active IP Right Cessation
-
2001
- 2001-07-20 US US09/908,746 patent/US20020001699A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
EP1014769A3 (en) | 2000-10-18 |
EP1014769B1 (en) | 2003-10-08 |
US6284308B2 (en) | 2001-09-04 |
US20010008650A1 (en) | 2001-07-19 |
DE69911902T2 (de) | 2004-05-19 |
DE69911902D1 (de) | 2003-11-13 |
KR100344482B1 (ko) | 2002-07-20 |
EP1014769A2 (en) | 2000-06-28 |
CN1259009A (zh) | 2000-07-05 |
US20020001699A1 (en) | 2002-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100344482B1 (ko) | 프린트 기판 및 프린트 기판의 제조방법 | |
JPH10190192A (ja) | 印刷回路板製造プロセス | |
JPH0936522A (ja) | プリント配線板における回路形成方法 | |
JP6778667B2 (ja) | 印刷配線板およびその製造方法 | |
US20070017698A1 (en) | Multilayer printed wiring board fabrication method and multilayer printed wiring board | |
JPH1075069A (ja) | Yagレーザを利用したビルドアップ多層印刷回路基板の製造方法 | |
JP4128649B2 (ja) | 薄膜多層回路基板の製造方法 | |
KR20040070259A (ko) | 고 밀도 인쇄 회로들을 가진 다층 모듈을 제조하는 방법 | |
US20160374206A1 (en) | Method for manufacturing circuit board | |
US20050121613A1 (en) | Laser beam machining method | |
JP2004055777A (ja) | 複合多層配線基板の製造方法 | |
KR100873666B1 (ko) | 다층 인쇄 회로 기판을 위한 양면 코어 기판 제조 방법 | |
JP2000165047A (ja) | プリント配線板の製造方法 | |
JPH11121900A (ja) | 回路基板の製造方法 | |
KR100434072B1 (ko) | 레이저를 이용한 인쇄회로기판의 관통홀 형성방법 | |
JP2005347429A (ja) | プリント基板の製造方法 | |
JP2000244102A (ja) | プリント基板の製造方法 | |
KR102054198B1 (ko) | 배선 기판의 제조 방법 | |
JP2009094330A (ja) | 配線基板用基材及び配線基板用基材の製造方法 | |
WO2020162160A1 (ja) | プリント配線板の製造方法 | |
JP2003273510A (ja) | プリント基板の製造方法 | |
US7955485B2 (en) | Planar laminate substrate and method for fabricating organic laminate substrate PCBS, semiconductors, semiconductor wafers and semiconductor devices having miniaturized electrical pathways | |
JPH09130049A (ja) | 多層プリント配線板のビルドアップ法におけるバイア・ホールの形成方法およびそれにより製造される多層プリント配線板 | |
JPH06244529A (ja) | プリント配線基板の製造方法 | |
JP4990419B1 (ja) | 基板基準孔の加工方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050516 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |