JP2008010659A - ビアホールの加工方法 - Google Patents
ビアホールの加工方法 Download PDFInfo
- Publication number
- JP2008010659A JP2008010659A JP2006180088A JP2006180088A JP2008010659A JP 2008010659 A JP2008010659 A JP 2008010659A JP 2006180088 A JP2006180088 A JP 2006180088A JP 2006180088 A JP2006180088 A JP 2006180088A JP 2008010659 A JP2008010659 A JP 2008010659A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulating film
- hole
- via hole
- laser beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 230000001678 irradiating effect Effects 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 40
- 235000012239 silicon dioxide Nutrition 0.000 claims description 20
- 239000000377 silicon dioxide Substances 0.000 claims description 20
- 238000003672 processing method Methods 0.000 claims description 16
- 230000002093 peripheral effect Effects 0.000 claims description 15
- 239000007888 film coating Substances 0.000 claims description 13
- 238000009501 film coating Methods 0.000 claims description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000005553 drilling Methods 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 14
- 239000002184 metal Substances 0.000 abstract description 14
- 238000011109 contamination Methods 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 description 45
- 238000003384 imaging method Methods 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910009372 YVO4 Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/38—Removing material by boring or cutting
- B23K26/382—Removing material by boring or cutting by boring
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/40—Removing material taking account of the properties of the material involved
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2103/00—Materials to be soldered, welded or cut
- B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Laser Beam Processing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】メタルコンタミが発生しても金属原子が基板の内部に拡散することを防止できるビアホールの加工方法を提供する。
【解決手段】基板の表面に絶縁膜が積層され複数のデバイスが形成されているとともにデバイスにボンディングパッドが形成されているウエーハに、基板の裏面側からパルスレーザー光線を照射してボンディングパッドに達するビアホールを形成するビアホールの加工方法であって、基板の裏面側からパルスレーザー光線を照射し、基板に積層された絶縁膜に達する未貫通穴を形成する第1の加工穴形成工程と、第1の加工穴形成工程によって基板に形成された未貫通穴の内周面に絶縁膜を被覆する絶縁膜被覆工程と、絶縁膜被覆工程によって内周面に絶縁膜が被覆された未貫通穴にパルスレーザー光線を照射し、ボンディングパッドに達するビアホールを形成する第2の加工穴形成工程とを含む。
【選択図】図8
【解決手段】基板の表面に絶縁膜が積層され複数のデバイスが形成されているとともにデバイスにボンディングパッドが形成されているウエーハに、基板の裏面側からパルスレーザー光線を照射してボンディングパッドに達するビアホールを形成するビアホールの加工方法であって、基板の裏面側からパルスレーザー光線を照射し、基板に積層された絶縁膜に達する未貫通穴を形成する第1の加工穴形成工程と、第1の加工穴形成工程によって基板に形成された未貫通穴の内周面に絶縁膜を被覆する絶縁膜被覆工程と、絶縁膜被覆工程によって内周面に絶縁膜が被覆された未貫通穴にパルスレーザー光線を照射し、ボンディングパッドに達するビアホールを形成する第2の加工穴形成工程とを含む。
【選択図】図8
Description
本発明は、基板の表面に複数のデバイスが形成されているとともにデバイスにボンディングパッドが形成されているウエーハに、基板の裏面側からパルスレーザー光線を照射してボンディングパッドに達するビアホールを形成するビアホールの加工方法に関する。
半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列されたストリートと呼ばれる分割予定ラインによって複数の領域が区画され、この区画された領域にIC、LSI等のデバイスを形成する。そして、半導体ウエーハをストリートに沿って切断することによりデバイスが形成された領域を分割して個々の半導体チップを製造している。
装置の小型化、高機能化を図るため、複数の半導体チップを積層し、積層された半導体チップのボンディングパッドを接続するモジュール構造が実用化されている。このモジュール構造は、半導体ウエーハを構成する基板の表面に複数のデバイスが形成されているとともに該デバイスにボンディングパッドが形成されており、このボンディングパッドが形成された箇所に基板の裏面側からボンディングパッドに達する細孔(ビアホール)を穿設し、このビアホールにボンディングパッドと接続するアルミニウム、銅等の導電性材料を埋め込む構成である。(例えば、特許文献1参照。)
特開2003−163323号公報
上述した半導体ウエーハに形成されるビアホールは、一般にドリルによって形成されている。しかるに、半導体ウエーハに設けられるビアホールは直径が100〜300μmと小さく、ドリルによる穿孔では生産性の面で必ずしも満足し得るものではない。しかも、上記ボンディングパッドの厚さは1〜5μm程度であり、ボンディングパッドを破損することなくウエーハを形成するシリコン等の基板のみにビアホールを形成するためには、ドリルを極めて精密に制御しなければならない。
上記問題を解消するために本出願人は、基板の表面に複数のデバイスが形成されているとともに該デバイスにボンディングパッドが形成されているウエーハに、基板の裏面側からパルスレーザー光線を照射してボンディングパッドに達するビアホールを効率よく形成するウエーハの穿孔方法を特願2005−249643号として提案した。
上述したように基板に形成されたビアホールにはアルミニウム、銅等の導電性材料が埋め込まれるが、ビアホールに直接アルミニウムや銅を埋め込むと、アルミニウムや銅の原子がシリコン等からなる基板の内部に拡散してデバイスの品質を低下させるという問題がある。従って、ビアホールの内周面に絶縁膜を被覆した後に、アルミニウム、銅等の導電性材料を埋め込んでいる。
而して、上述したようにパルスレーザー光線を照射してビアホールを形成すると、シリコン等からなる基板を穿孔したレーザー光線は、僅かにボンディングパッドの裏面に照射されるので、ボンディングパッドを形成する金属の金属原子が飛散しメタルコンタミとなってビアホールの内周面に付着する。ビアホールの内周面にアルミニウムや銅の原子が付着すると、この原子がシリコン等からなる基板の内部に拡散してデバイスの品質を低下させるという問題がある。
而して、上述したようにパルスレーザー光線を照射してビアホールを形成すると、シリコン等からなる基板を穿孔したレーザー光線は、僅かにボンディングパッドの裏面に照射されるので、ボンディングパッドを形成する金属の金属原子が飛散しメタルコンタミとなってビアホールの内周面に付着する。ビアホールの内周面にアルミニウムや銅の原子が付着すると、この原子がシリコン等からなる基板の内部に拡散してデバイスの品質を低下させるという問題がある。
本発明は上記事実に鑑みてなされたものであり、その主たる技術的課題は、メタルコンタミが発生しても金属原子が基板の内部に拡散することを防止できるビアホールの加工方法を提供することである。
上記主たる技術課題を解決するため、本発明によれば、基板の表面に絶縁膜が積層され複数のデバイスが形成されているとともに該デバイスにボンディングパッドが形成されているウエーハに、該基板の裏面側からパルスレーザー光線を照射してボンディングパッドに達するビアホールを形成するビアホールの加工方法であって、
該基板の裏面側からパルスレーザー光線を照射し、該基板に積層された該絶縁膜に達する未貫通穴を形成する第1の加工穴形成工程と、
該第1の加工穴形成工程によって該基板に形成された該未貫通穴の内周面に絶縁膜を被覆する絶縁膜被覆工程と、
該絶縁膜被覆工程によって内周面に絶縁膜が被覆された該未貫通穴にパルスレーザー光線を照射し、該ボンディングパッドに達するビアホールを形成する第2の加工穴形成工程と、を含む、
ことを特徴とするビアホールの加工方法が提供される。
該基板の裏面側からパルスレーザー光線を照射し、該基板に積層された該絶縁膜に達する未貫通穴を形成する第1の加工穴形成工程と、
該第1の加工穴形成工程によって該基板に形成された該未貫通穴の内周面に絶縁膜を被覆する絶縁膜被覆工程と、
該絶縁膜被覆工程によって内周面に絶縁膜が被覆された該未貫通穴にパルスレーザー光線を照射し、該ボンディングパッドに達するビアホールを形成する第2の加工穴形成工程と、を含む、
ことを特徴とするビアホールの加工方法が提供される。
上記デバイス層を形成する絶縁膜はニ酸化ケイ素(SiO2)であり、上記絶縁膜被覆工程は化学気相法(CVD法)により未貫通穴の内周面にニ酸化ケイ素(SiO2)を被覆する。
上記第1の加工穴形成工程において照射するパルスレーザー光線は1パルス当たりのエネルギー密度が20〜35J/cm2に設定され、上記第2の加工穴形成工程において照射するパルスレーザー光線は1パルス当たりのエネルギー密度が35〜45J/cm2に設定されている。
上記第1の加工穴形成工程において照射するパルスレーザー光線は1パルス当たりのエネルギー密度が20〜35J/cm2に設定され、上記第2の加工穴形成工程において照射するパルスレーザー光線は1パルス当たりのエネルギー密度が35〜45J/cm2に設定されている。
本発明によるビアホールの加工方法においては、第1の加工穴形成工程によって基板にデバイス層に達する未貫通穴を形成した後に、絶縁膜被覆工程を実施して未貫通穴の内周面に絶縁膜を被覆するので、第2の加工穴形成工程によってボンディングパッドに達するビアホールを形成した際にボンディングパッドの金属原子が飛散しても、飛散した金属原子は絶縁膜によって遮断される。従って、金属原子が基板の内部に拡散してデバイスの品質を低下させるという問題が解消される。
以下、本発明によるビアホールの加工方法について、添付図面を参照して、更に詳細に説明する。
図1には本発明によるビアホールの加工方法によって加工されるウエーハとしての半導体ウエーハ2の斜視図が示されており、図2には図1に示す半導体ウエーハ2の要部拡大断面図が示されている。図1および図2に示す半導体ウエーハ2は、厚さが例えば100μmのシリコンによって形成された基板21の表面21aに厚さが8μm程度のニ酸化ケイ素(SiO2)からなる絶縁膜と機能膜が積層されたデバイス層22によってIC、LSI等の複数のデバイス23がマトリックス状に形成されている。そして、各デバイス23は、格子状に形成されたストリート24によって区画されている、この各デバイス23は、全て同一の構成をしている。デバイス23の表面にはそれぞれ複数のボンディングパッド25が形成されている。このボンディングパッド25は、アルミニウム、銅、金、白金、ニッケル等の金属材からなっており、厚さが例えば2μmに形成されている。
上記半導体ウエーハ2には、基板21の裏面21b側からパルスレーザー光線を照射しボンディングパッド25に達するビアホールが穿設される。この半導体ウエーハ2の基板21およびデバイス層22にビアホールを穿設するには、図3に示すレーザー加工装置3を用いて実施する。図3に示すレーザー加工装置3は、被加工物を保持するチャックテーブル31と、該チャックテーブル31上に保持された被加工物にレーザー光線を照射するレーザー光線照射手段32を具備している。チャックテーブル31は、被加工物を吸引保持するように構成されており、図示しない加工送り機構によって図3において矢印Xで示す加工送り方向に移動せしめられるとともに、図示しない割り出し送り機構によって矢印Yで示す割り出し送り方向に移動せしめられるようになっている。
上記レーザー光線照射手段32は、実質上水平に配置された円筒形状のケーシング321の先端に装着された集光器322からパルスレーザー光線を照射する。図示のレーザー加工装置3は、上記レーザー光線照射手段32を構成するケーシング321の先端部に装着された撮像手段33を備えている。この撮像手段33は、可視光線によって撮像する通常の撮像素子(CCD)の外に、被加工物に赤外線を照射する赤外線照明手段と、該赤外線照明手段によって照射された赤外線を捕らえる光学系と、該光学系によって捕らえられた赤外線に対応した電気信号を出力する撮像素子(赤外線CCD)等で構成されており、撮像した画像信号を図示しない制御手段に送る。
以下、上述したレーザー加工装置3を用いて上記半導体ウエーハ2にビアホールを形成するビアホールの加工方法について説明する。
先ず、図3に示すレーザー加工装置3のチャックテーブル31上に半導体ウエーハ2の表面側を載置し、チャックテーブル31上に半導体ウエーハ2を吸引保持する。従って、半導体ウエーハ2は、基板21の裏面21bを上側にして保持される。
先ず、図3に示すレーザー加工装置3のチャックテーブル31上に半導体ウエーハ2の表面側を載置し、チャックテーブル31上に半導体ウエーハ2を吸引保持する。従って、半導体ウエーハ2は、基板21の裏面21bを上側にして保持される。
上述したように半導体ウエーハ2を吸引保持したチャックテーブル31は、図示しない加工送り機構によって撮像手段33の直下に位置付けられる。チャックテーブル31が撮像手段33の直下に位置付けられると、チャックテーブル31上の半導体ウエーハ2は、所定の座標位置に位置付けられた状態となる。この状態で、チャックテーブル31に保持された半導体ウエーハ2に形成されている格子状のストリート24がX方向とY方向に平行に配設されているか否かのアライメント作業を実施する。即ち、撮像手段33によってチャックテーブル31に保持された半導体ウエーハ2を撮像し、パターンマッチング等の画像処理を実行してアライメント作業を行う。このとき、半導体ウエーハ2のストリート24が形成されている基板21の表面21aは下側に位置しているが、撮像手段33が上述したように赤外線照明手段と赤外線を捕らえる光学系および赤外線に対応した電気信号を出力する撮像素子(赤外線CCD)等で構成された撮像手段を備えているので、基板21の裏面21bから透かしてストリート22を撮像することができる。
上述したアライメント作業を実施することにより、チャックテーブル31上に保持された半導体ウエーハ2は、所定の座標位置に位置付けられたことになる。なお、半導体ウエーハ2の基板21の表面21aにデバイス層22によって形成されたデバイス23の表面に形成されている複数のボンディングパッド25は、その設計上の座標位置が予めレーザー加工装置3の図示しない制御手段に格納されている。
上述したアライメント作業を実施したならば、図4に示すようにチャックテーブル31を移動し、半導体ウエーハ2の基板21に所定方向に形成された複数のデバイス23における図4において最左端のデバイス23を集光器322の直下に位置付ける。そして、図4において最左端のデバイス23に形成された複数のボンディングパッド25における最左端のボンディングパッド25を集光器322の直下に位置付ける。
次に、基板21の裏面21b側からパルスレーザー光線を照射し、基板21にデバイス層22に達する未貫通穴を形成する第1の加工穴形成工程を実施する。この第1の加工穴形成工程においては、レーザー光線照射手段32の集光器322から照射するパルスレーザー光線のエネルギー密度をシリコン等の半導体基板を効率よく加工することができるが、ニ酸化ケイ素(SiO2)膜の加工は困難なエネルギー密度(1パルス当たり25〜35J/cm2)に設定する。そして、基板21の裏面21b側よりレーザー光線照射手段32の集光器322からパルスレーザー光線を所定パルス照射する。
なお、第1の加工穴形成工程の加工条件は、次のとおり設定されている。
レーザー光線の光源 :YVO4レーザーまたはYAGレーザー
波長 :355nm
1パルス当たりのエネルギー密度:30J/cm2
スポット径 :φ30μm
レーザー光線の光源 :YVO4レーザーまたはYAGレーザー
波長 :355nm
1パルス当たりのエネルギー密度:30J/cm2
スポット径 :φ30μm
上記加工条件においては、半導体ウエーハ2の基板21がシリコンによって形成されている場合は、図4に示すように上記スポット径のスポットS1を基板21の裏面21b(上面)に合わせることにより、パルスレーザー光線1パルスによって5μmの深さの孔を形成することができる。従って、パルスレーザー光線を20パルス照射することにより、図5に示すように厚さが100μmの基板21にはデバイス層22の絶縁膜に達する未貫通穴26aが形成される。このように形成された未貫通穴26aは、内周面261が基板21の裏面21b側からデバイス層22に向けて先細りとなるテーパー面に形成される。なお、パルスレーザー光線のスポット径がφ30μmの場合、未貫通穴26aにおける基板21の裏面21b側の直径は40μm程度となる。従って、パルスレーザー光線のスポット径は、形成したいビアホールの直径をDとした場合、0.75〜0.9D程度が望ましい。
なお、上述した第1の加工穴形成工程においては、エネルギー密度が比較的高い1パルス当たり35〜60J/cm2のパルスレーザー光線を半導体ウエーハ2の基板21に照射してデバイス層22の僅か手前まで加工し、その後パルスレーザー光線のエネルギー密度を1パルス当たり20〜35J/cm2に調整してデバイス層22に達するまで加工することにより、デバイス層22の絶縁膜に達する未貫通穴26aを効率よく形成することができる。
上述した第1の加工穴形成工程を半導体ウエーハ2に形成された全てのボンディングパッド25と対応する位置に実施したならば、第1の加工穴形成工程によって基板21に形成された未貫通穴26aの内周面261に絶縁膜を被覆する絶縁膜被覆工程を実施する。即ち、第1の加工穴形成工程が実施された半導体ウエーハ2をレーザー加工装置3のチャックテーブル31から取り出し、絶縁膜被覆装置に搬送し絶縁膜被覆工程を実施する。この絶縁膜被覆工程は、化学気相法(CVD法)によりニ酸化ケイ素(SiO2)を被覆することが望ましい。この結果、図6に示すように基板21に形成された未貫通穴26aの内周面261にニ酸化ケイ素(SiO2)からなる絶縁膜27が被覆される。なお、絶縁膜27の厚さは、1μm程度でよい。
次に、上述した絶縁膜被覆工程によって内周面261に絶縁膜27が被覆された未貫通穴26aにパルスレーザー光線を照射し、ボンディングパッド25に達するビアホールを形成する第2の加工穴形成工程を実施する。この第2の加工穴形成工程は、上記レーザー加工装置3によって実施する。即ち、上述した絶縁膜被覆工程が実施された半導体ウエーハ2をレーザー加工装置3のチャックテーブル31に搬送し、半導体ウエーハ2の表面2aを載置し、チャックテーブル31上に半導体ウエーハ2の裏面21bを上側にして吸引保持する。そして、上述したアライメント作業を実施し、図7に示すようにチャックテーブル31を移動し、半導体ウエーハ2の基板21に所定方向に形成された複数のデバイス23における図7において最左端のデバイス23を集光器322の直下に位置付ける。そして、図7において最左端のデバイス23に形成された複数のボンディングパッド25と対応する位置に形成された未貫通穴26aにおける最左端の未貫通穴26aを集光器322の直下に位置付ける。そして、レーザー光線照射手段32の集光器322から照射するパルスレーザー光線のエネルギー密度をニ酸化ケイ素(SiO2)膜を効率よく加工することができるが、金属からなるボンディングパッド25の加工は困難なエネルギー密度(1パルス当たり35〜45J/cm2)に設定し、基板21の裏面21b側から所定パルス照射する。
なお、第2の加工穴形成工程の加工条件は、次のとおり設定されている。
レーザー光線の光源 :YVO4レーザーまたはYAGレーザー
波長 :355nm
1パルス当たりのエネルギー密度:40J/cm2
スポット径 :φ15μm
レーザー光線の光源 :YVO4レーザーまたはYAGレーザー
波長 :355nm
1パルス当たりのエネルギー密度:40J/cm2
スポット径 :φ15μm
上記加工条件においては、半導体ウエーハ2のデバイス層22を形成する絶縁膜がニ酸化ケイ素(SiO2)によって形成されている場合は、図7に示すように上記スポット径のスポットS2を基板21の裏面21b(上面)付近に合わせることにより、パルスレーザー光線1パルスによって4μm程度の深さの孔を形成することができる。従って、パルスレーザー光線を2パルス照射することにより、図8に示すように厚さが8μmの絶縁膜からなるデバイス層22にはボンディングパッド25に達するビアホール26が形成される。この第2の加工穴形成工程を半導体ウエーハ2の基板21に形成された全ての未貫通穴26aに対して実施する。
上述した第2の加工穴形成工程を実施すると、穿孔したパルスレーザー光線は僅かにボンディングパッド24の裏面に照射される。第2の加工穴形成工程において照射されるパルスレーザー光線は、上述したようにシリコン等の半導体基板は加工されるが金属は加工され難いエネルギー密度(1パルス当たり35〜45J/cm2)に設定されているが、ボンディングパッド24を形成する金属の金属原子が僅かに飛散する。しかるに、基板21に形成されたビアホール26の内周面261には上述した絶縁膜被覆工程によってニ酸化ケイ素(SiO2)からなる絶縁膜27が被覆されているので、飛散した金属原子は絶縁膜27によって遮断される。従って、金属原子が基板21の内部に拡散してデバイス23の品質を低下させるという問題が解消される。
2:半導体ウエーハ
21:半導体ウエーハの基板
22:デバイス層
23:デバイス
24:ストリート
25:ボンディングパッド
26:ビアホール
27:絶縁膜
3:レーザー加工装置
31:レーザー加工装置のチャックテーブル
32:レーザー光線照射手段
332:集光器
33:撮像手段
21:半導体ウエーハの基板
22:デバイス層
23:デバイス
24:ストリート
25:ボンディングパッド
26:ビアホール
27:絶縁膜
3:レーザー加工装置
31:レーザー加工装置のチャックテーブル
32:レーザー光線照射手段
332:集光器
33:撮像手段
Claims (3)
- 基板の表面に絶縁膜が積層され複数のデバイスが形成されているとともに該デバイスにボンディングパッドが形成されているウエーハに、該基板の裏面側からパルスレーザー光線を照射してボンディングパッドに達するビアホールを形成するビアホールの加工方法であって、
該基板の裏面側からパルスレーザー光線を照射し、該基板に積層された該絶縁膜に達する未貫通穴を形成する第1の加工穴形成工程と、
該第1の加工穴形成工程によって該基板に形成された該未貫通穴の内周面に絶縁膜を被覆する絶縁膜被覆工程と、
該絶縁膜被覆工程によって内周面に該絶縁膜が被覆された該未貫通穴にパルスレーザー光線を照射し、該ボンディングパッドに達するビアホールを形成する第2の加工穴形成工程と、を含む、
ことを特徴とするビアホールの加工方法。 - 該デバイス層を形成する絶縁膜はニ酸化ケイ素(SiO2)であり、該絶縁膜被覆工程は化学気相法(CVD法)により未貫通穴の内周面にニ酸化ケイ素(SiO2)を被覆する、請求項1記載のビアホールの加工方法。
- 該第1の加工穴形成工程において照射するパルスレーザー光線は1パルス当たりのエネルギー密度が20〜35J/cm2に設定され、該第2の加工穴形成工程において照射するパルスレーザー光線は1パルス当たりのエネルギー密度が35〜45J/cm2に設定されている、請求項1又は2記載のビアホールの加工方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006180088A JP2008010659A (ja) | 2006-06-29 | 2006-06-29 | ビアホールの加工方法 |
US11/808,719 US7618892B2 (en) | 2006-06-29 | 2007-06-12 | Via hole forming method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006180088A JP2008010659A (ja) | 2006-06-29 | 2006-06-29 | ビアホールの加工方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008010659A true JP2008010659A (ja) | 2008-01-17 |
Family
ID=39068600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006180088A Pending JP2008010659A (ja) | 2006-06-29 | 2006-06-29 | ビアホールの加工方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7618892B2 (ja) |
JP (1) | JP2008010659A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010016351A1 (ja) * | 2008-08-07 | 2010-02-11 | 株式会社フジクラ | 半導体装置の製造方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008073711A (ja) * | 2006-09-20 | 2008-04-03 | Disco Abrasive Syst Ltd | ビアホールの加工方法 |
JP2008155274A (ja) * | 2006-12-26 | 2008-07-10 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
US9273444B2 (en) * | 2013-03-04 | 2016-03-01 | Nelson Kenneth Walling | Variable retaining wall system |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63278368A (ja) * | 1987-05-11 | 1988-11-16 | Nec Corp | 半導体基板のバイアホ−ル形成方法 |
JP2004209541A (ja) * | 2003-01-08 | 2004-07-29 | Mitsubishi Materials Corp | 半導体ウェハーの穴あけ加工方法 |
JP2005019521A (ja) * | 2003-06-24 | 2005-01-20 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2005150131A (ja) * | 2003-11-11 | 2005-06-09 | Canon Inc | 半導体装置 |
JP2006066803A (ja) * | 2004-08-30 | 2006-03-09 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2637151A1 (fr) * | 1988-09-29 | 1990-03-30 | Commissariat Energie Atomique | Procede de realisation de connexions electriques a travers un substrat |
US6284308B2 (en) * | 1998-12-25 | 2001-09-04 | Victor Company Of Japan, Ltd. | Manufacturing method of printed circuit board |
US6818464B2 (en) * | 2001-10-17 | 2004-11-16 | Hymite A/S | Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes |
JP2003163323A (ja) | 2001-11-27 | 2003-06-06 | Sony Corp | 回路モジュール及びその製造方法 |
JP4055405B2 (ja) * | 2001-12-03 | 2008-03-05 | ソニー株式会社 | 電子部品及びその製造方法 |
US20030119308A1 (en) * | 2001-12-20 | 2003-06-26 | Geefay Frank S. | Sloped via contacts |
TWI227550B (en) * | 2002-10-30 | 2005-02-01 | Sanyo Electric Co | Semiconductor device manufacturing method |
EP1517166B1 (en) * | 2003-09-15 | 2015-10-21 | Nuvotronics, LLC | Device package and methods for the fabrication and testing thereof |
TW200541434A (en) * | 2004-04-30 | 2005-12-16 | Hitachi Via Mechanics Ltd | Printed circuit board and method for processing printed circuit board and method for manufacturing printed circuit board |
JP2007067082A (ja) * | 2005-08-30 | 2007-03-15 | Disco Abrasive Syst Ltd | ウエーハの穿孔方法 |
US7772116B2 (en) * | 2005-09-01 | 2010-08-10 | Micron Technology, Inc. | Methods of forming blind wafer interconnects |
-
2006
- 2006-06-29 JP JP2006180088A patent/JP2008010659A/ja active Pending
-
2007
- 2007-06-12 US US11/808,719 patent/US7618892B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63278368A (ja) * | 1987-05-11 | 1988-11-16 | Nec Corp | 半導体基板のバイアホ−ル形成方法 |
JP2004209541A (ja) * | 2003-01-08 | 2004-07-29 | Mitsubishi Materials Corp | 半導体ウェハーの穴あけ加工方法 |
JP2005019521A (ja) * | 2003-06-24 | 2005-01-20 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2005150131A (ja) * | 2003-11-11 | 2005-06-09 | Canon Inc | 半導体装置 |
JP2006066803A (ja) * | 2004-08-30 | 2006-03-09 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010016351A1 (ja) * | 2008-08-07 | 2010-02-11 | 株式会社フジクラ | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US7618892B2 (en) | 2009-11-17 |
US20080045036A1 (en) | 2008-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6062287B2 (ja) | ウエーハの加工方法 | |
TWI620611B (zh) | Laser processing method | |
JP6078376B2 (ja) | ウエーハの加工方法 | |
JP4787091B2 (ja) | ビアホールの加工方法 | |
JP6178077B2 (ja) | ウエーハの加工方法 | |
JP6162018B2 (ja) | ウエーハの加工方法 | |
JP2006269897A (ja) | ウエーハのレーザー加工方法 | |
TWI608531B (zh) | Wafer processing method (2) | |
JP4917361B2 (ja) | ビアホールの加工方法 | |
TWI362100B (en) | Laser beam processing machine | |
JP2007067082A (ja) | ウエーハの穿孔方法 | |
JP4977432B2 (ja) | ヒ化ガリウムウエーハのレーザー加工方法 | |
JP2007173475A (ja) | ウエーハの分割方法 | |
JP2009021476A (ja) | ウエーハの分割方法 | |
JP2008300475A (ja) | ウエーハの分割方法 | |
JP2006190779A (ja) | ウエーハの分割方法 | |
JP2005142398A (ja) | 半導体ウエーハの分割方法 | |
JP6608713B2 (ja) | ウエーハの加工方法 | |
JP2008028113A (ja) | ウエーハのレーザー加工方法 | |
JP2006032419A (ja) | ウエーハのレーザー加工方法 | |
TWI571922B (zh) | Processing of wafers (5) | |
KR20180050225A (ko) | 웨이퍼의 가공 방법 | |
JP2009290052A (ja) | ウエーハの分割方法 | |
KR20160012073A (ko) | 패키지 기판의 가공 방법 | |
JP2008053500A (ja) | ウエーハの分割方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121030 |