KR20000023205A - 고-ε-유전체 또는 강유전체를 갖는, 핀-스택-원리에 따른커패시터 및 네가티브 형태를 이용한 그것의 제조 방법 - Google Patents

고-ε-유전체 또는 강유전체를 갖는, 핀-스택-원리에 따른커패시터 및 네가티브 형태를 이용한 그것의 제조 방법 Download PDF

Info

Publication number
KR20000023205A
KR20000023205A KR1019990039781A KR19990039781A KR20000023205A KR 20000023205 A KR20000023205 A KR 20000023205A KR 1019990039781 A KR1019990039781 A KR 1019990039781A KR 19990039781 A KR19990039781 A KR 19990039781A KR 20000023205 A KR20000023205 A KR 20000023205A
Authority
KR
South Korea
Prior art keywords
layer
electrode
capacitor
auxiliary structure
carrier
Prior art date
Application number
KR1019990039781A
Other languages
English (en)
Other versions
KR100404017B1 (ko
Inventor
게리트 랑에
틸 슐뢰써
Original Assignee
칼 하인쯔 호르닝어
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칼 하인쯔 호르닝어, 지멘스 악티엔게젤샤프트 filed Critical 칼 하인쯔 호르닝어
Publication of KR20000023205A publication Critical patent/KR20000023205A/ko
Application granted granted Critical
Publication of KR100404017B1 publication Critical patent/KR100404017B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Abstract

본 발명은 고-ε-유전체 또는 강유전체를 갖는, 핀(Fin)-스택(Stack)-원리에 따른 커패시터 및 네가티브 형태를 사용한 그것의 제조 방법에 관한 것이다. 고-ε-유전 또는 강유전 커패시터 유전체(9)의 귀금속 함유 메모리 전극은 다수의 수평층(9L)을 포함하며, 상기 수평층(9L)은 지지 구조물(9S)을 통해 서로 접속된다. 상기 지지 구조물은 하나 또는 바람직하게 2개의 층 외부 에지에 배치될 수 있다. 제조시에는 우선(특히 교대로 낮은 에칭율과 높은 에칭율로 연속층을 데포짓함으로써), 특히 p+-폴리 실리콘으로 이루어진 핀-스택-네가티브 형태를 형성하고, 그런 다음 상기 네가티브 형태를 동일한 형태로 전극 재료로 채운다.

Description

고-ε-유전체 또는 강유전체를 갖는, 핀-스택-원리에 따른 커패시터 및 네가티브 형태를 이용한 그것의 제조 방법 {CAPACITOR HAVING A HIGH-ε-DIELECTRIC OR FERROELECTRIC BASED ON FIN-STACK-PRINCIPLE AND METHOD FOR PRODUCING THE SAME USING NEGATIVE FORM}
본 발명은 귀금속 함유 제 1 전극을 갖는 집적 회로내의 커패시터에 관한 것이며, 커패시터 유전체로는 고-ε-유전체 또는 강유전체가 사용된다. 본 발명은 또한 이러한 커패시터의 제조 방법에 관한 것이다.
다수의 집적 반도체 회로에서, 예를 들어 DRAM-회로 또는 A/D-변환기 (transducer)에서는 커패시터가 필요하다. 이 경우, 집적 밀도를 높이는 것이 주된 목표이다. 즉, 최소의 면적으로 가능한 높은 커패시턴스 또는 요구 사항에 대해 충분한 커패시턴스가 실현되어야 한다. 이러한 문제점은 특히 각각의 메모리 셀이 메모리 커패시터 및 선택 트랜지스터를 갖는 DRAM-회로에서 제기되며, 메모리 셀용으로 사용되는 면적은 지속적으로 감소된다. 동시에, 전하의 안전한 저장 및 판독될 정보의 구별 가능성을 위해 메모리 커패시터의 일정한 최소 커패시턴스가 확보되어야 한다. 이러한 최소 커패시턴스는 최근에 약 25 fF이다.
커패시터의 면적 수요를 줄이기 위해 커패시터 유전체로 높은 유전율(고-ε-유전체)을 갖는 상유전체(paraelectric)가 사용될 수 있다. 메모리 장치에서는 이러한 커패시터가 바람직하게 소위 "스택된(stacked)"-커패시터(셀의 커패시터가 해당 선택 트랜지스터 위에 배치된다)로 사용된다. 커패시터 유전체로 상유전 재료를 이용하는 메모리 셀은 공급 전압의 선택시 상기 메모리 셀의 전하를 잃고 이에 따라 저장된 메모리 셀의 정보를 잃는다. 또한, 이러한 셀은 잔류-누설 전류 때문에 지속적으로 새로이 기록되어야 한다(Refresh-Time). 이와 반대로 커패시터 유전체로 강유전 재료를 사용함으로써, 강유전체의 상이한 분극 방향(polarizing direction)으로 인해 공급 전압의 선택시 자신의 정보를 잃지 않고 지속적으로 새로이 기록될 필요 없는 비휘발성 메모리(FRAM)의 조립이 가능해진다. 셀의 잔류-누설 전류는 저장된 신호에 영향을 주지 않는다.
다양한 고-ε-유전체 및 강유전체, 예를 들어 바륨-스트론튬-티탄산염(BST), 스트론튬-티탄산염(ST), 또는 납-지르코늄-티탄산염(BZT), 그리고 강유전 및 상유전 중합체 등이 문헌에 공지되어 있다.
이러한 재료들이 의도한 전기적 특성을 가진다 할 지라도, 실제로 상기 재료들의 의미는 아직 제한적이다. 그 이유는, 언급한 재료들이 아무 문제 없이 반도체 장치에 사용될 수 없기 때문이다. 상기 재료는 산소 함유 분위기에서 높은 온도를 필요로 하는 스퍼터-온-공정(Sputter-on-process) 또는 데포지션 공정에 의해 제조된다. 그 결과, 반도체 기술에서 전극 재료로 사용되는 도전 재료(예를 들어 폴리 실리콘, 알루미늄 또는 텅스텐)는 적합하지 않다. 왜냐 하면, 상기 재료들이 상기 조건 하에서 산화되기 때문이다. 따라서, 적어도 제 1 전극은 통상적으로 백금 또는 루테늄과 같은 귀금속 함유 재료로 제조된다. 그러나, 이러한 새로운 전극 재료들은 반도체 기술에 있어서 비교적 어렵게 제공되는 상대적으로 알려지지 않은 재료이다. 상기 재료들은 작은 층두께에서만 만족스럽게 구조화될 수 있다는 것이 매우 큰 문제점이다. 또한, 상기 재료들은 산소 투과성이며, 그 결과 커패시터 유전체의 제조 동안 하부 구조물이 산화되고 제 1 전극과 선택 트랜지스터 사이의 충분한 콘택이 보장되지 않는다. 따라서, 산소 확산을 억제하는, 커패시터 유전체 아래의 배리어가 필수적이다.
DE 196 40 448 및 WO 98/14992에는 상기 방식의 메모리 셀이 공지되어 있으며, 이 경우 제 1 전극과 접속 구조물 사이의 배리어는 질화물화에 의해 선택 트랜지스터에 대해 전체 평면에 생성된다. DE-OS 196 40 244에는 고-ε-유전 또는 강유전 커패시터 유전체를 갖는 커패시터가 공지되어 있으며, 이 경우 제 1 전극은 전극 코어 및 상기 전극 코어에 비해 얇은 귀금속 함유층으로 이루지며, 전극 코어는 접속 구조물 재료 또는 산화 배리어 재료로 이루어진다. 이것은, 얇은 귀금속 함유층이 구조화되어야 하는 장점이 있다. 고-ε-유전 또는 강유전 커패시터 유전체를 갖는 모든 커패시터에는, 원래 평탄한 제 1 전극 구조가 제공되는 공통점이 있다.
US 5 581 436에서는 전술한 방식의 커패시터의 제 1 전극으로 얇은 백금층이 전극 코어의 표면상에 제공된다. 경우에 따라서, 상기 고-ε-유전체는 노출된 구조로 제 1 전극 및 제 2 전극이 형성되기 전에 제조될 수 있다. 즉, 전극이 유전체의 사이드벽에 형성된다.
본 발명의 목적은, 고-ε-유전 또는 강유전 커패시터 유전체를 갖는 커패시터에서 면적 수요를 더욱 감소시키며, 통상적인 제조 공정과 호환이 되는 이러한 커패시터의 제조 방법을 제공하는 것이다.
상기 목적은 청구항 제 1항의 특징을 갖는 제조 방법에 의해 또는 청구항 제 11항의 특징을 갖는 커패시터에 의해 달성된다.
본 발명에서 제 1 전극은 서로 이격된 적어도 2개의 층을 포함하며, 상기 층은 캐리어 표면에 대해 평행하게 놓이며 지지 구조물을 통해 서로 접속된다. 그 결과, 커패시턴스 작용 표면은 응력을 받는 캐리어 표면에 비해 확대된다. 상기 지지 구조물은 특히 층의 외부 에지 또는 서로 맞은편에 위치하는 2개의 외부 에지에 배치될 수 있다.
제 1 전극의 형태 구조는 도핑된 폴리 실리콘으로 이루어진 소위 "핀-스택-커패시터(Fin-Stack-Capacitor)"의 형태에 상응한다. 공지된 상기 커패시터의 제조시 큰 층두께(다수의 개별층을 합쳐서)를 갖는 폴리 실리콘은 예를 들어 EP 756 326 A1 또는 EP 779 656 A2에 공지된 바와 같이 이방성으로 에칭되어야 한다. 이러한 형태 구조는 귀금속 함유 전극에 있어서 상기 전극의 나쁜 에칭성으로 인해 접근될 수 없는 것으로 보인다.
본 발명에 따른 제조 방법으로 전극 재료의 이방성 에칭이 필요 없이 귀금속 함유 제 1 전극을 갖는 커패시터가 핀-스택-원리에 따라 제조될 수 있다. 이것은, 바람직하게 p+-폴리 실리콘으로 이루어진 미립자를 핀-스택-커패시터와 유사하게, 고-ε-유전체 및 강유전체의 사용시 전극에 대한 특별한 요구 사항을 충족하는 금속 미립자에 대한 네가티브 형태로 이용하는 것을 토대로 한다.
제 1 전극을 제조하기 위해, 접속부가 매립된 절연층을 포함할 수 있는 캐리어상에 제 1 재료로 이루어진 층과 제 2 재료로 이루어진 층을 각각 교대로 포함하는 연속층을 형성하며, 이 경우 상기 제 1 재료가 제 2 재료에 대해 선택적으로 에칭될 수 있다. 그런 다음, 연속층을 에지를 갖는 층 구조물로 에칭한다. 제 1 보조 구조물을 적어도 하나의 에지에 형성하며, 상기 보조 구조물은 제 1 재료와 같이 제 2 재료에 대해 선택적으로 에칭될 수 있는 제 1 보조 재료로 이루어진다. 이 경우, 적어도 하나의 에지는 제 1 보조 구조물에 의해 커버링되지 않는다. 연속층의 적어도 하나, 바람직하게 모든 잔여 외부 에지를 커버링하고 제 2 재료로 이루어진 층들을 기계적으로 접속하는 제 2 보조 구조물을 형성한다. 이러한 구조를 둘러싸는 캐리어 표면을 층구조의 상부 에지까지 충전층으로 커버링한다. 그러면, 제 1 재료로 이루어진 층 및 제 1 보조 구조물이 제 2 재료로 이루어진 층 및 제 2 보조 구조물에 대해 선택적으로 제거된다. 캐리어상에는 충전층 및 제 2 보조 구조물과 위아래로 접속된 제 2 재료로 이루어진 층이 잔류하게 된다. 이러한 구조는 제 1 재료로 이루어진 층 및 제 1 보조 구조물을 제거함으로써 형성되는 공동부를 갖는 네가티브 형태를 형성한다. 상기 공동부를 충전층의 상부 에지까지 제 1 전극을 형성하기 위한 귀금속 함유 전극 재료로 채운다. 그런 다음, 제 2 재료로 이루어진 층 및 제 2 보조 구조물을 전극 재료에 대해 선택적으로 제거하며, 바람직하게 충전층도 특히 캐리어 표면에 대해 선택적으로 제거한다. 이에 따라 노출 표면을 갖는 제 1 전극이 존재하며, 상기 제 1 전극상에 고-ε-유전 재료 또는 강유전 재료로 이루어진 커패시터 유전체를 동일한 형태로 제공한다. 끝으로, 커패시터 유전체상에 제 2 전극을 형성한다.
제 1 재료 및 제 2 재료에 있어서 그리고 제 1 보조 구조물 및 제 2 구조물의 배치 및 형성에 있어서는 많은 가능성들이 있다. 제 1 재료 또는 제 2 재료로 이루어진 층 및 보조 구조물은 완성된 반도체 장치에 잔류하지 않는다. 따라서, 상기 층 및 보조 구조물의 선택은 전기적 특성이 중요하지 않은 공정 기술적 측면에 따라 이루어질 수 있다. 제 1 보조 구조물은 바람직하게 제 1 재료로 이루어지며, 제 2 보조 구조물은 바람직하게 제 2 재료로 이루어진다.
제 1 전극용 재료로는 특히 백금 그리고 루테늄 산화물 및 다른 귀금속 함유 재료가 적합하며, 상기 재료는 고-ε-유전 또는 강유전 커패시터에 사용되는 것으로 공지되어 있으며 - 예를 들어 MOCVD에 의해 - 공동부에 동일한 형태으로 제공될 수 있다. 제 2 전극은 바람직하게 제 1 전극과 동일한 재료로 이루어지며, 예를 들어 W 또는 TiN, 다른 금속 또는 도핑된 폴리 실리콘과 같은 적합한 다른 재료로도 형성될 수 있다. 커패시터의 제 2 전극은 고-ε-유전체 또는 강유전체에 의해 제 1 전극과 분리된다.
캐리어는 제 1 전극을 위한 접속부를 포함할 수 있으며, 나머지 캐리어 표면은 절연층으로 커버링된다. 그런 다음, 귀금속 함유 제 1 전극은 캐리어 표면의 한 부분을 커버링하고 상기 접속부를 커버링하여 전기적 콘택이 보장된다.
커패시터는 바람직하게 DRAM-셀에 사용된다. 이 경우 캐리어는 해당 MOS-선택 트랜지스터를 포함한다. 트랜지스터의 소스-/드레인-영역은 전술한 접속부를 통해 제 1 전극과 접속된다. 상기 접속부는 바람직하게 상기 접속부의 상부 영역에 도전 산소 배리어를 포함하며(예를 들어 티타늄 질화물), 또한 예를 들어 티타늄, 폴리 실리콘, 텅스텐 등으로 이루어진다.
제조 방법의 바람직한 실시예에서 제 1 재료로 이루어진 층은 p--도핑된 폴리 실리콘 또는 도핑되지 않은 폴리 실리콘으로 이루어지며, 제 2 재료로 이루어진 층은 p+-도핑된 폴리 실리콘으로 이루어진다. 그러면, 제 1 보조 구조물은 도핑되지 않은 폴리 실리콘 또는 n-도핑 또는 p--도핑된 폴리 실리콘의 선택적 실리콘-데포지션에 의해 형성될 수 있다. 바람직하게 서로 맞은편에 위치하는 층 구조물의 2개의 외부 에지에는 에피텍셜층 또는 선택적으로 데포짓된 층이 다시 제거된다. 대안적으로, 특히 제 1 재료 및 제 2 재료의 선택시, 제 1 보조 구조물이 스페이서로 형성되거나 하나 또는 2개의 층 구조물로의 사이드벽-주입에 의해 형성될 수 있다. 제 2 보조 구조물은 전술한 층 시스템에서 바람직하게 측면 붕소-이온 주입에 의해 형성된다. 대안적으로 측면 붕소-주입 대신에 p+-도핑된 폴리 실리콘의 선택적 Si-데포지션이 실행될 수 있다. 에피텍셜 성장의 도움으로 2개의 보조 구조물이 형성되면, 선택적 p+-데포지션 또는 p--데포지션의 순서가 바뀔 수도 있다. 즉, 제 2 보조 구조물이 제 1 보조 구조물 전에 제조된다.
충전층은 바람직하게 두꺼운 실리콘 산화물층의 데포지션 및 이어지는 백폴리싱(back-polishing)(CMP)에 의해 층 구조물의 높이까지 형성된다. 즉, 충전층이 제 1 보조 구조물 또는 제 1 재료로 이루어진 최상부층까지 적어도 부분적으로 노출된다.
커패시터 및 제조 방법이 폭넓게 사용될 수 있다 할 지라도, 하기에는 DRAM-셀 장치의 예에 대해 설명된다.
도 1 내지 도 10은, 부분 도면(a, b)의 단면 평면이 각각 서로 수직인, 공정 단계를 설명하기 위한 반도체 기판의 횡단면.
도 2c 내지 도 3c는 각각의 공정 단계에서의 기판의 평면도.
*도면의 주요 부분에 대한 부호의 설명*
1: 기판 2, 3a: 절연층
2a: 에칭 차단층 3: 콘택 호울
4: 배리어 5: 층구조
6: 실리콘층 7: 보조 구조물
8: 충전층 9: 전극
10: 유전체 11: 제 2 전극
12: 소스-/드레인-영역 14: 콘택부
15: 비트 라인 16: 채널 영역
17: 워드 라인 18: 트렌치
도 1에서, 기판(1)상에 절연층(2)이 제공되고, 상기 절연층(2)은 바람직하게 그것의 상부 표면에 에칭 차단층(2a)을 갖는다. 기판(1)은 예를 들어 워드 라인 및 비트 라인을 갖는 선택 트랜지스터를 포함하는 실리콘 기판이다(도 9 참조). 절연층은 바람직하게 실리콘 산화물로 형성되며 평탄화되고, 에칭 차단층(2a)은 바람직하게 실리콘 질화물로 이루어진다. 절연층(2, 3a)에서는 콘택 호울(3)이 개방되고 도전 재료, 예를 들어 도핑된 폴리 실리콘, 텅스텐, 탄탈, 티타늄, 티탄산염, 티타늄 질화물 또는 텅스텐 규화물로 채워진다. 콘택 호울(3)은 각각 기판(1)내 선택 트랜지스터의 소스-/드레인 영역에 도달하도록 배치된다. 콘택 호울(3)의 상부 부분에는 바람직하게 산소 확산을 억제하는 배리어(4)가 배치된다. 이러한 배리어의 제조 방법은 예를 들어 DE-OS 196 40 246 및 DE-OS 196 40 448에 공지되어 있다. 이러한 캐리어의 표면상에는 제 1 재료로 이루어진 층(51)과 제 2 재료로 이루어진 층(52)을 교대로 포함하는 연속층이 제공된다. 바람직하게, 제 1 재료는 p--도핑된 또는 도핑되지 않은 폴리 실리콘으로 이루어지고, 제 2 재료는 p+-도핑된 폴리 실리콘으로 이루어진다. 제 1 재료는 제 2 재료, 캐리어 표면(2a) 및 배리어 재료(4)에 대해 선택적으로 에칭되어야 한다. 층두께는 바람직하게 20 내지 100 nm이다. 상기 실시예에서 연속층의 최상부층은 제 2 재료로 이루어진다.
그 다음으로 도 2에서, 마스크를 사용한 이방성 에칭에 의해 연속층으로부터 스트립형 층구조(5)가 형성되며, 상기 스트립은 제 2 방향(2)을 따라 뻗는다(도 2c에 점선으로 표시됨). 부분 도면 2a에서는 제 1 방향을 따라 뻗는 기판이 도시되고, 부분 도면 2b에서는 이에 대해 수직인 제 2 방향이 도시된다. 제 1 방향에서 스트립의 폭은 제조될 커패시터층에 상응한다. 층구조(51, 52) 옆에는 절연층의 표면, 여기에서는 에칭 차단층(2a)이 노출된다. 그런 다음, 선택적 데포지션에 의해 층(6)이 바람직하게 도핑되지 않은 실리콘 또는 p--도핑된 실리콘으로부터 제공된다. 즉, 스트립형 층구조가 성장한다.
도 3에서, 제 1 방향으로 뻗는 스트립을 포함하는 포토 레지스트 마스크(photosensitiv resist mask) 또는 하드 마스크(hard mask)가 제공된다. 이러한 에칭 마스크에 의해 폴리 실리콘층(51, 52, 6)의 이방성 에칭이 실행되며, 이에 따라 제 2 방향으로 뻗는 실리콘 스트립이 개별 섬(island)으로 분리된다. 제 1 재료(51)로 된 층, 제 2 재료(52)로 된 층 그리고 실리콘층(6)으로 이루어진 이러한 섬은 각각 개별 커패시터 전극의 위치 및 치수를 규정한다. 이 경우, 선택적 실리콘층(6)은 각각 제 1 방향에서 맞은편에 위치하는, 섬 형태 층 구조물의 2개의 외부 에지를 커버링하고 제 1 보조 구조물로 된다. 제 2 방향에서 서로 맞은편에 위치하는 섬의 외부 에지는 제 1 보조 구조물에 의해 커버링되지 않고, 여기서는 연속층(51, 52)이 노출된다. 상기 외부 에지(51, 52, 6)는 측면에 붕소가 주입되어, 상기 외부 에지(51, 52, 6)에 p+-도핑된 실리콘으로 이루어진 제 2 보조 구조물(7)이 형성된다. 그 다음, 마스크가 제거된다. 대안적으로, 주입 대신에 p+-실리콘층이 제 2 방향에서 서로 맞은편에 위치하는 외부 에지에 선택적으로 데포짓될 수 있으며, 마스크를 제거하기 전에도 마찬가지이다. 그러면 이러한 p+-실리콘층은 제 2 보조 구조물(7)이 된다.
도 4에서, 섬 형태의 구조물 사이의 중공부가 충전층(8)으로 채워진다. 이를 위해 바람직하게 충분한 두께의 실리콘 산화물층이 제공되고 섬 형태의 구조물, 여기서는 실리콘층(6)의 상부 에지 높이 까지 CMP(Chemical Mechanical Polishing)에 의해 백폴리싱된다. 충전층은 바람직하게 캐리어 표면에 대해, 여기서는 질화물 에칭 차단층(2a)에 대해 선택적으로 에칭될 수 있는 재료로 이루어진다.
도 5에서, 제 1 재료(51)로 이루어진 층 및 여기서 p--도핑된 실리콘으로 이루어진 제 1 보조층(6)은 제 2 재료로 이루어진 층 및 제 2 보조층(7) 그리고 충전층(8)에 대해 선택적으로 제거된다. 등방성 성분에 의한 적합한 에칭 방법은 당업자에게 공지되어 있다. p+-도핑된 실리콘층(52) 및 p+-도핑된 사이드벽(7)은 잔류하며 도체 형태의 프레임을 형성하고, 상기 프레임은 충전층과 함께 p--도핑된 실리콘층 및 제 1 보조층의 위치에서 공동부(H)를 갖는 네가티브 형태가 된다.
도 6에서, 공동부(H)는 고-ε-유전체 또는 강유전체에 적합한 전극 재료(9), 특히 백금, 이리듐, 루테늄 산화물 또는 다른 귀금속 함유 재료로 동일한 형태로 채워진다. 백금은 예를 들어 MOCVD에 의해 동일한 형태로 제공될 수 있다. 이 경우, 충전층(8)상에 백금이 데포짓된다.
도 7에서, 충전층(8)상에 있는 전극 재료는 CMP에 의해 또는 백에칭에 의해 제거된다. 그 결과, 서로 이격된 층(9L) 및 측면 지지 구조물(9S)로 이루어진 커패시터의 제 1 전극이 제조된다. 동시에 인접한 커패시터의 전극이 서로 분리된다.
도 8에서, 충전층(8)은 하부 에칭 차단층(2a)까지 제거된다. 그 후 바람직하게, 제 1 전극을 위한 네가티브 형태로만 사용되는 p+-실리콘이 전극 재료에 대해 선택적으로 제거된다.
도 9에서, 이렇게 얻어진 제 1 전극(9)의 노출 표면상에 커패시터 유전체(10)로서 고-ε-유전체 또는 강유전체가 동일한 형태로 데포짓된다. 그 다음, 적합한 도전 재료(예를 들어 백금, 텅스텐, 티타늄 질화물)로 이루어진 백플레이트 전극(backplate electrode)이 제공된다.
도 9에는 커패시터가 DRAM-회로내에 사용될 때 존재하는, 캐리어내에 실현된 추가 구조물이 도시된다. 제 1 전극(9L, 9S)은 소위 메모리 커패시터용 메모리 노드(node)를 형성한다. 상기 제 1 전극은 그 아래에 배치되고 확산 배리어(4)와 접속된 콘택부(3)를 통해 선택 트랜지스터의 소스-/드레인-영역(12)과 접속된다. 선택 트랜지스터의 다른 소스-/드레인-영역(12')은 비트 라인 콘택부(14)를 통해 매립된 비트 라인(15)과 접속된다. 인접한 2개의 메모리 셀은 바람직하게 공통의 비트 콘택부를 가진다. 매립된 비트 라인(15) 및 비트 라인 콘택부(14)는 절연층(2)에 의해 둘러싸인다. 선택 트랜지스터의 소스-/드레인-영역(12, 12') 사이에는 채널 영역(16), 게이트 유전체(도시되지 않음) 및 워드 라인(17)으로 작용하는 게이트 전극이 배치된다. 상기 워드 라인(17) 및 비트 라인 콘택부(14)는 각각 도핑된 폴리 실리콘으로 형성된다. 비트 라인(15)은 도핑된 폴리 실리콘, 텅스텐 규화물 또는 텅스텐으로 형성된다. 비트 라인(15)의 반대편에 있는 소스-/드레인-영역 (12)의 표면상에는 각각 절연 구조물, 예를 들어 인접한 선택 트랜지스터쌍 사이의 절연을 위한, 절연 재료로 채워진 평평한 트렌치(18)가 제공된다.
본 발명에 의해, 고-ε-유전 또는 강유전 커패시터 유전체를 갖는 커패시터에서 면적 수요가 더욱 감소되며, 통상적인 제조 공정과 호환이 되는 이러한 커패시터의 제조 방법이 제공된다.

Claims (14)

  1. 캐리어상의 반도체 장치내에 커패시터를 제조하기 위한 방법에 있어서,
    - 각각 제 1 재료(51)로 이루어진 층과 제 2 재료(52)로 이루어진 층을 교대로 포함하는 연속층을 캐리어(2a) 표면상에 형성하며, 이 경우 제 1 재료가 제 2 재료에 대해 선택적으로 에칭될 수 있고,
    - 상기 연속층을 에지를 갖는 층 구조물(5)로 에칭하며,
    - 상기 층 구조물(5)의 적어도 하나의 에지를 커버링하고 제 2 재료에 대해 선택적으로 에칭될 수 있는 제 1 보조 재료로 이루어진 제 1 보조 구조물(6)을 형성하고,
    - 층 구조물의 적어도 하나의 다른 에지를 커버링하고 제 2 재료로 이루어진 층들을 기계적으로 접속하는 제 2 보조 구조물(7)을 형성하며,
    - 상기 층 구조물을 둘러싸는 캐리어 표면(2a)을 충전층(8)을 갖는 층 구조물 상부 에지까지 커버링하고,
    - 제 1 재료로 이루어진 층(51) 및 제 1 보조 구조물(6)을 제 2 재료로 이루어진 층(52) 및 제 2 보조 구조물(7)에 대해 선택적으로 제거하며,
    - 생성된 공동부(H)를 귀금속 함유 전극 재료(9)로 채우고, 이에 따라 제 1 재료로 이루어진 층에 의해 형성된 공동부내에 층(9L)을 가지며 제 1 보조 구조물에 의해 형성된 공동부내에 상기 층을 접속하는 지지 구조물(9S)을 가지는 제 1 전극을 형성하며,
    - 제 2 재료로 이루어진 층(52) 및 제 2 보조 구조물(7)을 전극 재료에 대해 선택적으로 제거하고,
    - 노출된 제 1 전극 표면상에 고-ε-유전 또는 강유전 재료로 이루어진 커패시터 유전체(10)를 동일한 형태로 제공하며,
    - 제 2 전극(11)을 커패시터 유전체상에 형성하는 것을 특징으로 하는 방법.
  2. 제 1항에 있어서, 제 1 재료로는 도핑되지 않은, n-도핑된 또는 p--도핑된 폴리 실리콘을 사용하고, 제 2 재료로는 p+-도핑된 폴리 실리콘을 사용하는 것을 특징으로 하는 방법.
  3. 제 1항에 있어서, 제 1 보조 구조물(6)을 제 1 방향에서 맞은편에 위치하는 층 구조물의 2개의 에지에 형성하는 것을 특징으로 하는 방법.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 제 2 보조 구조물(7)을 제 2 방향에서 맞은편에 위치하는 층 구조물의 2개의 에지에 형성하는 것을 특징으로 하는 방법.
  5. 제 2항 또는 제 3항에 있어서, 제 1 보조 구조물(6) 및/또는 제 2 보조 구조물(7)을 선택적 실리콘-데포지션에 의해 형성하는 것을 특징으로 하는 방법.
  6. 제 2항 또는 제 3항에 있어서, p-도핑 이온을 층 구조물의 에지에 경사 주입함으로써 제 2 보조 구조물(7)을 형성하는 것을 특징으로 하는 방법.
  7. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 공동부(H)를 전극 재료로 채운후 이때 충전층(8)상에 데포짓된 전극 재료를 CMP-공정으로 제거하는 것을 특징으로 하는 방법.
  8. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 제 1 전극을 형성한 후 충전층(8)을 전극 재료 및 캐리어 표면에 대해 선택적으로 제거하는 것을 특징으로 하는 방법.
  9. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 커패시터를 향하는 연속층의 표면에 콘택부(3)가 내장된 절연층(2, 2a)을 갖는 캐리어상에 연속층을 제공하고, 이 경우 콘택부(3)가 확산 배리어(4)를 포함하고 제 1 전극(9S, 9L)과 접속되는 것을 특징으로 하는 방법.
  10. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 캐리어상에 제 2 방향에서 직선으로 배치된 다수의 커패시터를 제공하며, 이 경우
    - 연속층을 제 2 방향으로 뻗는 스트립형 층 구조물로 구조화하고 상기 층 구조물의 에지에 제 1 보조 구조물(6)을 형성하며,
    - 그런 다음, 제 1 보조 구조물을 갖는 스트립형 층 구조물을 섬 형태의 다수의 층 구조물로 구조화하고,
    - 제 2 방향에서 서로 맞은편에 위치하는 각각의 섬의 에지에 제 2 보조 구조물(7)을 형성하며,
    - 섬 사이의 전체 중공부를 충전층(8)으로 채우는 것을 특징으로 하는 방법.
  11. - 귀금속 함유 제 1 전극(9L, 9S),
    - 고-ε- 유전 또는 강유전 재료로 이루어진 커패시터 유전체(10) 및
    - 제 2 전극(11)을 갖는, 캐리어상의 반도체 장치내에 배치된 커패시터에 있어서,
    제 1 전극이 서로 이격된 적어도 2개의 층(9L)을 포함하며, 상기 층(9L)이 캐리어 표면에 대해 평행하게 배치되고 지지 구조물(9S)을 통해 층의 에지가 서로 기계적으로 및 전기적으로 접속되는 것을 특징으로 하는 커패시터.
  12. 제 11항에 있어서, 지지 구조물(9S)이 서로 맞은편에 위치하는 층의 에지에 배치되는 것을 특징으로 하는 커패시터.
  13. 제 11항 또는 제 12항에 있어서, 커패시터를 향하는 캐리어 표면에 콘택부(3)가 내장된 절연층(2, 2a)을 가지며, 이 경우 콘택부(3)가 확산 배리어(4)를 포함하고 제 1 전극(9S, 9L)과 접속되는 것을 특징으로 하는 커패시터.
  14. 제 13항에 있어서, 캐리어가 MOS-트랜지스터를 포함하며, 콘택부(3)가 트랜지스터의 소스-/드레인-영역(12)을 제 1 전극(9S, 9L)과 접속하는 것을 특징으로 하는 커패시터.
KR10-1999-0039781A 1998-09-17 1999-09-16 고-ε-유전체 또는 강유전체를 갖는, 핀-스택-원리에 따른 커패시터 및 네가티브 형태를 이용한 그것의 제조 방법 KR100404017B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19842704.2 1998-09-17
DE19842704A DE19842704C2 (de) 1998-09-17 1998-09-17 Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0041394A Division KR20030060846A (ko) 1998-09-17 2003-06-25 고-ε-유전체 또는 강유전체를 갖는, 핀-스택-원리에 따른커패시터

Publications (2)

Publication Number Publication Date
KR20000023205A true KR20000023205A (ko) 2000-04-25
KR100404017B1 KR100404017B1 (ko) 2003-11-03

Family

ID=7881342

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-1999-0039781A KR100404017B1 (ko) 1998-09-17 1999-09-16 고-ε-유전체 또는 강유전체를 갖는, 핀-스택-원리에 따른 커패시터 및 네가티브 형태를 이용한 그것의 제조 방법
KR10-2003-0041394A KR20030060846A (ko) 1998-09-17 2003-06-25 고-ε-유전체 또는 강유전체를 갖는, 핀-스택-원리에 따른커패시터

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR10-2003-0041394A KR20030060846A (ko) 1998-09-17 2003-06-25 고-ε-유전체 또는 강유전체를 갖는, 핀-스택-원리에 따른커패시터

Country Status (7)

Country Link
US (2) US6258656B1 (ko)
EP (1) EP0987753A3 (ko)
JP (1) JP3676628B2 (ko)
KR (2) KR100404017B1 (ko)
CN (1) CN1143377C (ko)
DE (1) DE19842704C2 (ko)
TW (1) TW469598B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486065B2 (en) * 2000-12-22 2002-11-26 Matrix Semiconductor, Inc. Method of forming nonvolatile memory device utilizing a hard mask
DE10207130B4 (de) * 2002-02-20 2007-09-27 Infineon Technologies Ag Verfahren zur Herstellung eines Bauelements sowie Bauelement mit einer Edelmetallschicht, einer Edelmetallsilizidschicht und einer oxidierten Silizidschicht
DE10303738B4 (de) * 2003-01-30 2007-12-27 Infineon Technologies Ag Speicherkondensator und Speicherzellenanordnung
DE10326087B4 (de) * 2003-06-10 2008-03-20 Infineon Technologies Ag Bauelement mit einer Nutzstruktur und einer Hilfsstruktur
JP4945165B2 (ja) * 2006-04-28 2012-06-06 株式会社東芝 半導体装置の製造方法
US7742324B2 (en) * 2008-02-19 2010-06-22 Micron Technology, Inc. Systems and devices including local data lines and methods of using, making, and operating the same
US8866254B2 (en) 2008-02-19 2014-10-21 Micron Technology, Inc. Devices including fin transistors robust to gate shorts and methods of making the same
US9190494B2 (en) * 2008-02-19 2015-11-17 Micron Technology, Inc. Systems and devices including fin field-effect transistors each having U-shaped semiconductor fin
US7915659B2 (en) 2008-03-06 2011-03-29 Micron Technology, Inc. Devices with cavity-defined gates and methods of making the same
US8546876B2 (en) 2008-03-20 2013-10-01 Micron Technology, Inc. Systems and devices including multi-transistor cells and methods of using, making, and operating the same
US7808042B2 (en) 2008-03-20 2010-10-05 Micron Technology, Inc. Systems and devices including multi-gate transistors and methods of using, making, and operating the same
US7898857B2 (en) 2008-03-20 2011-03-01 Micron Technology, Inc. Memory structure having volatile and non-volatile memory portions
US7969776B2 (en) 2008-04-03 2011-06-28 Micron Technology, Inc. Data cells with drivers and methods of making and operating the same
US8076229B2 (en) * 2008-05-30 2011-12-13 Micron Technology, Inc. Methods of forming data cells and connections to data cells
US8148776B2 (en) 2008-09-15 2012-04-03 Micron Technology, Inc. Transistor with a passive gate
US8294511B2 (en) 2010-11-19 2012-10-23 Micron Technology, Inc. Vertically stacked fin transistors and methods of fabricating and operating the same
US11450676B2 (en) * 2020-02-27 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric random access memory device with a three-dimensional ferroelectric capacitor
US11610963B2 (en) * 2020-12-29 2023-03-21 Nanya Technology Corporation Semiconductor device structure with bottom capacitor electrode having crown-shaped structure and interconnect portion and method for forming the same
CN116963505A (zh) * 2022-04-11 2023-10-27 华为技术有限公司 存储器及其制作方法、电子设备

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02312269A (ja) * 1989-05-26 1990-12-27 Toshiba Corp 半導体記憶装置およびその製造方法
JPH04225557A (ja) * 1990-04-03 1992-08-14 Electron & Telecommun Res Inst スタック構造のｄｒａｍセル
US5525534A (en) * 1992-03-13 1996-06-11 Fujitsu Limited Method of producing a semiconductor device using a reticle having a polygonal shaped hole
US5631184A (en) * 1992-03-13 1997-05-20 Fujitsu Limited Method of producing a semiconductor device having a fin type capacitor
JPH07169759A (ja) * 1993-12-14 1995-07-04 Fujitsu Ltd 半導体装置の製造方法と半導体装置
US5449635A (en) * 1993-12-28 1995-09-12 Goldstar Electron Co., Ltd. Method of fabricating a semiconductor memory
US5436186A (en) * 1994-04-22 1995-07-25 United Microelectronics Corporation Process for fabricating a stacked capacitor
US5566045A (en) * 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
US5763286A (en) * 1994-09-14 1998-06-09 Micron Semiconductor, Inc. Process for manufacturing a DRAM capacitor having an annularly-grooved, cup-shaped storage-node plate which stores charge on inner and outer surfaces
KR0155785B1 (ko) * 1994-12-15 1998-10-15 김광호 핀형 커패시터 및 그 제조방법
US5663088A (en) * 1995-05-19 1997-09-02 Micron Technology, Inc. Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer
DE19527023C1 (de) * 1995-07-24 1997-02-27 Siemens Ag Verfahren zur Herstellung eines Kondensators in einer Halbleiteranordnung
KR0155883B1 (ko) * 1995-09-19 1998-10-15 김광호 반도체 장치의 커패시터 및 그 제조방법
JPH1098163A (ja) * 1996-09-24 1998-04-14 Oki Electric Ind Co Ltd 半導体記憶装置のキャパシタ構造及びその形成方法
US5786248A (en) * 1995-10-12 1998-07-28 Micron Technology, Inc. Semiconductor processing method of forming a tantalum oxide containing capacitor
JP3504046B2 (ja) * 1995-12-05 2004-03-08 株式会社ルネサステクノロジ 半導体装置の製造方法
KR0170308B1 (ko) * 1995-12-05 1999-02-01 김광호 강유전체 캐패시터의 제조방법
DE19546999C1 (de) * 1995-12-15 1997-04-30 Siemens Ag Verfahren zur Herstellung von Kondensatoren in einer Halbleiteranordnung
US5757612A (en) * 1996-04-23 1998-05-26 International Business Machines Corporation Structure and fabrication method for non-planar memory elements
DE19640448C1 (de) * 1996-09-30 1998-02-19 Siemens Ag Verfahren zum Herstellen einer Halbleiteranordnung mit einem Kondensator
US6294420B1 (en) * 1997-01-31 2001-09-25 Texas Instruments Incorporated Integrated circuit capacitor
DE19707977C1 (de) * 1997-02-27 1998-06-10 Siemens Ag Verfahren zur Herstellung eines Kondensators für eine Halbleiteranordnung
US5770499A (en) * 1997-05-29 1998-06-23 Texas Instruments Incorporated Planarized capacitor array structure for high density memory applications

Also Published As

Publication number Publication date
DE19842704A1 (de) 2000-04-06
JP3676628B2 (ja) 2005-07-27
TW469598B (en) 2001-12-21
EP0987753A2 (de) 2000-03-22
KR20030060846A (ko) 2003-07-16
US6258656B1 (en) 2001-07-10
CN1143377C (zh) 2004-03-24
KR100404017B1 (ko) 2003-11-03
JP2000101048A (ja) 2000-04-07
US6512259B1 (en) 2003-01-28
DE19842704C2 (de) 2002-03-28
EP0987753A3 (de) 2004-01-21
CN1248790A (zh) 2000-03-29

Similar Documents

Publication Publication Date Title
KR100438461B1 (ko) 매립 비트라인 또는 트렌치 커패시터를 갖춘 ｄｒａｍ구조체의 제조 방법
KR100404017B1 (ko) 고-ε-유전체 또는 강유전체를 갖는, 핀-스택-원리에 따른 커패시터 및 네가티브 형태를 이용한 그것의 제조 방법
US20040135182A1 (en) Ferroelectric capacitors including a seed conductive film and methods for manufacturing the same
US20070012984A1 (en) Semiconductor device incorporating an electrical contact to an internal conductive layer and method for making the same
JPH07122653A (ja) 半導体装置およびその製造方法
KR100327123B1 (ko) 디램셀캐패시터의제조방법
JP3665614B2 (ja) Ｄｒａｍセル装置の製法
KR20030080234A (ko) 트렌치 커패시터 및 그 제조 방법
US6285038B1 (en) Integrated circuitry and DRAM integrated circuitry
JPH03256358A (ja) 半導体記憶装置およびその製造方法
KR100301369B1 (ko) 반도체메모리장치의커패시터제조방법
KR100519240B1 (ko) 백금류금속으로이루어진커패시터전극의제조방법
US20020106854A1 (en) Semiconductor memory device and method of producing the same
KR20000048578A (ko) 배리어 없는 반도체 메모리 장치의 제조 방법
KR100268412B1 (ko) 반도체 메모리 장치의 커패시터 제조 방법
US20020025629A1 (en) Method of fabricating a capacitor structure
KR20020047252A (ko) 적어도 하나의 커패시터를 갖는 집적 회로 어레이와 이의제조 방법
EP0508760A1 (en) Dynamic random access memory cell
JPH11177052A (ja) 半導体装置とその製造方法
JP2848135B2 (ja) 半導体記憶装置の製造方法
US6853026B2 (en) Semiconductor device
KR100266020B1 (ko) 캐패시터및그의형성방법
JP3747385B2 (ja) 半導体記憶装置及びその製造方法
KR20000023169A (ko) 핀-스택 원리에 따라 고-ε-유전체 또는 강유전체를포함하는 커패시터 및 그 제조 방법
JPH084125B2 (ja) 縦型１トランジスタｄｒａｍセル構造およびその製作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121012

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131010

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141017

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151119

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee