KR19980081122A - 박막트랜지스터 및 그 제조방법과그것을 사용한 액정표시장치 - Google Patents

박막트랜지스터 및 그 제조방법과그것을 사용한 액정표시장치 Download PDF

Info

Publication number
KR19980081122A
KR19980081122A KR1019980012042A KR19980012042A KR19980081122A KR 19980081122 A KR19980081122 A KR 19980081122A KR 1019980012042 A KR1019980012042 A KR 1019980012042A KR 19980012042 A KR19980012042 A KR 19980012042A KR 19980081122 A KR19980081122 A KR 19980081122A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
region
polysilicon
low concentration
Prior art date
Application number
KR1019980012042A
Other languages
English (en)
Inventor
후루타마모루
Original Assignee
모리시타요오이찌
마쓰시타덴키산교카부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타요오이찌, 마쓰시타덴키산교카부시키가이샤 filed Critical 모리시타요오이찌
Publication of KR19980081122A publication Critical patent/KR19980081122A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

복수개의 LDD구조를 가진 박막트랜지스터를 직렬로 접속한 박막트랜지스터는 리크(leak)전류의 감소효과는 크지만 소자면적의 축소가 곤란하였다. 복수개의 박막트랜지스터의 게이트전극(15)사이를 활성층으로 사용한 반도체박막에 저농도로 불순물을 주입한 영역(13b)만으로 접속한 것에 의해 소자크기의 축소와 리크전류의 감소를 함께 도모한다.

Description

박막트랜지스터 및 그 제조방법과 그것을 사용한 액정표시장치
본 발명은 다결정실리콘 박막트랜지스터(이하, TFT라 한다)의 리크(leak)전류를 감소시키는 것을 목적으로 한 LDD구조와 그의 제조방법에 관한 것이고, 액정표시장치 등에 응용가능한 기술이다.
종래, 다결정실리콘TFT의 리크(leak)전류를 감소시키기 위해 LDD(Lightly- Doped-Drain)구조가 제안되고 있다. 또한, 더욱 리크전류를 감소시키기 위해서 LDD구조를 직렬로 접속한 구조가 제안되고 있다. 본 기술에 관하여는 예컨데, International Display Research Conference '93, p.465에 기재되어 있다.
도 5a에서 도 5d까지는 종래의 LDD구조를 직렬로 접속한 박막트랜지스터의 제조방법을 나타낸다.
도 5a에 나타내는 바와 같이 투과성이 있는 유리기판(11:고내열 유리기판) 상에 비정질실리콘박막을 PCVD법에 의해 형성하고, 질소분위기중에서 600℃의 열처리를 실시하는 비정질실리콘박막을 결정화하여 활성층으로 되는 다결정실리콘박막(13)을 형성한다.
이 다결정실리콘박막을 섬모양으로 가공하고, 그 위에 게이트절연막(14a)이 되는 산화실리콘박막을 막두께85㎚로 형성한다. 이 산화실리콘박막 상에 2개의 게이트전극(15)을 형성한다. 게이트전극을 형성한 후, 게이트전극(15)을 마스크로서 이온주입법에 의해 제1의 불순물의 주입을 하고, 저농도불순물의 주입영역(n-영역)(13b)을 형성한다.
제1의 불순물의 주입은, 인(P)이온을 가속전압80㎸, 도즈(dose)량 1×1013/㎠으로 주입했다. 이 때, 게이트전극(15) 아래쪽의 다결정실리콘박막은 박막트랜지스터의 채널(channel)영역(13a)으로 된다.
제1의 불순물의 주입 후, 도 5b에 나타내는 바와 같이 포토레지스트(25)에 의해 박막트랜지스터의 LDD영역 상에 포토레지스트를 사용한 주입마스크를 형성한 후, 제2의 불순물의 주입을 실시한 박막트랜지스터의 소스(source) 및 드레인(drain)영역으로 되는 고농도불순물의 주입영역(n+영역)(13c)을 형성한다.
이 때 레지스트 마스크의 형상은 도 5b에 나타낸 바와 같이 게이트전극간의 다결정실리콘 영역 위쪽에도 개구부를 설치하고, 각 게이트전극간의 다결정실리콘박막이 저농도불순물의 주입영역(13b)과 고농도불순물의 주입영역(13c)의 양쪽을 거쳐 접속되도록 한 형상으로 형성되어 있다.
제2의 불순물의 주입은, 인(P)이온을 가속전압80㎸, 도즈(dose)량 1×1015/㎠으로 주입했다. 제2의 불순물의 주입 후, 포토레지스트 마스크를 제거하고, 주입한 불순물의 활성화처리를 행한다. 활성화처리는 900℃에서 2시간 실시한다.
활성화처리 후, 도 5c에 나타내는 바와 같이 층간절연막(16)을 형성한다. 최후로 도 5d에 나타내는 바와 같이, 컨택트홀(contact hall)을 개구한 후, 소스·드레인 전극(21),(22)을 형성하여 박막트랜지스터가 완성된다.
종래예에서 설명한 박막트랜지스터에서는, 각 게이트전극간에 소스 및 드레인영역과 같은 농도의 고농도불순물의 주입영역(13c)을 가진다. 이 때문에, 도 5b에 나타낸 것과 같이 직렬로 접속한 양 박막트랜지스터의 소스·드레인영역 형성시의 도핑마스크, 즉 포토레지스트(25)에 개구부를 형성할 필요가 있다.
종래 각 게이트 전극간의 개구부, 즉 고농도불순물 주입영역(13c)을 설치하는 것으로 소스·드레인 전극간의 전계강도가 완화되어 TFT의 리크전류가 감소한다는 것이 고려되고 있다.
이 개구부의 길이는 짧게 하면 짧게 한 만큼, 소자의 미세화가 가능하게 되지만, 노광기(露光機)의 패턴정밀도, 즉 최소 노광선폭에 의해 제한된다.
또, 각 게이트 전극간의 저농도불순물의 주입영역(13b)의 길이는 설계치수에 노광기의 마스크를 합쳐 정밀도를 더한 값으로 제한된다.
따라서, LDD구조를 가진 박막트랜지스터를 직렬로 접속한 구성을 가지는 박막트랜지스터에 있어서 각 박막트랜지스터 간의 최소수치는 노광기의 최소노광폭을 Wa(㎛), 설계상의 저농도불순물의 주입영역길이 Ld(㎛), 노광기가 합쳐진 정밀도를 La(㎛)로 한 경우에는, Wa+2Ld+La이하로 하는 것은 곤란하다.
일반적으로 액정표시장치의 제조에 사용되고 있는 대판기판용 노광기에서는 상기한 값이 전형적으로는 Wa=5㎛, La=1㎛정도이고, Ld=2㎛일 때에는 게이트전극 간격을 10㎛이하로 하는 것이 곤란하다.
이와 같은 소자를 액정표시장치의 스위칭소자로서 사용한 경우, 액정표시장치의 개구율의 저하를 야기하고, 밝기의 저하나 소비전력의 증대가 있다는 과제가 생긴다.
본 발명은 LDD구조를 가지는 박막트랜지스터를 직렬로 접속한 구성에 있어서, 박막트랜지스터의 리크전류를 저감하면서, 소자의 미세화가 가능한 박막트랜지스터와 그 제조방법 및 액정표시장치를 제공하는 것을 목적으로 한다.
이 과제를 해결하기 위해 본 발명은 다결정실리콘박막을 활성층으로 하고, 또한 1개의 박막트랜지스터에 복수본의 게이트전극을 가지는 박막트랜지스터에 있어서, 박막트랜지스터의 채널영역과 소스 및 드레인영역 사이에 저농도불순물의 주입영역을 가지고, 또한 각 게이트전극 간의 다결정실리콘박막은 저농도불순물의 주입영역만으로 접속되어 있다.
또한, 본 발명은 다결정실리콘박막을 활성층으로 하고, 상기한 다결정실리콘박막의 위쪽에 게이트절연막을 가지고, 상기한 게이트절연막의 위쪽에 복수개의 게이트전극을 가지는 박막트랜지스터에 있어서, 채널영역과 소스 및 드레인영역간에 저농도불순물의 주입영역을 가지는 LDD구조를 형성할 때에, 게이트전극을 마스크로서 제1의 불순물의 주입을 행한 후, 게이트전극 간의 다결정실리콘영역의 위쪽을 포함하여 LDD 영역으로 이루어진 영역 상에 주입마스크를 형성하고 제2의 불순물의 주입을 행한다.
더욱이 본 발명은, 다결정실리콘박막을 활성층으로 하고, 상기한 다결정실리콘박막 상에 게이트절연막을 가지고, 상기한 게이트절연막상에 복수개의 게이트전극을 가지는 박막트랜지스터에 있어서, 채널영역과 소스 및 드레인영역간에 저농도불순물의 주입영역을 가지는 LDD구조를 형성하는 것으로 하고, 다결정실리콘박막 상에 이종절연막(異種絶緣膜)을 적층하고, 상기한 게이트절연막의 상층절연막을 적어도 소스 및 드레인영역 상에서는 제거하며, 또한 저농도불순물영역 및 각 게이트전극간의 다결정실리콘의 위쪽을 피복하는 형상으로 가공한 후, 게이트전극을 마스크로서, 한번의 불순물의 주입을 하는 것이다.
또한, 본 발명은 다결정실리콘박막을 활성층으로 하고 구동회로를 동일기판 내로 집적화한 액정표시장치용 액티브 매트릭스 어레이에 있어서, 화소전극을 구동하는 박막트랜지스터에 복수개의 게이트전극을 가지고, 상기한 박막트랜지스터의 채널영역과 소스 및 드레인영역의 사이에 저농도 불순물의 주입영역을 가지는 LDD구조를 가지고, 또한, 각 게이트전극간의 다결정실리콘박막은 저농도 불순물의 주입영역만으로 접속되어 있는 것을 특징으로 하는 액티브 매트릭스 어레이를 사용한 것이다.
실시예를 고려하면, 먼저 본 발명의 박막트랜지스터는 다결정실리콘박막을 활성층으로 하고, 또 1개의 박막트랜지스터에 복수개의 게이트전극을 가지는 박막트랜지스터에 있어서, 박막트랜지스터의 채널영역과 소스 및 드레인영역의 사이에 상기한 소스 및 드레인영역과 비교하여 저농도의 불순물을 주입한 다결정실리콘영역을 가지고, 또한, 각 게이트전극간의 다결정실리콘박막은 상기한 저농도의 불순물을 주입한 다결정실리콘박막만으로 형성되어 있는 것을 특징으로 한다.
이것에 의해, 각 게이트전극간의 크기는 노광기의 최소선폭으로만 규정할 수 있고, 리크전류를 감소시키면서 소자크기를 축소하는 것이 가능하다.
또는 본 발명의 박막트랜지스터는 저농도로 불순물을 주입한 다결정실리콘박막의 시트저항이 바람직하게는 5㏀∼150㏀인 것을 특징으로 한다.
더욱이 본 발명의 박막트랜지스터는 소스 및 드레인영역의 사이에 포함된 전체의 저농도불순물을 주입한 다결정실리콘박막 길이의 합계가 박막트랜지스터의 채널 길이방향에 6㎛이상 12㎛이하인 것을 특징으로 한다.
또한, 본 발명의 박막트랜지스터의 제조방법은 다결정실리콘박막을 활성층으로 하고, 상기한 다결정실리콘박막의 위쪽에 게이트절연막을 가지고, 상기한 게이트절연막의 위쪽에 복수개의 게이트전극을 가지며, 채널영역과 소스 및 드레인영역의 사이에 저농도불순물의 주입영역을 가지는 LDD구조를 가진 박막트랜지스터를 제조하기에 있어서, 제1의 불순물의 주입 후, 게이트전극간의 다결정실리콘영역의 위를 포함하여 LDD영역으로 되는 영역 상에 주입마스크를 형성하고, 제2의 불순물의 주입을 실시하여 박막트랜지스터의 소스 및 드레인영역으로 되는 고농도불순물의 주입영역을 형성하는 것을 특징으로 한다.
또한, 본 발명의 박막트랜지스터의 제조방법은 다결정실리콘박막을 활성층으로 하고, 상기한 다결정실리콘박막의 위에 게이트절연막을 가지고, 상기한 게이트절연막의 위에 복수개의 게이트전극을 가지며, 채널영역과 소스 및 드레인영역의 사이에 저농도불순물의 주입영역을 가지는 LDD구조를 갖는 박막트랜지스터를 제조하는 데 있어서, 다결정실리콘박막의 위에 이종(異種)의 게이트절연막을 적층하고, 상기한 게이트절연막의 상층절연막을 적어도 소스 및 드레인영역 상에서는 제거하며, 또한 저농도불순물영역의 위 및 각 게이트전극간의 다결정실리콘의 위를 피복하는 형상으로 가공한 후, 한 번의 불순물 주입공정에 의해 박막트랜지스터의 소스 및 드레인영역 및 저농도불순물의 주입영역을 형성하고, 불순물의 주입공정 후, 저농도불순물영역 및 각 게이트전극 간의 다결정실리콘의 위를 피복하고 있는 상층게이트절연막을 제거하는 것을 특징으로 하고, 더욱이 게이트절연막을, 다결정실리콘박막상의 산화실리콘박막과 질화실리콘 혹은 산화탄탈로 된 2층의 게이트절연막으로 형성하는 것을 특징으로 한다.
본 발명의 액티브 매트릭스 어레이를 사용한 액정표시장치는, 다결정실리콘박막을 활성층으로 하고, 구동회로를 동일기판 내로 집적화한 액티브 매트릭스 어레이가 적어도 화소전극을 구동하는 박막트랜지스터에 복수개의 게이트전극을 가지고, 상기한 박막트랜지스터의 채널영역과 소스 및 드레인영역의 사이에 저농도불순물의 주입영역을 가지는 LDD구조를 가지며, 또한 각 게이트전극 간의 다결정실리콘박막은 저농도불순물의 주입영역만으로 형성되어 있는 것을 특징으로 한다.
도 1a에서 도 1d까지는 본 발명의 실시예1의 박막트랜지스터의 단면도,
도 2a에서 도 2d까지는 본 발명의 실시예2의 박막트랜지스터의 단면도,
도 3a에서 도 3d까지는 본 발명의 실시예3의 액정표시장치용 액티브매트릭스어레이의 단면도,
도 4는 본 발명의 실시예3의 액티브매트릭스어레이를 사용한 액정표시장치의 단면도,
도 5a에서 도 5d까지는 종래의 박막트랜지스터의 단면도이다.
이하, 본 발명의 실시예에 대하여 도면을 사용하여 설명한다.
(실시예1)
도 1a에서 도 1d까지는 본 발명의 실시예1의 LDD구조를 가지는 박막트랜지스터의 제조공정을 나타낸다.
먼저, 도 1a에 나타내듯이 산화실리콘을 표면코팅한 유리기판(11)의 위에 비정질실리콘박막을 플라즈마CVD법에 의해 50㎚의 막두께로 형성한다.
비정질실리콘을 질소중에서 450℃, 90분의 열처리를 실시한 막중의 수소농도를 감소시킨 후, 액시머레이져(excimer laser) 조사로써 비정질실리콘박막을 결정화하여 활성층으로 된 다결정실리콘박막(13)을 형성한다.
이 다결정실리콘박막(13)을 박막트랜지스터의 형상으로 가공하고, 그 위에 게이트절연막(14a)으로 되는 산화실리콘을 85㎚로 형성한다.
이 산화실리콘의 위에 2개의 전기적으로 접속된 게이트전극(15)을 형성한다. 각 전극간격은 노광기의 최소선폭인 5㎛로 형성되어 있다. 게이트전극(15)은 산화실리콘과 맞닿토록 티탄(Ti)을 80㎚, 티탄의 위에 알루미늄(Al)에 지르코늄(Zr)을 7.4%함유한 합금을 100㎚형성하여, 계180㎚의 막두께로 구성되어 있다.
게이트전극형성 후, 게이트전극(15)을 마스크로서 이온도핑법에 의해 인(P)을 가속전압80㎸, 주입도즈(dose)량 1×1013/㎠으로 주입하는 제1의 불순물의 주입을 실시하고, 저농도불순물의 주입영역(n-영역)(13b)을 형성한다.
이온도핑법은 수소가스에 5%농도의 PH3를 혼합한 가스를 고주파방전에 의해 플라즈마분해하고, 생성된 이온을 질량분리공정을 하지 않고 박막트랜지스터에 주입하고 있다. 이 때 게이트전극(15) 아래의 다결정실리콘박막은 박막트랜지스터의 채널영역(13a)이 된다.
제1의 불순물의 주입후, 도 1b에 나타내듯이 포토레지스트(25)에 의해 박막트랜지스터의 LDD영역 상에 주입마스크를 형성한 후, 제2의 불순물의 주입을 실시한 박막트랜지스터의 소스 및 드레인영역이 되는 고농도불순물의 주입영역(n+영역)(13c)을 형성한다. 제2의 불순물의 주입에서는, 인(P) 이온을 가속전압 80㎸, 도즈량 1×1015/㎠으로 주입한다.
이 때 레지스트마스크는 도 1b에 나타내듯이 양 게이트전극 사이의 다결정실리콘영역의 위를 모두 마스크하도록 형성한다. 이것에 의해, 양 게이트전극 간의 다결정실리콘박막은 저농도불순물의 주입영역(13b)만을 거쳐 접속되도록 한 형상으로 형성된다.
제2의 불순물의 주입 후, 도 1c에 나타내듯이 포토레지스트마스크를 제거하고, 주입한 불순물의 활성화처리를 한다. 활성화처리 후, 도 1d에 나타내듯이 층간절연막(16)을 형성한다. 최후에 콘택트홀을 개구한 후, 소스·드레인전극(21), (22)을 형성하여 박막트랜지스터가 완성된다.
(실시예2)
도 2a에서 도 2d까지는 본 발명의 실시예2의 LDD구조를 가지는 박막트랜지스터의 제조공정을 나타낸다.
먼저, 도 2a에 나타내듯이 산화실리콘을 표면코팅한 유리기판(11)의 위에 비정질실리콘박막을 플라즈마CVD법에 의해 50㎚의 막두께로 형성한다. 비정질실리콘을 질소중에서 450℃, 90분의 열처리를 한 막중의 수소농도를 감소시킨 후, 엑시머레이져??로써 결정화하여 활성층이 되는 다결정실리콘박막(13)을 형성한다.
이 다결정실리콘박막(13)을 박막트랜지스터의 형상으로 가공하고, 그 위에 게이트절연막(14a)이 되는 산화실리콘을 85㎚로 형성한다. 이 산화실리콘의 위에 제2의 게이트절연막(14b)이 되는 산화탄탈을 50㎚로 형성한다. 다음에 산화탄탈의 위에 2개의 게이트전극(15)을 형성한다. 게이트전극(15)은 산화탄탈과 맞닿도록 티탄(Ti)을 80㎚, 티탄의 위에 알루미늄(Al)에 지르코늄(Zr)을 7.4% 함유한 합금을 100㎚형성하여 계180㎚의 막두께로 구성되어 있다.
듀얼게이트전극을 형성한 후, 박막트랜지스터의 LDD영역의 위 및 박막트랜지스터의 양 게이트전극 사이만 산화탄탈로 피복하고, 소스 및 드레인영역 위의 산화탄탈을 선택적으로 제거한다.
산화탄탈박막을 상기한 형상으로 가공한 후, 도 2b에 나타내듯이 이온도핑법에 의해 인(P)을 가속전압 80㎸, 주입도즈량1×1015/㎠으로 주입한다. 이온도핑법은 수소가스에 5%농도의 PH3를 혼합한 가스를 고주파방전에 의해 플라즈마분해하고, 생성된 이온을 질량분리공정없이 시료에 주입하고 있다.
따라서, 인(P)이온은 박막트랜지스터의 소스 및 드레인영역에는 산화실리콘단층막을 통하고, 또한 LDD영역 및 양 게이트전극 사이의 영역에는 산화탄탈과 산화실리콘의 적층막을 통하여 주입된다. 산화탄탈과 산화실리콘의 적층막을 통하여 주입된 영역, 즉 LDD 및 양 게이트전극 간의 영역에는, 산화실리콘을 통하여 주입된 영역, 즉, 소스 및 드레인영역에 비하여 주입량이 감소하고, 한번의 불순물의 주입공정에 의해 고농도불순물의 주입영역(13c)의 소스 및 드레인영역과 저농도불순물의 주입영역(13b)의 LDD영역이 동시에 형성된다.
더욱이 이 때 박막트랜지스터의 양 게이트전극 사이는 LDD영역과 동일농도의 저농도불순물이 주입된 다결정실리콘박막으로 이루어진 저농도불순물의 주입영역(13b)에 의해서만 접속된다.
또, 게이트전극(15) 아래의 다결정실리콘박막은 박막트랜지스터의 채널영역(13a)으로 된다.
박막트랜지스터에의 불순물의 주입 후, 도 2c에 나타내듯이 LDD영역 상의 산화탄탈박막을 제거한다.
그 후, 도 2d에 나타내듯이 산화실리콘으로 이루어진 층간절연막(16)을 형성한다. 산화실리콘은 상압(常壓)CVD법을 사용하여 430℃로 형성하고 있고, 본 공정에서 동시에 주입한 불순물의 활성화가 가능하다. 마지막으로 콘택트홀을 개구한 후, 소스·드레인전극(21),(22)을 형성하여 박막트랜지스터가 완성된다.
(실시예3)
도 3a에서 도 3d까지는 본 발명의 실시예3의 액정표시장치용 액티브 매트릭스 어레이의 제조공정을 나타낸다.
먼저, 도 3a에 나타내듯이 산화실리콘을 표면코팅한 유리기판(11)의 위에 비정질실리콘박막을 플라즈마CVD법에 의해 50㎚의 막두께로 형성한다. 비정질실리콘을 질소중에서 450℃, 90분의 열처리를 하고, 막중의 수소농도를 감소시킨 후, 엑시머레이져로서 결정화하여 다결정실리콘박막(13)을 형성한다.
다결정실리콘박막(13)을 박막트랜지스터의 형상으로 가공하고, 게이트절연막(14a)이 되는 산화실리콘을 85㎚로 형성한다. 산화실리콘의 위에 제2의 게이트절연막(14b)이 되는 산화탄탈을 50㎚로 형성한다.
다음에 p채널 박막트랜지스터의 위에 게이트전극(15)을 형성한다. 게이트전극(15)은 산화탄탈과 맞닿도록 티탄(Ti)을 80㎚, 티탄의 위에 알루미늄(Al)에 지르코늄(Zr)을 7.4% 함유한 합금을 150㎚로 형성하고, 계 320㎚의 막두께로서 구성되어 있다. 이 때 n채널 박막트랜지스터의 위에는 게이트전극재료로 피복되어 있다.
그 후, p채널 박막트랜지스터의 소스 및 드레인영역에 붕소(B)를 주입한다. 붕소는 이온도핑법을 사용하고, 가속전압60㎸, 도즈량 5×1015/㎠으로 주입한다.
붕소이온 주입 후, 도 3b에 나타내듯이 n채널 박막트랜지스터의 위에 게이트전극(15)을 형성한다. 화소TFT의 게이트전극은 듀얼게이트구성이고, 또 LDD영역의 위 및 화소TFT의 양 게이트전극 사이의 산화탄탈막을 남겨두고, 소스 및 드레인영역 위의 산화탄탈을 선택적으로 제거한다. 산화탄탈박막을 상기한 형상으로 가공한 후, 이온도핑법으로 인(P)을 가속전압80㎸, 주입도즈량 1×1015/㎠으로 주입한다.
이 때 화소TFT의 양 게이트전극 사이는 LDD영역과 동일농도의 저농도불순물을 주입한 다결정실리콘박막에 의해 접속된다. 박막트랜지스터에의 불순물의 주입 후, 게이트전극을 마스크로서 LDD영역의 위 및 양 게이트전극사이의 산화탄탈박막을 제거한다. 이 산화탄탈 제거공정을 하는 것에 의해 박막트랜지스터의 OFF전류를 대폭적으로 감소시키는 것이 가능하다.
다음에 도 3c에 나타내듯이, 산화실리콘으로 이루어진 제1의 층간절연막(16)을 형성한다. 산화실리콘은 상압CVD법을 사용하여 430℃로 하여 형성하고 있고, 본 공정에서 동시에 주입한 불순물의 활성화가 가능하다. 제1의 층간절연막(16)의 위에 ITO(Indium-Tin-Oxide)막으로 이루어진 화소전극(18)을 형성하고, 산화실리콘으로 이루어진 제2의 층간절연막(17)을 형성한다.
콘택트홀을 개구한 후, 도 3d에 나타내듯이, 소스·드레인전극(21),(22)을 형성한다. 더욱이 보호막(23)이 되는 질화실리콘을 플라즈마CVD법으로 형성하고 수소분위기에서 350℃의 애널링(annealing)처리를 한 후, 화소전극(18) 위의 질화실리콘·산화실리콘적층막을 선택적으로 제거하여 액티브 매트릭스 어레이가 완성된다.
도 4는 도 3a에서 도 3d까지의 액티브 매트릭스 어레이를 사용하여 제작한 액정표시장치의 구성단면도의 일예이고, 화소부를 확대표시한 것이다. 유리기판(11)의 위에 형성한 액티브 매트릭스와 대향기판(43)의 사이에 배향막(46)을 거쳐 액정(47)이 지지되어 있고, 박막트랜지스터를 스위칭소자로서 화소전극(18)을 구동하고 액정을 충전하여 화상표시를 하고 있다.
이 액정표시장치는 종래의 더블LDD박막트랜지스터를 화소에 사용한 경우와 비교하여 소자의 미세화가 가능하게 되고 액정표시장치의 개구율이 향상한다. 여기서, 41은 블록매트릭스, 42는 편광판, 44는 컬러필터, 45는 투명도전층이다.
또, 본 실시예에서는 화소구동용 박막트랜지스터에 LDD구조를 가지는 경우에 관하여 설명하고 있지만, 구동회로부의 n채널박막트랜지스터의 적어도 일부에도 LDD구조를 사용하는 것도 좋고, 특히 신속성 향상에 효과가 있다.
이상과 같이 본 발명의 LDD구조를 가지는 박막트랜지스터는 각 게이트전극 사이를 바람직하게는 5㏀∼150㏀의 시트저항을 가지는 저농도불순물영역만으로 접속하는 것에 의해, 박막트랜지스터의 리크전류의 감소와 소자크기의 축소의 양립이 가능하게 됐다. 박막트랜지스터의 각 게이트전극 간의 크기는 노광기의 최소선폭으로만 규정되어 전극간격은 5㎛로 하는 것이 가능하고, 종래예의 10㎛와 비교하여 50%로 소자크기를 축소하는 것이 가능하게 되었다.
본 발명의 액티브 매트릭스 어레이를 사용한 액정표시장치에서는, 화소전극을 구동하는 박막트랜지스터의 소자크기의 축소가 가능하게 되고, 해상도의 향상, 개구율의 향상에 따라 밝기의 증대나 소비전력저감효과가 얻어진다.

Claims (8)

  1. 다결정실리콘박막(13)을 활성층으로 하고, 또한 1개의 박막트랜지스터에 복수개의 게이트전극(15)을 가지는 박막트랜지스터에 있어서,
    박막트랜지스터의 채널영역(13a)과 소스 및 드레인영역의 사이에 상기한 소스 및 드레인영역과 비교하여 저농도로 불순물을 주입한 다결정실리콘영역을 가지고,
    또한, 각 게이트전극(15) 간의 다결정실리콘박막은 상기한 저농도로 불순물을 주입한 다결정실리콘박막(13)만으로 형성되어 있는 것을 특징으로 하는 박막트랜지스터.
  2. 제1항에 있어서, 저농도로 불순물을 주입한 다결정실리콘박막(13)의 시트저항이 5㏀∼150㏀인 것을 특징으로 하는 박막트랜지스터.
  3. 제1항 또는 제2항에 있어서, 박막트랜지스터의 소스 및 드레인영역 사이에 포함되는 전체의 저농도불순물을 주입한 다결정실리콘박막(13) 길이의 합계가 박막트랜지스터의 채널길이방향으로 6㎛이상 12㎛이하인 것을 특징으로 하는 박막트랜지스터.
  4. 다결정실리콘박막(13)을 활성층으로 하고, 상기한 다결정실리콘박막(13) 위쪽에 게이트절연막(14a)을 가지고, 상기한 게이트절연막(14a) 위에 복수개의 게이트전극(15)을 가지며, 채널영역과 소스 및 드레인영역 사이에 저농도불순물의 주입영역(13b)을 가지는 LDD구조를 가진 박막트랜지스터의 제조방법에 있어서,
    제1의 불순물의 주입 후, 게이트전극(15) 사이의 다결정실리콘영역의 위를 포함하여 LDD영역으로 되는 영역상에 주입마스크를 형성하고,
    제2의 불순물의 주입을 실시하여 박막트랜지스터의 소스 및 드레인영역이 되는 고농도불순물의 주입영역(13c)을 형성하는 공정을 가진 것을 특징으로 하는 박막트랜지스터의 제조방법.
  5. 다결정실리콘박막(13)을 활성층으로 하고, 상기한 다결정실리콘박막 위에 게이트절연막(14a)을 가지고, 상기한 게이트절연막(14a) 위에 복수개의 게이트전극(15)을 가지며, 채널영역(13a)과 소스 및 드레인영역의 사이에 저농도불순물의 주입영역(13b)을 가지는 LDD구조를 가진 박막트랜지스터의 제조방법에 있어서,
    다결정실리콘박막(13)의 위쪽에 이종(異種)의 게이트절연막을 적층하고,
    상기한 게이트절연막의 상층절연막을 적어도 소스 및 드레인영역에서는 제거하며,
    또한 저농도불순물영역의 위쪽과 각 게이트전극간의 다결정실리콘의 위쪽을 피복하는 형상으로 가공한 후,
    한번의 불순물의 주입공정에 의해 박막트랜지스터의 소스 및 드레인영역과 저농도불순물의 주입영역(13b)을 형성하는 공정을 가진 것을 특징으로 하는 박막트랜지스터의 제조방법.
  6. 제5항에 있어서, 불순물의 주입공정 후, 저농도불순물영역 및 각 게이트전극사이의 다결정실리콘의 위쪽을 피복하고 있는 상층게이트절연막을 제거하는 공정을 가진 것을 특징으로 하는 박막트랜지스터의 제조방법.
  7. 제5항 또는 제6항에 있어서, 게이트절연막을 다결정실리콘박막 위의 산화실리콘박막이 질화실리콘 혹은 산화실리콘으로 이루어진 2층의 게이트절연막으로 형성한 것을 특징으로 하는 박막트랜지스터의 제조방법.
  8. 다결정실리콘박막(13)을 활성층으로 하고, 구동회로를 동일기판 내에 집적화한 액티브 매트릭스 어레이를 사용한 액정표시장치에 있어서,
    상기한 액티브 매트릭스 어레이는, 적어도 화소전극(18)을 구동하는 박막트랜지스터에 복수개의 게이트전극(15)을 가지고,
    상기한 박막트랜지스터의 채널영역과 소스 및 드레인영역 사이에 저농도불순물의 주입영역(13b)을 가지는 LDD구조를 가지며,
    또한, 각 게이트전극(15) 사이의 다결정실리콘박막(13)은 저농도불순물의 주입영역(13b)만으로 형성한 것을 특징으로 하는 액티브 매트릭스 어레이를 사용한 액정표시장치.
KR1019980012042A 1997-04-08 1998-04-06 박막트랜지스터 및 그 제조방법과그것을 사용한 액정표시장치 KR19980081122A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP08856397A JP3274081B2 (ja) 1997-04-08 1997-04-08 薄膜トランジスタの製造方法および液晶表示装置の製造方法
JP97-88563 1997-04-08

Publications (1)

Publication Number Publication Date
KR19980081122A true KR19980081122A (ko) 1998-11-25

Family

ID=13946345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980012042A KR19980081122A (ko) 1997-04-08 1998-04-06 박막트랜지스터 및 그 제조방법과그것을 사용한 액정표시장치

Country Status (7)

Country Link
US (1) US6034748A (ko)
EP (1) EP0871227B1 (ko)
JP (1) JP3274081B2 (ko)
KR (1) KR19980081122A (ko)
CN (1) CN1198596A (ko)
DE (1) DE69803713T2 (ko)
TW (1) TW423159B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481397B1 (ko) * 2000-12-19 2005-04-08 샤프 가부시키가이샤 박막 트랜지스터, 그 제조방법 및 액정표시장치
KR100485531B1 (ko) * 2002-04-15 2005-04-27 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터와 그 제조방법
KR100623248B1 (ko) * 2004-02-17 2006-09-18 삼성에스디아이 주식회사 Ｌｄｄ 영역을 포함하는 ｐｍｏｓ 박막트랜지스터 및 이의제조방법
KR100698238B1 (ko) * 2000-08-26 2007-03-21 엘지.필립스 엘시디 주식회사 엑스-선 검출소자 및 그의 제조방법
KR101056431B1 (ko) * 2010-06-04 2011-08-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 이를 구비한 표시 장치 및 그 제조 방법

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576926B1 (en) 1999-02-23 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US8853696B1 (en) 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
JP3983460B2 (ja) * 1999-07-06 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6952020B1 (en) 1999-07-06 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6777254B1 (en) 1999-07-06 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
GB2358083B (en) 2000-01-07 2004-02-18 Seiko Epson Corp Thin-film transistor and its manufacturing method
GB2358082B (en) * 2000-01-07 2003-11-12 Seiko Epson Corp Semiconductor transistor
US6521492B2 (en) * 2000-06-12 2003-02-18 Seiko Epson Corporation Thin-film semiconductor device fabrication method
CN100463225C (zh) * 2001-02-06 2009-02-18 株式会社日立制作所 显示装置及其制造方法
JP4037117B2 (ja) * 2001-02-06 2008-01-23 株式会社日立製作所 表示装置
JP2002313804A (ja) * 2001-04-16 2002-10-25 Sharp Corp 半導体装置およびその製造方法
US6906344B2 (en) * 2001-05-24 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with plural channels and corresponding plural overlapping electrodes
KR100477102B1 (ko) 2001-12-19 2005-03-17 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트씨모스 박막 트랜지스터 및 그의 제조방법
KR100477103B1 (ko) 2001-12-19 2005-03-18 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법
KR100532082B1 (ko) * 2001-12-28 2005-11-30 엘지.필립스 엘시디 주식회사 다결정 박막트랜지스터 및 그 제조방법
KR100462862B1 (ko) * 2002-01-18 2004-12-17 삼성에스디아이 주식회사 티에프티용 다결정 실리콘 박막 및 이를 이용한디스플레이 디바이스
CN100367103C (zh) * 2002-04-16 2008-02-06 夏普株式会社 基片、具有该基片的液晶显示器及其制造方法
KR100454751B1 (ko) 2002-10-21 2004-11-03 삼성에스디아이 주식회사 듀얼 또는 멀티플 게이트를 사용하는 티에프티의 제조 방법
US7145209B2 (en) * 2003-05-20 2006-12-05 Tpo Displays Corp. Thin film transistor and fabrication method thereof
JP2005043672A (ja) * 2003-07-22 2005-02-17 Toshiba Matsushita Display Technology Co Ltd アレイ基板およびその製造方法
KR100514181B1 (ko) * 2003-09-03 2005-09-13 삼성에스디아이 주식회사 시리즈 박막트랜지스터, 그를 이용한 능동 매트릭스유기전계발광소자 및 상기 능동 매트릭스유기전계발광소자의 제조방법
CN100392868C (zh) * 2003-10-17 2008-06-04 统宝光电股份有限公司 薄膜晶体管结构
US7453531B2 (en) * 2003-11-22 2008-11-18 Lg Display Co., Ltd. LCD driving device having plural TFT channels connected in parallel with either increasing channel widths or decreasing channel distances from central part to edges of the device
WO2007011061A1 (en) * 2005-07-22 2007-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI268617B (en) * 2005-08-26 2006-12-11 Chunghwa Picture Tubes Ltd Thin film transistor
CN102082181B (zh) * 2010-12-15 2013-01-02 四川虹视显示技术有限公司 一种有机发光器件像素电路的薄膜晶体管结构
JP2014165310A (ja) * 2013-02-25 2014-09-08 Japan Display Inc 表示装置
CN103278990B (zh) * 2013-05-28 2017-08-25 京东方科技集团股份有限公司 像素结构及液晶面板
CN104282696B (zh) * 2014-10-22 2018-07-13 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104779167A (zh) 2015-04-09 2015-07-15 京东方科技集团股份有限公司 多晶硅薄膜晶体管及其制备方法、阵列基板、显示面板
CN104882414B (zh) * 2015-05-06 2018-07-10 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN104952934B (zh) * 2015-06-25 2018-05-01 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板
CN109950283B (zh) * 2019-03-25 2021-11-19 昆山国显光电有限公司 一种显示驱动模组、显示面板及显示驱动模组的制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3072655B2 (ja) * 1991-05-21 2000-07-31 ソニー株式会社 アクティブマトリクス表示装置
JPH05121439A (ja) * 1991-10-25 1993-05-18 Sharp Corp 薄膜トランジスタの製造方法
DE69327028T2 (de) * 1992-09-25 2000-05-31 Sony Corp Flüssigkristall-Anzeigevorrichtung
JP2935083B2 (ja) * 1992-10-22 1999-08-16 カシオ計算機株式会社 薄膜トランジスタの製造方法
JPH06301056A (ja) * 1993-04-15 1994-10-28 Seiko Epson Corp 薄膜半導体装置の製造方法
JPH08255907A (ja) * 1995-01-18 1996-10-01 Canon Inc 絶縁ゲート型トランジスタ及びその製造方法
JP3292657B2 (ja) * 1995-04-10 2002-06-17 キヤノン株式会社 薄膜トランジスタ及びそれを用いた液晶表示装置の製造法
JP3184771B2 (ja) * 1995-09-14 2001-07-09 キヤノン株式会社 アクティブマトリックス液晶表示装置
JP3409542B2 (ja) * 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698238B1 (ko) * 2000-08-26 2007-03-21 엘지.필립스 엘시디 주식회사 엑스-선 검출소자 및 그의 제조방법
KR100481397B1 (ko) * 2000-12-19 2005-04-08 샤프 가부시키가이샤 박막 트랜지스터, 그 제조방법 및 액정표시장치
KR100485531B1 (ko) * 2002-04-15 2005-04-27 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터와 그 제조방법
KR100623248B1 (ko) * 2004-02-17 2006-09-18 삼성에스디아이 주식회사 Ｌｄｄ 영역을 포함하는 ｐｍｏｓ 박막트랜지스터 및 이의제조방법
KR101056431B1 (ko) * 2010-06-04 2011-08-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 이를 구비한 표시 장치 및 그 제조 방법
US8680531B2 (en) 2010-06-04 2014-03-25 Samsung Display Co., Ltd. Thin film transistor and display device using the same and method for manufacturing the same
US8906719B2 (en) 2010-06-04 2014-12-09 Samsung Display Co., Ltd. Thin film transistor and display device using the same and method for manufacturing the same

Also Published As

Publication number Publication date
EP0871227B1 (en) 2002-02-06
JPH10284734A (ja) 1998-10-23
CN1198596A (zh) 1998-11-11
DE69803713D1 (de) 2002-03-21
EP0871227A3 (en) 1999-12-08
TW423159B (en) 2001-02-21
JP3274081B2 (ja) 2002-04-15
EP0871227A2 (en) 1998-10-14
US6034748A (en) 2000-03-07
DE69803713T2 (de) 2002-05-29

Similar Documents

Publication Publication Date Title
KR19980081122A (ko) 박막트랜지스터 및 그 제조방법과그것을 사용한 액정표시장치
JP2650543B2 (ja) マトリクス回路駆動装置
US6599783B2 (en) Method of fabricating a thin film including a protective layer as a mask
KR100509662B1 (ko) 액티브 매트릭스형 디스플레이장치 및 그 제조방법 및 반도체장치의 제조방법
KR100205373B1 (ko) 액정표시소자의 제조방법
KR0173692B1 (ko) 박막트랜지스터의 제조방법
JPH0645603A (ja) Ｍｏｓ型薄膜トランジスタ
JP2001085695A (ja) 半導体装置の製造方法、アクティブマトリクス基板の製造方法および電気光学装置
KR100307457B1 (ko) 박막 트랜지스터의 제조 방법
KR0175408B1 (ko) 액정표시장치용 박막 트랜지스터 기판의 제조방법
JPH0818055A (ja) 半導体集積回路およびその作製方法
JP3516166B2 (ja) 薄膜トランジスタの製造方法
KR100188090B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 및 그 제조방법
JPH09252136A (ja) 半導体装置およびその製造方法とアクティブマトリックスアレイ基板およびそれを用いた液晶表示装置
JP2917925B2 (ja) 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ
JP3345756B2 (ja) 半導体装置の製造方法
JP4197270B2 (ja) 半導体集積回路の作製方法
JP2002141358A (ja) 薄膜トランジスタおよびそれを用いた液晶表示装置
JP2000004021A (ja) 薄膜トランジスタおよび液晶表示装置用アクティブマトリックスアレイとそれらの製造方法
KR100923054B1 (ko) 디스플레이 픽셀 및 이의 제조 방법
KR0156180B1 (ko) 액정표시 소자의 제조방법
KR100904266B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR20040059158A (ko) 액정 표시 장치의 박막 트랜지스터 제조 방법
KR20040058699A (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100837883B1 (ko) 박막 트랜지스터 형성 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid