CN100392868C - 薄膜晶体管结构 - Google Patents

Abstract

本发明公开一种薄膜晶体管结构，其应用于有源式矩阵液晶平面显示器，其包含：一基板，其上具有多个本征区域、至少一个第一掺杂区及二个第二掺杂区，其中第一掺杂区设置于多个本征区域之间，且多个本征区域通过第一掺杂区串连而形成一串连结构，以及第二掺杂区分别设置于串连结构的两端；一源极及一漏极，其分别连结至串连结构两端的第二掺杂区；以及至少一栅极，其覆盖多个本征区域，使每一本征区域的边缘部分与对应栅极的边缘部分大致对准。

Description

薄膜晶体管结构

技术领域

本发明关于一种应用于有源式矩阵液晶平面显示器(Active MatrixLiquid Crystal Display，AM-LCD)的薄膜晶体管结构，尤指一种具有自对准内栅极(Self-Align Intra-Gate)的薄膜晶体管结构。

背景技术

随着制造技术的日益进展，液晶显示器(Liquid Crystal Display，LCD)已经是一种被广泛应用的显示元件，而其工作原理主要是利用电场来改变液晶的排列状态，使得通过液晶的光线产生路线改变的现象，进而达成明暗变化的显示效果。

液晶显示器(LCD)依工艺技术的不同可区分为无源式矩阵液晶显示器(Passive Matrix LCD，PM-LCD)和有源式矩阵液晶显示器(Active MatrixLCD，AM-LCD)。于1970年时，无源式矩阵液晶显示器(PM-LCD)已被应用于手表和便携式计算机，但其在亮度及可视角度方面较差，反应速度较慢，因此在应用上受到很大的限制。然而有源式矩阵液晶显示器(AM-LCD)则能够驱动单一像素，且不影响相邻像素，在色彩品质及反应速度方面表现都十分良好，可应用于数码相机、液晶投影仪、移动电话用液晶面板、笔记本电脑及平面电视市场，因此已成为目前液晶显示器(LCD)市场的主流。

有源式矩阵液晶显示器(AM-LCD)主要可分成二极管结构及晶体管结构的液晶显示器，薄膜晶体管液晶显示器(TFT-LCD)则属于后者。基本上，薄膜晶体管液晶显示器(TFT-LCD)是以薄膜晶体管分别对像素(pixel)定址，并置于显示行列的交叉点作为启闭像素的开关，其可在每一像素中直接以晶体管驱动，控制其电压，使其达到高对比、快速反应及较广视角等特性，故其显像品质极佳。

一般在有源式矩阵液晶平面显示器(AM-LCD)中作为开关元件的三端元件薄膜晶体管(TFT)，依目前发展趋势，其结构大多采用顶部栅极型态(Top-Gate Type)，有P沟道薄膜晶体管1和具轻掺杂漏极(Lightly DopedDrain，LDD)结构的N沟道薄膜晶体管2，其截面构造如图1所示。P沟道薄膜晶体管1的源极12和漏极13是藉由离子注入机注入硼元素，而N沟道薄膜晶体管2的源极22和漏极23则注入磷元素而成，且为了减少逆向偏压时的漏电流(leakage current)而多加一轻掺杂漏极(LDD)结构24。于上述薄膜晶体管结构中，栅极11、21材料为钼钨合金，而栅极氧化层14与绝缘层15的材料为二氧化硅，配线材料为纯铝金属，而最后整个元件则以氮化硅材料作为保护膜16。在这样的薄膜晶体管结构中，轻掺杂漏极(LDD)结构24的导入主要在解决当元件越做越小时，N沟道接近漏极23处的崩溃电压(breakdown voltage)、热电子效应(hot electron effect)及冲击游离(impact ionization)等现象。

然而于上述薄膜晶体管结构中，由于轻掺杂漏极(LDD)结构24的生成必须导入至少两道光掩模处理以分别进行两次离子注入，如此将很容易产生光对准偏差(Photo Misalignment)的问题，进而影响薄膜晶体管的电性与液晶显示器的影像品质。因此，如何发展一种可解决光对准偏差问题，并可提供轻掺杂漏极(LDD)相关功能的薄膜晶体管结构，使有源式矩阵液晶平面显示器(AM-LCD)提供更佳的影像品质(image characteristics)，实为目前急需解决的问题。

发明内容

本发明的主要目的为提供一种应用于有源式矩阵液晶平面显示器(AM-LCD)的薄膜晶体管结构，其藉由一内栅极结构(Intra-Gate device)的导入，可达与现有轻掺杂漏极(LDD)结构相当的电性水准，并可与P沟道薄膜晶体管的工艺整合，以形成具自对准内栅极的薄膜晶体管结构。

本发明的另一目的为提供一种应用于有源式矩阵液晶显示器(AM-LCD)的整合式薄膜晶体管结构，以形成一可全程自对准工艺(Total Self-Alignprocess)，并且因应元件的特性，可以缩短薄膜晶体管各栅极的特性长度(Characteristic length)，进而达到增加像素开口率及降低多晶硅表面反射量等优点。

为达上述目的，本发明提供一种薄膜晶体管结构，其应用于有源式矩阵液晶平面显示器(AM-LCD)，其包含：一基板，其上具有多个本征区域、至少包括一个第一掺杂区及二个第二掺杂区，其中第一掺杂区设置于多个本征区域之间，且多个本征区域通过第一掺杂区串连而形成一串连结构，以及第二掺杂区分别设置于串连结构的两端且具有与第一掺杂区不同的掺杂浓度；一源极及一漏极，其分别连结至串连结构两端的第二掺杂区；以及至少一栅极，其覆盖多个本征区域，使每一本征区域的边缘部分与对应栅极的边缘部分大致对准，薄膜晶体管结构中的栅极均避开第一掺杂区的上方形成。

根据上述的构想，其中基板为具有一多晶硅层的基板，而本征区域、第一掺杂区及第二掺杂区设置于多晶硅层中。另外本发明的第一掺杂区及第二掺杂区分别藉由注入不同浓度的磷元素所构成，其中第二掺杂区的掺杂浓度大于第一掺杂区的掺杂浓度。又栅极可由钼钨合金(MoW)、铬(Cr)、铝(Al)、钼(Mo)、钛(Ti)、钽(Ta)或铜(Cu)金属所制成。除此之外，本征区域与其相对应的栅极间更包含一栅极氧化层，其中栅极氧化层由二氧化硅所构成。

根据上述构想，本发明的栅极构成一∏型、L型、I型或E型分布。

为达上述目的，本发明更提供一种薄膜晶体管结构，其包含：一基板，其上具有N个本征区域、N-1个第一掺杂区、二个第二掺杂区，其中N-1个第一掺杂区交错设置于N个本征区域之间，而二第二掺杂区则分别设置于第1个本征区域及第N个本征区域的外侧且具有与第一掺杂区不同的掺杂浓度，其中N为一整数，且N≥2；一源极及一漏极，分别连结至二个第二掺杂区；以及至少一栅极，其覆盖N个本征区域，使每一有源区域的边缘部分与对应栅极的边缘部分大致上对准，薄膜晶体管结构中的栅极均避开第一掺杂区的上方形成。

本发明得藉由下列附图与实施例说明，使得更清楚地了解本发明。

附图说明

图1为目前应用于有源式矩阵液晶平面显示器(AM-LCD)中作为开关元件的三端元件薄膜晶体管的截面示意图；

图2(a)-(b)分别为本发明的薄膜晶体管的第一优选实施例的俯视与剖面图；

图3(a)-(b)为本发明的薄膜晶体管的第二优选实施例的示意图，其中图3(a)揭示多硅晶层上本征区域、第一掺杂区及第二掺杂区的分布情形，而图3(b)则显示栅极相对于本征区域、第一掺杂区与第二掺杂区的分布情形；

图4(a)-(b)为本发明的薄膜晶体管的第三优选实施例示意图，其中图4(a)揭示多硅晶层上有源区域、第一掺杂区及第二掺杂区的分布情形，而图4(b)则显示栅极相对于本征区域、第一掺杂区与第二掺杂区的分布情形；

图5(a)-(b)为本发明的薄膜晶体管的第四优选实施例示意图，其中图5(a)揭示多硅晶层上本征区域、第一掺杂区及第二掺杂区的分布情形，而图5(b)则显示栅极相对于本征区域、第一掺杂区与第二掺杂区的分布情形；以及

图6(a)-(b)为本发明的薄膜晶体管的第五优选实施例示意图，其中图6(a)揭示多硅晶层上本征区域、第一掺杂区及第二掺杂区的分布情形，而图6(b)则显示栅极相对于本征区域、第一掺杂区与第二掺杂区的分布情形。

附图中的附图标记说明如下：

1：P沟道薄膜晶体管         2：N沟道薄膜晶体管

11：栅极                   12：源极

13：漏极                   14：栅极氧化层

15：绝缘层                 16：保护膜

21：栅极                   22：源极

23：漏极                   24：轻掺杂漏极LDD结构

31：基板                   41：栅极

51：源极                   52：漏极

311：本征区域              312：第一掺杂区

313：第二掺杂区            411：栅极氧化层

具体实施方式

本发明为一种应用于有源式矩阵液晶平面显示器(AM-LCD)的薄膜晶体管结构，以下将以实施例进一步说明本发明技术，但是可应用本发明技术的薄膜晶体管结构并不限于所提的实施例，任何适用本发明技术的薄膜晶体管结构，在此皆可并入参考。

请参阅图2，其为本发明应用于有源式矩阵液晶平面显示器(AM-LCD)的薄膜晶体管结构的第一优选实施例示意图，其中图2(a)为薄膜晶体管结构的俯视图，而图2(b)则为薄膜晶体管结构的截面图。如图2(a)与(b)所示，本发明的薄膜晶体管结构包含一基板31，其上具有多个本征区域(IntrinsicArea)311、至少包括一个第一掺杂区312(可为n掺杂区(n-doping area))及二个第二掺杂区313，其中多个本征区域311通过第一掺杂区312而串连，亦即第一掺杂区312位于多个本征区域311之间，并与多个本征区域311形成一串连结构。

请再参阅图2(a)、(b)，二个第二掺杂区313分别连接于串连结构的两端。此外，薄膜晶体管结构更包含一源极51及一漏极52，其分别连结至串连结构两端的第二掺杂区313。除源极51与漏极52外，薄膜晶体管结构更包括至少一栅极41，其覆盖该多个本征区域311，并使每一本征区域311的边缘部分与对应栅极41的边缘部分大致上对准(align)。

于上述结构中，基板31为具多晶硅层的基板，而本征区域311、第一掺杂区312及第二掺杂区313等设置于多晶硅层中。另外第一掺杂区312及第二掺杂区313分别藉由注入不同浓度的磷元素所构成，其中第二掺杂区313的掺杂浓度大于第一掺杂区312的掺杂浓度。又栅极41由钼钨合金(MoW)、铬(Cr)、铝(Al)、钼(Mo)、钛(Ti)、钽(Ta)或铜(Cu)金属所制成。除此之外，本征区域311与其相对应的栅极41间更包含一栅极氧化层411，其中该栅极氧化层411以二氧化硅所构成为佳。

请参阅图3(a)、(b)，其为本发明薄膜晶体管的第二优选实施例示意图，其中图3(a)揭示一多硅晶层中本征区域、第一掺杂区及第二掺杂区的分布情形，而图3(b)则显示栅极相对于本征区域、第一掺杂区与第二掺杂区的分布情形。如图3(a)所示，不同于图2所揭示本征区域、第一掺杂区与第二掺杂区呈直线排列的实施例，本实施例中本征区域311、第一掺杂区312及第二掺杂区313以近似于倒”L”的形状排列，亦即第一掺杂区312具有两部分，该两部分以基本上约90度的角度排列，而多个本征区域311则分别与第一掺杂区312的两端相连结，二第二掺杂区313则与两端的本征区域311相连结，另外源极与漏极(未图示)则分别与两端的第二掺杂区313相连结。

请参阅图3(b)，在本实施例中，栅极41结构呈”L”型排列，且覆盖多个本征区域311，使每一本征区域311的边缘部分与对应栅极41的边缘部分基本上相对准(align)。第一掺杂区312及第二掺杂区313可藉由注入不同浓度的磷元素所构成，其中第二掺杂区313的掺杂浓度大于第一掺杂区312的掺杂浓度。又栅极41亦可由钼钨合金(MoW)、铬(Cr)、铝(Al)、钼(Mo)、钛(Ti)、钽(Ta)或铜(Cu)金属所制成。

同样地，于图4(a)与(b)所示的第三优选实施例中，本征区域311、第一掺杂区312及第二掺杂区313整体以近似于”U”型排列，亦即第一掺杂区312以“U”型呈现，而多个本征区域311则分别连结于第一掺杂区312的两端，二个第二掺杂区313则分别与两端的本征区域311相连结，另外源极与漏极(未图示)则分别与两端的第二掺杂区313相连结。栅极41结构呈I型排列，且覆盖多个本征区域311，使每一本征区域311的边缘部分与对应栅极41的边缘部分相对准(align)。

图5及图6则分别揭示本发明薄膜晶体管的第四及第五优选实施例。于图5与图6所示的各实施例中，薄膜晶体管结构均包含一基板31，其上具有N个本征区域311、N-1个第一掺杂区312、二个第二掺杂区313，其中N-1个第一掺杂区312交错地设置于N个本征区域311之间，而二个第二掺杂区313则分别设置于第1个本征区域311及第N个本征区域311的外侧，其中N为一整数且N≥2。另外，薄膜晶体管更包括一源极及一漏极(未图示)，其分别连结至二第二掺杂区313，以及至少一栅极41，其覆盖该N个本征区域311，且使每一本征区域313的边缘部分与对应栅极41的边缘部分基本上相对准，以形成具自对准内栅极的薄膜晶体管结构。

于图5(a)与(b)所示实施例中，N等于3，亦即薄膜晶体管结构具有三个本征区域311，二个第一掺杂区312与二个第二掺杂区313。本征区域311、第一掺杂区312及第二掺杂区313整体以“S”型排列，亦即二个第一掺杂区312交错排列于三个本征区域311之间，并成一“S”型的串连结构。二个第二掺杂区313则分别与两端的本征区域311相连结。另外源极与漏极(未图示)则分别与第二掺杂区313相连结。栅极41结构呈”I”型排列，且覆盖三个本征区域311，使每一个本征区域311的边缘部分与对应栅极41的边缘部分基本上对准(align)。

相似地，于图6(a)与(b)所示实施例中，N亦等于3，亦即薄膜晶体管结构具有三个本征区域311，二个第一掺杂区312与二个第二掺杂区313。本征区域311、第一掺杂区312及第二掺杂区313以弧形排列，亦即二个第一掺杂区312交错排列于三个本征区域311之间，二个第二掺杂区313则分别与两端的本征区域相连结。另外源极与漏极(未图示)则分别与第二掺杂区313相连结。栅极41结构呈“E”型排列，且覆盖三个本征区域311，使每一本征区域311的边缘部分与对应栅极41的边缘部分大致上对准(align)。

在上述实施例中，其主要的原理都相似，其差异仅在于本征区域311、第一掺杂区312及第二掺杂区313的数目、排列与分布不同而已。由于本征区域311、第一掺杂区312及第二掺杂区313的数目、排列与分布上的差异亦致使各实施例中与本征区域311相对准(align)的栅极41呈现不同类型的样态，而使栅极41分别以∏型、L型、I型或E型方式呈现。当然在实际应用上，本发明的栅极结构可因应多晶硅层各区域的分布而做灵活的调变，而不受限于前述实施例的实施态样而已。

综上所述，本发明提供一种应用于有源式矩阵驱动型液晶平面显示器(AM-LCD)的薄膜晶体管结构，其藉由一内栅极结构(Intra-Gate)的导入，可达与现有轻掺杂漏极(LDD)相当的电性水准，并可与P沟道薄膜晶体管的工艺整合。N沟道膜薄晶体管的NMOS于导入内栅极结构(Intra-Gate device)后可形成一自对准工艺(Self-Align process)。在重新设计像素及驱动电路时，P沟道膜薄晶体管的PMOS己为一自对准工艺，两者可整合为一全程自对准工艺(Total Self-Align process)，并且因应元件的特性，可以缩短薄膜晶体管各栅极的特性长度(characteristic length)D(请参阅图2至图6所示的标号“D”)，进而达到增加像素开口率及降低多晶硅表面反射量等优点。

而根据本发明人的实验结果，特性长度D会随着不同的栅极41态样而有所变化，例如当栅极41态样为∏型或E型时(如图2(a)、图6(b)所示)，其特性长度D小于7μm，而当栅极41态样为L型或I型时(如图3(b)、图4(b)、图5(b)所示)，其特性长度D小于5μm，但不论栅极41是呈现何种组合态样，其特性长度D都是小于现有的LDD态样。

同时，在上述实施例中，由于供本征区域311、第一掺杂区312及第二掺杂区313容设的多晶硅是本征多晶硅(Intrinsic poly)，具有高阻值，所以储存电容(Cst)的电压(Vcom)要接高电位(＞8V)，增加储存电容(Cst)所能储存的电荷，得以使Cst/Clc＞1。

纵使本发明已由上述的实施例详细叙述而可由本领域技术人员任施匠思而为诸般修饰，但是皆不脱离如所附权利要求所请求保护的范围。

Claims (8)

1.一种薄膜晶体管结构，其应用于有源式矩阵液晶平面显示器，其包含：

一基板，其上具有多个本征区域、至少一个第一掺杂区及二个第二掺杂区，其中该第一掺杂区形成于该多个本征区域之间，且该多个本征区域通过该第一掺杂区串连而形成一串连结构，以及该第二掺杂区分别设置于该串连结构的两端且具有与该第一掺杂区不同的掺杂浓度；

一源极及一漏极，其分别连结至该串连结构两端的该第二掺杂区；以及

至少一栅极，其覆盖该多个本征区域，使每一本征区域的边缘部分与对应栅极的边缘部分对准，

其中该薄膜晶体管结构中的栅极均避开该第一掺杂区的上方形成，该栅极构成一L型、I型或E型分布。

2.如权利要求1所述的薄膜晶体管结构，其中，该基板为具有一多晶硅层的基板，且该本征区域、该第一掺杂区及该第二掺杂区设置于该多晶硅层。

3.如权利要求1所述的薄膜晶体管结构，其中，该第一掺杂区及该第二掺杂区分别藉由注入不同浓度的磷元素所构成，且该第二掺杂区的掺杂浓度大于该第一掺杂区的掺杂浓度。

4.如权利要求1所述的薄膜晶体管，其中，该本征区域与相对应的该栅极间还包含一栅极氧化层。

5.如权利要求1所述的薄膜晶体管结构，其中，该栅极具有一特性长度，且当该栅极构成该E型时，该特性长度小于7μm，当该栅极构成该L型与该I型时，该特性长度小于5μm。

6.一种薄膜晶体管结构，其包含：

一基板，其上具有N个本征区域、N-1个第一掺杂区、二个第二掺杂区，其中该N-1个第一掺杂区交错设置于该N个本征区域之间，而该第二掺杂区则分别设置于该第1个本征区域及该第N个本征区域的外侧且具有与该第一掺杂区不同的掺杂浓度，其中N为一整数，且N≥2；

一源极及一漏极，分别连结至该第二掺杂区；以及

至少一栅极，其覆盖该N个本征区域，使每一本征区域的边缘部分与对应栅极的边缘部分对准，

其中该薄膜晶体管结构中的栅极均避开该第一掺杂区的上方形成，该栅极构成一L型、I型或E型分布。

7.如权利要求6所述的薄膜晶体管结构，其中，该第一掺杂区及该第二掺杂区分别藉由注入不同浓度的磷元素所构成，且该第二掺杂区的掺杂浓度大于该第一掺杂区的掺杂浓度。

8.如权利要求6所述的薄膜晶体管结构，其中，该栅极具有一特性长度，且当该栅极构成该E型时，该特性长度小于7μm，当该栅极构成该L型与该I型时，该特性长度小于5μm。

Images