KR19980049257A - 반도체 패키지 및 이의 제조방법 - Google Patents

반도체 패키지 및 이의 제조방법 Download PDF

Info

Publication number
KR19980049257A
KR19980049257A KR1019960067949A KR19960067949A KR19980049257A KR 19980049257 A KR19980049257 A KR 19980049257A KR 1019960067949 A KR1019960067949 A KR 1019960067949A KR 19960067949 A KR19960067949 A KR 19960067949A KR 19980049257 A KR19980049257 A KR 19980049257A
Authority
KR
South Korea
Prior art keywords
package
semiconductor package
tab
conductor
molding
Prior art date
Application number
KR1019960067949A
Other languages
English (en)
Other versions
KR100209760B1 (ko
Inventor
신명진
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960067949A priority Critical patent/KR100209760B1/ko
Priority to US08/986,146 priority patent/US5994772A/en
Priority to DE19755675A priority patent/DE19755675B4/de
Priority to CNB971087032A priority patent/CN1147930C/zh
Priority to JP9347622A priority patent/JP2932432B2/ja
Publication of KR19980049257A publication Critical patent/KR19980049257A/ko
Application granted granted Critical
Publication of KR100209760B1 publication Critical patent/KR100209760B1/ko
Priority to US09/422,729 priority patent/US6190946B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로 공정을 간략화하고 유용성 및 소자의 신뢰성을 향상시키는데 적당하도록 한 반도체 패키지 및 이의 제조방법을 제공하기 위한 것이다.
이를 위한 본 발명의 반도체 패키지는 일정간격을 갖고 상, 하부가 관통되는 홀내에 전도체가 매립된 구조물과, 고정물에 부착되어 사방으로 리드선이 형성되고 그 리드선이 상기 전도체 각각에 전기적으로 연결되는 TAB을 포함하여 구성되고 본 발명의 반도체 패키지 제조방법은 패키지 외형에 따른 구조물을 준비하는 스텝과, 고정물에 리드선을 사방으로 부착하여 TAB을 형성하는 스텝과, 상기 구조물에 일정간격을 갖는 홀을 형성하는 스텝과, 상기 홀내에 전도체를 매립하는 스텝과, 상기 TAB의 리드선이 각 전도체와 전기적으로 연결되도록 리플로우시켜 구조물에 부착하는 스텝을 포함하여 이루어진다.

Description

반도체 패키지 및 이의 제조방법
본 발명은 반도체 패키지에 관한 것으로서 특히, 공정을 간략화하고 유용성 및 소자의 신뢰성을 향상시키는데 적당하도록 한 반도체 패키지 및 이의 제조방법에 관한 것이다.
일반적으로, 반도체 패키지 제조시에는 웨이퍼에 집적회로를 형성하는 FAB 공정을 완료한 후 웨이퍼상에 만들어진 각 칩을 서로 분리시키는 다이싱(Dicing), 분리된 각 칩을 리드 프레임(Lead Frame)의 패들(Paddle)에 안착시키는 칩 본딩, 칩위의 본딩패드와 리드 프레임의 인너 리드(Inner Lead)를 전기적으로 접속시키는 와이어 본딩을 순차적으로 수행한 후 회로를 보호하기 위해 몰딩을 수행한다.
이하 종래의 반도체 패키지를 첨부된 도면에 참조하여 설명하면 다음과 같다.
도 1은 종래 와이어본딩 반도체 패키지의 구조단면도이다.
도 1에 도시한 바와 같이 종래의 반도체 패키지는 반도체 회로를 내장하고 있는 칩(1)과 상기 칩(11)과 접속되어 칩(11)을 지탱시켜 주는 리드 프레임(12)과, 상기 칩(11)과 리드 프레임(12)을 고정시켜 주는 양면테이프(13), 상기 리드 프레임(12)의 하단에 형성되어 피시비(PCB)기판(14)과 리드 프레임(12)을 전기적으로 연결시켜 주는 하부패드(15)와, 상기 칩(11)의 상단에 위치하여 전극역할을 하는 본딩패드(16)와 상기 본딩패드(16)와 상기 리드 프레임(12)을 전기적으로 연결시켜 주는 와이어(17) 그리고 외부환경으로부터 소자를 보호하기 위해 EMC(Epoxy Mold Compound)로 몰딩한 몸체(18)로 이루어진다.
이와 같은 반도체 패키지 제조방법은 다음과 같은 문제점이 있었다.
첫째, 칩과 리드 프레임을 전기적으로 연결시키기 위하여 와이어본딩 공정을 수행하여야 하므로 공정이 복잡하고 칩의 적층에 따른 솔러링공정이 복잡하다.
둘재, 소자동작시 열을 방출하기 위한 히트씽그가 없었다.
셋째, 패키지 적층시에는 패키지 차체가 여러 개의 층으로 겹쳐져 있는 것처럼 보여 미관상 좋지 않다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서 공정을 간략화하고 적층이 용이하여 유용성을 향상시키는데 적당한 반도체 패키지 제조방법을 제공하는데 그 목적이 있다.
또 다른 목적으로서는 히트씽크를 부착하여 열방출을 용이하게 하므로서 소자의 신뢰성을 향상시키는데 있다.
도 1은 종래 와이어본딩 패키지의 단면도
도 2는 본 발명에 따른 반도체 패키지 구조에 따른 사시도
도 3a 내지 3d는 본 발명의 반도체 패키지 제조방법을 나타낸 사시도
도 4a 내지 4b는 도 3d의 Ⅰ-Ⅰ' 선에 따른 반도체 패키지의 단면도
도 5a 내지 5b는 도 3d의 Ⅱ-Ⅱ' 선에 따른 반도체 패키지의 단면도
도 6은 PCB 기판에 실장한 본 발명의 반도체 패키지의 단면도
도 7은 본 발명에 따른 적층된 반도체 패키지의 단면도
도 8은 본 발명에 따른 히트씽크를 부착한 반도체 패키지의 단면도
*도면의 주요부분에 대한 부호의 설명*
21 : 전도체22 : 구조물
23 : 리드선24 : 에폭시수지
25 : 웨이퍼 칩26 : PCB 기판
27 : 솔더 볼28 : 범프
29 : 히트씽크
상기의 목적을 달성하기 위한 본 발명의 반도체 패키지는 일정간격을 갖고 상, 하부가 관통되는 홀내에 전도체가 매립된 구조물과, 고정물에 부착되어 사방으로 리드선이 형성되고 그 리드선이 상기 전도체 각각에 전기적으로 연결되는 TAB을 포함하여 구성되고 본 발명의 반도체 패키지 제조방법은 패키지 외형에 따른 구조물을 준비하는 스텝과, 고정물에 리드선을 사방으로 부착하여 TAB을 형성하는 스텝과, 상기 구조물에 일정간격을 갖는 홀을 형성하는 스텝과, 상기 홀내에 전도체를 매립하는 스텝과, 상기 TAB의 리드선이 각 전도체와 전기적으로 연결되도록 리플로우시켜 구조물에 부착하는 스텝을 포함하여 이루어진다.
이하 본 발명의 반도체 패키지 및 이의 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 2는 본 발명의 반도체 패키지 구조에 따른 사시도이다.
도 2에 도시한 바와 같이 본 발명의 반도체 패키지는 일정간격을 갖고 상, 하부가 관통되는 홀내에 전도체(21)가 매립된 구조물(22)과, 고정물에 부착되어 사방으로 리드선(23)이 형성되고 그 리드선(23)이 상기 전도체(21) 각각에 전기적으로 연결되는 TAB(24)을 포함하여 구성된다.
여기서 상기 구조물(22)은 칩을 실장하기 위한 버텀 플레이트(bottom plate)가 형성되며 상기 버텀 플레이트의 형성방법으로서는 먼저, 전도체(21) 매립을 위한 홀만 형성된 컬럼 타입(Column type) 기판을 만든 다음, 얇게 잘라서 단품을 형성하고 그라인딩하는 방법과 전도체(21) 매립을 위한 홀과 칩실장용 관통홀이 형성된 컬럼 타입 기판을 형성한 후 얇게 자른 다음, 패들(paddle)을 접착하는 방법을 포함한다.
여기서 상기 고정물은 상기 리드선(23)을 고정시키기 위한 테이프이다.
그리고 상기 리드선(23)과 구조물(22)에 형성된 전도체(21)는 범프에 의해 전기적으로 연결된다.
도 3a 내지 3d는 본 발명의 반도체 패키지 제조방법을 사시도로 나타내었다.
먼저, 도 3a는 본 발명에 따른 TAB을 도시한 것으로서 복수개의 리드선(23)이 사방으로 부착되어 있음을 보여준다.
여기서 상기 리드선(23)은 후공정에서 형성되는 전도체(21)와 범프를 통해서 전기적으로 연결된다.
그리고 도 3b는 패키지 외형에 따른 구조물을 도시한 사시도로서 웨이퍼 칩을 실장하기 위해 중앙에 홈이 형성되고 상기 홈 주위의 구조물(22) 내에 일정간격을 두고 복수개의 홀이 형성되고 그 홀에 전도체(21)가 매립되어 있음을 보여준다.
이와 같이 전도체(21)가 매립된 구조물(22)에 웨이퍼 칩과 TAB을 부착하게 되면 완성된 하나의 패키지가 된다.
도 3c는 구조물에 웨이퍼 칩과 TAB을 부착한 패키지를 보여주는 사시도이다.
여기서 상기 TAB에 부착된 각각의 리드선(23)은 상기 구조물(22)내에 형성된 전도체(21)와 전기적으로 연결된다.
도 3d는 완성된 패키지에 몰딩을 실시한 것을 보여주는 사시도로서 몰딩을 실시하지 않으면 신뢰성과 산화의 문제를 유발하게 된다.
이때 몰딩은 구조물의 윗부분만 하는 경우와 실제 PCB기판에 실장한 후 전체를 몰딩하는 경우가 있다.
에폭시 수지를 이용하여 몰딩을 하게 되면 내부의 웨이퍼 칩 주위에도 몰딩이 된다.
여기서 열방출을 용이하게 하기 위해서 몰딩 이전에 상기 TAB상에 히트씽크(도면에 도시되지 않음)을 부착한다.
이와 같은 반도체 패키지 제조방법을 단면도로 설명하면 다음과 같다.
도 4a 내지 4b는 도 3d의 Ⅰ-Ⅰ' 선에 따른 반도체 패키지의 단면도이다.
먼저, 도 4a는 일정간격을 갖고 전도체가 형성된 구조물에 TAB을 부착하여 완성된 패키지를 보여주는 단면도이다.
도 4a에 도시된 바와 같이 복수개의 리드선(23)들이 상기 구조물(22)에 형성된 전도체(23)들과 각각 전기적으로 연결되도록 TAB을 부착한다.
이때 상기 각 리드선(23) 사이에는 빈 공간이 형성되는데 이는 후에 이루어지는 몰딩공정시 몰딩된다.
도 4b는 이러한 몰딩공정이 완료된 반도체 패키지의 단면도이다.
도 4b에 도시한 바와 같이 에폭시 수지(24)를 이용하여 구조물의 위부분에만 몰딩을 실시한다.
한편, 도 5a 내지 5b는 도 3d 의 Ⅱ-Ⅱ' 선에 따른 반도체 패키지의 단면도이다.
먼저, 도 5a는 완성된 패키지를 나타낸 단면도로서 양측에 전도체(21)가 형성되고 중앙부에는 웨이퍼 칩(25)이 형성된 구조물(22)상에 리드선(23)이 부착된 TAB을 접착한다.
이때 상기 리드선(23)은 웨이퍼 칩(25)에서 양측에 형성된 전도체(21)에 까지 연장되어 있다.
그리고 상기 전도체(21) 상부에는 범프(도면에 도시하지 않음)가 형성되어 리드선(23)과 전기적으로 연결시켜 준다.
이어 도 5b는 상기와 같이 완성된 패키지에 몰딩을 실시한 것을 나타낸 단면도로서 에폭시 수지(24)를 이용하여 구조물(22) 상측에 몰딩을 하게 되면 구조물(22) 중앙부에 위치된 웨이퍼 칩(25) 주위에까지 몰딩된다.
이와 같이 본 발명에 따른 반도체 패키지는 상기 TAB의 리드선(23)과 연결된 전도체(21)의 상부에 범프가 형성되어 있기 때문에 리플로우(Reflow)만 하더라도 용이하게 전체(21)와 리드선(23)을 접착할 수 있다.
그리고 이러한 반도체 패키지를 PCB기판에 실장할 경우 전도체의 하부에 솔더 볼 또는 범프를 형성시키면 상기 PCB기판과 패키지를 쉽게 접착할 수 있다.
도 6은 몰딩이 된 패키지와 PCB기판(26)을 접착한 것을 나타낸 단면도로서 단순히 전도체(21) 하부에 형성된 솔더 볼(27)을 이용하여 상기 PCB기판(26)과 그리고 전도체(21)을 전기적으로 연결시킨 것을 나타내었다.
이렇게 패키지와 PCB기판(26)을 접착시킨 후 다시 구조물(22)을 충분히 포함하도록 에폭시수지(24)몰딩을 실시하면 실뢰성을 더욱 향상된다.
이와 같은 본 발명에 따른 반도체 패키지 제조방법은 웨이퍼 칩과 전도체를 연결시키기 위한 와이어 본딩 공정이 필요치 않아 공정이 단순하다.
그리고 적층이 용이하여 유용성을 향상시킬 수 있다.
도 7은 본 발명을 이용한 적층된 반도체 패키지를 나타낸 단면도이다.
도 7에 도시한 바와 같이 전도체 하부에 솔더 볼(27) 및 범프(28)를 형성한 후 패키지를 적층한다.
이후 리플로우(Reflow)시키면 두 개의 패키지를 간단하게 접착할 수 있다.
그리고 적층된 패키지를 PCB기판(26)에 실장한 후 전체적으로 에폭시수지(24)로 몰딩을 실시하면 두 개의 패키지가 하나의 패키지로 보이므로 실제 단위 패키지당 용량을 크게 할 수 있다.
여기서 상기 적층된 패키지를 PCB기판에 실장함에 있어서도 솔더 볼(27) 및 범프(28)를 이용하여 리플로우(Reflow) 공정만으로 손쉽게 접착할 수 있다.
이어 도 8은 패키지의 열방출을 위해 히트씽크를 부착한 것을 보여주는 단면도이다.
도 8에 도시한 바와 같이 본 발명에 반도체 패키지 제조방법에 따르면 패키지의 TAB상에 히트씽크(29)를 부착한 후 에폭시수지(24)를 이용하여 전체적으로 몰딩을 실시한다.
이상 상술한 바와 같이 본 발명의 반도체 패키지 제조방법은 다음과 같은 효과가 있다.
첫째, 접착공정만으로 패키지를 구현하므로 와이어본딩 공정이 필요치 않아 공정을 간략화 할 수 있다.
둘째, 패키지의 적층을 위해 별도의 공정이 추가되지 않고 간단한 리플로우 공정만으로 실현이 가능하다.
셋째, 열방출을 용이하게 하기 위한 히트씽크의 부착이 간단하므로 신뢰성을 향상시킨다.

Claims (16)

  1. 일정간격을 갖고 상, 하부가 관통되는 홀내에 전도체가 매립된 구조물과,
    고정물에 부착되어 사방으로 리드선이 형성되고 그 리드선이 상기 전도체 각각에 전기적으로 연결되는 TAB을 포함하여 구성됨을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 고정물은 리드선은 고정시키기 위한 테이프임을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서, 상기 전도체 상부에는 범프가 형성되어 리드선과 전기적으로 연결됨을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서, 상기 구조물은 전도체 매립을 위한 홀만 형성된 칼럼타입기판인 것을 특징으로 하는 반도체 패키지.
  5. 제 1 항에 있어서, 상기 구조물은 전도체 매립을 위한 홀과 칩 실장을 위한 홀이 형성된 컬럼타입 기판인 것을 특징으로 하는 반도체 패키지.
  6. 패키지 외형에 따른 구조물을 준비하는 스텝과,
    고정물에 리드선을 사방으로 부착하여 TAB을 형성하는 스텝과,
    상기 구조물에 일정간격을 갖는 홀을 형성하는 스텝과,
    상기 홀내에 전도체를 매립하는 스텝과,
    상기 TAB의 리드선이 각 전도체와 전기적으로 연결되도록 리플로우시켜 구조물에 부착하는 스텝을 포함하여 이루어짐을 특징으로 하는 반도체 패키지 제조방법.
  7. 제 6 항에 있어서, 상기 TAB 을 구조물에 부착한 후 몰딩을 실시하는 스텝이 더 구비됨을 특징으로 하는 반도체 패키지 제조방법.
  8. 제 7 항에 있어서, 상기 몰딩이 완료된 패키지를 PCB기판에 실장하는 스텝이 더 구비됨을 특징으로 하는 반도체 패키지 제조방법.
  9. 제 8 항에 있어서, 상기 PCB 기판상에는 솔더 볼 또는 범프를 형성하는 상기 패키지의 전도체와 전기적으로 연결함을 특징으로 하는 반도체 패키지 제조방법.
  10. 제 8 항에 있어서, 상기 몰딩이 완료된 패키지를 PCB 기판에 실장 후 다시 몰딩하는 스텝이 더 구비됨을 특징으로 하는 반도체 패키지 제조방법.
  11. 제 6 항에 있어서, 상기 구조물에 TAB을 부착하므로서 완성된 패키지를 적층 형성함을 특징으로 하는 반도체 패키지 제조방법.
  12. 제 11 항에 있어서, 상기 패키지의 적층시 솔더 볼 또는 범프를 이용하여 적층에 따른 패키지를 전기적으로 연결함을 특징으로 하는 반도체 패키지 제조방법.
  13. 제 6 항에 있어서, 상기 구조물에 TAB를 부착하므로서 완성된 패키지의 열방출을 위해 상기 패키지의 TAB 상부에 히트씽크를 부착함을 특징으로 하는 반도체 패키지 제조방법.
  14. 제 7 항에 있어서, 상기 몰딩은 구조물의 윗부분 또는 구조물 전체에 실시함을 특징으로 하는 반도체 패키지 제조방법.
  15. 제 12 항에 있어서, 상기 패키지의 적층시 패키지간의 접착은 리플로우에 의해 이루어짐을 특징으로 하는 반도체 패키지 제조방법.
  16. 제 13 항에 있어서, 상기 히드씽크를 부착한 후 다시 몰딩하는 스텝이 더 구비됨을 특징으로 하는 반도체 패키지 제조방법.
KR1019960067949A 1996-12-19 1996-12-19 반도체 패키지 및 이의 제조방법 KR100209760B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019960067949A KR100209760B1 (ko) 1996-12-19 1996-12-19 반도체 패키지 및 이의 제조방법
US08/986,146 US5994772A (en) 1996-12-19 1997-12-08 Semiconductor package
DE19755675A DE19755675B4 (de) 1996-12-19 1997-12-15 Halbleitergehäuse und Verfahren zu dessen Herstellung
CNB971087032A CN1147930C (zh) 1996-12-19 1997-12-17 半导体封装结构及其制造方法
JP9347622A JP2932432B2 (ja) 1996-12-19 1997-12-17 半導体パッケージの構造及びパッケージ方法
US09/422,729 US6190946B1 (en) 1996-12-19 1999-10-22 Fabricating method of semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960067949A KR100209760B1 (ko) 1996-12-19 1996-12-19 반도체 패키지 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR19980049257A true KR19980049257A (ko) 1998-09-15
KR100209760B1 KR100209760B1 (ko) 1999-07-15

Family

ID=19489211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960067949A KR100209760B1 (ko) 1996-12-19 1996-12-19 반도체 패키지 및 이의 제조방법

Country Status (5)

Country Link
US (2) US5994772A (ko)
JP (1) JP2932432B2 (ko)
KR (1) KR100209760B1 (ko)
CN (1) CN1147930C (ko)
DE (1) DE19755675B4 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350664B1 (en) 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US6501170B1 (en) 2000-06-09 2002-12-31 Micron Technology, Inc. Substrates and assemblies including pre-applied adhesion promoter
JP3405456B2 (ja) * 2000-09-11 2003-05-12 沖電気工業株式会社 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
WO2006049533A2 (fr) * 2004-11-05 2006-05-11 Mikhail Evgenjevich Givargizov Dispositifs rayonnants et procedes de fabrication correspondants
DE102005043557B4 (de) * 2005-09-12 2007-03-01 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
USD769832S1 (en) * 2013-02-19 2016-10-25 Sony Corporation Semiconductor device
USD754083S1 (en) 2013-10-17 2016-04-19 Vlt, Inc. Electric terminal
TWI594380B (zh) * 2015-05-21 2017-08-01 穩懋半導體股份有限公司 封裝結構及三維封裝結構
JP1581768S (ko) * 2016-08-02 2017-07-24
JP1642346S (ko) * 2019-03-20 2019-09-30
JP1664282S (ko) * 2019-07-24 2020-07-27
JP1660133S (ko) * 2019-09-26 2020-05-25
USD951215S1 (en) * 2019-12-11 2022-05-10 Panasonic Semiconductor Solutions Co., Ltd. Semiconductor device
USD951213S1 (en) * 2019-12-11 2022-05-10 Panasonic Semiconductor Solutions Co., Ltd. Semiconductor device
USD951214S1 (en) * 2019-12-11 2022-05-10 Panasonic Semiconductor Solutions Co., Ltd. Semiconductor device
USD951212S1 (en) * 2019-12-11 2022-05-10 Panasonic Semiconductor Solutions Co., Ltd. Semiconductor device
CA202671S (en) * 2021-04-09 2024-05-15 9493662 Canada Inc Microfluidic slab with 2 well arrangements
CA202670S (en) * 2021-04-09 2024-05-15 9493662 Canada Inc Microfluidic slab with 4 well arrangements

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2641869B2 (ja) * 1987-07-24 1997-08-20 三菱電機株式会社 半導体装置の製造方法
US5198888A (en) * 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
FR2635916B1 (fr) * 1988-08-23 1990-10-12 Bull Sa Support de circuit integre de haute densite et son procede de fabrication
JP2816244B2 (ja) * 1990-07-11 1998-10-27 株式会社日立製作所 積層型マルチチップ半導体装置およびこれに用いる半導体装置
TW258829B (ko) * 1994-01-28 1995-10-01 Ibm
KR0139694B1 (ko) * 1994-05-11 1998-06-01 문정환 솔더 볼을 이용한 반도체 패키지 및 그 제조방법
JP2780649B2 (ja) * 1994-09-30 1998-07-30 日本電気株式会社 半導体装置
JP2967697B2 (ja) * 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
US5843215A (en) * 1997-04-07 1998-12-01 Warmm Sciences, Llc Insect repellent coatings

Also Published As

Publication number Publication date
CN1185656A (zh) 1998-06-24
JP2932432B2 (ja) 1999-08-09
DE19755675B4 (de) 2007-12-27
DE19755675A1 (de) 1998-06-25
KR100209760B1 (ko) 1999-07-15
US6190946B1 (en) 2001-02-20
JPH10189840A (ja) 1998-07-21
US5994772A (en) 1999-11-30
CN1147930C (zh) 2004-04-28

Similar Documents

Publication Publication Date Title
KR100209760B1 (ko) 반도체 패키지 및 이의 제조방법
US6274930B1 (en) Multi-chip module with stacked dice
US5770888A (en) Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package
US5952725A (en) Stacked semiconductor devices
US7198980B2 (en) Methods for assembling multiple semiconductor devices
US6989285B2 (en) Method of fabrication of stacked semiconductor devices
US7573136B2 (en) Semiconductor device assemblies and packages including multiple semiconductor device components
US6333562B1 (en) Multichip module having stacked chip arrangement
US6545347B2 (en) Enhanced leadless chip carrier
US7327020B2 (en) Multi-chip package including at least one semiconductor device enclosed therein
US5894107A (en) Chip-size package (CSP) using a multi-layer laminated lead frame
US20020047196A1 (en) Multi-chip module with extension
US7224058B2 (en) Integrated circuit package employing a heat-spreader member
US6023097A (en) Stacked multiple-chip module micro ball grid array packaging
US6075282A (en) Leadframe for a semiconductor device and associated method
US6768212B2 (en) Semiconductor packages and methods for manufacturing such semiconductor packages
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
KR20040060124A (ko) 플립-칩 세라믹 패키징 방법
KR100650769B1 (ko) 적층형 패키지
KR100443516B1 (ko) 적층 패키지 및 그 제조 방법
US20030201546A1 (en) Resin-sealed semiconductor device
KR100762871B1 (ko) 칩크기 패키지 제조방법
US20020145190A1 (en) Arrangement and method of arrangement of stacked dice in an integrated electronic device
KR100668811B1 (ko) 적층 패키지
KR20100078958A (ko) 플립 칩 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee