JPH10189840A - 半導体パッケージの構造及びパッケージ方法 - Google Patents

半導体パッケージの構造及びパッケージ方法

Info

Publication number
JPH10189840A
JPH10189840A JP9347622A JP34762297A JPH10189840A JP H10189840 A JPH10189840 A JP H10189840A JP 9347622 A JP9347622 A JP 9347622A JP 34762297 A JP34762297 A JP 34762297A JP H10189840 A JPH10189840 A JP H10189840A
Authority
JP
Japan
Prior art keywords
chip
chip carrier
conductors
conductor
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9347622A
Other languages
English (en)
Other versions
JP2932432B2 (ja
Inventor
Myeong-Jin Shin
ミョン・ジン・シン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH10189840A publication Critical patent/JPH10189840A/ja
Application granted granted Critical
Publication of JP2932432B2 publication Critical patent/JP2932432B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 工程を簡略し、有用性と装置の信頼性を向上
させることができる半導体パッケージの構造及びパッケ
ージ方法を提供する。 【解決手段】 中央部に開口を有する枠体に一定の間隙
で貫通したホールを多数有し、そのホールに伝導体を埋
め込んだ構造物と、チップとそのチップからのリード線
を備え、そのリード線が伝導体のそれぞれに電気的に連
結されるチップ担体とを備える。方法は、中央部に開口
を有する枠体に多数の伝導体を埋め込んだ構造物を用
い、チップを備え、チップからのリード線を形成させた
チップ担体を形成し、そのチップ担体をリード線が各伝
導体と電気的に連結されるようにリフローさせて構造物
に取り付ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
に係り、特にパッケージ工程を簡略し、半導体装置の信
頼性を向上させることができる半導体パッケージの構造
及び製造方法に関するものである。
【０００２】
【従来の技術】一般に、半導体装置をパッケージングす
るときには、ウェハに集積回路を形成するＦＡＢ工程を
完了した後、ウェハ上に作られた各チップを互いに分離
させ、その各チップをパッケージする。その際、分離さ
れた各チップをリードフレームのパドルにチップボンデ
ィングで固定すし、チップ上のボンディングパッドとリ
ードフレームのインナリードとを電気的に接続させるワ
イヤボンディングを順次行った後、チップを保護するた
めにモールディングを行う。
【０００３】以下、従来の半導体パッケージを添付した
図面に基づき説明する。図１は、従来のワイヤボンディ
ング半導体パッケージの構造断面図である。図１に示す
ように、従来の半導体装置のパッケージの構造は、半導
体回路を内蔵しているチップ１１と、チップ１１と接続
され、チップ１１を支持するリードフレーム１２と、チ
ップ１１とリードフレーム１２を固定させる両面テープ
１３と、リードフレーム１２の下側に形成され、ＰＣＢ
基板１４とリードフレーム１２とを電気的に連結させる
下部パッド１５と、チップ１１の上に位置し、電極の役
割をするボンディングパッド１６と、ボンディングパッ
ド１６とリードフレーム１２とを電気的に連結させるワ
イヤ１７と、そして外部環境からチップを保護するため
にエポキシ樹脂（ＥＭＣ(Epoxy Mold Compround)）でモ
ールディングしたボディー１８とからなる。
【０００４】
【発明が解決しようとする課題】上記の半導体装置のパ
ッケージ方法は、次のような問題点があった。第１に、
チップとリードフレームとを電気的に連結させるために
は、ワイヤボンディング工程を行わなければならないた
め、工程が複雑であり、チップを積層させる際のソルダ
リング工程が複雑である。第２に、装置の動作時に熱を
放出するためのヒートシンクが無い。第３に、パッケー
ジを積層する時に、パッケージ自体が多数個の層に重な
るため、美観上よろしくない。
【０００５】本発明は、上記の問題点を解決するための
もので、その目的は、工程を簡略化し、積層が容易であ
って、有用性を向上させることができる半導体装置のパ
ッケージ方法を提供することである。本発明の他の目的
は、ヒートシンクを取り付けて熱放出を容易にして素子
の信頼性を向上させることである。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の半導体パッケージの構造は、中央部に開口
を有する枠体に一定の間隙で貫通したホールを多数有
し、そのホールに伝導体を埋め込んだ構造物と、チップ
とそのチップからのリード線を備え、そのリード線が伝
導体のそれぞれに電気的に連結されるチップ担体と、を
備えることを特徴とする。本発明のパッケージ方法は、
中央部に開口を有する枠体に多数の伝導体を埋め込んだ
構造物を用意するステップと、チップを備え、チップか
らのリード線を形成させたチップ担体を形成するステッ
プと、チップ担体のリード線が各伝導体と電気的に連結
されるようにリフローさせてチップ担体を構造物に取り
付けるステップと、を備えることを特徴とする。
【０００７】
【発明の実施の形態】以下、本発明実施形態の半導体パ
ッケージの構造及びパッケージ方法を添付図面に基づき
説明する。図２は、本実施形態の半導体パッケージの構
造の斜視図である。図２に示すように、本半導体パッケ
ージは、チップを挿入する中央部が開口された矩形の枠
体からなり、その枠体に一定の間隔で貫通したホールを
有し、そのホール内に伝導体２１が埋め込まれている構
造物２２を主として使用する。本パッケージはこの構造
物２２にチップ担体２０を取り付け、エポキシ樹脂２４
でモールディングした形状である。チップ担体２０の中
央部にはチップ２５（図５）が取り付けられ、チップ担
体２０の周辺部にはチップに電気的に連結されるリード
線２３が設けられており、そのリード線２３が構造物２
２の伝導体２１に連結されている。リード線２３と構造
物２２に埋め込まれた伝導体２１との電気的な接続はバ
ンプにより行われる。
【０００８】構造物２２は、プラスチックなどの絶縁物
を押出し成型などで形成した長い素材を薄く切って形成
させたものである。その成型時に伝導体２１用のホール
を一緒に形成させておくことが望ましい。切断して薄く
した構造物２２の一方の面にボトムプレートを取り付け
ても良い。
【０００９】図３、４は、本発明の半導体をパッケージ
する方法の一実施形態を示す斜視図である。まず、図３
ａは、チップ担体２０を図示したもので、フイルムなど
の裏面中央部にチップ２５を取り付け、そのチップから
複数本のリード線２３が四方に取り付けられている。も
ちろん、フイルムの表面にインナーリードを形成させた
ＴＡＢを使用することができる。図３ｂは、本実施形態
で使用する構造物２２を図示した斜視図であり、ウェハ
チップを挿入するための開口を中央に設けた枠体であ
る。この枠体は前述のように、ホールとともに成形さ
れ、図示の形状に薄く切断して形成する。枠体には前記
したとおり、一定の間隔でホールを多数形成させ、その
ホールに伝導体２１が埋め込まれている。
【００１０】図４ｃは、この構造物２２にチップ担体２
０を設置して、そのリード線２３を伝導体２１に接続し
た形状を表している。チップ担体２０がＴＡＢの場合は
ＴＡＢが伝導体２１の部分にまで被さり、リード線２３
は見えない。構造物２２にチップ担体２０を取り付けた
後、図４ｄに示すように、エポキシ樹脂２４でモールデ
ィングする。このモールディングを実施しないと、信頼
性と酸化の問題を誘発するようになる。モールディング
は、構造物の上部のみをモールディングする場合と、図
４ｃに示した状態に組み上げた後、プリント配線基板な
どのＰＣＢ基板に取り付けた後にその全体をモールディ
ングする場合もある。エポキシ樹脂を用いてモールディ
ングをすると、構造物２２の開口内に挿入されたウェハ
チップと枠体との間、さらにはチップの下側にもモール
ディングがなされる。熱放出を容易にするために、モー
ルディングを行う前に、チップ担体２０の上にヒートシ
ンク（図示せず）を取り付けるのが望ましい。
【００１１】上記実施形態のパッケージについてさらに
図５、６に基づいて説明する。図５は、図４ｄのＩ−
Ｉ’線上の半導体パッケージの断面図である。構造物２
２の枠体には、図５ａに示すように、一定の間隙で伝導
体２１が形成されている。その構造物２２にチップ担体
２０を取り付ける。図に示すように、複数本のリード線
２３が、構造物２２に形成された伝導体２１にそれぞれ
電気的に連結されるようにして、チップ担体２０を取り
付ける。このとき、各リード線２３の間には空間が形成
されるが、これは以後に行われるモールディング工程時
にモールディングされる。
【００１２】図５ｂは、モールディング工程が完了され
た半導体パッケージの断面図で、図示のように、エポキ
シ樹脂２４を利用して構造物の上部にのみモールディン
グを実施する。
【００１３】図６は、図４ｄのII−II’線上のパッケー
ジの断面図である。チップ担体２０に取り付けられたチ
ップ２５が枠体で形成される構造物２２の開口内に挿入
された状態が示されている。同様に、チップ担体２０の
リード線２３が枠体に埋め込まれた伝導体２１に接続さ
れている。このリード線と伝導体２１との電気的接続は
バンプ（図示せず）を用いて行われる。
【００１４】図６ｂに示すように、エポキシ樹脂２４を
用いて構造物２２の上側にモールディングを実施する
と、構造物２２の中央部に位置したウェハチップ２５の
周囲にまでモールディングされる。
【００１５】本実施形態による半導体パッケージは、チ
ップ担体２０のリード線２３と連結される伝導体２１の
上部には予めバンプを形成させておく。このように、バ
ンプを使用すると、リフローだけでも、容易に伝導体２
１とリード線２３とを接着することができる。さらに
は、本パッケージをＰＣＢ基板に実装する場合、伝導体
２１の下部にソルダボールまたはバンプを形成させる
と、基板とパッケージとを容易に接着できる。
【００１６】図７は、モールディングされたパッケージ
とＰＣＢ基板２６とを接着したものを示す断面図であ
り、単純に伝導体２１の下部に形成されたソルダボール
２７を利用してＰＣＢ基板２６と伝導体２１とを電気的
に連結したものを示す。このように、パッケージとＰＣ
Ｂ基板２６とを接着させた後、再び構造物２２を充分に
含むようにエポキシ樹脂２４モールディングを実施する
と、信頼性がより一層向上する。このような本実施形態
の半導体パッケージは、ウェハチップと伝導体とを連結
させるためのワイヤボンディング工程が要らないため、
工程が単純である。そして、積層が容易であって、有用
性が向上する。
【００１７】図８は、チップを積層してパッケージした
例を示す断面図である。図に示すように、伝導体２１の
下部にソルダボール２７及びバンプ２８を形成した後に
チップ担体２０を取り付けた構造物２２を積層する。こ
の後、リフローさせると、２つの構造物２２のリード線
２３と伝導体２１とをそれぞれ簡単に接着できる。そし
て、積層された構造物２２をＰＣＢ基板２６に実装した
後、全体をエポキシ樹脂２４でモールディングすると、
２つの構造物を備えた１つのパッケージを得ることがで
きる。そのため、実際の単位構造物当たりの容量を大き
くすることができる。積層された構造物をＰＣＢ基板に
実装するときも、ソルダボール２７及びバンプ２８を利
用してリフロー工程だけで容易に接着できる。
【００１８】図９は、パッケージの熱放出のためにヒー
トシンクを取り付けたものを示す断面図である。図に示
すように、構造物２２のチップ担体２０上にヒートシン
ク２９を取り付けた後、エポキシ樹脂２４を利用して全
体的にモールディングを実施する。
【００１９】
【発明の効果】上述したように、本発明の半導体パッケ
ージ法は、次のような効果がある。第１、接着工程だけ
でパッケージを具現できるので、ワイヤボンディング工
程が要らない。そのため、工程を簡略化できる。第２、
パッケージの積層のために別途の工程が追加されなく、
簡単なリフロー工程だけで実現が可能である。第３、熱
放出を容易にするためのヒートシンクの取付が簡単であ
るため、信頼性を向上させる。
【図面の簡単な説明】
【図１】従来のワイヤボンディングパッケージの断面
図。
【図２】本発明実施形態の半導体パッケージの斜視図。
【図３】本実施形態のパッケージを示す斜視図。
【図４】本実施形態のパッケージを示す斜視図。
【図５】図４ｄＩ−Ｉ’線上のパッケージの断面図。
【図６】図４ｄのII−II’線上のパッケージの断面図。
【図７】ＰＣＢ基板に実装した本実施形態パッケージの
断面図。
【図８】積層されたパッケージの断面図。
【図９】ビートシンクを取り付けた実施形態のパッケー
ジの断面図。
【符号の説明】
２１ 伝導体 ２２ 構造物 ２３ リード線 ２４ エポキシ樹
脂 ２５ ウェハチップ ２６ ＰＣＢ基板 ２７ ソルダボール ２８ バンプ ２９ ヒートシンク

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 中央部に開口を有する枠体に一定の間隙
    で貫通したホールを多数有し、そのホールに伝導体を埋
    め込んだ構造物と、 チップとそのチップからのリード線を備え、そのリード
    線が伝導体のそれぞれに電気的に連結されるチップ担体
    と、を備えることを特徴とする半導体パッケージの構
    造。
  2. 【請求項２】 伝導体の上部にはバンプが形成され、そ
    のバンプでリード線と電気的に連結されることを特徴と
    する請求項１に記載の半導体パッケージの構造。
  3. 【請求項３】 構造物は伝導体を埋め込むためのホール
    が形成された柱状の成型物から形成されていることを特
    徴とする請求項１に記載の半導体パッケージの構造。
  4. 【請求項４】 中央部に開口を有する枠体に多数の伝導
    体を埋め込んだ構造物を用意するステップと、 チップを備え、チップからのリード線を形成させたチッ
    プ担体を形成するステップと、 チップ担体のリード線が各伝導体と電気的に連結される
    ようにリフローさせて構造物にチップ担体を取り付ける
    ステップと、を備えることを特徴とする半導体のパッケ
    ージ方法。
  5. 【請求項５】 チップ担体を構造物に取り付けた後に、
    モールディングを実施するステップを更に備えることを
    特徴とする請求項４に記載の半導体のパッケージ方法。
  6. 【請求項６】 モールディングが完了された構造物を基
    板に実装するステップを更に備えることを特徴とする請
    求項５に記載の半導体のパッケージ方法。
  7. 【請求項７】 モールディングが完了された構造物を基
    板に実装した後に、再びモールディングするステップを
    更に備えることを特徴とする請求項６に記載の半導体の
    パッケージ方法。
  8. 【請求項８】 チップ担体を取り付けた構造物を積層形
    成することを特徴とする請求項４に記載の半導体のパッ
    ケージ方法。
  9. 【請求項９】 チップ担体を取り付けた構造物のチップ
    担体の上にヒートシンクを取り付けることを特徴とする
    請求項４に記載の半導体のパッケージ方法。
JP9347622A 1996-12-19 1997-12-17 半導体パッケージの構造及びパッケージ方法 Expired - Fee Related JP2932432B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR67949/1996 1996-12-19
KR1019960067949A KR100209760B1 (ko) 1996-12-19 1996-12-19 반도체 패키지 및 이의 제조방법

Publications (2)

Publication Number Publication Date
JPH10189840A true JPH10189840A (ja) 1998-07-21
JP2932432B2 JP2932432B2 (ja) 1999-08-09

Family

ID=19489211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9347622A Expired - Fee Related JP2932432B2 (ja) 1996-12-19 1997-12-17 半導体パッケージの構造及びパッケージ方法

Country Status (5)

Country Link
US (2) US5994772A (ja)
JP (1) JP2932432B2 (ja)
KR (1) KR100209760B1 (ja)
CN (1) CN1147930C (ja)
DE (1) DE19755675B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI594380B (zh) * 2015-05-21 2017-08-01 穩懋半導體股份有限公司 封裝結構及三維封裝結構

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350664B1 (en) 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US6501170B1 (en) 2000-06-09 2002-12-31 Micron Technology, Inc. Substrates and assemblies including pre-applied adhesion promoter
JP3405456B2 (ja) * 2000-09-11 2003-05-12 沖電気工業株式会社 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
WO2006049533A2 (fr) * 2004-11-05 2006-05-11 Mikhail Evgenjevich Givargizov Dispositifs rayonnants et procedes de fabrication correspondants
DE102005043557B4 (de) * 2005-09-12 2007-03-01 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
USD769832S1 (en) * 2013-02-19 2016-10-25 Sony Corporation Semiconductor device
USD754083S1 (en) 2013-10-17 2016-04-19 Vlt, Inc. Electric terminal
JP1581768S (ja) * 2016-08-02 2017-07-24
JP1642346S (ja) * 2019-03-20 2019-09-30
JP1664282S (ja) * 2019-07-24 2020-07-27
JP1660133S (ja) * 2019-09-26 2020-05-25
USD951213S1 (en) * 2019-12-11 2022-05-10 Panasonic Semiconductor Solutions Co., Ltd. Semiconductor device
USD951215S1 (en) * 2019-12-11 2022-05-10 Panasonic Semiconductor Solutions Co., Ltd. Semiconductor device
USD951212S1 (en) * 2019-12-11 2022-05-10 Panasonic Semiconductor Solutions Co., Ltd. Semiconductor device
USD951214S1 (en) * 2019-12-11 2022-05-10 Panasonic Semiconductor Solutions Co., Ltd. Semiconductor device
CA202670S (en) * 2021-04-09 2024-05-15 9493662 Canada Inc Microfluidic slab with 4 well arrangements
CA202671S (en) * 2021-04-09 2024-05-15 9493662 Canada Inc Microfluidic slab with 2 well arrangements

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2641869B2 (ja) * 1987-07-24 1997-08-20 三菱電機株式会社 半導体装置の製造方法
US5198888A (en) * 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
FR2635916B1 (fr) * 1988-08-23 1990-10-12 Bull Sa Support de circuit integre de haute densite et son procede de fabrication
JP2816244B2 (ja) * 1990-07-11 1998-10-27 株式会社日立製作所 積層型マルチチップ半導体装置およびこれに用いる半導体装置
TW258829B (ja) * 1994-01-28 1995-10-01 Ibm
KR0139694B1 (ko) * 1994-05-11 1998-06-01 문정환 솔더 볼을 이용한 반도체 패키지 및 그 제조방법
JP2780649B2 (ja) * 1994-09-30 1998-07-30 日本電気株式会社 半導体装置
JP2967697B2 (ja) * 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
US5843215A (en) * 1997-04-07 1998-12-01 Warmm Sciences, Llc Insect repellent coatings

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI594380B (zh) * 2015-05-21 2017-08-01 穩懋半導體股份有限公司 封裝結構及三維封裝結構
US10037945B2 (en) 2015-05-21 2018-07-31 Win Semiconductors Corp. Package structure and three dimensional package structure

Also Published As

Publication number Publication date
DE19755675A1 (de) 1998-06-25
CN1147930C (zh) 2004-04-28
CN1185656A (zh) 1998-06-24
US5994772A (en) 1999-11-30
US6190946B1 (en) 2001-02-20
JP2932432B2 (ja) 1999-08-09
KR100209760B1 (ko) 1999-07-15
DE19755675B4 (de) 2007-12-27
KR19980049257A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
JP2932432B2 (ja) 半導体パッケージの構造及びパッケージ方法
US7198980B2 (en) Methods for assembling multiple semiconductor devices
US7573136B2 (en) Semiconductor device assemblies and packages including multiple semiconductor device components
US7211900B2 (en) Thin semiconductor package including stacked dies
US6838754B2 (en) Multi-chip package
US6552416B1 (en) Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring
KR20050009846A (ko) 스택 반도체 칩 비지에이 패키지 및 그 제조방법
JP4075204B2 (ja) 積層型半導体装置
EP1627428B1 (en) An integrated circuit package employing a head-spreader member
US20050156322A1 (en) Thin semiconductor package including stacked dies
JP2001085603A (ja) 半導体装置
JP2003243565A (ja) パッケージ化半導体装置およびその製作方法
KR19990069447A (ko) 반도체 패키지와 그 제조방법
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
US6057594A (en) High power dissipating tape ball grid array package
JP2001060657A (ja) 半導体装置及びその製造方法
US20040125574A1 (en) Multi-chip semiconductor package and method for manufacturing the same
JP2003347504A (ja) 半導体装置及びその製造方法
JP3495566B2 (ja) 半導体装置
JPH0922959A (ja) 半導体装置及び半導体装置ユニット
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
KR100708050B1 (ko) 반도체패키지
KR940006578B1 (ko) 반도체 패케이지 및 그 제조방법
JP2890795B2 (ja) 混成集積回路
JP2001291818A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090528

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100528

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110528

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120528

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120528

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees