KR19980040624A - 보이드 없는 층간 절연막 형성방법 - Google Patents

Abstract

임의의 기울기를 가지는 배선에서 HDP-CVD의 갭-필 능력을 개선하여, 최대화할 수 있도록 하는 층간 절연막 형성 방법을 개시한다.

반도체 장치의 층간 절연막을 형성함에 있어서,

소정의 하부구조를 구비한 반도체 기판을 절연하기 위한 제1 절연막 위에 있는 금속라인을 증착하여 패터닝하고 그 위에 제2 절연막을 증착하는 단계와, 상기 제2 절연막을 비등방성 에치하여 스페이서를 형성하는 단계와, 상기 결과물에 HDP-CVD에 의한 제3 절연막을 증착하는 단계와, 2차적으로 HDP-CVD에 의한 제4 절연막을 증착하는 단계, 및 상기 제4 절연막을 화학기계적폴리싱 방법으로 평탄화 시키는 단계를 포함하여 이루어지는 것을 특징으로하는 층간 절연막 형성 방법을 제공한다.

따라서, 본 발명에 의하면 임의의 기울기를 가지는 배선에서 HDP-CVD의 갭-필 능력을 개선하여, 최대화할 수 있도록 하는 층간 절연막을 형성할 수 있다.

Description

보이드 없는 층간 절연막 형성 방법

본 발명은 반도체 장치의 제조 공정에 관한 것으로, 특히 금속 배선 후 층간 절연막 증착시 보이드 없는 층간 절연막 형성 방법에 관한 것이다.

반도체 제조 기술의 발달에 따른 소자의 고집적화로, 회로상의 금속 배선은 점차 미세한 선폭으로 형성되며 그 배선 간의 간격 또한 미세화 되는 추세이다. 현재 메모리 소자 및 로직 소자등에서 다층 금속 배선을 제작하는 경우 층간 절연막을 형성하기 위한 방법으로는 화학기상증착법(Chemical Vapor Deposition: 이하 CVD), 특히 플라즈마 CVD(Plasma Enhanced CVD: 이하 PECVD) 방법으로 실리콘 산화막(SiO₂)을 증착하는 방법과 액상의 실리콘 화합물을 도포한 후 열처리하여 실리콘 산화막(SiO₂)으로 변화시키는 스핀-온-글래스(Spin-On Glass:이하 SOG)법이 일반적으로 사용되고 있다. 그러나 배선 간격의 미세화 추세로 인하여 점차 종래의 방법과 물질로는 배선 사이를 절연막으로 완전하게 채우는 공정(Gap-fill)이 한계에 도달하고 있다. 즉, 종래의 방법으로는 미세한 배선 사이에서 절연막이 완전히 채워지지 않고 빈틈, 보이드(void)가 생길 수 있는 가능성이 커졌다. 또한 좋은 평탄도를 얻기 위한 SOG 에치 백 등을 사용하는 경우 추가적인 CVD 절연막을 형성하여야 하는 등 공정이 복잡해 지는 단점이 생긴다. 이에따라 좀더 간단하고 새로운 층간 절연막 형성 공정이 개발되었는 데 그 중 하나가 고밀도 플라즈마 CVD(High Density Plasma CVD: 이하 HDP CVD)를 이용하여 실리콘 산화막(SiO₂)을 증착하는 방법이다.

HDP CVD는 종래의 PECVD보다 높은 이온화 효율을 갖도록 전기장과 자기장을 인가하여 높은 밀도의 플라즈마 이온을 형성, 소스 가스를 분해하여 증착하는 방식의 CVD이다. 또한, 높은 플라즈마 이온 밀도와 동시에 DC 바이어스를 증착 진행중에 인가함으로써 증착과 스퍼터 에칭이 인시투로 진행될 수 있는 특징을 갖고 있다.

도 1a 내지 도 1c는 HDP-CVD를 사용하여 절연막을 인시투 증착 및 에치되는 특성을 설명하기 위한 단면도이다. 반도체 기판(10)상의 임의의 하지막(12)에 금속 라인을 증착하고 패터닝(14)하여 HDP-CVD에 의하여 증착과 스퍼터 에칭이 인시투로 진행될 수 있음을 보이고 있다.

따라서 이러한 증착/에치 동시 진행 특성을 이용하면 종래의 방법보다 용이하게 0.25㎛이하의 보이드 없는 갭-필(gap-fill)을 달성할 수 있다. 또한, HDP-CVD로 절연막을 증착한 후 화학적-기계적 연마법(CMP:Chemical Mechanical Polishing)으로 평탄화 시켜 다층 배선에도 적용하기가 용이한 장점을 갖고 있다.

하지만 HDP CVD의 갭-필 능력의 우수함에도 불구하고 미세 배선 사이에서 갭 형상이 음의 기울기를 갖게 되는 경우에는 HDP CVD에 의한 절연막의 증착 및 에치되는 특성을 사용할지라도 보이드가 생겨 갭-필이 어렵게 되며 따라서 갭-필 능력이 떨어지게 된다.

도 2a 내지 도 2b는 미세 배선 사이에서 갭 형상이 음의 기울기를 갖게 될 때 HDP-CVD에 의한 절연막의 인시투 증착 및 에치되는 특성을 설명하기 위한 단면도이다. 참조도면은 반도체 기판(20)상의 임의의 하지막(22)에 금속 라인(24)이 음의 기울기를 갖게 되면 HDP CVD에 의한 절연막의 증착 및 에치되는 특성을 사용할지라도 보이드(28)가 생겨 갭-필이 어렵게 되며 따라서 갭-필 능력이 떨어지게 됨을 보이고 있다.

본 발명이 이루고자 하는 기술적 과제는, 임의의 기울기를 가지는 배선에서 HDP-CVD의 갭-필 능력을 개선하여, 최대화할 수 있도록 하는 층간 절연막 형성 방법을 제공함에 있다.

도 1a 내지 도 1c는 HDP-CVD를 사용하여 절연막을 인시투 증착 및 에치되는 특성을 설명하기 위한 단면도.

도 2a 내지 도 2b는 미세 배선 사이에서 갭 형상이 음의 기울기를 갖게 될 때 HDP-CVD에 의한 절연막의 인시투 증착 및 에치되는 특성을 설명하기 위한 단면도.

도 3a 내지 도 3f는 본 발명에 의한 HDP-CVD의 갭-필 능력을 개선한 층간절연막 형성 방법을 도시한 공정 단면도.

도면의 주요 부분에 대한 부호의 설명

40 ... 실리콘 기판 42 ... 하지막 44 ... 금속라인

46a ... 스페이서 48 ... HDP-CVD 절연막

상기 과제를 달성하기 위한 본 발명은, 반도체 장치의 층간 절연막을 형성함에 있어서,

소정의 하부구조를 구비한 반도체 기판을 절연하기 위한 제1 절연막 위에 있는 금속라인을 증착하여 패터닝하고 그 위에 제2 절연막을 증착하는 단계와, 상기 제2 절연막을 비등방성 에치하여 스페이서를 형성하는 단계와, 상기 결과물에 HDP-CVD에 의한 제3 절연막을 증착하는 단계와, 2차적으로 HDP-CVD에 의한 제4 절연막을 증착하는 단계, 및 상기 제4 절연막을 화학기계적폴리싱 방법으로 평탄화 시키는 단계를 포함하여 이루어지는 것을 특징으로하는 층간 절연막 형성 방법을 제공한다.

상기 금속라인은 측면에서 양 또는 음의 임의의 기울기를 갖을 수도 있다.

상기 제2 절연막에 의한 스페이서를 형성한 후에는 갭 사이가 양의 기울기를 갖게 하는 것이 바람직하다.

상기 제2 절연막의 두께는 갭 폭의 10 % 이하로하여 갭의 오픈닝을 금속 배선 간격의 80% 이상이 되게 하는 것이 바람직하다.

상기 제2 절연막은 SiO₂, SiN, 또는 불소 도프된 SiO₂등의 물질로 한다.

상기 HDP-CVD에 의한 제3 절연막은 인시투 증착/에치로 진행하여 보이드 없이 갭-필하게 된다.

상기 HDP-CVD에 의한 제3 절연막으로는 SiH₄를 소오스 가스로 하는 실리콘 산화막, 및 SiF₄, C₂F₆등을 도판트로하는 불소 도프된 실리콘산화막 등의 물질 중 어느하나를 사용한다.

상기 제4 절연막은 CVD 및 스핀-온 글래스 등의 방법에 의해 증착되는 실리콘 산화막(SiO₂) 또는 불소 도프된 실리콘 산화막(SiO₂)등의 물질 중 어느 하나를 사용한다.

따라서, 본 발명에 의하면 임의의 기울기를 가지는 배선에서 HDP-CVD의 갭-필 능력을 개선하여, 최대화할 수 있도록 하는 층간 절연막을 형성할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하고자 한다.

도 3a 내지 도 3f는 본 발명에 의한 HDP-CVD의 갭-필 능력을 개선한 층간절연막 형성 방법을 도시한 공정 단면도이다.

먼저, 도 3a와 같이 실리콘 기판(40)상의 임의의 하지막(42) 위에 금속라인을 리소그래피 등의 방법으로 패터닝(44)한 후, 스페이서를 만들기 위한 절연막(46)을 증착한다. 이때, 이 절연막(46)의 두께는 갭 폭의 10%정도로 하며, SiO₂, SiN 또는 불소 도프된 SiO₂등의 물질을 사용할 수 있다.

다음으로 수직적인 방향성을 갖는 비등방성(anisotropic) 에치 방법으로 증착된 절연막(46)을 에치하여 절연 물질이 금속라인 상부에는 남지 않고 배선 사이에만 도 2b와 같이 남아 스페이서(46a)를 형성하도록 한다. 이와같은 방법으로 도 3b와 같이 금속라인이 사이드에서 어떤 기울기를 가지더라도 스페이서를 이용하여 갭을 양의 기울기를 갖도록 할 수 있다.

그 위에 도 3c와 같이 1차로 HDP-CVD 절연막(48)을 인시투 증착/에치 공정으로 증착하면 갭(gap)이 스페이서에 의하여 양의 기울기를 가지므로 갭-필이 용이해져 HDP-CVD 절연막(48a)이 성장하여 도 3d와 같이 보이드없이 갭-필이 가능해 진다.

여기에 도 3e와 같이 평탄화를 위한 2차로 절연막(50)을 CVD 등의 방법으로 증착하는데 이 절연막의 두께는 HDP-CVD 절연막(48a)에 의해 생긴 표면의 요철을 완만하게 만들 정도로 두껍게 한다.

이제 CMP로 2차 절연막(50)을 폴리싱하여 평탄화 시키면 도 3f와 같은 최종 단면을 가지는 평탄화된 층간 절연막(IMD) 형성공정이 완료된다.

본 발명이 상기 실시 예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야의 통상적 지식을 가진 자에 의하여 가능함은 명백하다.

따라서, 본 발명에 의하면 임의의 기울기를 가지는 배선에서 HDP-CVD의 갭-필 능력을 개선하여, 최대화할 수 있도록 하는 층간 절연막을 형성할 수 있다.

Claims (8)

1. 반도체 장치의 층간 절연막을 형성함에 있어서,

   소정의 하부구조를 구비한 반도체 기판을 절연하기 위한 제1 절연막 위에 있는 금속라인을 증착하여 패터닝하고 그 위에 제2 절연막을 증착하는 단계와, 상기 제2 절연막을 비등방성 에치하여 스페이서를 형성하는 단계와, 상기 결과물에 HDP-CVD에 의한 제3 절연막을 증착하는 단계와, 2차적으로 HDP-CVD에 의한 제4 절연막을 증착하는 단계, 및 상기 제4 절연막을 화학기계적폴리싱 방법으로 평탄화 시키는 단계를 포함하여 이루어지는 것을 특징으로하는 층간 절연막 형성 방법.
2. 제1항에 있어서, 상기 금속라인은 측면에서 양 또는 음의 임의의 기울기를 갖을 수도 있는 것을 특징으로하는 층간 절연막 형성 방법.
3. 제1항에 있어서, 상기 제2 절연막에 의한 스페이서를 형성한 후에는 갭 사이가 양의 기울기를 갖게 하는 것을 특징으로하는 층간 절연막 형성 방법.
4. 제1항에 있어서, 상기 제2 절연막의 두께는 갭 폭의 10 % 이하로하여 갭의 오픈닝을 금속 배선 간격의 80% 이상이 되게 하는 것을 특징으로하는 층간 절연막 형성 방법.
5. 제1항에 있어서, 상기 제2 절연막은 SiO₂, SiN, 또는 불소 도프된 SiO₂등의 물질로 하는 것을 특징으로하는 층간 절연막 형성 방법.
6. 제1항에 있어서, 상기 HDP-CVD에 의한 제3 절연막은 인시투 증착/에치로 진행하여 보이드 없이 갭-필하게 되는 것을 특징으로하는 층간 절연막 형성 방법.
7. 제1항에 있어서, 상기 HDP-CVD에 의한 제3 절연막으로는 SiH₄를 소오스 가스로 하는 실리콘 산화막, 및 SiF₄, C₂F₆등을 도판트로하는 불소 도프된 실리콘산화막 등의 물질 중 어느하나를 사용하는 것을 특징으로하는 층간 절연막 형성 방법.
8. 제1항에 있어서, 상기 제4 절연막은 CVD 및 스핀-온 글래스 등의 방법에 의해 증착되는 실리콘 산화막(SiO₂) 또는 불소 도프된 실리콘 산화막(SiO₂)등의 물질 중 어느 하나를 사용하는 것을 특징으로하는 층간 절연막 형성 방법.