KR100459063B1 - 반도체 소자의 금속 배선의 층간 절연막 제조 방법 - Google Patents

반도체 소자의 금속 배선의 층간 절연막 제조 방법 Download PDF

Info

Publication number
KR100459063B1
KR100459063B1 KR10-2002-0027874A KR20020027874A KR100459063B1 KR 100459063 B1 KR100459063 B1 KR 100459063B1 KR 20020027874 A KR20020027874 A KR 20020027874A KR 100459063 B1 KR100459063 B1 KR 100459063B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
metal wiring
manufacturing
film
Prior art date
Application number
KR10-2002-0027874A
Other languages
English (en)
Other versions
KR20030089945A (ko
Inventor
김완식
김창규
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR10-2002-0027874A priority Critical patent/KR100459063B1/ko
Publication of KR20030089945A publication Critical patent/KR20030089945A/ko
Application granted granted Critical
Publication of KR100459063B1 publication Critical patent/KR100459063B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선의 층간 절연막 제조 방법에 관한 것으로, 특히 반도체 기판의 하부 구조물에 하부 층간 절연막을 형성하고 그 위에 금속 배선을 형성하고, 금속 배선이 있는 결과물 전면에 3% 이상의 O3 농도를 포함한 절연체박막을 형성하되, 금속 배선의 측면 및 모서리는 두껍고 금속 배선의 상부 및 하부 층간 절연막 표면에는 얇게 형성한 후에, O3 절연체박막 상부에 HDP CVD에 의한 상부 층간 절연막을 형성한다. 그러므로, 본 발명은 HDP CVD로 층간 절연막을 형성하기 전에, 금속 배선의 보호막으로서 O3를 포함한 절연체박막을 형성함으로써 HDP CVD 층간 절연의 제조 공정시 금속 배선의 모서리에 클리핑(clipping) 현상과 HDP 피트(pit) 및 보이드(void)가 없도록 한다.

Description

반도체 소자의 금속 배선의 층간 절연막 제조 방법{METHOD FOR MANUFACTURING INTERMETAL DIELECTRIC LAYER OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 고밀도 플라즈마 화학기상증착법(High Density Plasma Chemical Vapor Deposition: 이하 HDP CVD라 함)으로 반도체 소자의 금속 배선의 층간 절연막 제조 방법에 관한 것이다.
반도체 제조 기술의 발달에 따른 소자의 고집적화로, 회로상의 금속 배선은점차 미세한 선폭으로 형성되며 그 배선 간의 간격 또한 미세화되는 추세이다. 그리고 소자의 크기를 줄이기 위해 다층 배선을 형성한다. 이러한 다층 배선은 배선 사이를 층간 절연시키기 위하여 층간 절연막을 필요로 한다. 따라서 배선의 전기적 분리를 위한 층간 절연막은 USG(Undoped Silicate Glass), SOG(Silicon-on-Glass)을 이용한 산화막, 플라즈마인핸스드 화학기상증착법(Plasma Enhanced Chemical Vapor Deposition: 이하 PE CVD라함)에 의한 TEOS(Tetraethylorthosilicate), 실리콘질화막(SiH4)을 증착하거나, HDP CVD로 산화막을 증착한 후에 화학적기계적연마(Chemical Mechanical Polishing : 이하 CMP라 함) 공정을 이용하여 평탄화시킨다.
한편, HDP CVD는 전기장과 자기장을 인가하여 높은 밀도의 플라즈마 이온을 형성, 소스 가스를 분해하여 증착하는 방식의 CVD이다. 특히 HDP CVD는 높은 플라즈마 이온 밀도와 동시에 DC 바이어스(bias)를 증착 진행중에 인가함으로써 증착(Deposition) 및 식각(Etch)이 인시튜(in-situ)로 진행되는 특징을 갖고 있는 바, 보이드(Void) 없이 배선 사이를 층간 절연막을 채울 수 있다는 이점이 있다. 더욱이 증착 및 식각 비율이 낮을수록 즉, 식각 속도가 크면 클수록 보이드없이 배선 사이를 채우는데 유리하다.
도 1a 내지 도 1c는 종래 기술에 의한 반도체 소자의 금속 배선의 층간 절연막 제조 공정을 나타낸 공정 순서도로서, 이를 참조하여 종래 제조 방법에 대해 설명한다.
도 1a에 도시된 바와 같이, 반도체 기판(10)으로서 실리콘 기판에 소정의 반도체 소자(미도시함)를 형성하고, 그 위에 하부 층간 절연막(12)을 형성한다. 그리고 하부 층간 절연막(12) 위에 금속 배선(14)을 형성한다. 이때 금속 배선(14)은 장벽 금속(14a), 금속(14b), 장벽 금속(14c)이 적층된 구조일 수 있다.
도 1b에 도시된 바와 같이, 금속 배선(14)이 있는 결과물 전면에 배선 보호막(16)을 형성하는데, HDP CVD 공정 조건을 증착 및 식각 비율이 높게, 즉 증착 속도를 빠르게 해서 배선 보호막(16)용 산화막을 형성한다.
그리고 도 1c에 도시된 바와 같이, HDP CVD 공정 조건을 증착 및 식각 비율이 낮게, 즉 증착 속도가 느리게 해서 산화막을 두껍게 증착하여 층간 절연막(18)을 형성한다. 그리고 층간 절연막(18)에 CMP 공정을 실시하여 그 표면을 평탄화시킨다.
종래 기술에 의한 층간 절연막 제조 공정시 배선 보호막(16)의 HDP CVD 증착 초기부터 증착 및 식각 비율이 낮게 하여 층간 절연막(18)을 형성할 경우 식각량이 과도하게 되어 금속 배선(14)의 표면, 특히 배선의 모서리 부분(20)을 식각하여 클리핑(clipping)을 발생시키거나 넓은 공간에 인접한 영역에 HDP 피트(pit)(22)가 발생하게 된다.
이러한 배선 모서리(20)의 클리핑 및 HDP 피트(22)는 금속 배선(14)의 전기적 저항을 증가시켜 소자의 성능을 악화시키고 층간 절연막(18)의 평탄화를 위한 CMP 공정 후에도 층간 절연막(18)이 국부적으로 평탄화되지 않아 잔여물을 발생시켜 수율을 저하시키는 원인으로 작용한다.
이러한 현상을 방지하기 위하여 종래에는 배선 보호막(16)으로써 증착 및 식각 속도가 높은, 즉 증착 속도가 매우 빠른 공정을 이용하여 일정 두께의 산화막을 형성한 후에, 다시 증착 및 식각 속도가 느린 공정을 이용하여 층간 절연막(18)인 산화막을 형성하였다.
그러나 HDP CVD 공정은 스텝 커버리지(Step Coverage)가 매우 우수하기 때문에 배선의 상하부 및 측면에 균일하게 증착되어 배선 간격을 더욱더 좁히는 효과가 있기 때문에 증착 및 식각 비율이 낮은 공정을 사용하더라도 보이드 및 배선 모서리의 클리핑이 없는 층간 절연막을 형성하기 어렵다는 문제점이 있다. 이를 방지하기 위하여 배선 보호막(16)의 두께를 높이게 되면 배선 간격이 너무 높아져 층간 절연막(18)의 제조 공정시 HDP CVD 산화막내 보이드가 발생하게 되는 문제점이 있다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 HDP CVD로 층간 절연막을 형성하기 전에, 금속 배선의 보호막으로서 O3를 포함한 절연체박막을 형성함으로써 금속 배선의 모서리에 클리핑 현상 및 보이드가 없도록 하는데 적합한 반도체 소자의 금속 배선의 층간 절연막 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체 소자의 금속 배선을 절연하는 층간 절연막을 제조하는 방법에 있어서, 반도체 기판의 하부 구조물에 하부 층간 절연막을 형성하고 그 위에 금속 배선을 형성하는 단계와, 금속 배선이 있는 결과물 전면에 3%이상인 O3 농도를 포함한 절연체박막을 형성하되, 절연체박막이 하부 층간 절연막 부위에서는 얇게, 금속 배선 부위에서는 두껍게 하는 단계와, O3 절연체박막 상부에 HDP CVD에 의한 상부 층간 절연막을 형성하는 단계를 포함한다.
도 1a 내지 도 1c는 종래 기술에 의한 반도체 소자의 금속 배선의 층간 절연막 제조 공정을 나타낸 공정 순서도,
도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 금속 배선의 층간 절연막 제조 공정을 나타낸 공정 순서도.
＜도면의 주요부분에 대한 부호의 설명＞
100 : 반도체 기판 102 : 하부 층간 절연막
104 : 금속 배선 104a, 104c : 장벽 금속
106 : O3 절연체박막 108 : 상부 층간 절연막
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 금속 배선의 층간 절연막 제조 공정을 나타낸 공정 순서도로서, 이를 참조하여 본 발명의 제조 방법에 대해 설명한다.
우선 도 2a에 도시된 바와 같이, 반도체 기판(100)으로서 실리콘 기판에 소정의 반도체 소자(미도시함)를 형성하고, 그 위에 하부 층간 절연막(102)을 형성한다. 그리고 하부 층간 절연막(102) 위에 금속 배선(104)을 형성한다. 이때 금속 배선(104)은 장벽 금속(104a), 금속(104b), 장벽 금속(104c)이 적층된 구조일 수 있다.
도 2b에 도시된 바와 같이, 금속 배선(104)이 있는 결과물 전면에 O3를 포함한 절연체박막(106)을 형성하는데, O3 절연체박막(106)은 O3 농도가 3%이상인 O3-TEOS(Tetraethylorthosilicate) 또는 O3-HMDS(Hexamethyldisilazane)를 사용한다. 이때 O3 절연체박막(106)의 두께는 갭필을 하고자 하는 금속배선 간의 간격보다 작아야 하므로 1000Å이하로 증착하는 것이 바람직하다.
O3 절연체박막(106)의 증착은 APCVD(Atmospheric Pressure CVD) 또는 SACVD(Sub-Atmospheric CVD)로 형성한다. APCVD의 공정은 상압에서 O3/O2와 TEOS를 N2 또는 He 캐리어 가스와 함께 흘려 300℃∼600℃ 온도범위에서 증착한다.SACVD는 100Torr∼760Torr의 압력하에서 APCVD와 같은 공정조건에서 진행한다.
한편 본 발명의 따른 O3 농도가 높은 O3-TEOS 박막의 경우 하부 구조물의 막 종류에 따라 증착 속도가 다르기 때문에 금속 배선(104)에 사용되는 Ti 및 TiN과 같은 장벽 금속(104a, 104c)에서는 중간 속도, Al과 같은 금속(104b)에서는 빠른 속도, 산화막과 같은 하부 층간 절연막(102)에서는 매우 느린 속도로 형성된다. 그러므로, 본 발명은 하부 구조물의 막 종류에 따라서 증착 속도가 다른 특성을 보이는 O3 절연체박막(106)을 층간 절연막 아래 증착함으로써 하부 층간 절연막(102) 에서는 상대적으로 얇게, 금속 배선(104)의 모서리에서는 상대적으로 두껍게 증착된다.
계속해서 도 2c에 도시된 바와 같이, O3 절연체박막(106) 상부에 HDP CVD에 의한 상부 층간 절연막(108)을 형성한다. 이때 HDP CVD 공정은 증착 및 식각 비율이 낮게, 즉 증착 속도가 느리게 해서 층간 절연막(108)을 형성한다. 그리고 층간 절연막(108)에 CMP 공정을 실시하여 그 표면을 평탄화시킨다.
이와 같이 HDP CVD로 상부 층간 절연막(108)을 형성할 때 O3 절연체박막(106)이 금속 배선(104)의 모서리에 두껍게 증착되기 때문에 HDP의 증착 및 식각 비율이 낮은 조건에 따라 식각 속도가 빠르더라도 클리핑 현상없이 배선 사이에 보이드가 없는 층간 절연막(108)을 형성할 수 있다.
따라서, 본 발명은 종래의 기술과 달리 배선 보호막으로 사용되는 HDP CVD 산화막 대신에 하부 구조물에 대해 선택적 증착이 가능한 O3 절연체박막(106)을 형성함으로써 금속 배선(104)의 측면 및 모서리에만 주로 두껍게 증착하고 금속 배선(104)의 상부와 하부 층간 절연막(102)에는 얇게 증착되도록 하여 높은 식각속도를 갖는 HDP CVD로 층간 절연막(108)을 증착할 때에 배선의 모서리에 클리핑 현상이 발생되지 않도록 함과 동시에 넓은 영역에서 도면 부호 110과 같이 HDP 피트를 제거할 수 있고 좁은 영역에서 보이드가 발생되지 않도록 할 수 있다.
이상 설명한 바와 같이, 본 발명은 HDP CVD로 상부 층간 절연막을 형성하기 전에, 금속 배선의 보호막으로서 3% 이상의 O3 농도를 포함한 절연체박막을 형성함으로써 HDP CVD 층간 절연막의 제조 공정시 금속 배선의 모서리에 클리핑 현상과 HDP 피트 및 보이드가 없도록 하여 반도체 소자의 성능 향상과 수율을 향상시킬 수 있는 효과가 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (6)

  1. 반도체 소자의 금속 배선을 절연하는 층간 절연막을 제조하는 방법에 있어서,
    반도체 기판의 하부 구조물에 하부 층간 절연막을 형성하고 그 위에 금속 배선을 형성하는 단계;
    상기 금속 배선이 있는 결과물 전면에 3%이상인 O3 농도를 포함한 절연체박막을 형성하되, 상기 절연체박막이 상기 하부 층간 절연막 부위에서는 얇게, 상기 금속 배선 부위에서는 두껍게 하는 단계; 및
    상기 O3 절연체박막 상부에 HDP CVD에 의한 상부 층간 절연막을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 금속 배선의 층간 절연막 제조 방법.
  2. 제 1항에 있어서, 상기 O3 절연체박막은 O3-TEOS 또는 O3-HMDS인 것을 특징으로 하는 반도체 소자의 금속 배선의 층간 절연막 제조 방법.
  3. 제 1항에 있어서, 상기 O3 절연체박막의 두께는 1000Å이하로 증착하는 것을 특징으로 하는 반도체 소자의 금속 배선의 층간 절연막 제조 방법.
  4. 제 1항에 있어서, 상기 O3 절연체박막은 APCVD 또는 SACVD로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선의 층간 절연막 제조 방법.
  5. 제 4항에 있어서, 상기 APCVD 공정은 상압에서 O3/O2와 TEOS를 N2 또는 He 캐리어 가스와 함께 흘려 300℃∼600℃ 온도범위에서 증착하는 것을 특징으로 하는 반도체 소자의 금속 배선의 층간 절연막 제조 방법.
  6. 제 4항에 있어서, 상기 SACVD의 공정은 100Torr∼760Torr의 압력하에서O3/O2와 TEOS를 N2 또는 He 캐리어 가스와 함께 흘려 300℃∼600℃ 온도범위에서 증착하는 것을 특징으로 하는 반도체 소자의 금속 배선의 층간 절연막 제조 방법.
KR10-2002-0027874A 2002-05-20 2002-05-20 반도체 소자의 금속 배선의 층간 절연막 제조 방법 KR100459063B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0027874A KR100459063B1 (ko) 2002-05-20 2002-05-20 반도체 소자의 금속 배선의 층간 절연막 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0027874A KR100459063B1 (ko) 2002-05-20 2002-05-20 반도체 소자의 금속 배선의 층간 절연막 제조 방법

Publications (2)

Publication Number Publication Date
KR20030089945A KR20030089945A (ko) 2003-11-28
KR100459063B1 true KR100459063B1 (ko) 2004-12-03

Family

ID=32383583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0027874A KR100459063B1 (ko) 2002-05-20 2002-05-20 반도체 소자의 금속 배선의 층간 절연막 제조 방법

Country Status (1)

Country Link
KR (1) KR100459063B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273194A (ja) * 1994-03-30 1995-10-20 Nec Corp 半導体装置の製造方法
JPH11219951A (ja) * 1997-11-25 1999-08-10 Sony Corp 半導体装置の製造方法及び製造装置
JPH11330237A (ja) * 1998-05-14 1999-11-30 Fujitsu Ltd 半導体装置およびその製造方法
JP2001110804A (ja) * 1999-10-07 2001-04-20 Matsushita Electronics Industry Corp 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273194A (ja) * 1994-03-30 1995-10-20 Nec Corp 半導体装置の製造方法
JPH11219951A (ja) * 1997-11-25 1999-08-10 Sony Corp 半導体装置の製造方法及び製造装置
JPH11330237A (ja) * 1998-05-14 1999-11-30 Fujitsu Ltd 半導体装置およびその製造方法
JP2001110804A (ja) * 1999-10-07 2001-04-20 Matsushita Electronics Industry Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20030089945A (ko) 2003-11-28

Similar Documents

Publication Publication Date Title
US6057226A (en) Air gap based low dielectric constant interconnect structure and method of making same
KR100529663B1 (ko) 반도체 장치 및 그 제조 방법
US7351653B2 (en) Method for damascene process
KR100271718B1 (ko) 반도체소자의 금속배선 형성방법
KR100780680B1 (ko) 반도체 소자의 금속배선 형성방법
KR100861837B1 (ko) 반도체 소자의 금속배선 형성방법
KR20070087856A (ko) 반도체 장치의 금속 배선 및 그 형성 방법
KR100459063B1 (ko) 반도체 소자의 금속 배선의 층간 절연막 제조 방법
KR100905828B1 (ko) 반도체 소자의 금속 배선 및 그 형성 방법
KR100664339B1 (ko) 반도체 소자의 금속배선 형성방법
KR100688758B1 (ko) 반도체 소자의 금속 배선용 갭필 형성 방법
KR100443148B1 (ko) 반도체소자의 제조방법
KR100607820B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100678007B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100791707B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
KR100681681B1 (ko) 층간 절연막 형성 방법 및 이 방법으로 형성된 반도체 소자
KR100752177B1 (ko) 층간 절연막 형성 방법
KR100574560B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100588636B1 (ko) 반도체 소자의 층간 절연막 제조 방법
KR20080047661A (ko) 반도체 소자 및 그 제조 방법
KR20050000871A (ko) 고밀도 플라즈마 갭필 향상 방법
KR100763675B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
KR100367499B1 (ko) 반도체소자의제조방법
KR100547242B1 (ko) 보이드를 방지한 반도체 소자의 금속층간절연막 형성방법
KR100652316B1 (ko) 반도체 소자의 층간 절연막 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080930

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee