KR102669176B1 - 누설 전류 감지 장치 및 메모리 장치 - Google Patents

누설 전류 감지 장치 및 메모리 장치 Download PDF

Info

Publication number
KR102669176B1
KR102669176B1 KR1020170000632A KR20170000632A KR102669176B1 KR 102669176 B1 KR102669176 B1 KR 102669176B1 KR 1020170000632 A KR1020170000632 A KR 1020170000632A KR 20170000632 A KR20170000632 A KR 20170000632A KR 102669176 B1 KR102669176 B1 KR 102669176B1
Authority
KR
South Korea
Prior art keywords
current
leakage current
clock signal
circuit
frequency
Prior art date
Application number
KR1020170000632A
Other languages
English (en)
Other versions
KR20180079903A (ko
Inventor
서성환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170000632A priority Critical patent/KR102669176B1/ko
Priority to US15/690,768 priority patent/US10453539B2/en
Priority to CN201711393302.XA priority patent/CN108269600B/zh
Publication of KR20180079903A publication Critical patent/KR20180079903A/ko
Application granted granted Critical
Publication of KR102669176B1 publication Critical patent/KR102669176B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G01R31/3008—Quiescent current [IDDQ] test or leakage current test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명의 일 실시예에 따른 누설 전류 감지 장치는, 제1 주파수를 갖는 동작 클럭 신호를 출력하는 오실레이터, 상기 동작 클럭 신호에 따라 동작하여 복수의 메모리 셀들을 구동하기 위한 구동 전원을 생성하는 차지 펌프, 및 상기 동작 클럭 신호의 주파수를 검출하여 상기 구동 전원에 포함된 누설 전류를 감지하기 위한 비교 데이터를 생성하는 카운터 회로를 포함한다.

Description

누설 전류 감지 장치 및 메모리 장치{DEVICE FOR DETECTING LEAKAGE CURRENT AND MEMORY DEVICE}
본 발명은 누설 전류 감지 장치 및 메모리 장치에 관한 것이다.
메모리 장치는 다양한 크기의 전압을 공급받아 동작할 수 있다. 메모리 장치에 포함되는 복수의 메모리 셀들은 복수의 구동 라인들에 연결될 수 있으며, 구동 라인들을 통해 공급되는 전압에 따라 데이터 기록, 데이터 소거, 데이터 읽기 등의 동작을 수행할 수 있다. 이때, 복수의 메모리 셀들, 또는 구동 라인들이나 기타 다른 전기적 배선 등에서 누설 전류가 발생하는 경우, 메모리 셀들에 저장된 데이터가 소실되거나, 또는 데이터를 정확히 읽어올 수 없는 등의 여러 문제들이 발생할 수 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 누설 전류를 정확히 발생할 수 있는 누설 전류 감지 장치 및 메모리 장치를 제공하고자 하는 데에 있다.
본 발명의 일 실시예에 따른 누설 전류 감지 장치는, 제1 주파수를 갖는 동작 클럭 신호를 출력하는 오실레이터, 상기 동작 클럭 신호에 따라 동작하여 복수의 메모리 셀들을 구동하기 위한 구동 전원을 생성하는 차지 펌프, 및 상기 동작 클럭 신호의 주파수를 검출하여 상기 구동 전원에 포함된 누설 전류를 감지하기 위한 비교 데이터를 생성하는 카운터 회로를 포함할 수 있다.
본 발명의 일 실시예에 따른 누설 전류 감지 장치는, 직류 전원을 출력하는 전압 생성기, 상기 직류 전원의 전류를 복제하여 제1 및 제2 전류를 출력하는 전류 미러 회로, 상기 제1 및 제2 전류를 입력받아 동작하며, 상기 제1 및 제2 전류에 의해 결정되는 주파수를 갖는 클럭 신호를 생성하는 오실레이터, 및 상기 클럭 신호의 주파수를 검출하여 상기 직류 전원의 전류에 포함된 누설 전류를 감지하기 위한 비교 데이터를 생성하는 카운터 회로를 포함할 수 있다.
본 발명의 일 실시예에 따른 메모리 장치는, 복수의 메모리 소자들, 상기 복수의 메모리 소자들을 제어하는 컨트롤러 IC, 및 상기 컨트롤러 IC와 상기 복수의 메모리 소자들의 동작에 필요한 구동 전원을 출력하는 전원 회로를 포함하며, 상기 전원 회로는 상기 전원 회로 내부에서 생성되는 클럭 신호들 중 적어도 하나의 주파수를 검출하여 비교 데이터를 생성하고, 상기 컨트롤러 IC는 상기 비교 데이터를 이용하여 상기 구동 전원에 포함되는 누설 전류를 감지할 수 있다.
본 발명의 다양한 실시예에 따르면, 전원 회로에 포함되는 차지 펌프에 공급되는 동작 클럭 신호의 주파수, 또는 전압 생성기의 출력 전류에 의해 생성되는 클럭 신호의 주파수 등에 기초하여 누설 전류의 발생 여부를 판단할 수 있다. 따라서, 제조 단계에서 발생하는 불량에 따른 누설 전류뿐만 아니라, 진행성 불량에 의해 발생하는 누설 전류도 감지할 수 있어 메모리 장치의 동작 신뢰성 및 안정성을 개선할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치를 나타낸 블록도이다.
도 2는 본 발명의 일 실시예에 따른 메모리 장치에 포함되는 메모리 셀 어레이를 간단히 나타낸 회로도이다.
도 3은 본 발명의 일 실시예에 따른 메모리 장치에서 발생할 수 있는 불량의 예시를 나타낸 도면이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 누설 전류 감지 장치를 설명하기 위해 제공되는 블록도이다.
도 5 및 도 6은 도 4a 및 도 4b에 도시한 실시예에 따른 차지 펌프의 예시를 나타낸 회로도이다.
도 7은 본 발명의 일 실시예에 따른 누설 전류 감지 장치를 설명하기 위해 제공되는 블록도이다.
도 8은 도 7에 도시한 실시예에 따른 누설 전류 감지 장치의 예시를 나타낸 회로도이다.
도 9는 도 8에 도시한 실시예에 따른 누설 전류 감지 장치의 동작을 설명하기 위해 제공되는 그래프이다.
도 10은 본 발명의 일 실시예에 따른 메모리 장치를 포함할 수 있는 전자 기기를 나타낸 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치를 나타낸 블록도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 메모리 장치(10)는 메모리 셀 어레이(11), 로우 디코더(12), 페이지 버퍼(13), 컨트롤 로직(14) 및 전원 회로(15) 등을 포함할 수 있다. 일 실시예에서, 로우 디코더(12), 페이지 버퍼(13), 컨트롤 로직(14) 및 전원 회로(15)는 하나의 집적 회로 칩으로 구현될 수 있다.
메모리 셀 어레이(11)는 복수의 메모리 셀들을 포함할 수 있으며, 복수의 메모리 셀들은 복수의 행과 열을 따라 배열될 수 있다. 복수의 메모리 셀들은 워드 라인(Word Line, WL), 공통 소스 라인(Common Source Line, CSL), 스트링 선택 라인(String Select Line, SSL), 및 접지 선택 라인(Ground Select Line, GSL) 등을 통해 로우 디코더(12)와 연결될 수 있으며, 비트 라인(Bit Line, BL)을 통해 페이지 버퍼(13)와 연결될 수 있다. 일 실시예에서, 메모리 셀 어레이(11) 내에서 복수의 메모리 셀들은 복수의 메모리 스트링을 형성할 수 있다.
한편, 메모리 셀 어레이(11)에서 복수의 메모리 셀들은 복수의 메모리 블록으로 구분될 수 있다. 각각의 메모리 블록은 복수의 워드 라인(WL), 복수의 스트링 선택 라인(SSL), 복수의 접지 선택 라인(GSL), 복수의 비트 라인(BL), 및 적어도 하나의 공통 소스 라인(CSL)과 연결될 수 있다.
로우 디코더(12)는 외부에서 어드레스 정보(ADDR)를 입력받을 수 있으며, 입력받은 어드레스 정보(ADDR)를 디코딩하여 메모리 셀 어레이(11)에 연결된 워드 라인(WL), 공통 소스 라인(CSL), 스트링 선택 라인(SSL) 및 접지 선택 라인(GSL) 중 적어도 일부에 공급되는 전압을 결정할 수 있다.
페이지 버퍼(13)는 컨트롤 로직(14)으로부터 수신하는 명령에 따라 메모리 셀 어레이(11)에 연결되는 비트 라인(BL) 중 적어도 일부를 선택할 수 있다. 페이지 버퍼(13)는 선택한 적어도 일부의 비트 라인(BL)과 연결된 메모리 셀에 저장된 데이터를 읽어오거나, 선택한 적어도 일부의 비트 라인(BL)과 연결된 메모리 셀에 데이터를 기록할 수 있다.
컨트롤 로직(14)은 로우 디코더(12) 및 페이지 버퍼(13)의 동작을 제어할 수 있다. 일 실시예에서, 컨트롤 로직(14)은 외부 호스트와 연결되는 인터페이스를 포함할 수 있으며, 상기 인터페이스를 통해 연결된 호스트로부터 전달되는 명령에 따라 로우 디코더(12) 및 페이지 버퍼(13)를 제어할 수 있다. 메모리 셀 어레이(11)에 저장된 데이터를 읽어오는 경우, 컨트롤 로직(14)은 읽어오고자 하는 데이터가 저장된 워드 라인(WL)에 읽기 동작을 위한 전압을 공급하도록 로우 디코더(12)의 동작을 제어할 수 있다. 읽기 동작을 위한 전압이 특정 워드 라인(WL)에 공급되면, 컨트롤 로직(14)은 페이지 버퍼(13)가 읽기 동작을 위한 전압이 공급된 워드 라인(WL)과 연결된 메모리 셀에 저장된 데이터를 읽어오도록 제어할 수 있다.
한편, 메모리 셀 어레이(11)에 데이터를 기록하는 경우, 컨트롤 로직(14)은 데이터를 쓰고자 하는 워드 라인(WL)에 데이터 기록을 위한 전압을 공급하도록 로우 디코더(12)의 동작을 제어할 수 있다. 데이터 기록을 위한 전압이 특정 워드 라인(WL)에 공급되면, 컨트롤 로직(14)은 쓰기 동작을 위한 전압이 공급된 워드 라인(WL)에 연결된 메모리 셀에 데이터를 기록하도록 페이지 버퍼(13)를 제어할 수 있다.
일 실시예에서, 기록된 데이터를 읽어오는 읽기 동작에 필요한 전압은, 데이터를 기록하기 위한 전압과 서로 다른 값을 가질 수 있다. 데이터 읽기, 데이터 기록, 및 데이터 소거 등의 동작 각각에 필요한 전압은 전원 회로(15)에 의해 생성될 수 있다. 전원 회로(15)는 다양한 크기의 전압을 생성하기 위한 차지 펌프, 오실레이터, 전압 레귤레이터, 전압-전류 변환 회로 등을 포함할 수 있다.
전원 회로(15)가 출력하는 다양한 크기의 전압은, 메모리 장치(10)의 안정적인 동작을 확보하기 위해 항상 안정적으로 유지되어야 한다. 하지만 메모리 장치(10)의 제조 과정에서 발생하는 불량 또는 메모리 장치(10)의 사용 중에 발생하는 진행성 불량 등으로 인해 누설 전류가 발생하는 경우, 누설 전류로 인해 전원 회로(15)가 출력하는 전압이 감소할 수 있다. 또한, 누설 전류가 메모리 셀 어레이(11)로 유입될 경우, 메모리 셀에 기록된 데이터가 소실될 수도 있다. 상기와 같은 문제를 해결하기 위해, 본 발명의 실시예에서는 제조 단계에서 발생하는 불량 및 사용 중에 발생하는 진행성 불량 등에 따른 누설 전류를 감지하기 위한 누설 전류 감지 장치를 메모리 장치(10) 내에 구현할 수 있다.
도 2는 본 발명의 일 실시예에 따른 메모리 장치에 포함되는 메모리 셀 어레이를 간단히 나타낸 회로도이다. 도 2에 도시한 실시예와 같은 메모리 셀 어레이는 채널 영역이 반도체 기판에 수직하는 방향으로 연장되는 수직형 플래시 메모리 장치에 적용될 수 있다.
도 2를 참조하면, 메모리 셀 어레이는, 서로 직렬로 연결되는 n 개의 메모리 셀(MC1~MCn), 메모리 셀(MC1~MCn)의 양단에 직렬로 연결되는 접지 선택 트랜지스터(GST) 및 스트링 선택 트랜지스터(SST)를 포함하는 복수의 메모리 셀 스트링(S)을 포함할 수 있다. 서로 직렬로 연결되는 n 개의 메모리 셀(MC1~MCn)은 메모리 셀(MC1~MCn)을 선택하기 위한 n 개의 워드 라인(WL1~WLn)에 각각 연결될 수 있다. 한편, 접지 선택 트랜지스터(GST)와 제1 메모리 셀(MC1) 사이 및 스트링 선택 트랜지스터(SST)와 제n 메모리 셀(MCn) 사이에는 더미 셀이 더 배치될 수도 있다.
접지 선택 트랜지스터(GST)의 게이트 단자는 접지 선택 라인(GSL)과 연결되고, 소스 단자는 공통 소스 라인(CSL)에 연결될 수 있다. 한편, 스트링 선택 트랜지스터(SST)의 게이트 단자는 스트링 선택 라인(SSL)에 연결되고, 소스 단자는 메모리 셀(MCn)의 드레인 단자에 연결될 수 있다. 도 2에서는 서로 직렬로 연결되는 n 개의 메모리 셀(MC1~MCn)에 접지 선택 트랜지스터(GST)와 스트링 선택 트랜지스터(SST)가 하나씩 연결되는 구조를 도시하였으나, 이와 달리 복수의 접지 선택 트랜지스터(GST) 또는 복수의 스트링 선택 트랜지스터(SST)가 연결될 수도 있다.
스트링 선택 트랜지스터(SST)의 드레인 단자는 복수의 비트 라인(BL1~BLm)에 연결될 수 있다. 스트링 선택 트랜지스터(SST)의 게이트 단자에 스트링 선택 라인(SSL)을 통해 신호가 인가되면, 비트 라인(BL1~BLm)을 통해 인가되는 신호가 서로 직렬로 연결된 n 개의 메모리 셀(MC1~MCn)에 전달됨으로써 데이터 읽기, 쓰기 동작이 실행될 수 있다. 또한, 기판에 형성된 웰 영역을 통해 소정의 소거 전압을 인가함으로써, 메모리 셀(MC1~MCn)에 기록된 데이터를 지우는 소거 동작이 실행될 수 있다.
한편, 도 2를 참조하면, 본 발명의 실시예에 따른 메모리 장치는 적어도 하나의 더미 스트링(DS)을 포함할 수 있다. 더미 스트링(DS)은 비트 라인(BL1-BLm)과 연결되지 않는 더미 채널을 포함하는 스트링일 수 있다. 더미 스트링(DS)은 수직형 플래시 메모리 장치의 구조적 안정성을 높이기 위해 포함될 수 있다.
도 3은 본 발명의 일 실시예에 따른 메모리 장치에서 발생할 수 있는 불량의 예시를 나타낸 도면이다. 일 실시예에서, 도 3에 도시한 실시예에 따른 불량은 사용 중인 메모리 장치에서 나타날 수 있는 진행성 불량 또는 메모리 장치의 제조 과정에서 발생하는 불량일 수 있다. 또한, 도 3에 도시한 실시예에 따른 메모리 장치는, 수직형 플래시 메모리 장치일 수 있다.
도 3을 참조하면, 아래에서 하나의 접지 선택 라인(GSL), 2개의 하부 더미 라인(DL0, DL1), 64개의 워드 라인(WL0-WL63), 2개의 상부 더미 라인(DL2, DL3), 및 2개의 스트링 선택 라인(SSL0-SSL7)이 순서대로 적층 배치될 수 있다. 기판에 수직하는 방향으로 연장되는 채널 영역의 소스 라인으로서, 공통 소스 라인(CSL)이 제공될 수 있다. 각 라인들의 개수는 다양하게 변형될 수 있다.
도 3에 도시한 실시예에서, 불량 A는 접지 선택 라인(GSL)에서 발생한 불량을 나타내는 것일 수 있다. 일 실시예에서, 불량 A는 접지 선택 라인(GSL)과 채널 영역(CH) 또는 접지 선택 라인(GSL)과 공통 소스 라인(CSL) 사이에서 발생하는 진행성 불량일 수 있다. 한편, 불량 B는 워드 라인(WL0-WL63)과 공통 소스 라인(CSL) 사이에서 발생하는 불량일 수 있다.
불량 C는 워드 라인(WL0-WL63)들 사이에서 발생하는 불량일 수 있다. 워드 라인(WL0-WL63)에서는 불량 B 및 불량 C와 달리, 채널 영역과 직접적으로 연결되는 불량이 발생할 수 있다. 또한 불량 D는 더미 라인(DL0-DL3)과 채널 영역 사이에서 발생하는 불량일 수 있다. 메모리 장치에서 발생하는 진행성 불량은, 도 3에 도시한 실시예들과 다른 다양한 형태로도 발생할 수 있으며, 진행성 불량이 발생함에 따라 메모리 장치 내부에서 누설 전류량이 증가할 수 있다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 누설 전류 감지 장치의 동작을 설명하기 위해 제공되는 블록도이다.
먼저 도 4a를 참조하면, 전원 회로(100)는 오실레이터(110), 차지 펌프(120), 전압 레귤레이터(130) 및 카운터 회로(140)를 포함할 수 있다. 오실레이터(110)는 제1 주파수를 갖는 동작 클럭 신호를 생성할 수 있다. 일 실시예에서, 오실레이터(110)는 기준 클럭 신호를 생성하는 클럭 생성기와, 기준 클럭 신호를 이용하여 동작 클럭 신호를 생성하는 클럭 멀티플렉서(multiplexer)를 포함할 수 있다. 기준 클럭 신호는 상기 제1 주파수와 다른 제2 주파수를 가질 수 있으며, 일 실시예로 상기 제1 주파수는 상기 제2 주파수보다 작을 수 있다.
차지 펌프(120)는 오실레이터(110)로부터 입력받은 동작 클럭 신호에 따라 동작하여 구동 전원(POUT)을 생성할 수 있다. 구동 전원(POUT)은 복수의 메모리 셀들에 공급될 수 있으며, 데이터 기록, 데이터 읽기, 데이토 소거 등의 동작을 수행하는 데에 필요한 다양한 크기의 전압을 가질 수 있다. 구동 전원(POUT)은 로우 디코더 또는 페이지 버퍼 등을 통해 메모리 셀 어레이에 공급될 수 있다.
전압 레귤레이터(130)는 차지 펌프(120)가 출력하는 구동 전원(POUT)의 전압을 조절할 수 있다. 오실레이터(110)는 전압 레귤레이터(130)의 출력에 포함된 누설 전류의 크기를 고려하여 차지 펌프(120)에 공급되는 동작 클럭 신호의 제1 주파수를 조절할 수 있다.
구동 전원(POUT)을 입력받아 동작하는 메모리 셀들 중 적어도 일부에서 불량이 발생하는 경우, 예를 들어 서로 전기적으로 분리되어야 하는 구성 요소들 사이에서 쇼트(short) 불량 등이 발생하는 경우, 상기 쇼트 불량에 따른 누설 전류가 구동 전원(POUT)에 반영될 수 있다. 누설 전류가 발생하면, 구동 전원(POUT)의 전압 크기가 감소할 수 있다. 누설 전류로 인해 구동 전원(POUT)의 전압이 감소하는 것을 막기 위해, 오실레이터(110)가 차지 펌프(120)로 공급하는 동작 클럭 신호의 제1 주파수가 증가할 수 있다.
도 4a에 도시한 실시예를 참조하면, 차지 펌프(120)로 입력되는 동작 클럭 신호는 카운터 회로(140)에 의해 검출될 수 있다. 카운터 회로(140)는 소정의 시간 내에 포함되는 동작 클럭 신호의 주기의 개수를 카운팅하고, 그로부터 동작 클럭 신호의 제1 주파수를 계산할 수 있다. 카운터 회로(140)가 검출한 제1 주파수는, 누설 전류 감지를 위한 비교 데이터로서 컨트롤 로직(200)에 송신될 수 있다.
일 실시예에서, 컨트롤 로직(200)은 메모리 장치 내에 마련되어 메모리 셀들에 대한 데이터 기록, 데이터 읽기, 데이터 소거 등의 동작을 제어하는 로직 회로일 수 있다. 다른 실시예에서, 컨트롤 로직(200)은 메모리 장치 외부에 마련되는 로직 회로, 즉 메모리 장치와 연결되는 호스트(host)에 마련되는 로직 회로로 구현될 수도 있다.
컨트롤 로직(200)이 카운터 회로(140)로부터 수신하는 상기 비교 데이터는, 코드 형태로 변환된 제1 주파수를 포함할 수 있다. 컨트롤 로직(200)은 상기 비교 데이터에 포함된 제1 주파수를 소정의 기준 범위와 비교할 수 있다. 상기 기준 범위는, 누설 전류가 존재하지 않거나, 또는 정상 동작을 할 수 있을 정도로 작은 크기의 누설 전류가 존재하는 경우에 대응하는 제1 주파수의 임계값을 포함할 수 있다.
컨트롤 로직(200)은 제1 주파수를 상기 기준 범위와 비교함으로써 누설 전류에 따른 동작 가능 여부를 판정할 수 있다. 제1 주파수가 상기 기준 범위를 벗어날 경우, 컨트롤 로직(200)은 구동 전원(POUT)이 공급되는 메모리 셀을 포함하는 메모리 셀 스트링 또는 메모리 블록을, 동작 불가능으로 판정할 수 있다. 또한, 누설 전류에 따라 메모리 장치에서 동작 불가능 상황이 발생하였음을 메모리 장치의 사용자에게 알릴 수 있다. 일 실시예로, 컨트롤 로직(200)은 일정한 주기마다 카운터 회로(140)가 제1 주파수를 검출하도록 제어하고, 제1 주파수를 상기 기준 범위와 비교하여 메모리 장치의 정상 동작 여부를 판단할 수 있다.
다음으로 도 4b를 참조하면, 전원 회로(100A)는 오실레이터(110), 차지 펌프(120A), 전압 레귤레이터(130A), 및 카운터 회로(140)를 포함할 수 있다. 도 4b에 도시한 실시예에서 차지 펌프(120A)가 출력하는 구동 전원은, 전압 레귤레이터(130A)에 의해 안정화되어 메모리 셀들에 공급될 수 있다. 일 실시예에서, 전압 레귤레이터(130A)는 서로 다른 전압을 출력하기 위한 복수의 레귤레이터 회로들을 포함할 수도 있다.
도 5 및 도 6은 도 4a 및 도 4b에 도시한 실시예에 따른 차지 펌프의 예시를 나타낸 회로도이다. 도 5 및 도 6에 도시한 실시예에 따른 회로는 단지 예시적인 것이며, 도 5 및 도 6에 도시한 실시예와 다른 다양한 형태로 차지 펌프 회로가 구현될 수 있음은 물론이다.
우선 도 5를 참조하면, 도 4a 및 도 4b에 도시한 실시예에 따른 차지 펌프는, 크로스 커플드(cross coupled) 차지 펌프 회로를 포함할 수 있다. 도 5에 도시한 실시예에서, 차지 펌프 회로는 입력 전압(VIN)을 증폭시켜 출력 전압(VOUT)을 생성할 수 있다.
도 5에 도시한 실시예에 따른 차지 펌프 회로는, 제1 내지 제4 트랜지스터들(Q1-Q4), 제1 및 제2 커패시터들(C1, C2)과 제1 및 제2 인버터들(INV1, INV2)을 포함할 수 있다. 제1 및 제2 트랜지스터들(Q1, Q2)은 NMOS 트랜지스터일 수 있으며, 제3 및 제4 트랜지스터들(Q3, Q4)은 PMOS 트랜지스터일 수 있다. 제1 및 제2 트랜지스터들(Q1, Q2)은 서로 상보적인 특성을 갖는 제1 및 제2 클럭 신호들(CLK1, CLK2)에 의해 온/오프가 결정될 수 있다. 한편, 제3 및 제4 트랜지스터들(Q3, Q4)은 각각의 게이트 단자에 입력되는 제1 및 제2 전압 신호(VL, VR)에 의해 온/오프가 결정될 수 있다. 제1 및 제2 전압 신호(VL, VR)는 서로 상보적인 특성을 갖는 클럭 신호일 수 있다.
제1 클럭 신호(CLK1)가 하이(HIGH) 값을 갖고 제2 클럭 신호(CLK2)가 로우(LOW) 값을 갖는 동안, 제1 트랜지스터(Q1)는 턴-온되고 제2 트랜지스터(Q2)는 턴-오프될 수 있다. 제1 트랜지스터(Q1)가 턴-온됨에 따라 제1 커패시터(C1)가 입력 전압(VIN)에 의해 충전될 수 있다. 한편, 제1 클럭 신호(CLK1)가 로우(LOW) 값을 갖고 제2 클럭 신호(CLK2)가 하이(HIGH) 값을 갖게 되면, 제1 인버터(INV1)의 출력이 하이(HIGH) 값으로 설정되어 제1 커패시터(C1)의 전압이 입력 전압(VIN)의 두 배로 증가할 수 있다. 이때, 제1 전압 신호(VL)가 로우(LOW) 값으로 설정되어 제3 트랜지스터(Q3)와 연결된 출력단을 통해 출력 전압(VOUT)이 출력될 수 있다.
제1 커패시터(C1)의 전압이 제3 트랜지스터(Q3)와 연결된 출력단으로 출력되는 동안, 제2 커패시터(C2)는 입력 전압(VIN)에 의해 충전될 수 있다. 다시 제1 클럭 신호(CLK1)가 하이(HIGH) 값을 갖고 제2 클럭 신호(CLK2)가 로우(LOW) 값을 갖게 되면, 제2 인버터(INV2)의 출력에 의해 제2 커패시터(C2)의 전압이 입력 전압(VIN)의 두 배로 증가할 수 있다.
차지 펌프 회로가 출력하는 전류의 크기는, 제1 및 제2 클럭 신호들(CLK1, CLK2)의 주파수, 또는 클럭 신호 특성을 갖는 제1 및 제2 전압 신호(VL, VR)의 주파수에 의해 결정될 수 있다. 일 실시예에서, 차지 펌프 회로에 입력되는 제1 및 제2 클럭 신호(CLK1, CLK2)와 제1 및 제2 전압 신호(VL, VR)의 주파수가 증가할 경우, 차지 펌프 회로가 출력하는 전류의 크기가 증가할 수 있다.
차지 펌프 회로로부터 전원을 공급받아 동작하는 메모리 셀에서 설계, 공정 상의 불량 또는 진행성 불량 등에 의해 누설 전류가 발생하는 경우, 차지 펌프 회로가 출력하는 전류량을 높여 누설 전류를 보상하기 위해 제1 및 제2 클럭 신호(CLK1, CLK2)와 제1 및 제2 전압 신호(VL, VR)의 주파수가 증가할 수 있다. 본 발명의 일 실시예에서는, 전원 회로 내외에 구비된 카운터 회로가 제1 및 제2 클럭 신호(CLK1, CLK2)와 제1 및 제2 전압 신호(VL, VR)의 주파수를 검출하여 컨트롤 로직에 제공할 수 있다. 컨트롤 로직은, 카운터 회로가 검출한 주파수가 소정의 기준 범위를 벗어나는 경우, 정상 동작이 불가능할 정도로 큰 누설 전류가 발생한 것으로 판단하여 동작 불가능 판정을 내릴 수 있다.
다음으로 도 6에 도시한 실시예에 따른 차지 펌프 회로는, 복수의 트랜지스터들(Q0-Q4)과 복수의 커패시터들(C0-C4)을 포함할 수 있다. 복수의 트랜지스터들(Q0-Q4)은 NMOS 트랜지스터일 수 있으며, 드레인 단자와 게이트 단자가 서로 연결되어 다이오드로 동작할 수 있다.
출력단에 연결되는 출력 커패시터(C0)를 제외한 제1 내지 제4 커패시터들(C1-C4)을 통해 제1 클럭 신호(CLK1) 또는 제2 클럭 신호(CLK2)가 입력될 수 있다. 일 실시예에서, 제1 클럭 신호(CLK1)와 제2 클럭 신호(CLK2)는 서로 상보적인 특성을 가질 수 있다.
첫 번째 반 주기 동안 제1 클럭 신호(CLK1)는 로우(LOW) 값을 갖고 제2 클럭 신호(CLK2)가 하이(HIGH) 값을 가질 수 있으며, 제1 커패시터(C1)가 입력 전압(VIN)에 의해 충전될 수 있다. 다음 반 주기 동안 제1 클럭 신호(CLK1)는 하이(HIGH) 값을 갖고, 제2 클럭 신호(CLK2)는 로우(LOW) 값을 가질 수 있으며, 제1 클럭 신호(CLK1)에 의해 제1 커패시터(C1)의 전압이 입력 전압(VIN)의 두 배로 증가할 수 있다. 또한, 제1 트랜지스터(Q1)는 오프되고 제2 트랜지스터(Q2)가 온되어 제2 커패시터(C2)의 전압이 입력 전압(VIN)의 두 배로 증가할 수 있다.
다음 반 주기에서 다시 제1 클럭 신호(CLK1)가 로우(LOW) 값을 갖고 제2 클럭 신호(CLK2)가 하이(HIGH) 값을 갖도록 설정되면, 제2 클럭 신호(CLK2)에 의해 제2 커패시터(C2)의 전압이 입력 전압(VIN)의 세 배로 증가하고 제3 커패시터(C2)가 제2 커패시터(C2)의 전압에 의해 충전될 수 있다. 이러한 과정을 거쳐서 입력 전압(VIN)을 증폭시켜 출력 전압(VOUT)을 생성할 수 있다. 즉, 차지 펌프 회로에 포함되는 트랜지스터의 개수가 N개이면, 출력 전압(VOUT)은 입력 전압(VIN)의 N배일 수 있다.
도 5에 도시한 실시예와 마찬가지로, 도 6에 도시한 실시예에 따른 차지 펌프 회로의 출력에 포함된 누설 전류의 크기는, 제1 및 제2 클럭 신호(CLK1, CLK2)의 주파수에 비례할 수 있다. 즉, 차지 펌프 회로로부터 구동 전원을 공급받는 메모리 셀이나 배선 라인 등에서 누설 전류가 발생하는 경우, 제1 및 제2 클럭 신호(CLK1, CLK2)의 주파수가 증가할 수 있다.
본 발명의 일 실시예에서는, 차지 펌프 회로에 입력되는 제1 및 제2 클럭 신호(CLK1, CLK2)의 주파수를 검출하고, 이를 소정의 기준 범위와 비교하여 누설 전류의 발생 여부 및 누설 전류의 크기 등을 추정할 수 있다. 제1 및 제2 클럭 신호(CLK1, CLK2)는 오실레이터로부터 공급될 수 있으며, 오실레이터의 출력단에 카운터 회로를 연결하여 제1 및 제2 클럭 신호(CLK1, CLK2)의 주파수를 검출할 수 있다. 카운터 회로가 검출한 제1 및 제2 클럭 신호(CLK1, CLK2)의 주파수는 컨트롤 로직으로 전달되며, 컨트롤 로직은 제1 및 제2 클럭 신호(CLK1, CLK2)의 주파수를 이용하여 누설 전류의 발생 여부 및 누설 전류의 크기 등을 판단할 수 있다.
도 7은 본 발명의 일 실시예에 따른 누설 전류 감지 장치를 설명하기 위해 제공되는 블록도이다. 도 7에 도시한 실시예에 따르면, 전원 회로(300)는 전압 생성기(310), 전류 미러(320), 오실레이터(330), 및 카운터 회로(340)를 포함할 수 있다. 도 7에 도시한 실시예에서 전원 회로(300)는 차지 펌프를 포함하지 않으며, 일 실시예로 PMIC(Power Management Integrated Circuit)로 구현될 수 있다.
전압 생성기(310)는 소정의 기준 전압을 입력받아 직류 전압을 출력하는 회로를 포함할 수 있다. 일 실시예에서 전압 생성기(310)는 일정한 전류를 출력하는 정전류원(constant current source)로서 동작할 수 있다. 전압 생성기(310)가 출력하는 전류는, 전류 미러(320)에 의해 복제되어 오실레이터(330)로 입력될 수 있다.
도 7에 도시한 실시예에서, 오실레이터(330)는 서로 직렬로 연결된 복수의 인버터 회로를 포함하는 링 오실레이터일 수 있다. 오실레이터(330)가 출력하는 클럭 신호의 주파수는, 오실레이터(330)에 입력되는 전류의 크기에 따라 달라질 수 있다. 일 실시예로, 오실레이터(330)에 입력되는 전류의 크기가 증가하면, 오실레이터(330)가 출력하는 클럭 신호의 주파수가 증가할 수 있다. 오실레이터(330)가 출력하는 클럭 신호의 주파수는, 카운터 회로(340)에 의해 검출될 수 있다.
즉, 도 7에 도시한 실시예에서, 오실레이터(330)가 출력하는 클럭 신호의 주파수는 전압 생성기(310)가 출력하는 전류에 비례하여 증가 또는 감소할 수 있다. 전압 생성기(310)가 메모리 셀 또는 배선 라인 등에 공급하는 구동 전원(POUT)에 누설 전류가 포함될 경우, 누설 전류를 보상하기 위해 전압 생성기(310)가 출력하는 전류의 크기가 증가할 수 있다. 따라서, 오실레이터(330)가 출력하는 클럭 신호의 주파수는 구동 전원(POUT)에 포함된 누설 전류에 비례하여 증가 또는 감소할 수 있다.
카운터 회로(340)는 오실레이터(330)가 출력하는 클럭 신호의 주파수를 검출하여 컨트롤 로직(400)에 전달하며, 컨트롤 로직(400)은 상기 주파수를 소정의 기준 범위와 비교함으로써 누설 전류의 발생 여부 및 누설 전류의 크기를 판단할 수 있다. 판단 결과, 누설 전류의 크기가 일정한 임계값보다 큰 것으로 판단되면, 컨트롤 로직(400)은 해당 메모리 셀을 포함하는 메모리 블록 등에 대해 동작 불가능 판정을 내릴 수 있다.
도 8은 도 7에 도시한 실시예에 따른 누설 전류 감지 장치의 예시를 나타낸 회로도이다.
도 8을 참조하면, 전압 생성기(510)는 연산 증폭기와 복수의 저항(R1, R2) 및 연산 증폭기의 출력단에 연결되는 게이트 단자를 갖는 제1 트랜지스터(Q1)를 포함할 수 있다. 전류 미러(520)는 제1 트랜지스터(Q1)와 마찬가지로 연산 증폭기의 출력단에 연결되는 게이트 단자를 갖는 제2 트랜지스터(Q2)와, 제3 내지 제5 트랜지스터(M1-M3)를 포함할 수 있다.
전압 생성기(510)의 출력 전류(I2)와, 저항(R1, R2)을 통해 흐르는 전류(I1)의 합이 전류 미러(520)의 제2 트랜지스터(Q2)에 복제될 수 있다. 즉, 전류 미러(520)의 제2 트랜지스터(Q2)에 흐르는 전류(IM)는 [I1+I2]와 실질적으로 동일한 값을 가질 수 있다.
제2 트랜지스터(Q2)에 흐르는 전류(IM)는, 제3 내지 제5 트랜지스터(M1-M3)에 의해 2차 복제되어 링 오실레이터(530)에 포함되는 n개의 PMOS 트랜지스터(PM1-PMn) 및 n개의 NMOS 트랜지스터(NM1-NMn)의 게이트 단자에 각각 입력될 수 있다. 여기서 n은 홀수일 수 있다. 링 오실레이터(530)가 출력하는 클럭 신호(CLK)의 주파수는, 카운터 회로(540)에 의해 검출될 수 있다.
카운터 회로(540)는 클럭 카운터(541)와 타이머(542)를 포함할 수 있다. 클럭 카운터(541)는 소정의 시간 동안 클럭 신호(CLK)의 주기의 개수를 셀 수 있으며, 클럭 카운터(541)가 클럭 신호(CLK)의 주기의 개수를 세는 상기 시간이 타이머(542)에 의해 결정될 수 있다. 컨트롤 로직(600)은 카운터 회로(540)가 검출한 클럭 신호(CLK)의 주파수를 소정의 기준 범위와 비교하여 누설 전류 발생 여부 및 누설 전류의 크기 등을 추정할 수 있다.
도 9는 도 8에 도시한 실시예에 따른 누설 전류 감지 장치의 동작을 설명하기 위해 제공되는 그래프이다.
도 9를 참조하면, 전압 생성기(510)의 출력 전류에 포함된 누설 전류 성분의 크기에 따른 클럭 신호(CLK)의 주파수 크기 변화가 도시되어 있다. 도 9를 참조하면, 누설 전류가 4uA를 넘어가면서부터 주파수가 누설 전류에 비례하여 증가할 수 있다. 클럭 카운터(541)는 오실레이터(530)가 출력하는 클럭 신호(CLK)의 주파수를 측정함으로써 역으로 전압 생성기(510)의 출력 전류에 포함된 누설 전류의 크기를 추정할 수 있다.
컨트롤 로직(600)은 누설 전류의 크기를 소정의 기준 범위와 비교할 수 있다. 일 실시예로, 컨트롤 로직(600)은 누설 전류가 발생한 것으로 검출된 경우에도, 소정의 임계값보다 작은 누설 전류에 대해서는 동작 불가능 상태로 판단하지 않을 수 있다. 상기 임계값이 10uA로 설정된 것을 가정하면, 컨트롤 로직(600)은 클럭 카운터(541)가 검출한 클럭 신호(CLK)의 주파수가 25MHz 이상일 때, 메모리 장치에 포함되는 메모리 블록 중 적어도 일부를 동작 불가능 상태로 판단할 수 있다.
본 발명의 다양한 실시예에서는, 누설 전류를 감지하기 위한 회로를 전원 회로 내부 구성에 따라 서로 다르게 구성할 수 있다. 즉, 전원 회로 내부에 차지 펌프가 포함되는 경우에는, 차지 펌프에 입력되는 동작 클럭 신호의 주파수를 검출하여 누설 전류 발생 여부 및 누설 전류의 크기 등을 추정할 수 있다. 또한, 전원 회로 내부에 차지 펌프가 포함되지 않는 경우에는, 전원 회로가 출력하는 전류로 링 오실레이터를 구동시키고, 링 오실레이터가 출력하는 클럭 신호의 주파수를 검출하여 누설 전류 발생 여부 및 누설 전류의 크기 등을 추정할 수 있다.
본 발명의 실시예들에서는, 제조 단계에서 발생하는 불량에 따른 누설 전류뿐만 아니라, 메모리 장치의 사용 과정에서 발생하는 진행성 불량에 따른 누설 전류까지 감지할 수 있다. 따라서, 메모리 장치가 포함된 저장 장치를 사용하는 사용자에게 누설 전류 발생에 따른 데이터 손실의 가능성을 미리 알려줌으로써, 제품의 신뢰성을 개선할 수 있다.
도 10은 본 발명의 일 실시예에 따른 메모리 장치를 포함할 수 있는 전자 기기를 나타낸 블록도이다.
도 10을 참조하면, 본 발명의 일 실시예에 따른 전자 기기(1000)는, 호스트 인터페이스(1100), 프로세서(1200), 메모리 인터페이스(1300), 및 메모리부(1400)를 포함할 수 있다. 메모리부(1400)는 제1 내지 제3 메모리(1410-1430)를 포함할 수 있다. 일 실시예에서, 도 10에 도시한 실시예에 따른 전자 기기(1000)는 SSD(Solid State Drive)일 수 있다.
프로세서(1200)는 전자 기기(1000)의 전체적인 동작을 제어하며, 호스트 인터페이스(1100)를 통해 호스트(2000)와 통신할 수 있다. 호스트(2000)는 전자 기기(1000)와 연결 가능한 외부 장치일 수 있으며, 일례로 컴퓨터, 태블릿 PC, 셋톱 박스, 텔레비전 등의 장치일 수 있다. 한편, 프로세서(1200)는 메모리 인터페이스(1300)를 통해 제1 내지 제3 메모리(1410-1430) 각각에 데이터를 기록하거나, 제1 내지 제3 메모리(1410-1430) 각각에 기록된 데이터를 관리할 수 있다.
전자 기기(1000)는 동작에 필요한 다양한 크기의 전압, 전류를 생성하는 전원 회로를 포함할 수 있다. 일 실시예에서 전원 회로는 프로세서(1200)와 별개의 집적회로 칩에 구현될 수도 있다. 전원 회로는 본 발명의 다양한 실시예에 따른 누설 전류 감지 장치를 포함할 수 있다. 즉, 전원 회로는 오실레이터가 출력하는 클럭 신호의 주파수를 검출하기 위한 카운터 회로를 포함할 수 있으며, 프로세서(1200)는 카운터 회로가 검출한 주파수를 이용하여 제1 내지 제3 메모리(1410-1430)에서 누설 전류가 발생하였는지 여부 등을 판단할 수 있다. 또는, 카운터 회로가 검출한 주파수를 호스트(2000)로 송신하고, 호스트(2000)가 누설 전류 발생 여부 등을 판단하게 할 수도 있다.
누설 전류가 발생한 것으로 판단되면, 프로세서(1200)는 호스트(2000)와 통신하여 누설 전류가 발생 여부를 사용자에게 알려줌으로써 사용자가 데이터 손실에 미리 대비하도록 할 수 있다. 일 실시예로, 제1 내지 제3 메모리(1410-1430) 중 적어도 하나에서 누설 전류가 발생하는 경우, 프로세서(1200)는 누설 전류가 발생한 메모리 사용을 중단함으로써 데이터 손실을 최소화할 수도 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100, 100A, 300: 전원 회로
200, 400, 600: 컨트롤 로직
110: 오실레이터
120, 120A: 차지 펌프
130, 130A: 전압 레귤레이터
140: 카운터 회로
310, 510: 전압 생성기
320, 520: 전류 미러
330, 530: 오실레이터
340, 540: 카운터 회로

Claims (10)

  1. 직류 전원을 출력하는 전압 생성기;
    상기 직류 전원의 전류를 복제하여 제1 전류와 제2 전류를 출력하는 전류 미러 회로;
    상기 제1 전류 및 상기 제2 전류를 입력받아 동작하며, 상기 제1 전류 및 상기 제2 전류에 의해 결정되는 주파수를 갖는 클럭 신호를 생성하는 오실레이터; 및
    상기 클럭 신호의 주파수를 검출하여 상기 직류 전원의 전류에 포함된 누설 전류를 감지하기 위한 비교 데이터를 생성하는 카운터 회로; 를 포함하며,
    상기 제1 전류 및 상기 제2 전류 각각은 상기 직류 전원의 전류를 복제한 것인, 누설 전류 감지 장치.
  2. 제1항에 있어서,
    상기 오실레이터는 링 오실레이터를 포함하는, 누설 전류 감지 장치.
  3. 제1항에 있어서,
    상기 카운터는, 소정의 시간 동안 상기 클럭 신호의 주기를 검출하는 클럭 카운터, 및 상기 시간을 설정하는 타이머를 포함하는, 누설 전류 감지 장치.
  4. 제1항에 있어서,
    상기 클럭 신호의 주파수는, 상기 직류 전원의 전류에 포함되는 누설 전류의 크기에 비례하는, 누설 전류 감지 장치.
  5. 제1항에 있어서,
    상기 비교 데이터에 기초하여 상기 직류 전원의 전류에 포함된 누설 전류의 크기를 판단하는 컨트롤 로직; 을 더 포함하는 누설 전류 감지 장치.
  6. 제5항에 있어서,
    상기 컨트롤 로직은, 상기 전압 생성기, 상기 전류 미러 회로, 상기 오실레이터, 및 상기 카운터 회로와 함께 하나의 집적 회로 칩에 포함되는, 누설 전류 감지 장치
  7. 복수의 메모리 소자들;
    상기 복수의 메모리 소자들을 제어하는 컨트롤러 IC; 및
    상기 컨트롤러 IC와 상기 복수의 메모리 소자들의 동작에 필요한 구동 전원을 출력하는 전원 회로; 를 포함하며,
    상기 전원 회로는 상기 전원 회로 내부에서 생성되는 클럭 신호들 중 적어도 하나의 클럭 신호의 주파수를 검출하여 비교 데이터를 생성하고,
    상기 컨트롤러 IC는 상기 비교 데이터를 이용하여 상기 구동 전원에 포함되는 누설 전류를 감지하며,
    상기 전원 회로는, 소정의 시간 동안 상기 적어도 하나의 클럭 신호의 주기의 개수를 카운트하는 클럭 카운터, 직류 전원을 상기 구동 전원으로 출력하는 전압 생성기, 상기 직류 전원의 전류를 복제하여 제1 전류 및 제2 전류를 출력하는 전류 미러, 및 상기 제1 전류 및 상기 제2 전류를 입력받아 동작하며 상기 적어도 하나의 클럭 신호를 생성하는 오실레이터를 포함하고,
    상기 컨트롤러 IC는 상기 직류 전원의 누설 전류를 감지하며,
    상기 제1 전류 및 상기 제2 전류 각각은 상기 직류 전원의 전류를 복제한 것인, 메모리 장치.
  8. 제7항에 있어서,
    상기 적어도 하나의 클럭 신호의 주파수는, 상기 직류 전원의 누설 전류를 나타내는, 메모리 장치.
  9. 삭제
  10. 삭제
KR1020170000632A 2017-01-03 2017-01-03 누설 전류 감지 장치 및 메모리 장치 KR102669176B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170000632A KR102669176B1 (ko) 2017-01-03 2017-01-03 누설 전류 감지 장치 및 메모리 장치
US15/690,768 US10453539B2 (en) 2017-01-03 2017-08-30 Device for detecting leakage current and memory device
CN201711393302.XA CN108269600B (zh) 2017-01-03 2017-12-21 检测漏电流的设备和存储器设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170000632A KR102669176B1 (ko) 2017-01-03 2017-01-03 누설 전류 감지 장치 및 메모리 장치

Publications (2)

Publication Number Publication Date
KR20180079903A KR20180079903A (ko) 2018-07-11
KR102669176B1 true KR102669176B1 (ko) 2024-05-27

Family

ID=62708491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170000632A KR102669176B1 (ko) 2017-01-03 2017-01-03 누설 전류 감지 장치 및 메모리 장치

Country Status (3)

Country Link
US (1) US10453539B2 (ko)
KR (1) KR102669176B1 (ko)
CN (1) CN108269600B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11422905B2 (en) * 2018-10-25 2022-08-23 SK Hynix Inc. Storage device and method of operating the same
CN111435154B (zh) * 2018-12-25 2022-08-09 北京兆易创新科技股份有限公司 漏电检测电路、闪存存储器漏电检测装置和漏电检测方法
CN111736059B (zh) * 2020-07-02 2022-08-26 深圳比特微电子科技有限公司 芯片测试方法、测试设备和测试***
KR20220019547A (ko) 2020-08-10 2022-02-17 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 이의 소거 방법
KR20220121633A (ko) * 2021-02-25 2022-09-01 삼성전자주식회사 낮은 부하 전류를 측정하기 위한 장치 및 방법
US11443778B1 (en) * 2021-04-07 2022-09-13 Micron Technology, Inc. Peak current reduction using dynamic clocking during charge pump recovery period
US11967397B2 (en) * 2022-03-31 2024-04-23 Texas Instruments Incorporated Communication system with mixed threshold voltage transistors

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418751A (en) 1993-09-29 1995-05-23 Texas Instruments Incorporated Variable frequency oscillator controlled EEPROM charge pump
JP3714696B2 (ja) * 1994-10-21 2005-11-09 富士通株式会社 半導体記憶装置
JP2730530B2 (ja) * 1995-10-31 1998-03-25 日本電気株式会社 半導体集積回路及びその駆動方法
US6359809B1 (en) * 1997-12-10 2002-03-19 Intel Corporation Oscillator for simultaneously generating multiple clock signals of different frequencies
US6219293B1 (en) * 1999-09-01 2001-04-17 Micron Technology Inc. Method and apparatus for supplying regulated power to memory device components
US7250807B1 (en) * 2003-06-05 2007-07-31 National Semiconductor Corporation Threshold scaling circuit that minimizes leakage current
JP2007172766A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Ind Co Ltd 半導体リーク電流検出器とリーク電流測定方法および電圧トリミング機能付半導体リーク電流検出器とリファレンス電圧トリミング方法およびこれらの半導体集積回路
JP4836599B2 (ja) 2006-02-16 2011-12-14 株式会社リコー ボルテージレギュレータ
JP2008219470A (ja) 2007-03-05 2008-09-18 Nec Corp 昇圧回路
US7602168B2 (en) * 2007-08-31 2009-10-13 Freescale Semiconductor, Inc. Voltage regulator for integrated circuits
JP5190767B2 (ja) 2008-02-12 2013-04-24 日本電気株式会社 モニタ回路およびリソース制御方法
US8049550B2 (en) 2008-09-10 2011-11-01 Freescale Semiconductor, Inc. Method for power reduction and a device having power reduction capabilities
KR101541706B1 (ko) * 2009-01-19 2015-08-05 삼성전자주식회사 온도 감지 발진 회로 및 이를 포함하는 반도체 메모리 장치
US8537625B2 (en) 2011-03-10 2013-09-17 Freescale Semiconductor, Inc. Memory voltage regulator with leakage current voltage control
EP2546991A1 (en) * 2011-07-15 2013-01-16 Thomson Licensing Clock generation circuit
JP5414757B2 (ja) 2011-09-12 2014-02-12 オムロンオートモーティブエレクトロニクス株式会社 漏電検知装置
JP5867012B2 (ja) 2011-11-24 2016-02-24 株式会社ソシオネクスト 定電圧回路
US9164526B2 (en) * 2012-09-27 2015-10-20 Sandisk Technologies Inc. Sigma delta over-sampling charge pump analog-to-digital converter
US9213316B2 (en) * 2014-02-06 2015-12-15 Texas Instruments Incorporated Circuit for detecting and correcting timing errors
JP6371543B2 (ja) 2014-03-14 2018-08-08 エイブリック株式会社 過熱保護回路及びボルテージレギュレータ
US9443610B1 (en) * 2015-06-04 2016-09-13 Micron Technology, Inc. Leakage current detection
KR102314135B1 (ko) * 2015-06-22 2021-10-18 삼성전자 주식회사 적응적인 루프를 수행하는 플래시 메모리 장치, 메모리 시스템 및 그 동작방법
US9812960B2 (en) * 2015-12-29 2017-11-07 Texas Instruments Incorporated Methods and apparatus for a low standby current DC-DC power controller with improved transient response

Also Published As

Publication number Publication date
US20180190360A1 (en) 2018-07-05
CN108269600B (zh) 2023-06-27
KR20180079903A (ko) 2018-07-11
CN108269600A (zh) 2018-07-10
US10453539B2 (en) 2019-10-22

Similar Documents

Publication Publication Date Title
KR102669176B1 (ko) 누설 전류 감지 장치 및 메모리 장치
US9183948B2 (en) Apparatuses, integrated circuits, and methods for measuring leakage current
KR102436347B1 (ko) 반도체 메모리 장치 및 그의 위크 셀 검출 방법
US7990772B2 (en) Memory device having improved programming operation
US10665272B2 (en) Methods and apparatuses for compensating for source voltage
US6611460B2 (en) Nonvolatile semiconductor memory device and programming method thereof
US7499325B2 (en) Flash memory device with improved erase operation
KR20140136691A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20190142548A (ko) 비휘발성 메모리 장치와, 이의 리드 및 라이트 방법
US10522195B2 (en) Memory system and method for operating the same
KR102326332B1 (ko) 독출 컬럼 선택 네거티브 부스트 드라이버 회로 및 시스템
US11830561B2 (en) Storage devices and methods of operating storage devices
US7539066B2 (en) Method, apparatus, and system for improved erase operation in flash memory
CN111052238B (zh) 断电响应
US20100027353A1 (en) Erase Method of Flash Device
US8830754B2 (en) Memory access method and flash memory using the same
US10651732B2 (en) Charge pumps and methods of operating charge pumps
US8174919B2 (en) Apparatus and method for increasing data line noise tolerance
KR20180008173A (ko) 음의 전압 생성 장치를 포함하는 메모리 장치
KR102372750B1 (ko) 전력 손실에 대한 응답
CN112447243B (zh) 存储器及操作存储器的方法
KR100632367B1 (ko) 불휘발성 반도체 메모리 장치의 프로그램 비트 스캔표시회로

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant