JP5867012B2 - 定電圧回路 - Google Patents
定電圧回路 Download PDFInfo
- Publication number
- JP5867012B2 JP5867012B2 JP2011256044A JP2011256044A JP5867012B2 JP 5867012 B2 JP5867012 B2 JP 5867012B2 JP 2011256044 A JP2011256044 A JP 2011256044A JP 2011256044 A JP2011256044 A JP 2011256044A JP 5867012 B2 JP5867012 B2 JP 5867012B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- output
- circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Description
以下に説明する各実施形態における定電圧回路は、入力される電源電圧VDDを降圧して所定の定電圧を生成し出力電圧Voutとして出力端子から負荷に出力する定電圧回路である。
本発明の第1の実施形態について説明する。
図1(A)は、第1の実施形態における定電圧回路の構成例を示す図である。図1(A)において、11は誤差増幅回路、12は出力トランジスタ、13は負荷、14はモニター用トランジスタ、15Aは発振回路、16Aはチャージポンプ回路、R11、R12は抵抗である。
図1(A)に示した第1の実施形態における定電圧回路の基本的な動作は、従来の定電圧回路と同様である。すなわち、出力電圧Voutが基準電圧Vrefより低くなると、誤差増幅回路11の出力電圧、すなわち出力トランジスタ12のゲートに供給される電圧が低下する。その結果、出力トランジスタ12のオン抵抗が減少し、出力電圧Voutが上昇する。逆に、出力電圧Voutが基準電圧Vrefより高くなると、誤差増幅回路11の出力電圧が上昇する。その結果、出力トランジスタ12のオン抵抗が増大し、出力電圧Voutが低下する。このようにして、定電圧回路の出力端子より出力される出力電圧Voutは、一定の電圧である基準電圧Vrefに保たれる。
モニター用トランジスタ14により検出されたリーク電流I12であるモニタ電流が小さいとき(例えば、0又はほぼ0であるとき)、発振回路15Aは動作せずに停止している。したがって、図1(B)に示すように、出力トランジスタ12のバックゲートに供給される電圧は、電源電圧VDDとなる。
次に、本発明の第2の実施形態について説明する。
図5(A)は、第2の実施形態における定電圧回路の構成例を示す図である。図5(A)において、図1(A)に示した構成要素と同一の機能を有する構成要素には同一の符号を付している。図5(A)において、51はモニター用トランジスタ、52、53はトランジスタ、54は定電流源、15Bは発振回路、16Bはチャージポンプ回路である。
次に、本発明の第3の実施形態について説明する。
図6(A)は、第3の実施形態における定電圧回路の構成例を示す図である。図6(A)において、図1(A)に示した構成要素と同一の機能を有する構成要素には同一の符号を付している。図6(A)において、61はモニター用トランジスタ、64は定電流源、65はダイオード、CMはカレントミラー回路である。
次に、本発明の第4の実施形態について説明する。第4の実施形態における定電圧回路は、前述した第1の実施形態及び第3の実施形態における定電圧回路の機能を備えるものである。図7(A)は、第4の実施形態における定電圧回路の構成例を示す図である。図7(A)において、図1(A)、図6(A)に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。
次に、本発明の第5の実施形態について説明する。第5の実施形態における定電圧回路は、前述した第2の実施形態及び第3の実施形態における定電圧回路の機能を備えるものである。図8(A)は、第5の実施形態における定電圧回路の構成例を示す図である。図8(A)において、図1(A)、図5(A)、図6(A)に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。
本発明の諸態様を付記として以下に示す。
出力電圧と基準電圧との差電圧を増幅する誤差増幅回路と、
前記誤差増幅回路の出力に基づいて前記出力電圧を制御する出力トランジスタと、
前記出力トランジスタのリーク電流を検出する検出回路と、
前記検出回路により検出された前記リーク電流に比例した電圧を発生する第1の電圧発生回路とを有し、
前記第1の電圧発生回路は、前記リーク電流の増加に応じて発生する電圧を上昇させ、
前記第1の電圧発生回路の出力が前記出力トランジスタのバックゲートに接続されることを特徴とする定電圧回路。
(付記2)
前記検出回路は、ゲート及びソースに電源電圧が供給され、ドレインが前記第1の電圧発生回路の入力に接続された第1のトランジスタを有することを特徴とする付記1記載の定電圧回路。
(付記3)
前記第1の電圧発生回路は、
入力される電流に応じた発振周波数の発振信号を出力する発振回路と、
前記発振回路から出力された前記発振信号を受けて、前記発振信号の発振周波数に応じた電圧を出力するチャージポンプ回路とを有することを特徴とする付記1記載の定電圧回路。
(付記4)
前記第1の電圧発生回路は、前記検出回路により検出された前記リーク電流が第1のしきい値より大きいときに動作し、前記リーク電流が前記第1のしきい値より小さいときに停止することを特徴とする付記1記載の定電圧回路。
(付記5)
前記誤差増幅回路の出力にゲートが接続された第2のトランジスタと、
前記第2のトランジスタの電流に比例した電圧を発生する第2の電圧発生回路とを有し、
前記第2の電圧発生回路は、前記第2のトランジスタの電流の増加に応じて発生する電圧を低下させ、
前記第2の電圧発生回路の出力が前記出力トランジスタ及び前記第2のトランジスタのバックゲートに接続されることを特徴とする付記1記載の定電圧回路。
(付記6)
前記第2の電圧発生回路は、
前記第2のトランジスタのドレインに接続された第1の定電流源と、
前記第2のトランジスタのドレインと前記第1の定電流源との接続点に、ドレイン及びゲートが接続された第3のトランジスタと、
前記第3のトランジスタとカレントミラー接続され、ドレインを前記第2の電圧発生回路の出力とする第4のトランジスタとを有することを特徴とする付記5記載の定電圧回路。
(付記7)
前記第2の電圧発生回路は、前記第2のトランジスタの電流が第2のしきい値より大きいときに動作し、前記第2のトランジスタの電流が前記第2のしきい値より小さいときに停止することを特徴とする付記5記載の定電圧回路。
(付記8)
前記第1のトランジスタのバックゲートに電源電圧が供給されることを特徴とする付記2記載の定電圧回路。
(付記9)
前記第1のトランジスタのバックゲートが前記第1の電圧発生回路の出力に接続されることを特徴とする付記2記載の定電圧回路。
(付記10)
出力電圧と基準電圧との差電圧を増幅する誤差増幅回路と、
前記誤差増幅回路の出力に基づいて前記出力電圧を制御する出力トランジスタと、
前記誤差増幅回路の出力にゲートが接続された第5のトランジスタと、
前記第5のトランジスタのドレインに接続された第2の定電流源と、
前記第5のトランジスタのドレインと前記第2の定電流源との接続点に、ドレイン及びゲートが接続された第6のトランジスタと、
前記第6のトランジスタとカレントミラー接続された第7のトランジスタと、
前記第7のトランジスタの電流に比例した電圧を発生する第1の電圧発生回路とを有し、
前記第1の電圧発生回路は、前記第7のトランジスタの電流の減少に応じて発生する電圧を上昇させ、
前記第1の電圧発生回路の出力が前記出力トランジスタのバックゲートに接続されることを特徴とする定電圧回路。
(付記11)
前記第1の電圧発生回路は、
入力される電流に応じた発振周波数の発振信号を出力する発振回路と、
前記発振回路から出力された前記発振信号を受けて、前記発振信号の発振周波数に応じた電圧を出力するチャージポンプ回路とを有することを特徴とする付記10記載の定電圧回路。
(付記12)
前記第1の電圧発生回路は、前記第7のトランジスタの電流が第3のしきい値より小さいときに動作し、前記第7のトランジスタの電流が前記第3のしきい値より大きいときに停止することを特徴とする付記10記載の定電圧回路。
(付記13)
前記誤差増幅回路の出力にゲートが接続された第2のトランジスタと、
前記第2のトランジスタの電流に比例した電圧を発生する第2の電圧発生回路とを有し、
前記第2の電圧発生回路は、前記第2のトランジスタの電流の増加に応じて発生する電圧を低下させ、
前記第2の電圧発生回路の出力が前記出力トランジスタ及び前記第2のトランジスタのバックゲートに接続されることを特徴とする付記10記載の定電圧回路。
(付記14)
前記第2の電圧発生回路は、
前記第2のトランジスタのドレインに接続された第1の定電流源と、
前記第2のトランジスタのドレインと前記第1の定電流源との接続点に、ドレイン及びゲートが接続された第3のトランジスタと、
前記第3のトランジスタとカレントミラー接続され、ドレインを前記第2の電圧発生回路の出力とする第4のトランジスタとを有することを特徴とする付記13記載の定電圧回路。
(付記15)
前記第2の電圧発生回路は、前記第2のトランジスタの電流が第2のしきい値より大きいときに動作し、前記第2のトランジスタの電流が前記第2のしきい値より小さいときに停止することを特徴とする付記13記載の定電圧回路。
(付記16)
出力電圧と基準電圧との差電圧を増幅する誤差増幅回路と、
前記誤差増幅回路の出力に基づいて前記出力電圧を制御する出力トランジスタと、
前記誤差増幅回路の出力にゲートが接続された第2のトランジスタと、
前記第2のトランジスタの電流に比例した電圧を発生する第2の電圧発生回路とを有し、
前記第2の電圧発生回路は、前記第2のトランジスタの電流の増加に応じて発生する電圧を低下させ、
前記第2の電圧発生回路の出力が前記出力トランジスタ及び前記第2のトランジスタのバックゲートに接続されることを特徴とする定電圧回路。
(付記17)
前記第2の電圧発生回路は、
前記第2のトランジスタのドレインに接続された第1の定電流源と、
前記第2のトランジスタのドレインと前記第1の定電流源との接続点に、ドレイン及びゲートが接続された第3のトランジスタと、
前記第3のトランジスタとカレントミラー接続され、ドレインを前記第2の電圧発生回路の出力とする第4のトランジスタとを有することを特徴とする付記16記載の定電圧回路。
(付記18)
前記第2の電圧発生回路は、前記第2のトランジスタの電流が第2のしきい値より大きいときに動作し、前記第2のトランジスタの電流が前記第2のしきい値より小さいときに停止することを特徴とする付記16記載の定電圧回路。
12 出力トランジスタ
13 負荷
14、51、61 モニター用トランジスタ
15A、15B 発振回路
16A、16B チャージポンプ回路
52、53、62、63 トランジスタ
54、64 定電流源
Claims (10)
- 出力電圧と基準電圧との差電圧を増幅する誤差増幅回路と、
前記誤差増幅回路の出力に基づいて前記出力電圧を制御する出力トランジスタと、
前記出力トランジスタのリーク電流を検出する検出回路と、
前記検出回路により検出された前記リーク電流に比例した電圧を発生する第1の電圧発生回路とを有し、
前記第1の電圧発生回路は、前記リーク電流の増加に応じて発生する電圧を上昇させ、
前記第1の電圧発生回路の出力が前記出力トランジスタのバックゲートに接続されることを特徴とする定電圧回路。 - 前記検出回路は、ゲート及びソースに電源電圧が供給され、ドレインが前記第1の電圧発生回路の入力に接続された第1のトランジスタを有することを特徴とする請求項1記載の定電圧回路。
- 前記第1の電圧発生回路は、前記検出回路により検出された前記リーク電流が第1のしきい値より大きいときに動作し、前記リーク電流が前記第1のしきい値より小さいときに停止することを特徴とする請求項1又は2記載の定電圧回路。
- 出力電圧と基準電圧との差電圧を増幅する誤差増幅回路と、
前記誤差増幅回路の出力に基づいて前記出力電圧を制御する出力トランジスタと、
前記誤差増幅回路の出力にゲートが接続された第5のトランジスタと、
前記第5のトランジスタのドレインに接続された第2の定電流源と、
前記第5のトランジスタのドレインと前記第2の定電流源との接続点に、ドレイン及びゲートが接続された第6のトランジスタと、
前記第6のトランジスタとカレントミラー接続された第7のトランジスタと、
前記第7のトランジスタの電流に比例した電圧を発生する第1の電圧発生回路とを有し、
前記第1の電圧発生回路は、前記第7のトランジスタの電流の減少に応じて発生する電圧を上昇させ、
前記第1の電圧発生回路の出力が前記出力トランジスタのバックゲートに接続されることを特徴とする定電圧回路。 - 前記第1の電圧発生回路は、前記第7のトランジスタの電流が第3のしきい値より小さいときに動作し、前記第7のトランジスタの電流が前記第3のしきい値より大きいときに停止することを特徴とする請求項4記載の定電圧回路。
- 前記第1の電圧発生回路は、
入力される電流に応じた発振周波数の発振信号を出力する発振回路と、
前記発振回路から出力された前記発振信号を受けて、前記発振信号の発振周波数に応じた電圧を出力するチャージポンプ回路とを有することを特徴とする請求項1〜5の何れか1項に記載の定電圧回路。 - 前記誤差増幅回路の出力にゲートが接続された第2のトランジスタと、
前記第2のトランジスタの電流に比例した電圧を発生する第2の電圧発生回路とを有し、
前記第2の電圧発生回路は、前記第2のトランジスタの電流の増加に応じて発生する電圧を低下させ、
前記第2の電圧発生回路の出力が前記出力トランジスタ及び前記第2のトランジスタのバックゲートに接続されることを特徴とする請求項1〜6の何れか1項に記載の定電圧回路。 - 出力電圧と基準電圧との差電圧を増幅する誤差増幅回路と、
前記誤差増幅回路の出力に基づいて前記出力電圧を制御する出力トランジスタと、
前記誤差増幅回路の出力にゲートが接続された第2のトランジスタと、
前記第2のトランジスタの電流に比例した電圧を発生する第2の電圧発生回路とを有し、
前記第2の電圧発生回路は、
前記第2のトランジスタのドレインに接続された第1の定電流源と、
前記第2のトランジスタのドレインと前記第1の定電流源との接続点に、ドレイン及びゲートが接続された第3のトランジスタと、
前記第3のトランジスタとカレントミラー接続され、ドレインを前記第2の電圧発生回路の出力とする第4のトランジスタとを有し、
前記第2の電圧発生回路は、前記第2のトランジスタの電流の増加に応じて発生する電圧を低下させ、
前記第2の電圧発生回路の出力が前記出力トランジスタ及び前記第2のトランジスタのバックゲートに接続されることを特徴とする定電圧回路。 - 前記第2の電圧発生回路は、
前記第2のトランジスタのドレインに接続された第1の定電流源と、
前記第2のトランジスタのドレインと前記第1の定電流源との接続点に、ドレイン及びゲートが接続された第3のトランジスタと、
前記第3のトランジスタとカレントミラー接続され、ドレインを前記第2の電圧発生回路の出力とする第4のトランジスタとを有することを特徴とする請求項7記載の定電圧回路。 - 前記第2の電圧発生回路は、前記第2のトランジスタの電流が第2のしきい値より大きいときに動作し、前記第2のトランジスタの電流が前記第2のしきい値より小さいときに停止することを特徴とする請求項7〜9の何れか1項に記載の定電圧回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011256044A JP5867012B2 (ja) | 2011-11-24 | 2011-11-24 | 定電圧回路 |
US13/678,629 US9188998B2 (en) | 2011-11-24 | 2012-11-16 | Constant voltage circuit |
CN201210477602.7A CN103135649B (zh) | 2011-11-24 | 2012-11-21 | 恒压电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011256044A JP5867012B2 (ja) | 2011-11-24 | 2011-11-24 | 定電圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013109699A JP2013109699A (ja) | 2013-06-06 |
JP5867012B2 true JP5867012B2 (ja) | 2016-02-24 |
Family
ID=48466238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011256044A Active JP5867012B2 (ja) | 2011-11-24 | 2011-11-24 | 定電圧回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9188998B2 (ja) |
JP (1) | JP5867012B2 (ja) |
CN (1) | CN103135649B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5714924B2 (ja) * | 2011-01-28 | 2015-05-07 | ラピスセミコンダクタ株式会社 | 電圧識別装置及び時計制御装置 |
US9081404B2 (en) * | 2012-04-13 | 2015-07-14 | Infineon Technologies Austria Ag | Voltage regulator having input stage and current mirror |
JP6083269B2 (ja) * | 2013-03-18 | 2017-02-22 | 株式会社ソシオネクスト | 電源回路及び半導体装置 |
KR102669176B1 (ko) | 2017-01-03 | 2024-05-27 | 삼성전자주식회사 | 누설 전류 감지 장치 및 메모리 장치 |
CN112799456B (zh) * | 2019-11-14 | 2022-05-17 | 厦门市必易微电子技术有限公司 | 电压变换电路及方法以及升降压变换电路 |
JPWO2022049455A1 (ja) * | 2020-09-07 | 2022-03-10 | ||
CN115202425B (zh) * | 2022-09-15 | 2022-11-22 | 成都市易冲半导体有限公司 | 串行通信总线超低电源电压检测的io设计电路及方法 |
CN115657780B (zh) * | 2022-12-26 | 2023-03-10 | 江苏长晶科技股份有限公司 | 一种纳安级别消耗的低功耗ldo电路 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6100667A (en) * | 1999-01-21 | 2000-08-08 | National Semiconductor Corporation | Current-to-voltage transition control of a battery charger |
JP2001034349A (ja) * | 1999-07-19 | 2001-02-09 | Matsushita Electric Ind Co Ltd | 内部降圧電源回路 |
JP4559643B2 (ja) | 2000-02-29 | 2010-10-13 | セイコーインスツル株式会社 | ボルテージ・レギュレータ、スイッチング・レギュレータ、及びチャージ・ポンプ回路 |
US6188212B1 (en) * | 2000-04-28 | 2001-02-13 | Burr-Brown Corporation | Low dropout voltage regulator circuit including gate offset servo circuit powered by charge pump |
JP2004094788A (ja) | 2002-09-03 | 2004-03-25 | Seiko Instruments Inc | ボルテージ・レギュレータ |
US6861832B2 (en) * | 2003-06-02 | 2005-03-01 | Texas Instruments Incorporated | Threshold voltage adjustment for MOS devices |
CN100432885C (zh) | 2003-08-29 | 2008-11-12 | 株式会社理光 | 恒压电路 |
JP4263068B2 (ja) | 2003-08-29 | 2009-05-13 | 株式会社リコー | 定電圧回路 |
JP2006134268A (ja) * | 2004-11-09 | 2006-05-25 | Nec Electronics Corp | レギュレータ回路 |
JP4616067B2 (ja) | 2005-04-28 | 2011-01-19 | 株式会社リコー | 定電圧電源回路 |
KR20080016521A (ko) | 2005-06-29 | 2008-02-21 | 로무 가부시키가이샤 | 비디오 신호 처리 회로 및 그것을 탑재한 전자기기 |
JP4804156B2 (ja) | 2006-02-01 | 2011-11-02 | 株式会社リコー | 定電圧回路 |
JP4855841B2 (ja) | 2006-06-14 | 2012-01-18 | 株式会社リコー | 定電圧回路及びその出力電圧制御方法 |
JP5099505B2 (ja) | 2008-02-15 | 2012-12-19 | セイコーインスツル株式会社 | ボルテージレギュレータ |
-
2011
- 2011-11-24 JP JP2011256044A patent/JP5867012B2/ja active Active
-
2012
- 2012-11-16 US US13/678,629 patent/US9188998B2/en active Active
- 2012-11-21 CN CN201210477602.7A patent/CN103135649B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US9188998B2 (en) | 2015-11-17 |
CN103135649A (zh) | 2013-06-05 |
US20130134954A1 (en) | 2013-05-30 |
JP2013109699A (ja) | 2013-06-06 |
CN103135649B (zh) | 2015-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5867012B2 (ja) | 定電圧回路 | |
US10459470B2 (en) | Voltage regulator and method for providing an output voltage with reduced voltage ripple | |
US8115559B2 (en) | Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator | |
JP5353548B2 (ja) | バンドギャップレファレンス回路 | |
JP3710469B1 (ja) | 電源装置、及び携帯機器 | |
JP2017175746A (ja) | 電流検出回路及びそれを備えたdcdcコンバータ | |
US8659346B2 (en) | Body-bias voltage controller and method of controlling body-bias voltage | |
US9651958B2 (en) | Circuit for regulating startup and operation voltage of an electronic device | |
JP2017506032A (ja) | バッファ回路および方法 | |
JP2008276566A (ja) | 定電圧電源回路 | |
JP2007014176A (ja) | 多電源供給回路および多電源供給方法 | |
JP4855197B2 (ja) | シリーズレギュレータ回路 | |
JP2006163814A (ja) | 電源回路 | |
JP2017174336A (ja) | 電源回路 | |
TWI818034B (zh) | 逆流防止電路以及電源電路 | |
JP4077429B2 (ja) | 昇圧回路 | |
JP6224365B2 (ja) | 電源装置及び半導体装置 | |
JP2020166648A (ja) | 基準電圧発生回路、および半導体装置 | |
JP2007011947A (ja) | 電源レギュレータ回路 | |
JP2006134126A (ja) | 基準電圧発生回路及びこれを用いた電源電圧監視回路 | |
JP6767330B2 (ja) | レギュレータアンプ回路 | |
JP2015204491A (ja) | 電圧電流変換回路および電源回路 | |
CN107850912B (zh) | 毫伏功率采集fet控制器 | |
JP2023094902A (ja) | コンパレータ及び発振器 | |
CN117806410A (zh) | 多输入低压差线性稳压电路及其控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150604 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5867012 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |