KR102461441B1

KR102461441B1 - 광 전기 혼재 기판 및 그 제조법

Info

Publication number: KR102461441B1
Application number: KR1020177008039A
Authority: KR
Inventors: 유이치 츠지타; 나오유키 다나카
Original assignee: 닛토덴코 가부시키가이샤
Priority date: 2014-09-24
Filing date: 2015-09-10
Publication date: 2022-10-31
Also published as: JP2016066054A; CN107076924A; JP6712742B2; US10606002B2; US20170299823A1; TW201621368A; TWI670534B; KR20170059445A; CN107076924B

Abstract

절연층(1)의 표면에 전기 배선(2)이 형성된 전기 회로 기판(E)과, 이 전기 회로 기판(E)의 이면측에 형성된 광 도파로(W)를 구비하고, 상기 광 도파로(W)의 길이 방향을 따르는 전기 회로 기판(E)의 양측 가장자리와, 광 도파로(W)의 양측 가장자리가, 위에서 보아 서로 중첩되거나, 전기 회로 기판(E)의 양측 가장자리 쪽이 광 도파로(W)의 양측 가장자리의 위치보다 내측으로 들어간 배치로 되어 있는 광 전기 혼재 기판(10)이다. 이 광 전기 혼재 기판(10)에 따르면, 전기 회로 기판(E)의 부분이 손상되기 어렵기 때문에, 취급하기 쉽다. 또한, 커넥터로서 이용할 때, 코어(7)의 위치 어긋남이 생기지 않는다.

Description

광 전기 혼재 기판 및 그 제조법{OPTO-ELECTRIC HYBRID BOARD AND MANUFACTURING METHOD FOR SAME}

본 발명은 전기 회로 기판과 광 도파로가 적층된 광 전기 혼재 기판 및 그 제조법에 관한 것이다.

최근의 전자 기기 등에서는, 전송 정보량의 증가에 따라, 전기 배선에 더하여 광배선이 채용되고 있어, 전기 신호와 광 신호를 동시에 전송할 수 있는 광 전기 혼재 기판이 많이 이용되고 있다. 이러한 광 전기 혼재 기판으로서는, 예컨대, 도 17에 나타내는 바와 같이, 폴리이미드 등으로 이루어지는 절연층(1)을 기판으로 하여, 그 표면에, 도전 패턴으로 이루어지는 전기 배선(2)을 마련하여 전기 회로 기판(E)으로 하고, 그 이면측에, 상기 전기 배선(2)의 소정 위치에 실장되는 광 소자와 광 결합되는 광 도파로(W)를 마련한 구조의 것이 알려져 있다. 또한, 상기 전기 회로 기판(E)의 표면은 커버레이(3)에 의해 절연 보호되어 있다. 또한, 광 도파로(W)는, 언더 클래드층(6)과, 광의 행로가 되는 코어(7)와, 오버 클래드층(8)의 3층에 의해 구성되어 있다.

상기 광 전기 혼재 기판(10)은, 그 자체가 전자 기기에 탑재되는 것 외에, 이것을 띠형으로 형성하여 그 선단에 광 전기 접속용의 페룰을 부착한 것이, 복수의 보드 사이나 보드 위의 칩 사이를 접속하는 접속용 커넥터로서 상용되고 있다.

그런데, 상기 광 전기 혼재 기판(10)은, 도 17에도 나타내고 있는 바와 같이, 일반적으로, 광 도파로(W)의 길이 방향을 따르는 양측에 있어서, 전기 회로 기판(E)의 양가장자리부[도면에 있어서 일점 쇄선(X)으로 둘러싸인 부분]가 광 도파로(W)의 양가장자리부보다 외측으로 돌출한 형상으로 되어 있다. 이것은, 광 전기 혼재 기판(10)을 제작할 때, 통상, 먼저 전기 회로 기판(E)를 제작하고, 다음에, 이 전기 회로 기판(E)의 이면[즉, 폴리이미드 등으로 이루어지는 절연층(1)의 이면]에, 언더 클래드층(6), 코어(7), 오버 클래드층(8)을, 포토리소그래피법 등에 따라 소정의 패턴 형상을 만들면서 이 순서로 적층 형성해 간다, 라고 하는 제조법에 따른 것으로, 평탄한 층을 형성한 후, 불필요한 부분을 제거하여 패턴 형상을 만들기 때문에, 광 도파로(W)의 윤곽 형상을 전기 회로 기판(E)의 이면 형상보다 내측에 형성하는 것이 기술 상식으로 되어 있다. 또한, 일반적인 광 도파로에 있어서도, 기판의 편면측에, 그 기판보다 한층 작게 광 도파로를 형성한 것이 제안되어 있다(특허문헌 1을 참조).

특허문헌 1: 일본 특허 공개 제2014-115480호 공보

그러나, 도 17에 나타내는 바와 같이, 광 전기 혼재 기판(10)에 있어서, 전기 회로 기판(E)의 양가장자리부가 광 도파로(W)의 양가장자리부보다 외측으로 돌출한 형상에서는, 제품의 검사 시간이나 반송, 이송 시에, 그 돌출 부분이 반송 가이드 등에 닿아 충격을 받기 쉬워, 깨짐이나 결락을 발생시켜, 전기 배선(2)이 흡습하여 녹스는 등의 품질 저하를 초래하기 쉽다고 하는 문제가 있다. 특히, 전체에 플렉시블성을 부여한 광 전기 혼재 기판(10)에서는, 전기 회로 기판(E)의 두께가 매우 얇기 때문에, 특히 그 돌출 부분이 손상되기 쉬운 것이 된다.

또한, 이 광 전기 혼재 기판(10)을 접속용 커넥터로서 이용하는 경우, 도 18의 (a)에 나타내는 바와 같이, 광 전기 혼재 기판(10)의 선단 부분을 페룰(11)의 오목부(11a) 내에 끼워넣어 고정하는 작업이 필요로 되지만, 상기 전기 회로 기판(E)의 돌출부가 손상되지 않도록, 상기 오목부(11a)의 개구를, 전기 회로 기판(E)의 외형에 대하여 비교적 큰 클리어런스를 가지고 설계하면, 오목부(11a) 내에서의 코어(7)의 위치 결정을 정확하게 행할 수 없어, 이 커넥터에 의한 광 결합이 적정하게 행해지지 않는다고 하는 문제가 생긴다.

또한 반대로, 코어(7)의 위치 결정을 정확하게 행하기 위해, 상기 페룰(11)의 오목부(11a)의 개구를, 전기 회로 기판(E)의 외형에 대하여 빠듯한 클리어런스로 하는 것도 생각되지만, 그 경우, 도 18의 (b)에 나타내는 바와 같이, 오목부(11a) 내에 광 전기 혼재 기판(10)의 선단을 끼워넣을 때, 전기 회로 기판(E)의 돌출부가 오목부(11a)의 개구 돌기부에 걸려 원활하게 끼워넣을 수 없어, 작업성이 나빠지는 것이 예상된다.

본 발명은 이러한 사정을 감안하여 이루어진 것으로, 전기 회로 기판 부분이 손상되기 어려워, 취급성이 우수한 광 전기 혼재 기판 및 그 제조법의 제공을 그 목적으로 한다.

상기 목적을 달성하기 위해, 본 발명은, 절연층과, 상기 절연층의 표면에 형성된 전기 배선을 구비한 전기 회로 기판과;, 클래드층과 코어를 구비하고, 상기 전기 회로 기판의 이면측에 형성된 광 도파로를 구비한 광 전기 혼재 기판으로서, 상기 광 도파로의 길이 방향을 따르는 전기 회로 기판의 길이 방향의 양측 가장자리와, 광 도파로의 길이 방향의 양측 가장자리가, 위에서 보아 서로 중첩되거나, 전기 회로 기판의 양측 가장자리 쪽이 광 도파로의 양측 가장자리의 위치보다 내측으로 들어간 배치로 되어 있는 광 전기 혼재 기판을 제1 요지로 한다.

또한, 본 발명은, 그 중에서도, 특히, 상기 전기 회로 기판의 두께보다 광 도파로의 두께 쪽이 크게 설정되어 있는 광 전기 혼재 기판을 제2 요지로 하고, 특히, 상기 전기 회로 기판의 두께가 3 ㎛∼200 ㎛, 광 도파로의 두께가 20 ㎛∼500 ㎛인 광 전기 혼재 기판을 제3 요지로 한다.

또한, 본 발명은, 이들 중에서도, 특히, 상기 코어가, 상기 클래드층에 둘러싸인 부분과, 광 도파로의, 광 도파로의 길이 방향을 따르는 양측면에 노출되어 위치 결정 가이드 작용을 달성하는 부분을 가지고 있는 광 전기 혼재 기판을 제4 요지로 하고, 그 중에서도, 특히, 상기 코어가, 상기 클래드층에 둘러싸인 부분과, 광 도파로의, 광 도파로의 길이 방향을 따르는 양측면에 노출되며 더욱 그 위의 전기 회로 기판의 양측면을 덮어 위치 결정 가이드 작용을 달성하는 부분을 가지고 있는 광 전기 혼재 기판을 제5 요지로 한다.

그리고, 본 발명은, 절연층과, 상기 절연층의 표면에 형성된 전기 배선을 구비한 전기 회로 기판을 준비하는 공정과, 상기 전기 회로 기판의 이면측에 클래드층과 코어를 구비한 광 도파로를 형성하는 공정을 구비하고, 상기 전기 회로 기판의 이면측에 광 도파로를 형성하는 공정에 있어서, 상기 광 도파로의 길이 방향을 따르는 전기 회로 기판의 길이 방향의 양측 가장자리가, 위에서 보아 광 도파로의 길이 방향의 양측 가장자리의 위치보다 외측으로 돌출한 형상이 되도록 광 도파로를 형성한 후, 상기 전기 회로 기판의 상방으로부터 레이저 조사를 행하여, 상기 광 도파로의 길이 방향을 따르는 전기 회로 기판의 길이 방향의 양측 가장자리부를 제거 가공함으로써, 상기 전기 회로 기판의 길이 방향의 양측 가장자리가, 위에서 보아 상기 광 도파로의 양측 가장자리의 위치와 중첩되거나 그 내측에 들어가는 배치가 되도록 한 광 전기 혼재 기판의 제조법을 제6 요지로 한다.

또한, 본 발명은, 그 중에서도, 특히, 상기 전기 회로 기판의 두께보다 광 도파로의 두께 쪽이 커지도록 한 광 전기 혼재 기판의 제조법을 제7 요지로 하고, 특히, 상기 전기 회로 기판의 두께가 3 ㎛∼200 ㎛, 광 도파로의 두께가 20 ㎛∼500 ㎛가 되도록 한 광 전기 혼재 기판의 제조법을 제8 요지로 한다.

또한, 본 발명은, 이들 중에서도, 특히, 상기 코어가, 상기 클래드층에 둘러싸인 부분과, 광 도파로의, 광 도파로의 길이 방향을 따르는 양측면에 노출되어 위치 결정 가이드 작용을 달성하는 부분을 갖도록 한 광 전기 혼재 기판의 제조법을 제9 요지로 한다.

그리고, 본 발명은, 절연층과, 상기 절연층의 표면에 형성된 전기 배선을 구비한 전기 회로 기판을 준비하는 공정과, 상기 전기 회로 기판의 이면측에 클래드층과 코어를 구비한 광 도파로를 형성하는 공정을 구비하고, 상기 전기 회로 기판의 이면측에 광 도파로를 형성하는 공정에 있어서, 적어도 상기 코어를 형성하기 전에, 상기 전기 회로 기판의 표면측에, 위에서 보아, 상기 광 도파로의 길이 방향을 따르는 전기 회로 기판의 길이 방향의 양측 가장자리의 위치보다 외측으로 돌출한 형상이 되는 지지층을 형성하고, 상기 지지층 이면측의, 전기 회로 기판의 길이 방향의 양측 가장자리의 위치보다 외측으로 돌출한 부분을 이용하여, 광 도파로의 길이 방향을 따르는 양측면에 노출되며 더욱 그 위의 전기 회로 기판의 양측면을 덮어 위치 결정 가이드 작용을 달성하는 코어 부분을 포함하는 코어 패턴을 형성하고, 그 후, 상기 지지층을 전기 회로 기판으로부터 제거하도록 한 광 전기 혼재 기판의 제조법을 제10 요지로 한다.

또한, 본 발명에 있어서, 「위에서 보아」란, 이면측에 광 도파로가 마련된 전기 회로 기판의 표면측을, 그 바로 위에서 내려다 본 상태를 말한다.

즉, 본 발명의 광 전기 혼재 기판은, 상하로 적층 형성된 전기 회로 기판과 광 도파로에 있어서, 상기 광 도파로의 길이 방향을 따르는 전기 회로 기판의 양측 가장자리와, 광 도파로의 양측 가장자리가, 위에서 보아 서로 중첩되거나, 전기 회로 기판의 양측면 쪽이 광 도파로의 양측 가장자리의 위치보다 내측으로 들어간 배치로 함으로써, 광 도파로의 양측으로부터 전기 회로 기판의 양측이 측방으로 돌출하지 않도록 한 것이다.

이 형상에 따르면, 종래와 같이, 비교적 얇은 전기 회로 기판이, 이면측의 광 도파로보다 돌출하여 충격을 받아 손상되거나, 페룰에 끼워넣어 커넥터로서 이용할 때, 코어의 위치 어긋남이 생기거나 하는 일이 없어, 취급하기 쉽고, 안정된 품질의 것이 얻어진다고 하는 이점을 갖는다.

또한, 본 발명 중에서도, 특히, 상기 전기 회로 기판의 두께보다 광 도파로의 두께 쪽이 크게 설정되어 있는 것, 특히, 상기 전기 회로 기판의 두께가 3 ㎛∼200 ㎛, 광 도파로의 두께가 20 ㎛∼500 ㎛인 것은, 전체가 비교적 얇아 플렉시블성을 갖추고 있음에도 불구하고, 종래와 같이 전기 회로 기판이 충격을 받는 일이 없고, 또한 커넥터로서 이용하는 경우에도 코어의 위치 어긋남이 생기지 않기 때문에, 보다 실용적 효과가 큰 것이 된다.

또한, 본 발명 중에서도, 특히, 상기 광 도파로에 형성된 코어가, 클래드층에 둘러싸인 부분과, 광 도파로의, 광 도파로의 길이 방향을 따르는 양측면에 노출되어 위치 결정 가이드 작용을 달성하는 부분을 가지고 있는 것, 혹은, 그 중에서도, 특히, 상기 코어가, 상기 클래드층에 둘러싸인 부분과, 광 도파로의, 광 도파로의 길이 방향을 따르는 양측면에 노출되어 더욱 그 위의 전기 회로 기판의 양측면을 덮어 위치 결정 가이드 작용을 달성하는 부분을 가지고 있는 것은, 광의 행로가 되는 코어 부분과 동일 공정, 동일 기준으로 형성된 코어 단부면에 의해, 부착 상대와의 위치 결정이 이루어지기 때문에, 커넥터 등에 있어서, 높은 정밀도로, 광의 행로가 되는 코어 부분의 위치 결정을 행할 수 있다.

그리고, 본 발명의 제6∼제9 요지인 광 전기 혼재 기판의 제조법에 따르면, 거의 종래와 동일한 공정을 경유하며, 마지막에, 레이저 조사에 의해 전기 회로 기판의 양측을 부분적으로 제거하는 것만으로, 상기 제1∼제4 요지인 특수한 형상의 광 전기 혼재 기판을 간단하게 얻을 수 있기 때문에, 경제적이며 제조 효율이 좋다고 하는 이점을 갖는다.

또한, 본 발명의 제10 요지인 광 전기 혼재 기판의 제조법에 따르면, 전기 회로 기판의 표면측에 지지층을 마련하여 광 도파로의 코어를 전기 회로 기판의 양측면을 덮도록 형성하고, 그 후, 상기 지지층을 제거하는 것만으로, 상기 제5 요지인 특수한 형상의 광 전기 혼재 기판을 간단하게 얻을 수 있기 때문에, 경제적이며 제조효율이 좋다고 하는 이점을 갖는다.

도 1의 (a)는 본 발명의 광 전기 혼재 기판의 일실시형태를 모식적으로 나타내는 부분적인 종단면도이고, (b)는 (a)의 A-A′ 단면도이다.
도 2의 (a)는 상기 광 전기 혼재 기판의 제조법에 있어서의 전기 회로 기판의 제작 공정을 나타내는 설명도이고, (b)는 (a)의 A-A′ 단면의 설명도이며, (c)는 마찬가지로 상기 전기 회로 기판의 제작 공정을 나타내는 설명도이고, (d)는 (c)의 A-A′ 단면의 설명도이다.
도 3의 (a)는 마찬가지로 상기 전기 회로 기판의 제작 공정을 나타내는 설명도이고, (b)는 (a)의 A-A′ 단면의 설명도이며, (c)는 마찬가지로 상기 전기 회로 기판의 제작 공정을 나타내는 설명도이고, (d)는 (c)의 A-A′ 단면의 설명도이다.
도 4의 (a)는 상기 광 전기 혼재 기판의 제조법에 있어서의 광 도파로의 제작 공정을 나타내는 설명도이고, (b)는 (a)의 A-A′ 단면의 설명도이며, (c)는 마찬가지로 상기 광 도파로의 제작 공정을 나타내는 설명도이고, (d)는 (c)의 A-A′ 단면의 설명도이다.
도 5의 (a)는 마찬가지로 상기 광 도파로의 제작 공정을 나타내는 설명도이고, (b)는 (a)의 A-A′ 단면의 설명도이며, (c)는 마찬가지로 상기 광 도파로의 제작 공정을 나타내는 설명도이고, (d)는 (c)의 A-A′ 단면의 설명도이다.
도 6은 상기 광 전기 혼재 기판의 제조법에 있어서의 레이저 조사 공정을 나타내는 설명도이다.
도 7의 (a), (b)는 모두 상기 광 전기 혼재 기판의 효과에 대한 설명도이다.
도 8의 (a), (b)는 모두 본 발명의 광 전기 혼재 기판의 다른 실시형태를 나타내는 설명도이다.
도 9의 (a), (b)는 모두 본 발명의 광 전기 혼재 기판의 또 다른 실시형태를 나타내는 설명도이다.
도 10의 (a), (b)는 모두 본 발명의 광 전기 혼재 기판의 다른 실시형태를 나타내는 설명도이다.
도 11의 (a), (b)는 모두 본 발명의 광 전기 혼재 기판의 또 다른 실시형태를 나타내는 설명도이다.
도 12의 (a), (b)는 모두 본 발명의 광 전기 혼재 기판의 다른 실시형태를 나타내는 설명도이다.
도 13의 (a)는 도 8의 (a)에 나타내는 광 전기 혼재 기판의 제조법에 있어서의 광 도파로의 제작 공정을 나타내는 설명도이고, (b)는 (a)의 A-A′ 단면의 설명도이며, (c)는 마찬가지로 상기 광 도파로의 제작 공정을 나타내는 설명도이고, (d)는 (c)의 A-A′ 단면의 설명도이다.
도 14는 상기 광 전기 혼재 기판의 제조법에 있어서의 레이저 조사 공정을 나타내는 설명도이다.
도 15의 (a)는 도 12의 (a)에 나타내는 광 전기 혼재 기판의 제조법에 있어서의 광 도파로의 제작 공정을 나타내는 설명도이고, (b)는 (a)의 A-A′ 단면의 설명도이다.
도 16의 (a), (b)는 모두, 마찬가지로 상기 광 도파로그 제작 공정을 나타내는 설명도이다.
도 17은 종래의 광 전기 혼재 기판의 일례를 나타내는 모식적인 종단면도이다.
도 18의 (a), (b)는 모두 종래의 광 전기 혼재 기판의 문제점에 대한 설명도이다.

다음에, 본 발명의 실시형태를 도면에 근거하여 자세히 설명한다.

도 1의 (a)는 본 발명의 광 전기 혼재 기판의 일실시형태를 모식적으로 나타내는 부분적인 종단면도이고, 도 1의 (b)는 그 A-A′ 단면도이다. 즉, 이 광 전기 혼재 기판(10)은, 절연층(1)의 표면에 전기 배선(2)이 마련된 전기 회로 기판(E)과, 상기 절연층(1)의 이면측에 마련된 광 도파로(W)를 구비하고 있다.

상기 전기 회로 기판(E)은, 폴리이미드 등으로 이루어지는 절연층(1)의 표면에, 광 소자 실장용의 패드(2a)나, 어스용 전극(2b), 그 외 각종 소자 실장용의 패드, 커넥터 실장용의 패드 등(도시하지 않음)을 포함하는 전기 배선(2)이 형성되고, 이들 중, 상기 패드(2a) 등을 제외한 전기 배선(2)이, 폴리이미드 등으로 이루어지는 커버레이(3)에 의해 절연 보호된 구성으로 되어 있다. 또한, 이들 패드(2a) 등의 표면은, 금이나 니켈 등으로 이루어지는 전해 도금층(4)으로 피복되어 있다.

한편, 상기 절연층(1)의 이면측에 마련된 광 도파로(W)는, 언더 클래드층(6)과, 그 표면(도 1에 있어서는 하면)에 소정 패턴으로 형성된 코어(7)와, 이 코어(7)를 피복한 상태로 상기 언더 클래드층(6)의 표면과 일체화하는 오버 클래드층(8)으로 구성되어 있다. 또한, 도면 부호 9는, 이 광 전기 혼재 기판(10)을 보강하기 위해, 절연층(1)의 이면에 마련되는 금속층으로, 플렉시블성이 요구되는 부분을 제외한 곳에, 패턴 형성되어 있다. 그리고, 이 금속층(9)에는, 코어(7)와 광 소자 사이의 광로를 확보하기 위한 관통 구멍(5)이 형성되어 있고, 이 관통 구멍(5) 내에도, 상기 언더 클래드층(6)이 들어가 있다.

또한, 상기 전기 회로 기판(E)의 광 소자 실장용의 패드(2a)에 대응하는 코어(7)의 부분이, 코어(7)의 길이 방향에 대하여 45°의 경사면으로 형성되어 있다. 이 경사면은, 광의 반사면(7a)으로 되어 있고, 코어(7) 내를 전파되어 온 광의 방향을 90°바꾸어 광 소자의 수광부에 입사시키거나, 반대로 광 소자의 발광부로부터 출사된 광의 방향을 90°바꾸어 코어(7) 내에 입사시키거나 하는 역할을 달성한다.

그리고, 이 광 전기 혼재 기판(10)은, 도 1의 (b)에 나타내는 바와 같이, 이 광 도파로(W)의 길이 방향을 따르는 전기 회로 기판(E)의 양측면이, 위에서 보아, 광 도파로(W)의 양측면의 위치보다 내측으로 들어간 배치로 되어 있고, 광 도파로(W) 쪽이, 전기 회로 기판(E)보다 좌우 양측으로 튀어나온 형상으로 되어 있다. 이것이 본 발명의 큰 특징이다.

다음에, 상기 광 전기 혼재 기판의 제조법에 대해서 설명한다(도 2∼도 6을 참조).

먼저, 평판형의 금속층(9)을 준비하고, 그 표면에, 폴리이미드 등으로 이루어지는 감광성 절연 수지를 도포하며, 포토리소그래피법에 따라, 소정 패턴의 절연층(1)을 형성한다〔도 2의 (a) 및 그 A-A′ 단면을 나타내는 도 2의 (b)를 참조〕. 또한, 이 예에서는, 금속층(9)에 접촉하는 어스용 전극(2b)을 형성하기 위해, 상기 금속층(9)의 표면을 노출시키는 구멍부(1a)를 형성한다. 상기 절연층(1)의 두께는, 예컨대 3 ㎛∼50 ㎛의 범위 내로 설정된다. 또한, 상기 금속층(9)의 형성 재료로서는, 스테인레스, 구리, 은, 알루미늄, 니켈, 크롬, 티탄, 백금, 금 등을 들 수 있고, 그 중에서도, 강성 등의 관점에서, 스테인레스가 바람직하다. 또한, 상기 금속층(9)의 두께는, 그 재질에도 따르지만, 스테인레스를 이용한 경우, 예컨대 10 ㎛∼70 ㎛의 범위 내로 설정된다.

다음에, 도 2의 (c) 및 그 A-A′ 단면을 나타내는 도 2의 (d)에 나타내는 바와 같이, 상기 절연층(1)의 표면에, 전기 배선(2)[광 소자 실장용의 패드(2a)나 어스용 전극(2b), 다른 패드 등을 포함하며, 이하 동일함]을, 예컨대 세미애더티브법에 따라 형성한다. 이 방법은, 먼저, 상기 절연층(1)의 표면에, 스퍼터링 또는 무전해 도금 등에 의해, 구리나 크롬 등으로 이루어지는 금속막(도시하지 않음)을 형성한다. 이 금속막은, 이후의 전해 도금을 행할 때의 시드층(전해 도금층 형성의 기초가 되는 층)이 된다. 그리고, 상기 금속층(9), 절연층(1) 및 시드층으로 이루어지는 적층체의 양면에, 감광성 레지스트(도시하지 않음)를 라미네이트한 후, 상기 시드층이 형성되어 있는 측의 감광성 레지스트에, 포토리소그래피법에 따라, 상기 전기 배선(2)의 패턴의 구멍부를 형성하고, 그 구멍부의 바닥에 상기 시드층의 표면 부분을 노출시킨다. 다음에, 전해 도금에 의해, 상기 구멍부가 바닥에 노출한 상기 시드층의 표면 부분에, 구리 등으로 이루어지는 전해 도금층을 적층 형성한다. 그리고, 상기 감광성 레지스트를 수산화나트륨 수용액 등에 의해 박리한다. 그 후, 상기 전해 도금층이 형성되어 있지 않은 시드층의 부분을 소프트 에칭에 의해 제거한다. 잔존한 시드층과 전해 도금층으로 이루어지는 적층 부분이 상기 전기 배선(2)이 된다.

다음에, 도 3의 (a) 및 그 A-A′ 단면을 나타내는 도 3의 (b)에 나타내는 바와 같이, 광 소자 실장용의 패드(2a)나 다른 패드를 제외한 전기 배선(2)의 부분에, 폴리이미드 등으로 이루어지는 감광성 절연 수지를 도포하여, 포토리소그래피법에 따라, 커버레이(3)를 형성한다.

그리고, 도 3의 (c) 및 그 A-A′ 단면을 나타내는 도 3의 (d)에 나타내는 바와 같이, 광 소자 실장용의 패드(2a)나 다른 패드의 표면에 전해 도금층(4)을 형성한다. 이와 같이 하여, 전기 회로 기판(E)이 형성된다.

다음에, 상기 금속층(9)과 전기 회로 기판(E)으로 이루어지는 적층체의 양면에, 감광성 레지스트를 라미네이트한 후, 상기 금속층(9)의 이면측[전기 회로 기판(E)와 반대측의 면측]의 감광성 레지스트 중, 금속층(9)이 불필요한 부분과 광로용의 관통 구멍 형성 예정부에 대응하는 부분에, 포토리소그래피법에 따라, 구멍부를 형성하여, 상기 금속층(9)의 이면을 부분적으로 노출시킨다.

그리고, 상기 금속층(9)의 노출 부분을, 그 돈속층(9)의 금속 재료에 따른 에칭용 수용액(예컨대, 스테인레스층의 경우는, 염화 제2철 수용액)을 이용하여 에칭함으로써 제거하고, 그 제거 흔적으로부터 절연층(1)을 노출시킨 후, 상기 감광성 레지스트를 수산화나트륨 수용액 등에 의해 박리한다. 이에 의해, 도 4의 (a) 및 그 A-A′ 단면을 나타내는 도 4의 (b)에 나타내는 바와 같이, 보강이 필요한 영역에만 금속층(9)이 형성되며, 광로용의 관통 구멍(5)도 동시에 형성된다.

다음에, 상기 절연층(1)의 이면[금속층(9)이 형성되어 있는 부분에 있어서는 금속층(9)의 이면]에 광 도파로(W)〔도 1의 (a)를 참조〕를 형성하기 위해, 먼저, 도 4의 (c) 및 그 A-A′ 단면을 나타내는 도 4의 (d)에 나타내는 바와 같이, 상기 절연층(1) 및 금속층(9)의 이면(도면에 있어서 하면)에, 언더 클래드층(6)의 형성 재료인 감광성 수지를 도포한 후, 그 도포층을 조사선에 의해 노광하여 경화시켜, 언더 클래드층(6)을 형성한다. 이때, 상기 언더 클래드층(6)은, 포토리소그래피법에 따라, 소정 패턴형으로 형성할 수 있다. 그리고, 이 언더 클래드층(6)은, 상기 금속층(9)의 광로용의 관통 구멍(5)에 들어가 이것을 매립한 상태로 형성된다. 상기 언더 클래드층(6)의 두께[절연층(1)의 이면으로부터의 두께]는, 통상, 금속층(9)의 두께보다 두껍게 설정된다. 또한, 광 도파로(W)를 형성하기 위한 일련의 작업은, 상기 금속층(9)이 형성된 절연층(1)의 이면을 위를 향하게 한 상태로 행해지지만, 도면에서는, 그대로의 상태로 나타내고 있다.

다음에, 도 5의 (a) 및 그 A-A′ 단면을 나타내는 도 5의 (b)에 나타내는 바와 같이, 상기 언더 클래드층(6)의 표면(도면에서는 하면)에, 포토리소그래피법에 따라, 소정 패턴의 코어(7)를 형성한다. 코어(7)의 두께는, 예컨대 3 ㎛∼100 ㎛의 범위 내로 설정되고, 폭은, 예컨대 3 ㎛∼100 ㎛의 범위 내로 설정된다. 상기 코어(7)의 형성 재료로서는, 예컨대, 상기 언더 클래드층(6)과 동일한 감광성 수지를 들 수 있으며, 상기 언더 클래드층(6) 및 후술하는 오버 클래드층(8)의 형성 재료보다 굴절률이 큰 재료가 이용된다. 이 굴절률의 조정은, 예컨대, 언더 클래드층(6), 코어(7), 오버 클래드층(8)의 각 형성 재료의 종류의 선택이나 조성 비율을 조정하여 행할 수 있다.

다음에, 도 5의 (c) 및 그 A-A′ 단면을 나타내는 도 5의 (d)에 나타내는 바와 같이, 상기 코어(7)를 피복하도록, 언더 클래드층(6)의 표면(도면에서는 하면)에 중첩하여, 포토리소그래피법에 따라, 오버 클래드층(8)을 형성한다. 이와 같이 하여, 광 도파로(W)가 형성된다. 또한, 상기 오버 클래드층(8)의 두께[언더 클래드층(6)의 표면으로부터의 두께]는, 예컨대, 상기 코어(7)의 두께 이상이며, 300 ㎛ 이하로 설정된다. 상기 오버 클래드층(8)의 형성 재료로서는, 예컨대, 상기 언더 클래드층(6)과 동일한 감광성 수지를 들 수 있다.

덧붙여서, 상기 광 도파로(W)의 형성 재료의 구체적인 조성예를 이하에 나타낸다.

<언더 클래드층(6), 오버 클래드층(8)의 형성 재료>

지환 골격을 포함하는 에폭시 수지(다이셀카가쿠코교사 제조, EHPE3150) 20 중량부

액형 장쇄 2관능 반지방족 에폭시 수지(DIC사 제조, EXA-4816) 80 중량부

광산 발생제(ADEKA사 제조, SP170) 2 중량부

젖산에틸(무사시노카가쿠켄큐쇼사 제조) 40 중량부

<코어(7)의 형성 재료>

o-크레졸노볼락글리시딜에테르(신닛테츠스미킹카가쿠사 제조, YDCN-700-10) 50 중량부

비스페녹시에탄올플루오렌디글리시딜에테르(오사카가스케미컬사 제조, 오그졸 EG) 50 중량부

광산 발생제(ADEKA사 제조, SP170) 1 중량부

젖산에틸(무사시노카가쿠켄큐쇼사 제조) 50 중량부

이와 같이 하여, 도 17에 나타내는 종래의 광 전기 혼재 기판(10)과 동일한, 광 도파로(W)의 길이 방향을 따르는 양측에 있어서, 전기 회로 기판(E)의 양가장자리부가, 광 도파로(W)의 양가장자리부보다 외측으로 돌출한 형상의 광 전기 혼재 기판(10′)(이 예에서는 중간품)을 얻는다. 그리고, 도 6에 있어서 화살표로 나타내는 바와 같이, 상기 전기 회로 기판(E)의 제거하여야 할 양가장자리부(도면에 있어서 메쉬형의 해칭으로 나타내는 부분)와 남기는 부분의 경계부에 레이저 조사를 행하여, 그 경계부를 절단한 후, 상기 전기 회로 기판(E)의 제거하여야 할 양가장자리부를 광 도파로(W)로부터 벗기는 것 같이 제거함으로써, 도 1에 나타내는, 광 도파로(W) 쪽이, 전기 회로 기판(E)보다 좌우 양측으로 튀어나온 형상의 광 전기 혼재 기판(10)을 얻을 수 있다.

또한, 상기한 바와 같이, 전기 회로 기판(E)의 제거하여야 할 양가장자리부와 남기는 부분의 경계부만을 레이저 조사에 의해 절단하고, 양가장자리부를 벗겨 제거하는 것이 아니라, 그 제거하여야 할 양가장자리부 전체를, 레이저 조사에 의해 제거하도록 하여도 지장은 없다.

상기 레이저 조사에 이용하는 레이저는, 전기 회로 기판(E)의 구성 재료(폴리이미드 등)를 휘산 제거하고, 광 도파로(W)의 구성 재료(에폭시 수지 등)에 대해서는 반응하지 않는 것이 필요하며, 예컨대, YAG 레이저(Electro Scientific Industries, Inc.사 제조, ESI Model 5330) 등이 적합하다. 그리고, 상기 YAG 레이저를, 예컨대 하기의 조건으로 이용함으로써, 광 도파로(W)에 전혀 영향을 부여하는 일없이, 전기 회로 기판(E)의 부분적인 제거를 행할 수 있다.

레이저 스폿 직경: 30 ㎛

레이저 출력: 0.5 W

주파수: 50 ㎑

주사 속도: 145 ㎜/s

이 광 전기 혼재 기판(10)에 따르면, 광 도파로(W)의 길이 방향을 따르는 양가장자리부가, 전기 회로 기판(E)의 양가장자리부보다 측방으로 돌출한 구성으로 되어 있기 때문에, 도 17에 나타내는 종래품과 같이, 비교적 얇아 손상을 받기 쉬운 전기 회로 기판(E)이, 외부로부터의 충격을 받아 손상되는 일이 없어, 우수한 품질을 장기간에 걸쳐 안정적으로 유지할 수 있다.

그리고, 예컨대 이 광 전기 혼재 기판(10)을 페룰에 끼워넣어 커넥터로서 이용하는 경우에는, 도 7의 (a)에 나타내는 바와 같이, 코어 기준으로 형성된 광 도파로(W)의 외형을, 페룰(11)의 오목부(11a) 내를 꼭 맞게 따라 끼워넣을 수 있기 때문에, 광 도파로(W)의 코어(7)에 위치 어긋남이 생기는 일이 없어, 정확한 광 결합을 용이하게 실현할 수 있다.

또한, 커넥터로서 이용하는 경우에 한정되지 않고, 제품의 품질 검사 시나 반송, 이송 시 등에, 예컨대 도 7의 (b)에 나타내는 바와 같이, 비교적 두께가 있는 광 도파로(W)의 바닥면과 측면을, 가이드(12)를 따르게 한 상태로 이동이나 이송을 행할 수 있기 때문에, 전기 회로 기판(E)은 물론 광 도파로(W)의 돌출 부분이 충격을 받기 어려워, 코어(7)나 전기 회로 기판(E)의 품질이 손상되는 일이 없다. 또한, 가이드(12)로부터 광 전기 혼재 기판(10)이 어긋나기 어렵기 때문에, 검사 공정에 있어서, 코어(7)를 정확한 위치에서 검사할 수 있어, 검사 에러의 발생을 억제할 수 있다.

또한, 상기 예에 있어서, 전기 회로 기판(E)과 광 도파로(W)의 두께는, 광 전기 혼재 기판(10)의 용도나 요구되는 성능에 따라 적절하게 설정되지만, 통상, 전기 회로 기판(E)의 두께보다 광 도파로(W)의 두께 쪽이 커지도록 설정하는 것이 적합하며, 특히, 전기 회로 기판(E)의 두께를 3 ㎛∼200 ㎛ 정도, 광 도파로(W)의 두께를 20 ㎛∼500 ㎛ 정도로 하는 것이 바람직하다. 즉, 이러한 구성으로 한 경우, 전체가 비교적 얇아 플렉시블성을 갖추고 있음에도 불구하고, 종래와 같이 전기 회로 기판(E)의 절연 부분이 충격을 받는 일이 없고, 또한 커넥터로서 이용하는 경우에도 코어의 위치 어긋남이 생기지 않기 때문에, 보다 실용적 효과가 크기 때문이다. 또한, 상기 전기 회로 기판(E)의 두께는, 바람직한 범위인 3 ㎛∼200 ㎛ 중에서도, 특히, 5 ㎛∼100 ㎛, 더욱, 5 ㎛∼50 ㎛로 하는 것이 적합하다.

또한, 상기 예에 있어서, 상기 전기 회로 기판(E)의 측가장자리와 광 도파로(W)의 측가장자리의, 위에서 보았을 때의 어긋남 폭〔도 1의 (b)에 있어서 D로 나타냄〕은, 2 ㎜ 이하로 설정하는 것이 적합하다. 즉, 어긋남 폭(D)가 2 ㎜보다 커지면, 전기 회로 기판(E)의 양측 가장자리로부터 측방으로 비어져나온 광 도파로(W)의 부분이 지나치게 커져, 이 부분에 큰 충격을 받으면 광 도파로(W) 내에서 왜곡 응력이 발생하는 등에 의해, 광의 전파에 악영향을 끼칠 우려가 있어, 바람직하지 못하다. 또한, 어긋남 폭(D)이 지나치게 크면, 전술한 바와 같이, 레이저 조사에 의한 제거 가공에 있어서, 경계부만을 절단하여 박리하기 어려워지기 때문에, 전기 회로 기판(E)의, 비교적 면적이 큰 양가장자리부를, 전부 레이저 조사에 의해 제거하지 않으면 안 되어, 그 제거 가공에 시간을 요하게 되거나, 헛되이 되는 재료의 양이 많아지거나 하는 점에서도 바람직하지 못하다.

단, 본 발명에서는, 상기 어긋남 폭이 0(제로), 즉 전기 회로 기판(E)의 폭과 광 도파로(W)의 폭이 완전히 동일하여도 좋다. 즉, 양자 중 한쪽이 돌출하지 않고 있으면, 한쪽으로 기울어 충격을 받는 일이 없기 때문이다. 단, 이 경우도, 상기한 예와 마찬가지로, 먼저, 전기 회로 기판(E)의 양측 가장자리를 광 도파로(W)의 양측 가장자리로부터 돌출시킨 형상으로 제작하고, 마지막으로 레이저 조사에 의해, 그 돌출 부분을 제거하도록 하는 것이, 작업 효율 상, 바람직하다.

또한, 상기한 예에서는, 광 도파로(W)의, 위에서 본 외형이 언더 클래드층(6)과 오버 클래드층(8)의 양방으로 형성된 것이지만, 광 도파로(W)의 외형은, 오버 클래드층(8)만으로 형성된 것이어도, 코어(7)만으로 형성된 것이어도 지장은 없다.

광 도파로(W)의, 위에서 본 외형이 코어(7)에 의해 형성된 예로서, 예컨대 도 8의 (a)에 나타내는 광 전기 혼재 기판(10)을 들 수 있다. 이 예에서는, 코어(7)가, 광 도파로(W)의 내측에 있어 언더 클래드층(6)과 오버 클래드층(8)으로 둘러싸인 부분과 함께, 광 도파로(W)의 길이 방향을 따르는 양측면에 노출하여 언더 클래드층(6)의 양측면을 피복하는 부분(7a)을 가지고, 광 도파로(W)의 길이 방향을 따르는 양측면에 있어서의 각 층의 단부면의 배치가, 외측으로부터 순서대로, 코어 부분(7a)/언더 클래드층(6)/오버 클래드층(8)/전기 회로 기판(E)의 순서로 되어 있다. 상기 코어 부분(7a)은, 광의 행로는 되지 않고, 광 전기 혼재 기판(10)의 좌우 양측 가장자리를, 외부로부터의 충격으로부터 지키는 작용을 달성하기 때문에, 광 전기 혼재 기판(10)의 품질을, 장기간에 걸쳐 안정적으로 유지할 수 있다.

더구나, 이 구성에 따르면, 이 광 전기 혼재 기판(10)을, 예컨대 페룰에 끼워넣어 커넥터로서 이용하는 경우, 코어 기준으로 형성된 코어 부분(7a) 그 자체를 위치 결정 가이드로서 이용할 수 있기 때문에, 코어(7)의, 광의 행로가 되는 부분에 위치 어긋남이 생기는 일이 없어, 특히 정확한 광 결합을 실현할 수 있다.

또한, 제품의 품질 검사 시나 반송, 이송 시 등에 있어서도, 코어 기준으로 형성된 코어 부분(7a) 그 자체를 위치 결정 가이드로 하여, 제품을 취급함으로써, 코어(7)를 정확한 위치에서 검사하거나 반송하거나 할 수 있기 때문에, 검사 에러나 반송 트러블 등의 발생을 억제할 수 있다〔도 7의 (b)를 참조〕.

또한, 다른 예로서, 도 8의 (b)에 나타내는 바와 같이, 전기 회로 기판(E)의 절연층(1)의 이면에 형성되는 언더 클래드층(6)의 양측의 단부면이 절연층(1)의 양측의 단부면보다 내측으로 들어가 있는 것이어도 좋다. 이 예에서는, 광 도파로(W)의 길이 방향을 따르는 양측면에 있어서의 각 층의 단부면의 배치가, 외측으로부터 순서대로, 코어 부분(7a)/전기 회로 기판(E)/언더 클래드층(6)/오버 클래드층(8)의 순서로 되어 있다. 이 구성에 있어서도, 상기 예와 동일한 효과를 얻을 수 있다.

또한, 상기 도 8의 (a)와 동일한 구성에 있어서, 도 9의 (a)에 나타내는 바와 같이, 언더 클래드층(6)의 양측의 단부면이, 오버 클래드층(8)의 양측의 단부면보다 내측으로 들어가 있는 것이어도 좋다. 이 예에서는, 광 도파로(W)의 길이 방향을 따르는 양측면에 있어서의 각 층의 단부면의 배치가, 외측으로부터 순서대로, 코어 부분(7a)/오버 클래드층(8)/언더 클래드층(6)/전기 회로 기판(E)의 순서가 된다. 또한, 도 9의 (b)에 나타내는 바와 같이, 언더 클래드층(6)의 양측의 단부면 쪽이, 절연층(1)의 양측의 단부면보다 내측으로 들어가 있는 것이어도 좋다. 이 예에서는, 광 도파로(W)의 길이 방향을 따르는 양측면에 있어서의 각 층의 단부면의 배치가, 외측으로부터 순서대로, 코어 부분(7a)/전기 회로 기판(E)/오버 클래드층(8)/언더 클래드층(6)의 순서가 된다. 이들 구성에 있어서도, 상기 예와 동일한 효과를 얻을 수 있다.

또한, 예컨대 도 10의 (a)나 도 10의 (b)에 나타내는 바와 같이, 언더 클래드층(6)과 오버 클래드층(8)에 걸친 코어 부분(7a)의 내측면(70)이 플랫으로 되어 있어도 좋다. 상기 도 10의 (a)의 예에 있어서의 각 층의 단부면의 배치는, 외측으로부터 순서대로, 코어 부분(7a)/오버 클래드층(8)/언더 클래드층(6)/전기 회로 기판(E)의 순서가 된다. 또한, 도 10의 (b)의 예에 있어서의 각 층의 단부면의 배치는, 외측으로부터 순허대로, 코어 부분(7a)/전기 회로 기판(E)/오버 클래드층(8)/언더 클래드층(6)의 순서가 된다. 이들 구성에 있어서도, 상기 예와 동일한 효과를 얻을 수 있다.

또한, 도 11의 (a)에 나타내는 바와 같이, 언더 클래드층(6)과 오버 클래드층(8)에 걸치는 코어 부분(7a)의 내측면이 플랫으로 되어 있을 뿐만 아니라, 코어 부분(7a)의 외측면(71)과 오버 클래드층(8)의 외측면이 상하로 중첩되어 플랫으로 되어 있어도 좋다. 이 예에 있어서의 각 층의 단부면의 배치는, 외측으로부터 순서대로, 코어 부분(7a)+오버 클래드층(8)/언더 클래드층(6)/전기 회로 기판(E)의 순서로 되어 있다. 이 구성에 있어서도, 상기 예와 동일한 효과를 얻을 수 있다.

또한, 도 11의 (b)에 나타내는 바와 같이, 광 도파로(W)의 좌우 양측면에 마련된 코어 부분(7a)의 내측 부분이, 언더 클래드층(6)의 하면측에 들어간 모양이 되어 있는 것에 있어서도, 도 11의 (a)에 나타내는 예와 마찬가지로, 코어 부분(7a)의 외측면(71)과 오버 클래드층(8)의 외측의 단부면이 상하로 중첩되어 플랫한 단부면 형상으로 되어 있어도 좋다. 이 예에 있어서의 각 층의 단부면의 배치도, 외측으로부터 순서대로, 코어 부분(7a)+오버 클래드층(8)/언더 클래드층(6)/전기 회로 기판(E)의 순서로 되어 있다. 이 구성에 있어서도, 상기 예와 동일한 효과를 얻을 수 있다.

또한, 다른 예로서, 예컨대 도 12의 (a)에 나타내는 바와 같이, 광 도파로(W)의 좌우 양측면에 노출되는 코어 부분(7a)이, 더욱 그 위의 전기 회로 기판(E)의 양측면을 덮게 되어 있어도 지장은 없다. 이 예에 있어서의 각 층의 단부면의 배치는, 코어 부분(7a)/전기 회로 기판(E)/오버 클래드층(8)/언더 클래드층(6)의 순서로 된다. 물론, 도 12의 (a)와 동일한 구성에 있어서, 오버 클래드층(8)의 양측의 단부면 쪽이, 언더 클래드층(6)의 양측의 단부면보다 내측으로 들어가 있어도 지장은 없다. 그 일례를 도 12의 (b)에 나타낸다. 이 예에 있어서의 각 층의 단부면의 배치는, 코어 부분(7a)/전기 회로 기판(E)/언더 클래드층(6)/오버 클래드층(8)의 순서로 된다. 이들 구성에 있어서도, 상기 예와 동일한 효과를 얻을 수 있다.

이와 같이, 코어 부분(7a)을 광 도파로(W)의 양측면에 노출시킨 것은, 이미 서술한 바와 같이, 광의 행로가 되는 코어 부분과, 위치 결정 가이드적인 기능을 달성하는 코어 부분(7a)이, 단일 기준에 근거하여 일공정으로 형성되어 있기 때문에, 상기 코어 부분(7a)의 단부면을 위치 결정 가이드로서 이용함으로써, 언더 클래드층(6)의 단부면이나 오버 클래드층(8)의 단부면을 이용하여 위치 결정하는 것에 비해서 높은 정밀도로 코어(7)를 위치 결정할 수 있어, 적합하다.

일반적으로, 코어(7)의 재료로서는, 언더 클래드층(6)이나 오버 클래드층(8)에 비해서, 직사각형성을 유지하는 데 알맞은 재료가 선정되는 경우가 많기 때문에, 상기한 바와 같이, 광 도파로(W)의 양측면에, 코어 재료로 이루어지는 코어 부분(7a)을 노출시킨 쪽이, 보형성의 점에서 바람직한 것이 된다. 특히, 코어 부분(7a)으로 언더 클래드층(6)을 덮는 구조로 하면, 광 도파로(W)의 양측면을 담당하는 코어 부분(7a)의 위치 어긋남을 야기하는 신축 요인이 적어지기 때문에, 재료 신축에 의한 어긋남을 저감할 수 있다. 따라서, 도 8의 (a), 도 8의 (b), 도 9의 (a), 도 9의 (b)에 나타내는 단면 구성으로 한 것은, 다른 구성의 것에 비해서, 보다 높은 정밀도로 코어(7)의 위치 결정이 가능해져, 보다 바람직한 것이 된다.

이러한, 코어 부분(7a)을 광 도파로(W)의 양측면에 노출시킨 구조의 광 전기 혼재 기판(10)도, 대략, 도 1에 나타내는 구성의 것과 동일한 방법에 따라 얻을 수 있다. 예컨대 도 8의 (a)의 구조의 것을 예로 들어 설명하면, 먼저, 도 2∼도 4에 나타내는 바와 같이 하여, 전기 회로 기판(E)의 이면측에 광 도파로(W)가 되는 언더 클래드층(6)을 형성한다. 그리고, 도 13의 (a) 및 그 A-A′ 단면을 나타내는 도 13의 (b)에 나타내는 바와 같이, 언더 클래드층(6)의 좌우 양측을 덮는 외형을 갖는 코어 패턴을 형성함으로써, 광 도파로(W)의 양측면에 노출되는 코어 부분(7a)을 갖는 코어(7)를 얻는다.

다음에, 도 13의 (c) 및 그 A-A′ 단면을 나타내는 도 13의 (d)에 나타내는 바와 같이, 상기 코어(7)의 표면(도면에서는 하면)에, 오버 클래드층(8)을 형성한다. 그리고, 도 14에 나타내는 바와 같이, 레이저 조사 등에 의해 전기 회로 기판(E)의 좌우 양측을 제거함으로써, 광 도파로(W)의 양가장자리부가 위에서 보아 좌우 양측으로 돌출한 형상으로 한다. 이와 같이 하여, 도 8의 (a)에 나타내는 광 전기 혼재 기판(10)을 얻을 수 있다. 또한, 각 층의 형성 패턴을 바꿈으로써, 전술한 각 예와 같이, 각각의 단부면의 배치의 순서가 상이한 것을 얻을 수 있다.

한편, 도 12의 (a)나 도 12의 (b)에 나타내는, 코어 부분(7a)이 전기 회로 기판(E)의 양단부면까지 덮고 있는 구성의 광 전기 혼재 기판(10)은, 상기 방법이 아니라, 이하에 서술하는 방법으로 얻을 수 있다. 즉, 먼저, 도 8의 (a)에 나타내는 예와 같이 하여, 전기 회로 기판(E)[금속층(9)을 가짐]을 형성한다. 그리고, 도 15의 (a) 및 그 A-A′ 단면을 나타내는 도 15의 (b)에 나타내는 바와 같이, 전기 회로 기판(E)의 표면측에, 박리 가능한 시트 등으로 이루어지는 지지층(20)을 형성한 후, 전기 회로 기판(E)의 이면측에, 언더 클래드층(6)을 형성한다.

그리고, 도 16의 (a)에 나타내는 바와 같이, 상기 지지층(20)의, 전기 회로 기판(E)의 양측면의 위치보다 외측으로 돌출한 부분을 이용하여, 언더 클래드층(6)의 양측면을 덮고, 더욱 그 위의 전기 회로 기판(E)의 양측면을 덮는 코어 부분(7a)을 포함하는 패턴의 코어(7)를 형성한다.

그리고, 도 16의 (b)에 나타내는 바와 같이, 상기 코어(7)의 표면(도면에서는 하면)에, 소정 형상의 오버 클래드층(8)을 형성하여, 광 도파로(W)로 한 후, 상기 지지층(20)을 전기 회로 기판(E)으로부터 제거함으로써, 코어 부분(7a)이 전기 회로 기판(E)의 양단부면까지 덮고 있는 구성의 광 전기 혼재 기판(10)을 얻을 수 있다. 또한, 상기 지지층(20)은, 전기 회로 기판(E)으로부터 박리 등에 의해 용이하게 제거할 수 있는 것으로서 전기 회로 기판(E)에 악영향을 끼치지 않는 것이면, 그 재질은 어떠한 것이어도 좋다. 또한, 지지층(20)을 형성하는 타이밍, 지지층(20)을 제거하는 타이밍은, 상기 예에 한정되는 것이 아니며, 적어도, 코어 부분(7a)을 포함하는 패턴의 코어(7)를 형성할 때에, 상기 지지층(20)이 있으면 좋다.

이 제조법에 따르면, 전기 회로 기판(E)의 표면측에, 적절한 타이밍에 지지층(20)을 마련하고, 이 지지층(20)을 이용하여 광 도파로의 코어를 전기 회로 기판(E)의 양측면을 덮도록 형성하며, 그 후, 상기 지지층(20)을 제거하는 것만으로, 상기 특수한 형상의 광 전기 혼재 기판을 간단하게 얻을 수 있기 때문에, 경제적이며 제조 효율이 좋다.

실시예

다음에, 본 발명의 실시예에 대해서, 비교예와 더불어 설명한다.

〔실시예 1∼9, 비교예 1〕

전술한 기재에 따라, 서로 공통되는 재료, 층 두께가 되는 조건 하에서, 하기의 표 1에 나타내는 단면 형상의 광 전기 혼재 기판을 제작하였다. 그리고, 각 광 전기 혼재 기판의 단부면부를, 측정 현미경(미츠토요사 제조: MF-B2017D)으로 관찰하여, 단부면의 폭 방향의 중심을 산출하였다. 그 중심으로부터 코어(7)의 중심 좌표를 측정하고, 설계값에 대하여 어느 정도 어긋나 있는지를 산출하여, 의사적인 「얼라인먼트 어긋남 폭(㎛)」으로 하였다. 또한, 각 예 모두, 샘플을 5개씩 제작하여, 그 산출값의 평균값을 구하였다. 이들의 결과를, 하기의 표 1에 더불어 나타낸다.

상기 결과로부터, 실시예 1∼9 물품, 특히 실시예 2∼5 물품을 이용한 커넥터는, 비교예 물품에 비해서, 매우 얼라인먼트 정밀도가 높은 것을 알 수 있다.

또한, 상기 실시예에 있어서는, 본 발명에 있어서의 구체적인 형태에 대해서 나타내었지만, 상기 실시예는 단순한 예시에 지나지 않으며, 한정적으로 해석되는 것이 아니다. 당업자에게 분명한 여러 가지 변형은, 전부 본 발명의 범위 내인 것이 기도되어 있다.

본 발명은 전기 회로 기판 부분이 손상되기 어려워, 취급성이 우수하며, 안정된 품질을 구비한 광 전기 혼재 기판의 제공에 이용할 수 있다.

E 전기 회로 기판
W 광 도파로
1 절연층
2 전기 배선
7 코어
10 광 전기 혼재 기판

Claims

절연층과, 상기 절연층의 표면에 형성된 전기 배선을 구비한 전기 회로 기판과, 클래드층과 코어를 구비하고, 상기 전기 회로 기판의 이면측에 형성된 광 도파로를 구비한 광 전기 혼재 기판으로서,
상기 광 도파로의 길이 방향을 따르는 전기 회로 기판의 길이 방향의 양측 가장자리와, 광 도파로의 길이 방향의 양측 가장자리가, 위에서 보아, 전기 회로 기판의 양측 가장자리 쪽이 광 도파로의 양측 가장자리의 위치보다 내측으로 들어간 배치로 되어 있는 것을 특징으로 하는 광 전기 혼재 기판.
제1항에 있어서, 상기 전기 회로 기판의 두께보다 광 도파로의 두께 쪽이 크게 설정되어 있는 것인 광 전기 혼재 기판.
제1항 또는 제2항에 있어서, 상기 전기 회로 기판의 두께는 3 ㎛∼200 ㎛이고, 광 도파로의 두께는 20 ㎛∼500 ㎛인 것인 광 전기 혼재 기판.
제1항 또는 제2항에 있어서, 상기 코어는, 상기 클래드층에 둘러싸인 부분과, 광 도파로의, 광 도파로의 길이 방향을 따르는 양측면에 노출되어 위치 결정 가이드 작용을 달성하는 부분을 갖고 있는 것인 광 전기 혼재 기판.
제1항 또는 제2항에 있어서, 상기 코어는, 상기 클래드층에 둘러싸인 부분과, 광 도파로의, 광 도파로의 길이 방향을 따르는 양측면에 노출되며, 또한 그 위의 전기 회로 기판의 양측면을 덮어 위치 결정 가이드 작용을 달성하는 부분을 갖고 있는 것인 광 전기 혼재 기판.
절연층과, 상기 절연층의 표면에 형성된 전기 배선을 구비한 전기 회로 기판을 준비하는 공정과, 상기 전기 회로 기판의 이면측에 클래드층과 코어를 구비한 광 도파로를 형성하는 공정을 포함하고, 상기 전기 회로 기판의 이면측에 광 도파로를 형성하는 공정에 있어서, 상기 광 도파로의 길이 방향을 따르는 전기 회로 기판의 길이 방향의 양측 가장자리가, 위에서 보아 광 도파로의 길이 방향의 양측 가장자리의 위치보다 외측으로 돌출한 형상이 되도록 광 도파로를 형성한 후, 상기 전기 회로 기판의 상방으로부터 레이저 조사를 행하여, 상기 광 도파로의 길이 방향을 따르는 전기 회로 기판의 길이 방향의 양측 가장자리부를 제거 가공함으로써, 상기 전기 회로 기판의 길이 방향의 양측 가장자리가, 위에서 보아 상기 광 도파로의 길이 방향의 양측 가장자리의 위치의 내측에 들어가는 배치가 되도록 한 것을 특징으로 하는 광 전기 혼재 기판의 제조법.
제6항에 있어서, 상기 전기 회로 기판의 두께보다 광 도파로의 두께 쪽이 커지도록 한 것인 광 전기 혼재 기판의 제조법.
제6항 또는 제7항에 있어서, 상기 전기 회로 기판의 두께는 3 ㎛∼200 ㎛이고, 광 도파로의 두께는 20 ㎛∼500 ㎛이 되도록 한 것인 광 전기 혼재 기판의 제조법.
제6항 또는 제7항에 있어서, 상기 코어는, 상기 클래드층에 둘러싸인 부분과, 광 도파로의, 광 도파로의 길이 방향을 따르는 양측면에 노출되어 위치 결정 가이드 작용을 달성하는 부분을 갖도록 한 것인 광 전기 혼재 기판의 제조법.
절연층과, 상기 절연층의 표면에 형성된 전기 배선을 구비한 전기 회로 기판을 준비하는 공정과, 상기 전기 회로 기판의 이면측에 클래드층과 코어를 구비한 광 도파로를 형성하는 공정을 포함하고, 상기 전기 회로 기판의 이면측에 광 도파로를 형성하는 공정에 있어서, 적어도 상기 코어를 형성하기 전에, 상기 전기 회로 기판의 표면측에, 위에서 보아, 상기 광 도파로의 길이 방향을 따르는 전기 회로 기판의 길이 방향의 양측 가장자리의 위치보다 외측으로 돌출한 형상이 되는 지지층을 형성하고, 상기 지지층 이면측의, 전기 회로 기판의 길이 방향의 양측 가장자리의 위치보다 외측으로 돌출한 부분을 이용하여, 광 도파로의 길이 방향을 따르는 양측면에 노출되며, 또한 그 위의 전기 회로 기판의 양측면을 덮어 위치 결정 가이드 작용을 달성하는 코어 부분을 포함하는 코어 패턴을 형성하고, 그 후, 상기 지지층을 전기 회로 기판으로부터 제거하도록 한 것을 특징으로 하는 광 전기 혼재 기판의 제조법.