KR102450037B1 - 협액자 디스플레이 모듈 및 데이터 출력 장치 - Google Patents

협액자 디스플레이 모듈 및 데이터 출력 장치 Download PDF

Info

Publication number
KR102450037B1
KR102450037B1 KR1020220101393A KR20220101393A KR102450037B1 KR 102450037 B1 KR102450037 B1 KR 102450037B1 KR 1020220101393 A KR1020220101393 A KR 1020220101393A KR 20220101393 A KR20220101393 A KR 20220101393A KR 102450037 B1 KR102450037 B1 KR 102450037B1
Authority
KR
South Korea
Prior art keywords
row
source
connection terminals
driver
output terminal
Prior art date
Application number
KR1020220101393A
Other languages
English (en)
Inventor
히데오 나가노
카나메 야마노
테트수오 토모구니
트수토무 마키노
마사히로 카토
Original Assignee
가부시키가이샤 세레브렉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 세레브렉스 filed Critical 가부시키가이샤 세레브렉스
Application granted granted Critical
Publication of KR102450037B1 publication Critical patent/KR102450037B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

저가의 협액자 디스플레이를 제공한다. COF 모듈(10)로서, 복수의 접속 단자(21)를 가지는 드라이버 칩(20) 및 일단이 드라이버 칩(20)의 접속 단자(21)에 접속되고 타단이 디스플레이 패널로의 출력 단자(13)에 접속된 복수의 신호 라인(31, 32)을 구비한다. 드라이버 칩(20)은 접속 단자(21)가 3행으로 나란히 배치된다. 출력 단자(13)에 가까운 차례로 제1 행, 제2 행, 제3 행으로 한 경우에, 제1 행 및 제3 행의 접속 단자(21)는 신호 라인(31)이 출력 단자(13)를 향하는 방향으로 인출되고, 제2 행의 접속 단자(21)는 신호 라인(32)이 출력 단자(13)로부터 멀어지는 방향으로 인출된다. 또한, 제2 행의 접속 단자(21)로부터의 신호 라인(32)에는 제3 행의 접속 단자(21) 사이를 지나는 것이 포함되고, 또한 제3 행의 접속 단자(21)로부터의 신호 라인(31)에는 제1 행 및 제2 행의 접속 단자(21) 사이를 지나는 것이 포함된다.

Description

협액자 디스플레이 모듈 및 데이터 출력 장치{NARROW FRAME DISPLAY MODULE AND DATA OUTPUT DEVICE}
본 발명은 협액자 디스플레이 모듈 및 그를 위한 데이터 출력 장치에 관한 것이다. 구체적으로 설명하면, 본 발명은 디스플레이 패널의 협액자를 실현하기 위한 COF(Chip On Film) 배선 기술에 관한 것이다.
노트북과 태블릿 PC 등 모바일 기기 시장에서는 소비 전력 감소와 비용 절감이 항상 요구되고 있다. 한편, 패널의 해상도 향상과 디스플레이의 화질 향상에 따라 데이터 처리량 및 동작 주파수는 증가 일로를 걷고 있으며, 소비 전력 감소 및 비용 절감은 상반되는 큰 과제가 되고 있다. 노트북 및 태블릿 컴퓨터에서, 디스플레이 패널의 비디오 데이터 신호를 입력하는 회로는, 비디오 데이터 자체의 연산이나 각종 연산 처리 또는 그래픽 처리를 담당하는 CPU(Central Processing Unit)나 GPU(Graphics Processing Unit) 등의 프로세서, 이 프로세서에서 전송된 비디오 데이터를 입력하고 액정 패널의 타이밍 제어나 영상 처리를 하는 타이밍 컨트롤러(Timing Controller: TCON), 타이밍 컨트롤러에서 출력된 비디오 데이터를 입력으로 디스플레이 패널의 사양에 맞춰 비디오 데이터를 아날로그 출력하는 소스 드라이버(Source Driver: SD) 등의 드라이버 칩으로 구성된다.
노트북과 태블릿 PC 등 모바일 기기 시장에서 타이밍 컨트롤러와 소스 드라이버가 분리되어 있는 경우가 많다. 예를 들어, 도 1에 나타낸 바와 같이, FHD(Full High Definition: 1920 × 1080 픽셀) 패널의 경우에는 하나의 타이밍 컨트롤러와 4개의 소스 드라이버가 필요한 경우가 많다. 또한, 4K2K 패널(4000 × 2000 픽셀에 가까운 해상도의 패널)의 경우에는 하나의 타이밍 컨트롤러에 대해 8개의 소스 드라이버가 필요한 경우가 많다. 또한, 도 1에 나타낸 바와 같이, 타이밍 컨트롤러와 소스 드라이버를 연결하는 FPC(Flexible Printed Cable)가 소스 드라이버의 개수만큼 필요하므로, 패널의 해상도가 높아짐에 따라 부품 수가 증가하여 비용 상승의 요인이 되고 있었다. 또한, 타이밍 컨트롤러와 소스 드라이버 사이에 인터페이스를 마련할 필요가 있어, 이 인터페이스에 의해 전력이 소비되어 버린다. 이러한 배경에서, 도 1에 나타낸 회로 구성에서는 비용 절감 및 소비 전력 감소가 어려운 상황이었다.
그래서 부품 수와 소비 전력을 줄이기 위해, 도 2와 도 3과 같이 타이밍 컨트롤러와 소스 드라이버가 1개의 칩으로 된 이른바 시스템 드라이버(TCON + SD)도 검토해 볼 수 있다. 도 2는 시스템 드라이버가 2개 설치된 구성을 보여주고, 도 3은 시스템 드라이버가 하나에 집적된 구성을 보여주고 있다. 시스템 드라이버화함으로써 부품의 개수가 줄어들어 비용 절감이 가능하게 된다. 또한, 타이밍 컨트롤러와 소스 드라이버 사이의 인터페이스가 없기 때문에 소비 전력 감소도 가능하게 된다. 특히 부품 수 및 소비 전력 감소 관점에서, 도 3과 같이 시스템 드라이버가 하나뿐인 것이 바람직할 수 있다. 그러나, 시스템 드라이버는, 종전의 소스 드라이버와 마찬가지로, 액정 패널의 유리에 구현된다. 비디오 데이터는 CPU/GPU에서 시스템 드라이버로 직접 eDP 인터페이스 또는 mipi 인터페이스를 통해 시스템 드라이버에 입력된다.
여기서, 액정 패널은 소스 라인과 게이트 라인으로 구성된다. FHD 패널의 경우, 소스 라인은 1920×3(RGB) 라인이 필요하고, 게이트 라인은 1080 라인이 필요하다. 소스 라인은 비디오 데이터를 소스 드라이버에서 아날로그 출력하는 라인(데이터 라인)이며, 소정의 간격을 두고 서로 평행하게 배선되어 있다. 게이트 라인은 1 게이트 라인씩 시간적으로 쉬프트(shift)하면서 소스 라인의 비디오 데이터를 구동해 나갈 제어선이며, 소스 라인과 직교하는 방향으로 소정의 간격을 두고 서로 평행하게 배선되어 있다. 게이트 라인과 소스 라인의 각 교차점에서 표시 화소(픽셀)가 설치되어 있다. 또한, 현재는, 소스 드라이버 및 시스템 드라이버는 액정 유리에 구현되는 소위 COG (Chip On the Glass) 방식이 주류이다.
액정 패널(디스플레이 패널)의 소스 라인의 모델을 도 4에 나타낸다. 액정 패널 소스 드라이버가 구현되는 영역인 팬 아웃 영역(Fan out Area)과 액정 픽셀 어레이(array) 형태로 배열되어 있는 액티브 영역(Active Area)으로 나뉜다. 이 액티브 영역으로부터 팬 아웃 영역을 포함하는 유리(glass) 모듈의 가장자리까지가 액정 패널의 액자 영역이라고 불리며, 이 액자 영역이 보다 좁은 쪽이 상품 가치가 높은 것으로 알려졌다.
도 4에 나타낸 바와 같이, 4 개의 소스 드라이버가 설치되어 있는 경우, 하나의 소스 드라이버가 구동해야 하는 COG 상의 소스 라인의 배선 수가 적어도 된다. 예를 들어, FHD 패널의 경우, 소스 라인은 1920×3(RGB) = 5860개 있지만, 소스 드라이버가 4 개 설치되어 있는 경우, 1개당 1440개를 구동하게 된다. 예를 들어, 특허 문헌 1에는 소스 드라이버가 4 개 설치된 구성이 도시되어 있다. 한편, 도 2, 도 3 및 도 5에 도시된 바와 같이, 타이밍 컨트롤러(TCON) 및 소스 드라이버(SD)가 통합되어 있거나 또는 소스 드라이버 집적화가 진행되어 부품 수가 1 개 또는 2 개가 되면 하나의 소스 드라이버가 구동할 필요가 있는 COG의 소스 라인 배선 수가 많아지고, 액자 영역의 높이가 커져 버리는 문제가 발생한다.
여기서, 도 6을 참조하여, 디스플레이 패널(액정 패널)의 액자 영역의 구성에 대해 설명한다. 액자 영역의 중심에는 타이밍 컨트롤러와 소스 드라이버가 통합된 드라이버 칩이 있고, 이 드라이버 칩 위쪽에서 액티브 영역을 향해 소스 라인이 연결되어 있다. 또한, 소스 라인의 배선은 맨 왼쪽 끝 또는 오른쪽 끝의 라인으로부터 패널의 중심 라인에 대해, 모든 라인이 일정한 각도(θ)로 연결되어 있는 것이 일반적이다. 이 드라이버 칩과 소스 라인의 연결부로부터 액티브 영역 사이의 공간을 본원 명세서에서는 "팬 아웃 영역”이라고 정의하고, 도면에서는 팬 아웃 영역의 높이를 H1으로 표시하고 있다. 또한, 액자 영역에는 팬 아웃 영역보다 액티브 영역의 원위(遠位)에 위치하는 영역이 존재하며, 본원 명세서에서는 이 영역을 "팬 인 영역"이라고 정의하고 있다. 이 팬 인 영역에는 칩의 하변에서 좌우로 연장되는 게이트 신호 구동 라인이 패널의 좌우 방향으로 배선되어 있고, 액자 영역의 좌우 부분에 테스트 패드가 배치되어 있다. 또한, 팬 인 영역은 소스 라인의 테스트 라인과 그 테스트 패드, 나아가 게이트 구동 제어 신호 라인과 그 테스트 패드 등이 배치되어 있다. 이 팬 인 영역의 높이를 도면에서는 H2로 나타내고 있다. 상기 H1 + H2의 값이 액자 영역 전체의 높이가 된다. 그래서 본원 출원인은 디스플레이 패널의 액자 영역에서, 특히 소스 라인 등의 신호 라인의 배선을 연구함으로써 H1로 나타낸 팬 아웃 영역의 높이를 줄이기 위한 기술을 제안하고 있다(특허문헌 2).
특허문헌 1: 일본국특개 2005―031332호 공보 특허문헌 2: 일본국특개 2018―072783호 공보
전술한 바와 같이, 도 2, 도 3 및 도 5 도시된 바와 같이, 타이밍 컨트롤러(TCON) 및 소스 드라이버(SD)가 통합되어 있거나 또는 소스 드라이버 집적화가 진행된 부품 수가 1개 또는 2개가 되면, 하나의 소스 드라이버가 구동할 필요가 있는 COG의 소스 라인 배선 수가 많아지고, 액자 영역의 높이가 커진다는 문제가 있다. 특히, 이러한 경우에는 액자 영역 중 H1에서 보여준 팬 아웃 영역의 높이를 줄이는 것이 어려워진다.
여기서, 도 7을 참조하여, 종래의 액정 패널의 배선 구조를 예로 들어, 액자 영역의 높이 H1을 구하는 방법을 설명한다.
우선, 액티브 영역의 소스 라인 배선 피치를 Ppix, 팬 아웃 영역의 소스 라인 배선 피치를 Pw, 드라이버 칩 소스 라인의 접속부(출력 패드)의 피치를 Pbp, 드라이버 칩의 가장 끝의 접속부로부터 디스플레이 패널의 맨 끝의 소스 라인까지의 거리를 Dx로한다. 여기서 Ppix> Pbp이기 때문에, 드라이버 칩과 액티브 영역을 연결하는 소스 라인의 일부는 일정한 각도로 기울일 필요가 있다. 팬 아웃 영역에 위치하는 맨 끝의 소스 라인의 배선과 액티브 영역의 소스 라인의 연장 방향과 직교하는 직교 방향의 방향 축과의 각도(θ)는 θ = sin-1(Pw/Ppix)로 표시된다. 그러면, 액자 영역에 있어서의 팬 아웃 영역의 높이 H1은, H1 = Dxㆍtanθ = Dxㆍtan(sin-1(Pw/Ppix))가 된다.
이와 같이, H1 수치는 Dx에 따라, 이 Dx 값이 클수록 H1의 수치도 커지는 것을 알 수 있다. 또한, θ가 클수록 H1의 수치도 커지는 것을 알 수 있다. 나아가, Pw가 클수록 H1의 수치도 커진다. Ppix는, 디스플레이 패널의 크기(size)와 해상도로 결정되는 값이기 때문에, 소스 라인 배선을 할 때 변경할 수 없는 고정 값이라고 할 수 있다. Ppix가 일정할 경우, Pw가 클수록 θ가 커지고, 이에 따라 H1도 커진다. 이와 같이, θ는 Pw와 Ppix로 결정되는 값이다.
종래, 하나의 패널 상에 다수의 소스 드라이버가 실장되는 경우, Dx의 값을 작게 할 수 있기 때문에 H1의 값도 작게 할 수 있었다. 그러나 소스 드라이버와 TCON을 통합하여 하나의 칩으로 집적하면, 패널 상에 실장되는 소스 드라이버가 하나로 되기 때문에 Dx의 값이 커져서, H1의 값도 커진다는 새로운 과제가 발생했다.
여기에서, 액자 사이즈를 작게 하는 별도의 기술로서, COF(Chip On Film) 실장이 알려져 있다. COG와 비교한 COF에 의한 액자 사이즈의 축소 효과를 도 8에서 설명한다.
상기와 같이, COG 실장의 경우, H1의 값은 H1＝Dxㆍtanθ로 결정된다. Dx는 패널의 양단으로부터 칩 사이즈의 가로 방향까지의 사이즈로 결정되기 때문에 패널 상에 실장하는 칩의 수가 적어지면, Dx의 값은 커지고, H1의 값도 커진다. 또한, H2의 값은 칩의 세로 사이즈와 패널의 하부로 인출하는 배선 영역의 합계 사이즈로 결정된다. 예를 들면, 14인치 디스플레이의 패널의 가로 사이즈는 309㎜이고, 칩 사이즈가 30㎜로 하면, Dx의 값은 309㎜／2－30㎜／2＝139.5㎜가 된다. 패널 상의 배선 피치(Pw)를 4㎜로 하면, H1은 5.2㎜로 된다. 각도(θ)는 2.1도로 된다. 칩의 세로 방향의 사이즈를 1㎜, 패널 하부의 배선 영역을 1㎜로 하면, H2는 2㎜로 된다. 따라서, H1과 H2를 합계한 패널의 액자 사이즈는 7.2㎜가 된다.
이에 비해 COF 실장의 경우, 필름의 가로 사이즈를 크게 할 수 있다. 일반적으로 유통되고 있는 COF의 필름의 가로 사이즈는 60㎜ 정도이고, Dx의 값은 309㎜／2－60㎜／2＝124.5㎜로 된다. 패널의 인치수, 배선 피치, θ가 COG 실장의 경우와 같게 하면, H1의 값은 H1＝Dxㆍtanθ로 결정되기 때문에 4.6㎜까지 단축할 수 있다. 또한, COF 실장의 경우, COG실장에서 필요했던 H2에서의 칩의 세로 사이즈만큼이 불필요해지기 때문에 COF에서의 H2는 1㎜로 완료된다. 따라서, H1과 H2를 합계한 패널의 액자 사이즈는 5.6㎜까지 축소할 수 있다. 또한, COF 필름은 박막이고, 디스플레이 이면으로 접어 구부릴 수 있기 때문에 COF필름의 세로 방향 사이즈는 패널의 액자 사이즈에 영향을 미치지 않는다.
이와 같이, COF 실장 기술을 이용하면, 액자 사이즈를 축소할 수 있는 효과가 얻어진다. 그러나 다수의 소스 드라이버 출력 채널을 가지는 칩을 COF에 실장하는 경우, COF 필름의 배선 피치의 제약 때문에, 지금까지 2층 배선 구조를 가지는 필름이 필요했다. 그 결과, 제조 비용이 1층의 COF에 비하여 훨씬 고가로, 보급이 진전되지 않고 있었다.
2층 배선 구조를 가지는 필름을 이용한 종래의 COF 실장을 도 9에서 설명한다. COG 실장된 다채널 소스 드라이버의 채널 수를 2880채널로 하면, 칩으로부터 꺼내는 부분(확대도 A)의 COF 배선 피치는 적어도 10㎛가 필요하게 된다. 또한, 일반적으로 유통되고 있는 COF 필름의 가로 사이즈를 60㎜로 하면, COF 필름의 단부(확대도 B)의 배선 피치는 60㎜／2880＝20.8㎛가 최소 피치가 된다. 현재 유통되고 있는 COF는 대부분이 1층 배선 구조이고, 1층 배선의 최소 피치는 20㎛ 정도가 한계이다. 따라서, 해당 COG 실장된 다채널 소스 드라이버는 1층 배선 구조의 COF에는 실장할 수 없게 된다. 시장에는 2층 배선 구조의 COF도 있고, 도 8에 나타내는 대로, 2층 배선을 사용하면, 10㎛피치로 설계된 COG 실장된 다채널 소스 드라이버를 COF 실장하는 것이 가능해진다. 그러나 2층 배선 구조의 COF는 1층 배선 구조의 COF에 비하여 훨씬 고가이기 때문에 거의 이용되지 않고 있었다.
그래서 본 발명은 COG 실장에서 사용되는 다수의 소스 드라이버 출력 채널을 가지는 칩을 1층 배선 구조의 COF에 실장하기 위한 기술을 제공함으로써 저가의 협액자 디스플레이를 실현하는 것을 주요 목적으로 한다.
본 발명의 발명자들은 상기 문제의 해결 수단에 대하여 예의 검토한 결과, 복수의 접속 단자가 복수행으로 나란히 배치된 드라이버 칩을 채용하는 것과 함께, 어떤 행에 속하는 접속 단자와 그 다음의 행에 속하는 접속 단자에서 신호 라인의 인출 방식을 다르게 함으로써 다수의 소스 드라이버 출력 채널을 가지는 드라이버 칩을 1층 배선 구조의 COF에 실장하는 것이 가능하게 된다는 지견을 얻었다. 그리고 본 발명자들은 상기 지견에 기초하면, 종래 기술의 문제를 해결할 수 있는 것에 착상하여, 본 발명을 완성시켰다. 이하, 본 발명의 구성에 대하여 구체적으로 설명한다.
본 발명의 제1 측면은, 액정 패널 등의 디스플레이 패널에 비디오 데이터를 출력하기 위한 데이터 출력 장치(10)에 관한 것이다. 이 데이터 출력 장치(10)는 COF(Chip On Film) 실장된 모듈인 것이 바람직하다. 본 발명에 관련되는 데이터 출력 장치(10)는 드라이버 칩(20)과, 이것에 접속된 복수의 신호 라인(31, 32, 41)을 구비한다. 드라이버 칩(20)은 복수의 접속 단자(21, 22)를 가진다. 드라이버 칩(20)은 소스 드라이버일 수도 있고, 게이트 드라이버일 수도 있고, 소스 드라이버와 타이밍 컨트롤러가 통합된 이른바 시스템 드라이버일 수도 있다. 본 발명에 있어서, 드라이버 칩(20)은 필름(11) 상에 하나만 배치되어 있는 것이 바람직하지만, 이에 한정되지 않고, 필름(11) 상에 복수(예를 들면, 2 내지 4개) 배치되어 있어도 좋다. 또한, 복수의 신호 라인(31, 32, 41)은 각각 그 일단이 드라이버 칩(20)의 접속 단자(21, 22)에 접속되고, 그 타단이 디스플레이 패널로 신호를 출력하기 위한 출력 단자(13)에 접속되어 있다. 이와 같이, 신호 라인(31, 32, 41)은 필름(11) 상에 접속 단자(21, 22)와 출력 단자(13)를 연결하도록 배선되어 있다. 또한, 신호 라인(31, 32, 41)은 소스 드라이버에 접속된 소스 라인일 수도 있고, 게이트 드라이버에 접속된 게이트 라인일 수도 있다.
여기에서, 드라이버 칩(20)은 접속 단자(21, 22)가 3행으로 나란히 배치되어 있다. 즉, 본원의 도면에서는 디스플레이 패널로의 복수의 출력 단자(13)가 나열되는 방향을 “x축”으로 나타내고, 이에 직교하는 방향을 “y축”으로 나타내고 있다(예를 들면, 도 10 참조). 이 경우에, 접속 단자(21, 22)의 행은 x축 방향을 따라서 연장되고, y축 방향에 대하여 복수단으로 나열된다. 여기에서, 복수의 접속 단자, 특히, 소스 접속 단자(21)의 행을 출력 단자에 가까운 차례로 제 1행, 제 2행, 제 3행으로 한다. 이 경우에, 제 1행 및 제 3행에 속하는 복수의 접속 단자(21)에는 신호 라인(31)이 출력 단자(13)를 향하는 방향으로 인출되도록 접속된 것이 포함된다. 한편, 제 2행에 속하는 복수의 접속 단자(21)에는 신호 라인(32)이 제 1행에 속하는 접속 단자(21)에 접속된 신호 라인(31)과는 다른 방향으로 인출되도록 접속된 것이 포함된다. 또한, 여기에서 말하는 “다른 방향”이란, 예를 들면, 출력 단자(13)로부터 멀어지는 방향이 포함된다. 또한, 제 2행에 속하는 접속 단자(21)로부터 인출된 신호 라인(32)에는 제 3행에 속하는 접속 단자(21) 사이를 지나는 것이 포함된다. 또한, 제 3행에 속하는 접속 단자(21)로부터 인출된 신호 라인(31)에는 제 1행 및 제 2행에 속하는 접속 단자(21) 사이를 지나는 것이 포함된다. 또한, 복수의 접속 단자(21)의 전부로부터 신호 라인(31, 32)이 인출될 필요는 없고, 접속 단자(21)의 일부로부터 신호 라인(31, 32)이 인출되어도 좋다. 또한, 여기에서 말하는 신호 라인이 접속 단자로부터 “인출되는” 방향이란, 신호 라인 중의 접속 단자에 가장 가까운 부분이 배선된 방향을 의미하고, 신호 라인 전체의 배선 방향을 말하는 것은 아니다.
상기 구성과 같이, 드라이버 칩(20)에 복수행으로 설치된 접속 단자(21)에 대하여, 어떤 행의 접속 단자(21)와, 그 다음의 행의 접속 단자(21)로 신호 라인(31, 32, 41)의 인출 방식을 바꿈으로써 드라이버 칩(20) 및 신호 라인(31, 32, 41)을 배치하는 필름 상의 스페이스를 유효하게 활용할 수 있다. 특히, 드라이버 칩(20) 상에 접속 단자(21)를 3행 이상으로 나란히 배치하고, 각 신호 단자(21) 사이를 빠져나가도록 하여 신호 라인(31, 32)을 배선함으로써 드라이버 칩(20) 및 신호 라인(31, 32)을 배치하는 필름 상의 스페이스를 유효하게 활용할 수 있다. 결과적으로, COG 실장에 사용되는 다수의 소스 드라이버 출력 채널을 가지는 칩을 1층 배선 구조의 COF에 실장하는 것이 가능하게 된다. 이에 따라, 디스플레이 모듈의 협액자화를 저가로 실현할 수 있다.
본 발명에 관련되는 출력 장치(10)에서, 드라이버 칩(20)은 접속 단자(21)가 4행 이상으로 배치될 수 있다. 여기서, 복수의 접속 단자, 특히, 소스 접속 단자(21)의 행을 출력 단자에 가까운 차례로 제 1행, 제 2행, 제 3행, 제 4행으로 한다. 이 경우에, 제 2행에 속하는 접속 단자(21)로부터 인출된 신호 라인(32)에는 제 3행 및 제 4행에 속하는 접속 단자(21) 사이를 지나는 것이 포함되는 것이 바람직하다. 이와 같이, 드라이버 칩(20) 상에 접속 단자(21)를 4행 이상으로 배치함으로써 필름 상의 스페이스를 보다 효율적으로 이용할 수 있게 된다.
본 발명에 관련되는 데이터 출력 장치(10)에서, 제 2행에 속하는 접속 단자(21)에 접속된 복수의 신호 라인(32)은, 출력 단자(13)로부터 멀어지는 방향으로 접속 단자(21)로부터 인출되고, 그 후, 출력 단자(13)로 향하는 방향으로 배선된 것이 포함되어 있어도 좋다. 이에 따라, 드라이버 칩(20)의 배면측(출력 단자와는 반대측)의 공간을 유효하게 활용할 수 있다.
본 발명에 관련되는 데이터 출력 장치(10)에서, 상기 어떤 행의 다음의 출력 단자(13)에 가까운 행에 속하는 접속 단자(21)에 접속된 복수의 신호 라인(32)은 출력 단자(13)의 나열 방향(x축 방향)과 평행한 방향으로 접속 단자(21)로부터 인출되고, 그 후, 출력 단자(13)를 향하는 방향으로 배선된 것이 포함되어 있어도 좋다. 이에 따라, 드라이버 칩(20)의 옆쪽의 공간을 유효하게 활용할 수 있다.
본 발명에 관련되는 데이터 출력 장치(10)에서, 드라이버 칩(20)의 복수의 접속 단자(21)로부터 디스플레이 패널로의 출력 단자(13)를 향하는 방향(y축 방향)으로 평행한 가상선을 그은 경우에, 각 접속 단자(21)는, 이 가상선이 다른 접속 단자(21)와 겹치지 않도록 배치되어 있는 것이 바람직하다. 즉, 각 행에 있어서, 접속 단자(21)는 엇갈리게 되도록 오프셋 배선되어 있다. 이에 따라, 모든 신호 라인(31, 32, 41)이 간섭하지 않도록 하면서 각 접속 단자(21)로부터 신호 라인(31, 32, 41)을 인출하기 쉬워진다.
본 발명의 제2 측면은, 디스플레이 모듈에 관한 것이다. 본 발명에 관련되는 디스플레이 모듈은 상기한 제1 측면에 관련되는 데이터 출력 장치(10)와, 출력 단자(13)를 통하여 신호 라인(31, 32, 41)이 접속된 디스플레이 패널을 구비한다.
본 발명에 따르면, COG 실장에서 사용되는 다수의 소스 드라이버 출력 채널을 가지는 칩을 1층 배선 구조의 COF에 실장하는 기술을 제공함으로써 저가로 협액자 디스플레이를 실현할 수 있다. 또한, COG 실장용으로 설계된 칩을 설계 변경 없이 COF 실장을 할 수 있기 때문에 반도체 메이커의 개발비를 억제할 수 있고, 패널 메이커나 PC 메이커에서는 칩의 재평가 시간이나 비용을 억제할 수 있다.
또한, 종래, 드라이버의 개수가 줄어든 경우에는, 디스플레이 패널의 협액자화가 곤란했지만, 본 발명에 따르면, 디스플레이 패널의 협액자화를 저가로 실현할 수 있다. 예를 들면, 14인치의 FHD 패널에서, 종래 기술에서는 액자 사이즈가 7.2㎜이었던 것이 5.6㎜까지 삭감할 수 있게 되어, 액자 사이즈를 20 내지 30％ 정도 삭감할 수 있다.
[종래 기술] 도 1은 타이밍 컨트롤러와 소스 드라이버가 분리된 디스플레이 모듈의 전체 구성을 나타낸 블록도이다.
[종래 기술] 도 2는 타이밍 컨트롤러와 소스 드라이버가 일체화된 디스플레이 모듈의 전체 구성을 나타낸 블록도이다.
[종래 기술] 도 3은 타이밍 컨트롤러와 소스 드라이버가 일체화된 디스플레이 모듈의 전체 구성을 나타낸 블록도이다.
[종래 기술] 도 4는 타이밍 컨트롤러와 소스 드라이버가 분리된 디스플레이 모듈에 있어서, 디스플레이 패널의 액티브 영역과 액자 영역을 나타내는 도면이다.
[종래 기술] 도 5는 타이밍 컨트롤러와 소스 드라이버가 일체화된 디스플레이 모듈에 있어서, 디스플레이 패널의 액티브 영역과 액자 영역을 나타내는 도면이다.
[종래 기술] 도 6은 디스플레이 패널의 소스 라인의 종래의 배선 방식을 나타내는 도면이다.
[종래 기술] 도 7은 도 6에 나타낸 디스플레이 패널의 중앙으로부터 좌측 절반을 확대한 도면이고, 종래의 배선 방식에 있어서 액자 영역의 사이즈가 어떻게 구해지는지 설명하기 위한 도면이다.
[종래 기술] 도 8은 다채널 소스 드라이버 출력을 가지는 드라이버 칩의 COF실장의 구성을 나타내기 위한 도면이다.
[종래 기술] 도 9는 2층 배선 구조를 가지는 필름을 이용한 COF실장의 구성을 나타내기 위한 도면이다.
[본 발명] 도 10은 본 발명의 일 실시형태를 나타낸 도면이다.
[본 발명] 도 11은 도 10의 일부를 확대한 도면이다.
이하, 도면을 이용하여 본 발명을 실시하기 위한 형태에 대해서 설명한다. 본 발명은 이하에 설명하는 형태에 한정되는 것은 아니고, 이하의 형태로부터 당업자가 자명한 범위에서 적절히 변경한 것도 포함한다. 본 발명은 이하에 설명하는 각 실시형태를 적절히 조합할 수도 있고, 각 실시형태를 단독으로 이용할 수도 있다.
도 10은 본 발명의 일 실시형태를 나타내고 있다. 또한, 도 11은 도 10의 일부를 확대하고, 보조적인 설명을 추가한 것이다. 본 실시형태는 협액자 액정 패널을 COF 기술로 실현하기 위한 COF 모듈(10)에 관한 것이다. COF 모듈(10)은, 예를 들면 노트북이나 태블릿 컴퓨터에 적용할 수 있고, 액정 패널의 협액자화에 공헌하는 것이다.
도 10에 나타나는 바와 같이, COF 모듈(10)은 기본적으로, 필름(11), 드라이버 칩(20), 및 복수의 신호 라인(31, 32, 41, 51)을 포함하여 구성된다. 신호 라인에는 소스 라인(31, 32), 게이트 신호 구동 라인(41), 영상 신호나 전력의 입력 라인(51)이 포함된다. 이 COF 모듈(10)에서, 드라이버 칩(20)과 복수의 신호 라인(31, 32, 41, 51)은 배선 회로 기판으로서 기능하는 필름(11) 위에 실장된다. 필름(11)은 특별히 제한되지 않고, 공지의 것을 적절히 채용할 수 있다.
드라이버 칩(20)은 타이밍 컨트롤러(TCON)와 소스 드라이버(SD)가 통합된 것이고, 디스플레이 패널의 소스 라인에 대하여 비디오 데이터를 출력하는 기능과, 그 비디오 데이터를 출력하는 타이밍을 제어하는 기능을 담당한다. 도 8에 나타낸 예에서는 드라이버 칩(20)이 타이밍 컨트롤러와 소스 드라이버의 양쪽의 기능을 담당하는 것이기 때문에, 이 드라이버 칩(20)에 소스 라인(31, 32)에 추가하여 게이트 신호 구동 라인(41)이 접속되어 있다. 다만, 도시는 생략하지만, 드라이버 칩(20)을 단순히 소스 드라이버의 기능만을 가지는 것으로 하고, 타이밍 컨트롤러를 별도로 존재하게 해도 좋다. 드라이버 칩(20)이 소스 드라이버로서만 기능하는 경우에는, 게이트 신호 구동 라인(41)은 별도로 설치된 타이밍 컨트롤러에 접속하면 된다.
타이밍 컨트롤러(드라이버 칩(20)의 기능의 일부)는 CPU나 GPU 등의 프로세서로부터 보내지는 비디오 데이터를 입력으로 하여 디스플레이 패널의 타이밍 제어나 화상 처리를 실시한다. 소스 드라이버(드라이버 칩(20)의 기능의 일부)는 디스플레이 패널의 소스 라인을 구동하기 위한 회로이다. 소스 드라이버는 타이밍 컨트롤러로부터의 비디오 데이터를 입력으로 하여 디스플레이 패널의 규격에 맞추어서 비디오 데이터를 아날로그 출력한다. 소스 드라이버는 복수의 소스 라인에 접속되어 있고, 각 소스 라인에 구동 전압(계조 표시 전압)을 인가한다. 디스플레이 모듈에는, 하나의 디스플레이 패널에 대하여 복수의 소스 드라이버를 설치할 수도 있지만, 부품수 절감 및 소비 전력 절감의 관점에서, 하나의 디스플레이 패널에 소스 드라이버를 하나만 설치하는 것이 적합하다. 또한, 도시는 생략하지만, 디스플레이 모듈은 소스 드라이버 외에, 디스플레이 패널의 게이트 라인을 구동하는 게이트 드라이버를 구비하고 있다. 게이트 드라이버는 TFT(Thin Film Transistor)를 온(on)하기 위한 주사 신호를 각 게이트 라인에 차례 차례 인가한다. 게이트 드라이버에 의해서 게이트 라인에 동작 신호가 인가되어 TFT가 온상태인 때에, 소스 드라이버로부터 소스 라인으로 구동 전압이 인가되면, 그들의 교점에 위치하는 표시 소자에 전하가 축적된다. 이에 따라, 표시 소자의 광투과율이 소스 라인에 인가된 구동 전압에 따라서 변화하여, 표시 소자를 통한 화상 표시가 행해진다.
또한, 디스플레이 패널은, 일반적으로 소스 라인, 게이트 라인 및 표시 화소에 의하여 구성된다. 소스 라인은 유리 등으로 구성된 패널 기판 상에 소정의 간격을 두고 서로 평행하게 복수 개 설치된다. 게이트 라인은 같은 패널 기판 상에 소스 라인과 직교하는 방향을 따라서 소정의 간격을 두고 서로 평행하게 복수 개 설치된다. 표시 화소는 소스 라인과 게이트 라인의 각 교차점에 설치된다. 각 표시 화소에는 스위치 소자로서의 TFT가 접속되어 있다. 예를 들면, FHD의 액정 패널의 경우, 소스 라인은 1920×3(RGB) 라인이 필요하고, 게이트 라인은 1080라인 필요하다.
도 10에 나타낸 바와 같이, 필름(11) 위에는 복수의 입력 단자(12)와 복수의 출력 단자(13)가 설치되어 있다. 필름(11)이 직사각형상이라고 가정하면, 복수의 입력 단자(12)는 필름(11)의 하변에 x축 방향을 따라서 나란히 설치되고, 복수의 출력 단자(13)는 필름(11)의 상변에 x축 방향을 따라서 나란히 설치된다. 또한, 여기에서 말하는 필름(11)의 상변이란, 디스플레이 패널측의 변이고, 필름(11)의 하변이란, 디스플레이 패널과는 반대측의 변이다. 입력 단자(12)에는 프로세서로부터 영상 신호를 수신하기 위한 입력 라인(51)이나 전원으로부터 전력을 받기 위한 입력 라인(51)이 접속된다. 출력 단자(13)는 드라이버 칩(20)에 의해 처리된 영상 신호를 디스플레이 패널로 출력하기 위한 것이고, 출력 단자에는 디스플레이 패널의 게이트 라인이나 소스 라인이 접속된다.
또한, 드라이버 칩(20)에는 필름(11) 상의 입력 단자(12) 및 출력 단자(13)와 전기적으로 접속하기 위한 복수의 접속 단자(21, 22, 23)를 구비한다. 복수의 접속 단자에는 복수의 소스 접속 단자(21), 복수의 게이트 접속 단자(22) 및 복수의 입력 접속 단자(23)가 포함된다. 각 소스 접속 단자(21)는 소스 라인(31, 32)에 의하여 출력 단자(13)에 전기적으로 접속되어 있다. 즉, 소스 라인(31, 32)의 일단은 소스 접속 단자(21)에 접속되고, 소스 라인(31, 32)의 타단이 출력 단자(13)에 접속된다. 또한, 각 게이트 접속 단자(22)는 게이트 신호 구동 라인(41)에 의하여 출력 단자(13)에 전기적으로 접속되어 있다. 즉, 게이트 신호 구동 라인(41)의 일단은 게이트 접속 단자(22)에 접속되고, 게이트 신호 구동 라인(41)의 타단이 출력 단자(13)에 접속된다. 또한, 각 입력 접속 단자(23)는 입력용의 신호 라인에 의하여 입력 단자(12)에 접속된다. 드라이버 칩(20)이 직사각형상이라고 가정하면, 게이트 접속 단자(22)와 입력 접속 단자(23)는 필름(11)의 하변에 x축 방향을 따라서 나란히 설치된다. 한편, 소스 접속 단자(21)는 드라이버 칩(20) 상의 평면 영역에 복수행으로 나란히 배치되어 있다.
소스 접속 단자(21)의 배치에 대하여 구체적으로 설명한다. 도 10 및 도 11에 나타나는 바와 같이, 소스 접속 단자(21)는 복수행으로 나란히 배치된다. 이들의 도면에 나타낸 예에서는 소스 접속 단자(21)는 4행으로 나열되어 있다. 도 10 및 도 11에서는 소스 접속 단자(21)의 행의 개념을 알기 쉽게 하기 위해, 소스 접속 단자(21)의 제 1행을 백색, 제 2행을 흑색, 제 3행을 백색, 제 4행을 흑색으로 하고, 홀수행을 백색, 짝수행을 흑색으로 나타내고 있다. 즉, 도 11에 나타나는 바와 같이, 소스 접속 단자(21)의 제 1행은 출력 단자(13)에 가장 가까운 위치에 형성된 행이고, 제 2행째, 제 3행째, 제 4행째는 그 순서로 출력 단자(13)와의 거리가 멀어져 간다. 소스 접속 단자(21)의 행은 도 10의 x축 방향을 따라서 연장되고, 이 각 행이 y축 방향에 단을 이루고 있다고 할 수 있다.
또한, 각 행에 속하는 소스 접속 단자(21)는 각각 엇갈리게 되도록 오프셋 배치되어 있다. 즉, 도 11에 나타나는 바와 같이, 각 소스 접속 단자(21)의 중심을 지나도록 y축에 평행한 가상선을 그었을 때, 각 가상선이 다른 소스 접속 단자(21)와 겹치지 않도록 하는 것이 바람직하다. 바꾸어 말하면, 어떤 행에 속하는 소스 접속 단자(21) 사이의 x축 방향에서의 간격(피치)은 소스 접속 단자(21)의 가로폭의 N배 이상(N은 소스 접속 단자(21)의 행수)으로 하는 것이 바람직하다. 이에 따라, 각 소스 접속 단자(21)로부터 소스 라인(31, 32)을 인출하기 쉬워진다.
여기에서, 본 실시형태에서는 제1 행과 제3 행에 속하는 복수의 소스 접속 단자(21)에 접속된 것을 제1 소스 라인군(31)이라 한다. 이 제1 소스 라인군(31)은 소스 접속 단자(21)로부터 출력 단자(13)를 향하여 인출되어, 그대로 출력 단자(13)에 접속된다. 특히, 제1 행에 속하는 소스 접속 단자(21)로부터 인출된 제1 소스 라인군(31)은 모두 일직선으로 출력 단자(13)를 향하여 연장된다. 또한, 제3 행에 속하는 소스 접속 단자(21)로부터 인출된 제1 소스 라인군(31)에는 제2 행의 소스 접속 단자(21)를 피하기 위해 우회하도록 배선되어 있는 것도 포함되지만, 일직선상으로 출력 단자(13)를 향하여 연장되는 것도 포함된다. 이때, 도 11 등에 나타나는 바와 같이, 제3 행에 속하는 소스 접속 단자(21)로부터 인출된 제1 소스 라인군(31)은 제2 행에 속하는 소스 접속 단자(21) 사이를 지나고, 또한 제1 행에 속하는 소스 접속 단자(21) 사이를 지나면서 출력 단자(13)를 향하도록 배선된다. 이 때문에, 제1 행에 속하는 소스 접속 단자(21) 사이의 간격과, 제2 행에 속하는 소스 접속 단자(21) 사이의 간격은 각각 적어도 제3 행에 속하는 소스 접속 단자(21)로부터 인출된 제1 소스 라인군(31)이 통과할 수 있을 정도의 간격을 확보해 두는 것이 바람직하다.
한편, 본 실시 형태에서는 제2 행과 제4 행에 속하는 복수의 소스 접속 단자(21)에 접속된 것을 제2 소스 라인군(32)이라 한다. 제2 소스 라인군(32)은 제2 행과 제4 행에 속하는 소스 접속 단자(21)로부터 일단 출력 단자(13)로부터 멀어지는 방향을 향하여 인출된다. 제2 소스 라인군(32)은 이와 같이 출력 단자(13)로부터 멀어지는 방향을 향하여 소스 접속 단자(21)로부터 인출되어 y축과 평행하게 진행한 후, 좌우(x축 방향)의 외측을 향하여 진행하고, 또한 그 후, 출력 단자(13)를 향하여 y축 방향과 평행하게 진행하도록 배선된다. 이때, 제2 소스 라인군(32)은 적어도 제1 행의 복수의 소스 접속 단자(21)보다도 좌우 외측까지 진행한 후에, 다른 소스 라인(31, 32)과 간섭하지 않도록 출력 단자(13)를 향하여 일직선상으로 진행하도록 배선된다. 또한, 제2 행에 속하는 소스 접속 단자(21)로부터 인출된 제2 소스 라인군(32)에는, 제3 행의 소스 접속 단자(21)를 피하기 위해 우회하도록 배선되어 있는 것도 포함한다. 이때, 도 11 등에 나타나는 바와 같이, 제2 행에 속하는 소스 접속 단자(21)로부터 인출된 제2 소스 라인군(32)에는 제3 행에 속하는 소스 접속 단자(21) 사이를 지나고, 또한 제4 행에 속하는 소스 접속 단자(21) 사이를 지나도록 출력 단자(13)로부터 멀어지는 방향을 향하여 배선된 것이 포함된다. 이 때문에, 제3 행에 속하는 소스 접속 단자(21) 사이의 간격과, 제4 행에 속하는 소스 접속 단자(21) 사이의 간격은 각각 적어도 제2 행에 속하는 소스 접속 단자(21)로부터 인출된 제2 소스 라인군(32)이 통과할 수 있을 정도의 간격을 확보해 두는 것이 바람직하다. 이와 같이, 본 실시형태에서는 홀수 행에 속하는 소스 접속 단자(21)(백색)와 짝수 행에 속하는 소스 접속 단자(21)(흑색)에서 소스 라인(31, 32)의 인출 방향을 다르게 하고 있다.
또한, 도 10 및 도 11에 나타낸 바와 같이, 제1 행 및 제3 행의 소스 접속 단자(21)는 모두 제1 소스 라인군(31)이 인출되어 있다. 반면, 제2 행 및 제4 행의 소스 접속 단자(21)는 전부가 제2 소스 라인군(32)으로 인출되어 있는 셈은 아니고, 드라이버 칩(20)의 좌우 외측 근처에 위치하는 몇 개의 소스 접속 단자(21)에 한해 제2 소스 라인군(32)이 인출되어 있다. 도시한 예에서는 제2 행 및 제4 행의 소스 접속 단자(21) 중 각 행에 대해 좌우 각각 4개(각 행 합계 8개)의 소스 접속 단자(21)에 한해 제2 소스 라인군(32)이 인출되어 있다. 이와 같이, 반드시 모든 소스 접속 단자(21)에 대하여 소스 라인(31, 32)을 접속할 필요는 없다. 또한, 제2 행 및 제4 행에 대하여, 제2 소스 라인군(32)을 접속하는 소스 접속 단자(21)의 수는 상기한 좌우 4개씩에 한정되지 않고, 예를 들면, 좌우 2개씩이어도 좋고, 좌우 5개 이상이어도 좋다. 그 수는 적절히 조정할 수 있다.
도 10 및 도 11에 나타낸 바와 같이, 필름(11) 상에, 출력 단자(13)를 향하는 방향으로 인출하는 제1 소스 라인군(31)과, 출력 단자(13)로부터 멀어지는 방향으로 인출하는 제2 소스 라인군(32)을 설치함으로써 드라이버 칩(20)의 소스 접속 단자(21)의 피치가, 예를 들면 10㎛이어도, 필름(11) 상에서 배선하는 배선 피치는 2배인 20㎛로 할 수 있다. 제2 소스 라인군(32)은 일단 도면의 하부 방향으로 인출한 후, 가로 방향으로 진행하고, 그 후, 상부 방향으로 진행하도록 배선함으로써 디스플레이 패널의 소스 라인에 접속할 수 있다. 또한, 제1 소스 라인군(31)은 필름(11) 상에서 도면의 상부 방향으로 인출하는 배선만이 존재한다. 드라이버 칩(20)의 소스 접속 단자(21)의 피치가, 예를 들면 10㎛인 경우, 필름(11) 상에서 배선하는 배선 피치는 2배인 20㎛로 되도록, 예를 들면 1단 건너뛰면서 상부 방향으로 인출한다. 또한, 드라이버 칩(20)의 하부 방향에는 드라이버 칩(20)에 입력되는 영상 입력 라인, 전원 입력 라인 등(51)의 배선이 존재하기 때문에 제1 및 제2 소스 라인군(31, 32)을 인출할 수는 없다.
예를 들면, COG 실장된 다채널의 드라이버 칩(20) 전체의 출력 단자(13)의 채널 수를 2880채널로 하면, 제2 소스 라인군(32)은 좌우 각각, 예를 들면 800 채널로 하고, 제1 소스 라인군(31)은 중앙부의 예를 들면 640 채널로 하여, 합계 2240 채널의 소스 라인을 인출할 수 있다. 예를 들면, FHD 패널에서, 멀티플렉서 구성을 가지는 LTPS 패널이나 OXIDE 패널은 1920 채널의 소스 라인을 드라이버 칩(20)으로부터 인출하는 것이 필요하지만, 본 실시 형태에서 2240 채널 인출할 수 있으면 대응이 가능해진다. 이에 따라, COG 실장에서 사용되는 다수의 소스 드라이버 출력 채널을 가지는 칩을 1층 배선 구조의 COF에 실장하는 것이 가능하게 되어, 저가로 협액자 디스플레이를 실현할 수 있다.
또한, 도 10에 나타나는 바와 같이, 드라이버 칩(20)의 하변측에는 복수의 게이트 접속 단자(22)가 설치되어 있다. 이 게이트 접속 단자(22)에는 각각 게이트 신호 구동 라인(41)이 접속되어 있다. 게이트 신호 구동 라인(41)은 일단 출력 단자(13)로부터 멀어지는 방향을 향하여 게이트 접속 단자(22)로부터 인출되어 있다. 또한, 게이트 신호 구동 라인(41)은, 이와 같이 출력 단자(13)로부터 멀어지는 방향을 향하여 게이트 접속 단자(22)로부터 인출된 후, 좌우 외측을 향하여 진행하고, 또한 그 후, 출력 단자(13)를 향하여 진행하도록 배선된다. 게이트 신호 구동 라인(41)은 최종적으로는 복수의 출력 단자(13) 중, 복수의 소스 라인(31, 32)이 접속된 출력 단자(13)보다도 더욱 좌우의 외측에 위치하는 출력 단자(13)(Gate Output)에 접속된다.
이상, 본원 명세서에서는 본 발명의 내용을 표현하기 위해, 도면을 참조하면서 본 발명의 실시형태의 설명을 실시했다. 다만, 본 발명은 상기 실시형태에 한정되는 것은 아니고, 본원 명세서에 기재된 사항에 기초하여 당업자에 있어서 자명한 변경 형태나 개량 형태를 포함하는 것이다.
10: COF 모듈(데이터 출력 장치)
11: 필름
12: 입력 단자
13: 출력 단자
20: 드라이버 칩
21: 소스 접속 단자
22: 게이트 접속 단자
23: 입력 접속 단자
31: 제1 소스 라인군(신호 라인)
32: 제2 소스 라인군(신호 라인)
41: 게이트 신호 구동 라인(신호 라인)
51: 입력 라인

Claims (5)

  1. 복수의 접속 단자를 가지는 드라이버 칩; 및
    일단이 상기 드라이버 칩의 상기 접속 단자에 접속되고, 타단이 디스플레이 패널로의 출력 단자에 접속되는, 복수의 신호 라인을 구비하고,
    상기 드라이버 칩은 상기 접속 단자가 3행 이상으로 나란히 배치되고, 상기 출력 단자에 가까운 차례로 제1 행, 제2 행, 제3 행으로 한 경우에,
    상기 제1 행 및 상기 제3 행에 속하는 복수의 접속 단자에는 상기 신호 라인이 상기 출력 단자를 향하는 방향으로 인출되도록 접속되고,
    상기 제2 행에 속하는 복수의 접속 단자에는 상기 신호 라인이 상기 제1 행에 속하는 상기 접속 단자에 접속된 상기 신호 라인과는 다른 방향으로 인출되도록 접속되고,
    상기 제2 행에 속하는 상기 접속 단자로부터 인출된 상기 신호 라인은 상기 제3 행에 속하는 상기 접속 단자 사이를 지나고, 상기 제3 행에 속하는 접속 단자로부터 인출된 상기 신호 라인은 상기 제1 행 및 상기 제2 행에 속하는 상기 접속 단자 사이를 지나는, 데이터 출력 장치.
  2. 제1항에 있어서,
    상기 드라이버 칩은 상기 접속 단자가 4행 이상으로 나란히 배치되고, 상기 출력 단자에 가까운 차례로 제1 행, 제2 행, 제3 행, 제4 행으로 한 경우에,
    상기 제2 행에 속하는 상기 접속 단자로부터 인출된 상기 신호 라인은 상기 제3 행 및 상기 제4 행에 속하는 상기 접속 단자 사이를 지나는, 데이터 출력 장치.
  3. 제1항에 있어서,
    상기 제2 행에 속하는 상기 접속 단자에 접속된 복수의 신호 라인은 상기 출력 단자로부터 멀어지는 방향으로 상기 접속 단자로부터 인출되고, 그 후 상기 출력 단자로 향하는 방향으로 배선되는, 데이터 출력 장치.
  4. 제1항에 있어서,
    상기 드라이버 칩의 복수의 접속 단자로부터 상기 디스플레이 패널로의 상기 출력 단자를 향하는 방향으로 평행한 가상선을 그은 경우에, 상기 접속 단자는 상기 가상선이 다른 접속 단자와 겹치지 않도록 배치되는, 데이터 출력 장치.
  5. 제1항에 기재된 상기 데이터 출력 장치와,
    상기 출력 단자를 통하여 상기 신호 라인이 접속된 디스플레이 패널을 구비하는, 디스플레이 모듈.
KR1020220101393A 2022-03-25 2022-08-12 협액자 디스플레이 모듈 및 데이터 출력 장치 KR102450037B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2022-050039 2022-03-25
JP2022050039A JP7108350B1 (ja) 2022-03-25 2022-03-25 狭額縁ディスプレイモジュール及びデータ出力装置

Publications (1)

Publication Number Publication Date
KR102450037B1 true KR102450037B1 (ko) 2022-10-06

Family

ID=82610415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220101393A KR102450037B1 (ko) 2022-03-25 2022-08-12 협액자 디스플레이 모듈 및 데이터 출력 장치

Country Status (4)

Country Link
JP (1) JP7108350B1 (ko)
KR (1) KR102450037B1 (ko)
CN (1) CN115410540B (ko)
TW (1) TWI794134B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11961447B2 (en) * 2022-05-09 2024-04-16 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08313925A (ja) * 1995-05-18 1996-11-29 Citizen Watch Co Ltd 半導体集積回路
JP2005031332A (ja) 2003-07-11 2005-02-03 Advanced Display Inc Ｔｆｔ表示装置
US20100038117A1 (en) * 2008-08-18 2010-02-18 Chung Yechung Tape wiring substrates and packages including the same
JP2012242698A (ja) * 2011-05-20 2012-12-10 Panasonic Corp 駆動装置及び表示パネルモジュール
KR101820382B1 (ko) * 2016-11-05 2018-01-19 가부시키가이샤 세레브렉스 협액자 디스플레이 모듈 및 데이터 출력 장치
KR20180072783A (ko) 2015-10-22 2018-06-29 탈레스 디펜스 앤드 시큐리티, 인크. 항공기 안전을 위한 지상 기반 항법 보조 장비

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3285168B2 (ja) * 1993-08-06 2002-05-27 シャープ株式会社 表示装置の実装構造及び実装方法
JP3696512B2 (ja) * 2001-02-13 2005-09-21 シャープ株式会社 表示素子駆動装置およびそれを用いた表示装置
JP4271435B2 (ja) * 2002-12-09 2009-06-03 シャープ株式会社 半導体装置
KR100632257B1 (ko) * 2004-11-09 2006-10-11 삼성전자주식회사 액정 디스플레이 구동용 탭 패키지의 배선 패턴 구조
KR101147990B1 (ko) * 2005-03-29 2012-05-24 엘지디스플레이 주식회사 드라이버칩 패드가 형성된 기판
KR100723492B1 (ko) * 2005-07-18 2007-06-04 삼성전자주식회사 디스플레이 드라이버 집적회로 장치와 필름 및 이들을포함하는 모듈
KR101082893B1 (ko) * 2005-08-24 2011-11-11 삼성전자주식회사 어레이 기판 및 이를 갖는 표시장치
KR101217083B1 (ko) * 2006-01-13 2012-12-31 삼성디스플레이 주식회사 연성회로기판과, 이를 갖는 디스플레이 유닛 및 표시장치
JP5226070B2 (ja) * 2008-06-25 2013-07-03 シャープ株式会社 配線基板、及び、液晶表示装置
KR101030990B1 (ko) * 2008-12-31 2011-04-22 삼성에스디아이 주식회사 반도체 패키지 및 이를 구비하는 플라즈마 디스플레이 장치
KR101680115B1 (ko) * 2010-02-26 2016-11-29 삼성전자 주식회사 반도체칩, 필름 및 그를 포함하는 탭 패키지
JP5940679B2 (ja) * 2012-11-16 2016-06-29 シャープ株式会社 駆動モジュール、表示装置、およびマルチディスプレイ装置
JP6182928B2 (ja) * 2013-03-27 2017-08-23 セイコーエプソン株式会社 半導体装置
JP5739554B2 (ja) * 2014-01-29 2015-06-24 株式会社ワンダーフューチャーコーポレーション タッチパネル、タッチパネルの製造方法、及びタッチパネル一体型表示装置
KR102458382B1 (ko) * 2015-11-19 2022-10-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102322539B1 (ko) * 2018-02-07 2021-11-04 삼성전자주식회사 반도체 패키지 및 이를 포함하는 디스플레이 장치
KR20210024339A (ko) * 2019-08-22 2021-03-05 삼성디스플레이 주식회사 표시 장치
CN113785353B (zh) * 2020-04-10 2022-10-18 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN112037649A (zh) * 2020-08-12 2020-12-04 上海中航光电子有限公司 显示面板和显示装置
CN112150933A (zh) * 2020-10-28 2020-12-29 天马微电子股份有限公司 显示面板及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08313925A (ja) * 1995-05-18 1996-11-29 Citizen Watch Co Ltd 半導体集積回路
JP2005031332A (ja) 2003-07-11 2005-02-03 Advanced Display Inc Ｔｆｔ表示装置
US20100038117A1 (en) * 2008-08-18 2010-02-18 Chung Yechung Tape wiring substrates and packages including the same
JP2012242698A (ja) * 2011-05-20 2012-12-10 Panasonic Corp 駆動装置及び表示パネルモジュール
KR20180072783A (ko) 2015-10-22 2018-06-29 탈레스 디펜스 앤드 시큐리티, 인크. 항공기 안전을 위한 지상 기반 항법 보조 장비
KR101820382B1 (ko) * 2016-11-05 2018-01-19 가부시키가이샤 세레브렉스 협액자 디스플레이 모듈 및 데이터 출력 장치

Also Published As

Publication number Publication date
TWI794134B (zh) 2023-02-21
JP2023142909A (ja) 2023-10-06
CN115410540A (zh) 2022-11-29
TW202338764A (zh) 2023-10-01
JP7108350B1 (ja) 2022-07-28
CN115410540B (zh) 2023-03-28

Similar Documents

Publication Publication Date Title
TWI617862B (zh) 窄邊框顯示模組及資料輸出裝置
US10325565B2 (en) Array substrate, display panel and liquid crystal display device
TWI392943B (zh) 具窄型邊框區架構之顯示裝置與其驅動方法
KR101249246B1 (ko) 표시 기판 및 이를 구비한 표시 장치
JP5940679B2 (ja) 駆動モジュール、表示装置、およびマルチディスプレイ装置
US11250778B2 (en) Driver selection circuit for display panel, and display panel and display device
JP3708467B2 (ja) 表示装置
KR20120049322A (ko) 디바이스 기판
KR20090103190A (ko) 표시장치
KR102450037B1 (ko) 협액자 디스플레이 모듈 및 데이터 출력 장치
TW201005723A (en) Liquid crystal module for display panel
US11520200B2 (en) Display device and method of manufacturing the same
JP2013238829A (ja) 液晶表示装置
JP2008309825A (ja) 液晶表示装置
JPH08313925A (ja) 半導体集積回路
KR20020078365A (ko) 액정표시장치용 구동 아이씨 연결부
JPH09258249A (ja) 半導体集積回路
US20100085392A1 (en) Timing control circuit
KR20060044908A (ko) 표시 장치
KR101649902B1 (ko) 액정표시장치
CN114999412A (zh) 一种阵列基板、显示面板、显示模组和电子设备
US11557241B2 (en) Display device including multi-chip film package having plurality of gate integrated circuits mounted thereon
JP2011043658A (ja) 半導体集積回路装置及び画像処理システム
CN116614984A (zh) 驱动控制电路板和显示面板
CN116564974A (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant