KR101883046B1

KR101883046B1 - 코일 전자 부품

Info

Publication number: KR101883046B1
Application number: KR1020160046375A
Authority: KR
Inventors: 조대희; 이한; 황미선; 조정민; 강명삼; 안석환; 김태훈
Original assignee: 삼성전기주식회사
Priority date: 2016-04-15
Filing date: 2016-04-15
Publication date: 2018-08-24
Also published as: JP6880525B2; KR20170118503A; JP2017191923A; US20170301453A1; US10650958B2

Abstract

본 발명의 일 실시 형태에 따른 코일 전자 부품은 코일층 및 상기 코일층의 상부 및 하부 중 적어도 하나에 배치된 보강층을 포함하는 바디 및 상기 바디 외부에 형성된 외부 전극을 포함하며, 상기 코일층은 절연층, 코일 패턴 및 상기 절연층을 관통하여 상기 코일 패턴과 연결된 제1 도전성 비아를 포함하며, 상기 보강층은 상기 절연층보다 강성이 높은 구조이다.

Description

코일 전자 부품 {Coil Electronic Component}

본 발명은 코일 전자 부품에 관한 것이다.

코일 전자 부품에 해당하는 인덕터는 저항(resistor), 컨덴서(condenser)와 더불어 전자 회로를 이루는 부품중의 하나이며, 노이즈(noise) 제거나 LC 공진 회로를 이루는 부품 등으로 사용된다. 이 경우, 인덕터는 코일의 형태에 따라서 적층형, 권선형, 박막형 등 다양한 형태로 분류할 수 있다.

일반적으로 인덕터는 절연 물질로 이루어진 바디 내에 코일이 내장된 형태이며 최근 소자의 소형화와 기능의 다양화 요구에 따라 코일 패턴을 미세하게 형성하려는 시도가 계속되어 있다. 여기서 사용되는 절연 물질의 경우 상대적으로 강성이 낮기 때문에 제품 제작 시 신뢰성 등이 문제될 수 있다.

이에, 당 기술 분야에서는 코일 전자 부품의 구조적 안정성과 신뢰성을 향상할 필요가 있으며, 이는 부품의 크기가 작고 미세한 코일 패턴을 갖는 경우에 더욱 필요한 실정이다. 이와 관련하여, 본 발명은 일 목적으로서, 보호층을 갖는 바디를 사용함으로써 높은 강성을 갖는 코일 전자 부품을 제공하고자 한다.

나아가, 본 발명의 다른 목적은 상술한 구조를 갖는 코일 전자 부품을 일괄 적층 공법을 이용하여 효과적으로 제조할 수 있는 방법을 제공하는 것이다.

상술한 과제를 해결하기 위한 방법으로, 본 발명은 일 형태를 통하여 코일 전자 부품의 신규한 구조를 제안하고자 하며, 구체적으로, 코일층 및 상기 코일층의 상부 및 하부 중 적어도 하나에 배치된 보강층을 포함하는 바디 및 상기 바디 외부에 형성된 외부 전극을 포함하며, 상기 코일층은 절연층, 코일 패턴 및 상기 절연층을 관통하여 상기 코일 패턴과 연결된 제1 도전성 비아를 포함하며, 상기 보강층은 상기 절연층보다 강성이 높은 구조이다.

일 예에서, 상기 절연층은 감광성 절연재일 수 있다.

일 예에서, 상기 코일층은 상기 절연층의 코너에 형성되어 상기 외부 전극과 연결된 연결 패턴을 더 포함할 수 있다.

일 예에서, 상기 코일층은 복수 개 구비되어 일 방향으로 적층되며, 상기 복수의 코일층은 상기 절연층을 관통하여 상기 연결 패턴과 연결된 제2 도전성 비아를 더 포함할 수 있다.

일 예에서, 상기 복수의 코일층 중 최상부 및 최하부에 배치된 것은 상기 코일 패턴과 상기 연결 패턴이 연결된 형태일 수 있다.

일 예에서, 상기 복수의 코일층 중 최상부 및 최하부에 배치된 것을 제외한 나머지는 상기 코일 패턴과 상기 연결 패턴이 연결되어 있지 아니한 형태일 수 있다.

일 예에서, 상기 제2 도전성 비아는 Cu층 및 Sn층의 적층 구조일 수 있다.

일 예에서, 상기 제2 도전성 비아는 인접한 다른 코일층에 포함된 것과 상기 적층 방향으로 오버랩 되지 않는 위치에 배치될 수 있다.

일 예에서, 상기 제2 도전성 비아는 상기 복수의 코일층 전체를 관통하는 일체 구조일 수 있다.

일 예에서, 상기 연결 패턴은 상부에서 보았을 때 'L'자 형상을 가질 수 있다.

일 예에서, 상기 코일층과 상기 보강층 사이에 배치되며, 상기 외부 전극과 연결된 연결 패턴을 구비하되 코일 패턴은 구비하지 않는 패드층을 더 포함할 수 있다.

일 예에서, 상기 코일 패턴은 일 표면이 노출되도록 상기 절연층에 부분 매립된 형태일 수 있다.

일 예에서, 상기 보강층의 영률은 12 이상일 수 있다.

일 예에서, 상기 제1 도전성 비아는 Cu층 및 Sn층의 적층 구조일 수 있다.

일 예에서, 상기 제1 도전성 비아는 상기 Sn층과 상기 코일 패턴의 계면에 형성된 금속간 화합물을 더 포함할 수 있다.

일 예에서, 상기 바디는 중심면을 기준으로 상하 비대칭 구조일 수 있다.

일 예에서, 상기 바디는 중심부에 배치된 코어부를 더 포함하며, 상기 코일층은 상기 코어부 상하부에 배치될 수 있다.

일 예에서, 상기 코일층 중 상기 코어부의 상부에 배치된 것과 하부에 배치된 것 모두 이에 포함된 제1 도전성 비아가 상기 코어부를 향하도록 배치될 수 있다.

일 예에서, 상기 코어부는 동박 적층판일 수 있다.

한편, 본 발명의 다른 측면은, 절연층, 코일 패턴 및 상기 절연층을 관통하여 상기 코일 패턴과 연결된 제1 도전성 비아를 포함하는 코일층을 복수 개 마련하는 단계와, 상기 절연층보다 강성이 높은 보강층을 마련하는 단계와, 상기 복수 개의 코일층과 상기 복수 개의 코일층의 상부 및 하부 중 적어도 한 곳에 상기 보강층을 일괄 적층하여 바디는 형성하는 단계 및 상기 바디의 외부에 외부 전극을 형성하는 단계를 포함하는 코일 전자 부품의 제조방법을 제공한다.

일 예에서, 상기 코일층을 마련하는 단계는, 캐리어층의 표면에 상기 코일 패턴을 형성하는 단계와, 상기 코일 패턴을 덮도록 상기 절연층을 형성하는 단계 및 상기 절연층을 관통하여 상기 코일 패턴과 연결된 상기 제1 도전성 비아를 형성하는 단계를 포함할 수 있다.

일 예에서, 상기 코일층을 마련하는 단계는 상기 코일층으로부터 상기 캐리어층을 분리하는 단계를 더 포함할 수 있다.

일 예에서, 상기 코일층은 상기 캐리어층의 상면 및 하면에 모두 형성될 수 있다.

본 발명의 일 실시 형태에서 제안하는 코일 전자 부품을 사용할 경우, 구조적 안정성과 신뢰성이 향상될 수 있다. 또한, 이러한 코일 전자 부품은 일괄 적층 공법을 통하여 효과적으로 제조될 수 있다.

도 1은 본 발명의 일 실시 형태에 따른 코일 전자 부품을 개략적으로 나타낸 사시도이다.
도 2는 도 1의 실시 형태에서 채용될 수 있는 바디를 개략적으로 나타낸 분해사시도이다.
도 3은 도 1의 실시 형태에 따른 코일 전자 부품의 단면도로서, 제1 도전성 비아와 연결 패턴이 드러나도록 절단한 것이다.
도 4 내지 7은 본 발명의 변형된 실시 형태를 나타낸다.
도 8 및 도 9는 본 발명의 일 실시 형태의 코일 전자 부품에서 채용될 수 있는 연결 패턴의 형태를 개략적으로 나타낸 사시도이다.
도 10 내지 15는 본 발명의 일 실시 형태에 따른 코일 전자 부품의 제조방법을 나타내는 공정별 단면도이다.

이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

코일 전자 부품

도 1은 본 발명의 일 실시 형태에 따른 코일 전자 부품을 개략적으로 나타낸 사시도이다. 도 2는 도 1의 실시 형태에서 채용될 수 있는 바디를 개략적으로 나타낸 분해사시도이다. 도 3은 도 1의 실시 형태에 따른 코일 전자 부품의 단면도로서, 제1 도전성 비아와 연결 패턴이 드러나도록 절단한 것이다.

우선, 도 1, 도 2 및 도 3을 함께 참조하면, 코일 전자 부품(100)은 바디(110)와 그 외부에 형성된 외부 전극(131, 132)을 포함하는 구조이다. 바디(110)는 코일층(101) 및 보강층(112)을 포함하며, 여기서 보강층(112)은 코일층(101)을 이루는 절연층(111)보다 강성이 높아 바디(110)의 구조적 안정성을 향상시킬 수 있는 것으로서 도 3에 도시된 형태와 같이 코일층(101)의 상부 및 하부에 배치된다. 다만, 보강층(112)은 코일층(101)의 상부 및 하부 중 한 곳에만 배치될 수도 있다.

외부전극(131, 132)은 한 쌍으로 구성되며, 바디(110)의 길이 방향으로 대칭되는 위치에 배치될 수 있다. 외부전극(131, 132)은 바디(110)의 코일 패턴(111)과 접속되며 이를 사이에는 후술할 바와 같이 연결 패턴(122)이 제공될 수 있다. 외부전극(131, 132)의 구체적인 형태로서, 예컨대 최외층은 주석(Sn) 도금층이며, 그 하부에 니켈(Ni) 도금층이 형성된 구조를 사용할 수 있다.

이하, 도 2 및 도 3을 참조하여 바디(110)의 세부 구조를 더욱 상세히 설명한다.

코일층(101)은 복수 개 구비되어 일 방향으로 적층되며, 각각의 코일층(101)은 절연층(111), 코일 패턴(121) 및 절연층(111)을 관통하여 코일 패턴(121)과 연결된 제1 도전성 비아(123)를 포함한다. 이러한 형태에 의하여 코일층(101)의 코일 패턴(121)은 상기 적층 방향을 따라 코일 형태를 이루게 된다.

절연층(111)은 인덕터의 바디로 사용될 수 있는 물질 중 적절한 것을 선택할 수 있으며, 예컨대, 수지, 세라믹, 페라이트 등을 예로 들 수 있다. 본 실시 형태의 경우, 절연층(111)은 감광성 절연재를 이용할 수 있으며, 이에 의하여 포토 리소그래피 공정을 통한 미세 패턴의 구현이 가능할 수 있다. 즉, 감광성 절연재로 절연층(111)을 형성함으로써 제1 도전성 비아(123), 코일 패턴(121) 등을 미세하게 형성하여 부품(100)의 소형화 및 기능 향상에 기여할 수 있다. 이를 위하여 절연층(111)에는 예컨대 감광성 유기물이나 감광성 수지가 포함될 수 있다. 이 외에 절연층(111)에는 필러(Filler) 성분으로서 SiO₂/Al₂O₃/BaSO₄/Talc 등의 무기 성분이 더 포함될 수 있다.

코일 패턴(121)은 고 전도성 금속을 코일 형상으로 패터닝하여 얻어질 수 있으며, 예컨대, 동박 에칭(Cu foil etching)을 이용하는 텐팅(Tenting)법, 동도금을 이용하는 SAP(Semi Additive Process), MASP(Modified Semi Additive Process)등을 예로 들 수 있다. 코일 패턴(121)을 형성하기 위한 금속 물질의 경우, 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au) 또는 백금(Pt) 등의 단독 또는 혼합 물질이 있다. 한편, 도 3에 도시된 형태와 같이 코일 패턴(121)은 일 표면이 노출되도록 절연층(111)에 부분 매립된 형태일 수 있으며, 이는 후술할 바와 같이 코일층(101) 각각을 따로 제작하는 과정에서 얻어질 수 있다. 여기서, 코일 패턴(121)의 일 표면이 노출된 구조는 해당 코일 패턴(121)과 동일 레벨이 존재하는 절연층(111)으로부터 노출된 형태를 의미한다. 또한, 코일층(101)을 개별적으로 마련하여 이를 적층하는 공법을 사용함으로써 바디(110)는 상하 비대칭 형태로 얻어질 수 있다. 즉, 도 3에 표현되어 있듯이, 바디(110)는 중심면을 기준으로 이에 포함된 코일층(101)과 연결 패턴(122) 등이 상하 비대칭 구조를 이룰 수 있다.

제1 도전성 비아(123)는 서로 다른 층에 위치한 코일 패턴(121)을 연결하기 위한 것이며, 도 3에 도시된 형태와 같이 다층 구조로 형성될 수 있다. 구체적으로, 제1 도전성 비아(123)는 Cu층(141) 및 Sn층(142)의 적층 구조를 포함하며, 이들은 예컨대, 적절한 도금 공정으로 얻어질 수 있다. 이 경우, Sn층(142)과 코일 패턴(143)의 계면에는 금속간 화합물(143)이 형성될 수 있다. 통상적인 빌드-업(Build-up) 방식의 PCB (Printed Circuit Board) 기술을 이용할 경우, 도전성 비아는 회로 패턴과 동일한 재질의 금속재료로 형성되기 때문에 금속간 화합물은 나타나지 않지만, 후술할 바와 같이 일괄 적층 공법을 사용할 경우 코일 패턴(121)을 이루는 물질과 제1 도전성 비아(123)를 이루는 물질, 예컨대, Sn이 확산 결합하여 전기적 접속이 효과적으로 이루어질 수 있다. 다만, 제1 도전성 비아(123)은 본 실시 형태와 같은 다층 구조로만 이루어지는 것은 아니며 단층 구조로 이루어질 수도 있을 것이다.

상술한 바와 같이, 코일층(101)의 외곽에 배치되어 바디(110)의 커버를 이루는 보강층(112)은 절연층(111)보다 강성이 높다. 미세 패턴을 구현하기 위하여 감광성 물질을 사용하는 경우 절연층(111)의 강성은 저하될 수 있으며, 보강층(112)은 이러한 강성의 저하를 방지한다. 보강층(112)은 세라믹 등으로 이루어진 필러를 포함하며, 절연층(111)에 비하여 이러한 필러가 많이 충진됨으로써 높은 강성을 얻을 수 있다. 절연층(111)보다 강성이 높은 경우 보강층(112)의 이러한 기능이 구현될 수 있다 할 것이며, 구체적인 특성의 실제 예를 들자면, 보강층(112)의 영률(Young's modulus)은 약 12 이상일 수 있다. 또한, 본 실시 형태에서는 보강층(112)이 바디(110)의 상부와 하부에 각각 하나씩 적층된 형태를 설명하고 있지만, 필요에 따라 보강층(112)의 개수는 늘어날 수 있으며, 예컨대, 복수의 보강층(112)을 같은 위치에 적층할 수도 있을 것이다.

한편, 본 실시 형태의 경우, 코일층(101)은 절연층(111)의 코너에 형성되어 외부 전극(131, 132)과 연결된 연결 패턴(122)을 포함할 수 있다. 연결 패턴(122)에 의하여 코일 패턴(121)과 외부 전극(131, 132)이 안정적으로 결합되며, 전기적 특성이 향상될 수 있다. 코일 패턴(121)과 마찬가지로 연결 패턴(122)은 Cu 등의 물질을 이용하여 형성될 수 있으며, 도 2에 도시된 형태와 같이 상부에서 보았을 때 'L'자 형상을 가질 수 있다. 이러한 'L'자 형상의 연결 패턴(122)에 의하여 외부 전극(131, 132)과의 결합력이 향상될 수 있다.

또한, 서로 다른 층에 배치된 연결 패턴(122)을 서로 연결하기 위하여 코일층(101)은 절연층(111)을 관통하여 연결 패턴(122)과 연결된 제2 도전성 비아(124)를 포함할 수 있다. 이 경우, 제2 도전성 비아(124)는 제1 도전성 비아(123)와 유사하거나 동일한 구조를 가질 수 있다. 구체적으로, 제2 도전성 비아(124)는 Cu층(151) 및 Sn층(152)의 적층 구조일 수 있으며, 이와 연결된 연결 패턴(122)과의 계면에는 금속간 화합물(153)이 형성될 수 있다.

연결 패턴(122)과 코일 패턴(121)의 연결 구조의 경우, 도 2에 도시된 형태와 같이, 복수의 코일층(101) 중 최상부 및 최하부에 배치된 것은 코일 패턴(121)과 연결 패턴(122)이 연결된 형태이다. 이와 반대로, 복수의 코일층(101) 중 최상부 및 최하부에 배치된 것을 제외한 나머지(중간에 배치된 4개의 코일층)는 코일 패턴(121)과 연결 패턴(122)이 연결되어 있지 아니한 형태이다.

한편, 본 실시 형태에서는 각 코일층(101)에 한 쌍의 연결 패턴(122)이 형성되어 한 쌍의 외부 전극(131, 132)과 접속된 형태를 나타내고 있지만, 연결 패턴(122)의 개수는 변화할 수 있다. 예컨대, 절연층(111)의 네 모서리 모두에 연결 패턴(122)이 형성될 수도 있다. 나아가, 연결 패턴(122)의 배치된 위치 역시 도 2에 도시된 형태에서 변화될 수 있으며, 예컨대, 절연층(111)에서 대각선 방향으로 서로 마주하는 2개의 코너에 한 쌍의 연결 패턴(122)이 형성될 수도 있다.

또한, 본 실시 형태에서는 제2 도전성 비아(124)는 적층 방향으로 일정한 위치에 배치되어 있으나 필요에 따라 제2 도전성 비아(124)의 위치는 변경될 수 있으며, 도 8 및 도 9를 참조하여 이를 설명한다. 도 8 및 도 9는 본 발명의 일 실시 형태의 코일 전자 부품에서 채용될 수 있는 연결 패턴의 형태를 개략적으로 나타낸 사시도이다. 변형된 형태의 경우, 제2 도전성 비아(124`, 124``)는 인접한 다른 코일층에 포함된 것과 적층 방향으로 오버랩 되지 않는 위치에 배치되며, 이러한 예로서, 도 8 및 도 9에 도시된 형태와 같이 제2 도전성 비아(124`, 124``)는 적층 방향을 기준으로 지그재그 형태로 배열될 수 있다.

이러한 지그재그 형태의 배열의 경우, 제2 도전성 비아(124`, 124``)의 작용하는 압력이 분산될 수 있으며, 이에 따라 바디(110)에서 내에서 발생할 수 있는 두께 편차 등의 공정 변수에 따른 영향을 저감할 수 있다. 즉, 적층형 인덕터의 경우 각 코일층(101) 간의 거리와 코일 패턴(121)의 두께 등에 따라 특성에 큰 변화를 보이는데, 절연층(111)과 코일 패턴(121) 등의 도체층은 경도 및 모듈러스 등의 특성이 다르다. 따라서, 열과 압력으로 압착 시 바디(110) 내에서는 두께 편차가 발생 할 수 있으며, 제2 도전성 비아(124`, 124``)를 지그재그 배치함으로써 이를 개선할 수 있는 것이다.

한편, 제2 도전성 비아(124`, 124``)의 형상은 도 8에 도시된 것과 같이 원 기둥일 수 있으며, 이와 달리, 도 8에 도시된 것과 같이 사각 기둥으로 형성하여 접촉 면적을 더욱 증가시킬 수도 있을 것이다.

이하, 도 4 내지 7을 참조하여 본 발명의 변형된 실시 형태를 설명하되, 앞선 실시 형태에서 변경된 요소만을 다루기로 한다. 우선, 도 4의 실시 형태의 경우, 제2 도전성 비아(224)의 형태 면에서 앞선 실시 형태와 차이가 있다. 구체적으로 연결 패턴(122)의 층간 연결을 위하여 제2 도전성 비아(224)는 복수의 코일층(101) 전체를 관통하는 일체 구조로 제공될 수 있다. 이를 위하여 아래에서 설명할 공정과 달리 개별 코일층(101)의 제작 시 연결 패턴(122)과 접속된 비아를 따로 형성하지 않고, 코일층(101)을 적층한 후 이를 관통하는 스루홀을 형성할 수 있다. 이러한 스루홀을 충진하도록 Cu 등의 물질로 도금함으로써 복수의 코일층(101)을 관통하여 연결 패턴(122)과 접속된 제2 도전성 비아(224)를 구현할 수 있다.

다음으로 도 5의 실시 형태의 경우, 앞선 실시 형태에서 패드층(113)이 더 포함되며, 이는 코일층(101)과 보강층(112) 사이에 배치된다. 패드층(113)은 외부 전극(131, 132)과 연결된 연결 패턴(122)을 구비하는 점에서는 코일층(101)과 유사하지만, 코일 패턴(121)은 따로 구비하지 않는다. 이러한 패드층(113)은 코일 전자 부품(100)의 크기를 유지한 상태에서 코일층(101)의 크기나 코일 패턴(112)의 턴수 등을 조절하기 위하여 채용될 수 있다.

다음으로, 도 6의 실시 형태는 중심에 코어부(201)를 더 포함하는 형태로서 구조적인 안정성을 더욱 향상시킬 수 있다. 구체적으로, 바디(110)의 중심부에는 코어부(201)가 배치되며, 코일층(101`)은 코어부(201)의 상부 및 하부에 배치된 형태이다. 코어부(201)는 기재(202)와 그 표면에 형성된 도전성 패턴(203) 및 관통 배선(204)를 구비하여 코일 패턴(121) 및 연결 패턴(122)과 접속될 수 있다. 이러한 형태를 갖는 것으로서 동박 적층판(CCL)을 사용하고 이를 적절히 가공하여 코어부(201)를 형성할 수 있다.

코어부(201)를 사용하는 본 변형 예의 경우, 코일층(101`) 중 코어부(201)의 상부에 배치된 것(도 6을 기준으로 코어부 위의 3개의 코일층)과 하부에 배치된 것(코어부 아래의 3개의 코일층) 모두 이에 포함된 제1 도전성 비아(123)가 코어부(201)를 향하도록 배치될 수 있다. 이러한 배치 형태는 복수의 코일층(101`)을 제작한 후 이들을 코어부(201)를 중심으로 적층하는 경우, 보다 안정적인 접속 구조를 얻기 위하여 채용될 수 있다.

다음으로, 도 7의 실시 형태의 경우, 도 1의 실시 형태와 외부 전극이 형성된 위치 면에서 차이가 있으며, 바디(110)는 동일한 것을 채용할 수 있다. 구체적으로 본 변형 예에서는 외부 전극(131`, 132`)이 연결 패턴(122)에 대응하는 영역, 즉, 바디(110)의 코너 영역에 형성될 수 있다. 바디(110)에서 외부 전극(131`, 132`)이 차지하는 영역이 최소화됨에 따라 불필요하게 발생할 수 있는 특성 저하, 예컨대, 코일 패턴과 외부 전극(131`, 132`)에 의하여 발생하는 기생 커패시턴스 등을 저감할 수 있다.

코일 전자 부품의 제조방법

이하, 도 10 내지 15를 참조하여 상술한 구조를 갖는 코일 전자 부품의 제조방법의 일 예를 설명한다.

상술한 바와 같이 상술한 코일 전자 부품은 코일층과 보강층을 일괄 적층하는 방법으로 제조될 수 있으며, 그 예로서, 도 10 내지 14에 도시된 형태와 같이 절연층(111), 코일 패턴(121), 제1 도전성 비아(123) 등을 포함하는 개별 코일층(101)을 제작한다. 구체적으로, 우선 도 10 및 도 11에 도시된 형태와 같이, 캐리어층(301)을 마련하여 그 표면에 코일 패턴(121)을 형성한다. 이 경우, 코일 패턴(121)의 형성 과정에서 연결 패턴(122)도 함께 형성될 수 있다. 캐리어층(301)은 열 경화성 수지의 재질로 이루어질 수 있으며, 표면에는 동박층(302, 303)이 형성되어 있을 수 있다. 이에 따라, 캐리어층(301)은 동박 적층판(Copper Clad Laminate)의 형태로 제공될 수 있다. 동박층(302, 303)은 코일 패턴(121)의 형성을 위한 시드나 후속 공정에서 캐리어층(301)을 용이하기 분리하는 기능 등을 수행하며, 실시 형태에 따라서는 제외될 수도 있을 것이다.

코일 패턴(121)과 연결 패턴(122)은 동박층(303) 상에 마스크층을 적층 및 패터닝한 후 Cu 등을 도금하여 얻어질 수 있으며, 이후 상기 마스크층은 제거된다. 그리고, 코일 패턴(121)과 연결 패턴(122)은 캐리어층(301)의 상면 및 하면에 모두 형성되며, 이에 의하여 단일 공정으로 2개의 코일층(101)을 얻을 수 있다.

다음으로, 도 12에 도시된 형태와 같이, 코일 패턴(121) 및 연결 패턴(122)을 덮도록 절연층(111)을 형성하며, 절연층(111)은 캐리어층(301) 상면 및 하면 모두에 적용될 수 있다. 상술한 바와 같이, 절연층(111)은 감광성 절연재를 사용하며, 예컨대 진공 라미네이터를 이용하여 도포될 수 있다. 이 경우, 절연층(111)은 약 10-80um의 두께를 가질 수 있으며, 필요한 목적에 따라 금속이나 세라믹 필러를 함유할 수 있다. 또한, 절연층(111)에 포함되는 감광성 물질의 양에 의하여 절연층(111)의 경화도가 조절될 수 있으며, 열 경화성 물질과 감광성 물질을 2종 이상 혼합할 수도 있다.

다음으로, 도 13에 도시된 형태와 같이, 코일 패턴(121)과 연결되도록 제1 도전성 비아(123)를 형성한다. 이를 위하여, 감광성 절연재인 절연층(111)을 UV 등으로 노광 및 현상하여 관통 홀을 형성한 후 이를 채우도록 Cu층(141)과 Sn층(142)을 도금 형성할 수 있다. 또한, 이와 같은 방식으로 Cu층(151)과 Sn층(152)을 포함하는 제2 도전성 비아(124)를 형성할 수 있다.

다음으로, 도 14에 도시된 것과 같이 코일층(101)으로부터 캐리어층(301)을 분리하여 개별 코일층(101)을 얻으며, 도 13에서는 하나의 코일층(101)만을 도시하였다. 상술한 바와 같이 동박층(302)에 의하여 캐리어층(301)은 용이하게 분리될 수 있다. 또한, 코일층(101) 하부에 잔존하는 동박층(303)의 경우 당 기술 분야에서 알려진 에칭 공정을 적절히 적용하여 제거될 수 있다.

상술한 공정을 통하여 개별 코일층(101)을 필요한 개수만큼 제조하며, 이 경우, 각 코일층(101)에 포함된 코일 패턴(121)과 연결 패턴(122) 등의 형상은 서로 달라질 수 있을 것이다. 코일층(101)의 제작과 별도로 절연층(111)보다 강성이 높은 보강층(112)을 제작하며, 보강층(112)은 절연성 수지에 상대적으로 다량의 세라믹 필러를 포함할 수 있다. 이렇게 얻어진 코일층(101)과 보강층(112)을 도 15에 도시된 형태와 같이, 일괄적으로 적층하며, 이 경우 열과 압력을 가하여 적층 구조물을 얻을 수 있다. 이 경우, 강성 강화를 위하여 보강층(112)은 최상부와 최하부에 배치된다.

이렇게 얻어진 바디는 따로 소성 공정을 거치지 않고도 안정적으로 층간 결합이 구현될 수 있다. 마지막으로 바디의 외부에 외부전극(131, 132)을 형성하여 상술한 코일 전자 부품(100)을 구현할 수 있으며, 외부전극(131, 132)은 도전성 페이스트를 도포하거나, 도금 공정 등을 이용하여 형성할 수 있을 것이다.

본 실시 형태와 같이, 미리 제작된 코일층(101)과 보강층(112)을 한번에 적층하여 바디를 형성함으로써 각 층을 순차적으로 적층하는 공법과 비교하여 전체 공정 수와 공정 시간을 줄일 수 있으며, 이는 공정 비용 감소로 이어진다. 또한, 본 실시 형태에 따른 제조 방법의 경우, 코일층(101)의 개수나 두께를 적절히 조절함으로써 코일 전자 부품(100)의 크기, 전기적 특성 등의 사양을 효과적으로 구현하는 데에도 유리하다. 다만, 본 실시 형태에서는 코일층(101)과 보강층(112) 모두를 한번에 적층하였으나 코일층(101)과 보강층(112)의 개수에 따라 2회나 그 이상으로 나누어서 적층할 수도 있을 것이다.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

100: 코일 전자 부품
101, 101`: 코일층
110: 바디
111, 111`: 절연층
112: 보강층
113: 패드층
121: 코일 패턴
122: 연결 패턴
123: 제1 도전성 비아
124, 124`, 124``: 제2 도전성 비아
131, 131`, 132, 132`: 외부 전극
141, 151: Cu층
142, 152: Sn층
143, 153: 금속간 화합물
201: 코어부
202: 기재
203: 도전성 패턴
204: 관통 배선
301: 캐리어층
302, 303: 동박층

Claims

복수의 코일층의 적층 구조 및 상기 적층 구조의 상부 및 하부 중 적어도 하나에 배치된 보강층을 포함하는 바디; 및
상기 바디 외부에 형성된 외부 전극;을 포함하며,
상기 코일층은 절연층, 코일 패턴, 상기 절연층을 관통하여 상기 코일 패턴과 연결된 제1 도전성 비아, 상기 절연층의 코너에 형성되어 상기 외부 전극과 연결된 연결 패턴 및 상기 절연층을 관통하여 상기 연결 패턴과 연결되되 상기 바디의 외부로 노출되지 않는 형태의 제2 도전성 비아를 포함하며,
상기 보강층은 상기 절연층보다 강성이 높은 코일 전자 부품.
제1항에 있어서,
상기 절연층은 감광성 절연재인 것을 특징으로 하는 코일 전자 부품.
삭제
삭제
제1항에 있어서,
상기 복수의 코일층 중 최상부 및 최하부에 배치된 것은 상기 코일 패턴과 상기 연결 패턴이 연결된 형태인 것을 특징으로 하는 코일 전자 부품.
제5항에 있어서,
상기 복수의 코일층 중 최상부 및 최하부에 배치된 것을 제외한 나머지는 상기 코일 패턴과 상기 연결 패턴이 연결되어 있지 아니한 형태인 것을 특징으로 하는 코일 전자 부품.
제1항에 있어서,
상기 제2 도전성 비아는 Cu층 및 Sn층의 적층 구조인 것을 특징으로 하는 코일 전자 부품.
제1항에 있어서,
상기 제2 도전성 비아는 인접한 다른 코일층에 포함된 것과 상기 적층 구조 방향으로 오버랩 되지 않는 위치에 배치된 것을 특징으로 하는 코일 전자 부품.
제1항에 있어서,
상기 제2 도전성 비아는 상기 복수의 코일층 전체를 관통하는 일체 구조인 것을 특징으로 하는 코일 전자 부품.
제1항에 있어서,
상기 연결 패턴은 상부에서 보았을 때 'L'자 형상을 갖는 것을 특징으로 하는 코일 전자 부품.
제1항에 있어서,
상기 코일층과 상기 보강층 사이에 배치되며, 상기 외부 전극과 연결된 연결 패턴을 구비하되 코일 패턴은 구비하지 않는 패드층을 더 포함하는 코일 전자 부품.
제1항에 있어서,
상기 코일 패턴은 일 표면이 노출되도록 상기 절연층에 부분 매립된 형태인 것을 특징으로 하는 코일 전자 부품.
제1항에 있어서,
상기 보강층의 영률은 12 이상인 것을 특징으로 하는 코일 전자 부품.
제1항에 있어서,
상기 제1 도전성 비아는 Cu층 및 Sn층의 적층 구조인 것을 특징으로 하는 코일 전자 부품.
제14항에 있어서,
상기 제1 도전성 비아는 상기 Sn층과 상기 코일 패턴의 계면에 형성된 금속간 화합물을 더 포함하는 코일 전자 부품.
제1항에 있어서,
상기 바디는 중심면을 기준으로 상하 비대칭 구조인 것을 특징으로 하는 코일 전자 부품.
제1항에 있어서,
상기 바디는 중심부에 배치된 코어부를 더 포함하며, 상기 코일층은 상기 코어부 상하부에 배치된 것을 특징으로 하는 코일 전자 부품.
제17항에 있어서,
상기 코일층 중 상기 코어부의 상부에 배치된 것과 하부에 배치된 것 모두 이에 포함된 제1 도전성 비아가 상기 코어부를 향하도록 배치된 것을 특징으로 하는 코일 전자 부품.
제17항에 있어서,
상기 코어부는 동박 적층판인 것을 특징으로 하는 코일 전자 부품.
절연층, 코일 패턴, 상기 절연층을 관통하여 상기 코일 패턴과 연결된 제1 도전성 비아, 상기 절연층의 코너에 형성된 연결 패턴 및 상기 절연층을 관통하여 상기 연결 패턴과 연결된 제2 도전성 비아를 포함하는 코일층을 복수 개 마련하는 단계;
상기 절연층보다 강성이 높은 보강층을 마련하는 단계;
상기 복수 개의 코일층과 상기 복수 개의 코일층의 상부 및 하부 중 적어도 한 곳에 상기 보강층을 일괄 적층하여 바디를 형성하는 단계; 및
상기 바디의 외부에 상기 연결 패턴과 연결되도록 외부 전극을 형성하는 단계;를 포함하며,
상기 제2 도전성 비아는 상기 바디의 외부로 노출되지 않는 형태인 코일 전자 부품의 제조방법.
제20항에 있어서,
상기 코일층을 마련하는 단계는,
캐리어층의 표면에 상기 코일 패턴을 형성하는 단계와, 상기 코일 패턴을 덮도록 상기 절연층을 형성하는 단계 및 상기 절연층을 관통하여 상기 코일 패턴과 연결된 상기 제1 도전성 비아를 형성하는 단계를 포함하는 코일 전자 부품의 제조방법.
제21항에 있어서,
상기 코일층을 마련하는 단계는 상기 코일층으로부터 상기 캐리어층을 분리하는 단계를 더 포함하는 코일 전자 부품의 제조방법.
제21항에 있어서,
상기 코일층은 상기 캐리어층의 상면 및 하면에 모두 형성되는 것을 특징으로 하는 코일 전자 부품의 제조방법.