KR102281452B1 - 전자부품 내장 인쇄회로기판 및 그 제조방법 - Google Patents

Abstract

본 발명은 전자부품 내장 인쇄회로기판 및 그 제조방법에 관한 것이다.
본 발명에 따른 전자부품 내장 인쇄회로기판은, 수지 절연층과 도체층이 교호로 적층된 적층 구조체; 상기 수지 절연층에 형성되고, 상기 도체층을 서로 연결하여 전기적으로 접속되는 비아; 상기 적층 구조체의 일면에 형성된 다수의 접속단자; 상기 적층 구조체의 타면에 형성된 캐비티; 및 상기 캐비티 내에 삽입된 전자부품의 일표면이 개구를 통해 노출되고, 상기 전자부품의 일표면이 상기 적층 구조체의 타면에 비해 함몰된 함몰부;를 포함한다.

Description

전자부품 내장 인쇄회로기판 및 그 제조방법{A PRINTED CIRCUIT BOARD COMPRISING EMBEDED ELECTRONIC COMPONENT WITHIN AND A METHOD FOR MANUFACTURING}

본 발명은 코어리스 구조의 전자부품 내장 인쇄회로기판 및 그 제조방법에 관한 것이다.

최근에 전자제품이 경박단소화되면서 기판을 포함한 패키지의 높이를 낮추기 위하여 등의 전자부품을 기판 내부에 삽입하는 전자부품 내장 인쇄회로기판이 개발되고 있다.

일반적인 전자부품 내장 인쇄회로기판은 IC, MLCC, 캐패시터, 인덕터 등의 전자부품이 내부에 삽입되는 데, 주로 코어로 구성되는 중심의 절연층에 캐비티를 형성하고, 캐비티 내에 다양한 형태의 전자부품이 실장된다.

상기 전자부품이 실장된 코어의 상, 하부에는 절연재로 구성된 빌드업층이 적층되며, 상기 코어의 상, 하면과 빌드업층에는 동박층이 패터닝된 회로 패턴이 형성된다.

또한, 상기 코어에 내장된 전자부품은 패드가 구비되고, 상기 빌드업층에 형성된 비아를 통해 패드와 회로 패턴이 전기적으로 연결되어 전기적으로 기능하도록 한다.

이와 같은 종래의 전자부품 내장 인쇄회로기판은 코어에 전자부품을 내장할 때 캐비티를 별도로 형성하는 공정을 거쳐야 하기 때문에 공정 조건이 까다롭고 공정 비용과 시간이 많이 소요되는 문제점이 있다.

또한, 코어에 캐비티를 형성함에 있어 레이져 드릴링 또는 CNC 드릴링과 같은 기계적인 방식을 이용하거나 순차적인 노광 방식을 이용하여 가공할 수 있으나, 캐비티의 형상이 고르지 못하고 캐비티의 깊이 조절이 어려워 관통공 이외에 소정 깊이의 홈으로 캐비티를 형성하기에는 제약이 발생될 수 밖에 없다.

일본국 특허공개공보 제2013-150013호

따라서, 본 발명은 종래 인쇄회로기판에서 제기되고 있는 상기 제반 단점을 해결하기 위하여 창안된 것으로서, 코어리스 구조를 가지면서 일면에 전자부품이 삽입되는 캐비티가 형성되되, 캐비티 내에 삽입되는 전자부품의 표면이 함몰된 함몰부를 갖도록 한 전자부품 내장 인쇄회로기판이 제공됨에 발명의 목적이 있다.

또한, 본 발명의 다른 목적은, 캐리어를 이용한 코어리스 인쇄회로기판의 제조 공정 중에 수동소자와 금속막이 접합된 코인을 이용하여 캐비티를 형성하고, 캐비티 내에 수동소자가 내입되면서 함몰부를 갖도록 한 전자부품 내장 인쇄회로기판의 제조방법이 제공됨에 있다.

본 발명의 상기 목적은, 수지 절연층과 도체층이 교호로 적층된 적층 구조체와, 상기 도체층을 서로 연결하여 전기적으로 접속되는 비아와, 상기 적층 구조체에 형성된 캐비티 내에 삽입된 전자부품의 일표면이 개구를 통해 노출되고, 상기 전자부품의 일표면이 상기 적층 구조체의 타면에 비해 함몰된 함몰부로 구성됨에 의해서 달성된다.

이때, 본 실시예의 전자부품 내장 인쇄회로기판은 코어층을 갖지 않으면서, 동일한 수지 절연재료를 주성분으로 하는 수지 절연층과 도체층이 교호로 적층된 구조이고, 코어리스 인쇄회로기판으로 구성된다.

상기 적층 구조체의 상면에는 솔더 레지스트층이 구비되는 데, 접속단자들이 개구를 통해 노출되고, 노출된 접속단자를 통해 IC와 콘덴서 등의 수동소자가 실장된다.

상기 적층 구조체의 하면에는 캐비티가 형성되고, 캐비티 내부에 수동소자가 실장되며, 수동소자의 표면과 적층 구조체의 표면이 단차를 형성하여 함몰부로 구성된다.

이에 따라, 본 발명의 전자부품 내장 인쇄회로기판은 POP 구조의 패키지 구성시 상부 패키지와 하부 패키지의 역할을 하도록 구성된다.

POP 구조의 상부 패키지로 결합될 경우, 적층 구조체 하면에 형성된 함몰부 내에 하부 패키지의 상면에 실장된 전자부품이 삽입되도록 결합될 수 있고, POP 구조의 하부 패키지로 결합될 경우, 적층 구조체에 형성된 함몰부가 상부를 향하도록 배치되어 함몰부 내에 상부 패키지의 하면에 실장된 전자부품이 삽입되도록 결합될 수 있다.

이상에서 설명한 바와 같이, 본 발명에 따른 전자부품 내장 인쇄회로기판 및 그 제조방법은 수동소자가 내장된 캐비티가 형성되고, 수동소자의 노출면 상에 함몰부가 형성될 때 기계적인 가공이나 노광 또는 현상 공정없이 코인에 부착된 금속막의 제거만으로 함몰부가 형성되도록 할 수 있기 때문에 함몰부는 모서리부가 가공시 마모되지 않고 직각으로 구성될 수 있고, 양호한 함몰부의 형상을 갖도록 할 수 있다.

또한, 본 실시예는 적층 구조체의 하면에 형성된 함몰부에 POP 구조의 다른 패키지에 실장된 전자부품이 삽입됨에 따라 POP의 전체 높이를 낮출 수 있는 효과가 발휘될 수 있다.

도 1은 본 발명에 따른 전자부품 내장 인쇄회로기판의 일실시예 단면도.
도 2는 본 발명에 따른 전자부품 내장 인쇄회로기판의 다른 실시예 단면도.
도 3은 본 발명에 따른 전자부품 내장 인쇄회로기판을 이용한 POP 패키지의 실시예 단면도로서,
도 3a는 본 실시예의 전자부품 내장 인쇄회로기판이 상부 패키지로 이용시 단면도이고,
도 3b는 본 실시예의 전자부품 내장 인쇄회로기판이 하부 패키지로 이용시 단면도이다.
도 4는 본 발명에 따른 전자부품 내장 인쇄회로기판의 제조방법이 도시된 공정 단면도로서,
도 4a는 캐리어를 준비하는 단계의 단면도,
도 4b와 도 4c는 도금층을 형성하는 단계의 단면도,
도 4d는 전자부품을 실장하는 단계의 단면도,
도 4e 내지 도 4g는 절연층을 형성한 후 회로층을 형성하는 단면도,
도 4h는 빌드업층을 형성하는 단면도,
도 4i는 캐리어를 제거하는 단계의 단면도,
도 4j와 도 4k는 패드를 형성하는 단계의 단면도,
도 4l은 솔더 레지스트층을 형성하는 단계의 단면도.

본 명세서에 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바의 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명확해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로서, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.

본 발명에 따른 전자부품 내장 인쇄회로기판 및 그 제조방법의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 설명은 아래 도시된 도면을 참조한 상세한 설명에 의해서 명확하게 이해될 것이다.

먼저, 도 1은 본 발명에 따른 전자부품 내장 인쇄회로기판의 일실시예 단면도이다.

도시된 바와 같이, 본 발명에 따른 전자부품 내장 인쇄회로기판(100)은 코어층을 갖지 않으면서, 동일한 수지 절연재료를 주성분으로 하는 수지 절연층(101, 102, 103)과 구리로 이루어진 도체층(104, 105, 106)이 교호로 적층된 적층 구조체(110)의 다층 인쇄회로기판으로 구성된다. 이러한 다층 인쇄회로기판은 코어리스 인쇄회로기판으로 구성될 수 있다.

상기 수지 절연층(101, 102, 103)은 광경화성 또는 열경화성 수지 절연재료, 구체적으로는 광감응성 모노머가 포함된 수지 또는 열경화성 에폭시 수지의 경화물을 주성분으로 포함하는 빌드업 재료를 사용하여 형성된다. 상기 전자부품 내장 인쇄회로기판(100)에서 적층 구조체(110)의 상면은 다수의 접속단자(120)가 배열되고, 다수의 접속단자(120)는 IC 접속단자(121)와 콘덴서 등의 수동소자 접속단자(122)로 구성될 수 있으며, 이때 IC 접속단자(121)는 적층 구조체(100)의 상면 중앙부에 주로 어레이 형태로 배치되고, 수동소자 접속단자(122)는 IC 접속단자(121)의 외곽부에 배열될 수 있다.

상기 적층 구조체(110)의 상면에는 솔더 레지스트층(130)이 구비된다. 솔더 레지스트층(130)은 접속단자(120)들의 위치에 따라 개구(131)가 형성되며, 개구(131)를 통해 적층 구조체(110)의 상면에 배열된 IC 접속단자(121)와 수동소자 접속단자(122)의 상면이 노출된다.

한편, 상기 적층 구조체(110)의 하면에는 소정 깊이의 캐비티(140)가 형성된다. 캐비티(140) 내부에는 박막 캐패시터(150)가 내장되며, 캐비티(140)의 개구를 통해 박막 캐패시터(150)의 표면이 노출된다. 이때, 박막 캐패시터(150)의 표면은 적층 구조체(110)의 표면과 단차를 형성할 수 있다.

즉, 캐비티(140)의 저면과 접하며 내장된 박막 캐패시터(150)는 캐비티(140)의 개구를 통해 노출된 캐패시터의 표면이 적층 구조체(110)의 하면에 비해 돌출되지 않고, 적층 구조체(110)의 하면과 단차를 가지도록 함몰되게 실장될 수 있다. 이에 따라, 캐비티(140)는 내부에 박막 캐패시터(150)가 삽입된 상태에서 캐패시터 표면이 개구를 통해 노출된 함몰부(160)가 형성될 수 있다.

또한, 상기 함몰부(160)의 주위에는 BGA(Ball Grid Array) 방식의 패드(170)가 어레이 형태로 배열된다. 그리고, 패드(170) 상에는 솔더볼 등의 전기적 접속수단(180)이 부착될 수 있다. 상기 적층 구조체(110)는 전기적 접속수단(180)을 통해 SMD에 의해 직접 메인보드에 실장될 수 있고, 다른 패키지와 POP(Package of Package) 구조로 결합될 수 있다. 적층 구조체(110)의 POP 결합 구조에 대해서는 아래에서 좀 더 상세하게 설명하기로 한다.

상기 캐비티(140)는 박막 캐패시터(150)의 평면 형상에 따라 그 형상이 결정될 수 있다. 평면 형상이 주로 사각형, 육각형을 비롯한 다각형 형태로 구성될 수 있으며, 캐패시터(150)의 배치 형태에 따라 'L'자 형태로 형성될 수 있다. 이때, 캐비티(140)의 형상은 주로 내부에 삽입되는 캐패시터(150)의 형상이나 배치에 따라 결정되나, 이에 한정되는 것은 아니고 앞서 언급한 POP 구조의 패키지 형성시 다른 패키지에 실장된 IC나 수동소자가 삽입될 수 있는 형상으로 구성될 수 있다.

상기 각 수지 절연층(101, 102, 103)에는 비아홀(191)이 형성되고, 비아홀(191) 내부에 충진되고 상부에 패터닝된 도체층(192)이 형성된다. 이때, 비아홀(191) 내부에 도체층(192)이 충진된 것을 비아(190)로 통칭하기로 한다. 상기 비아(190)는 일방향, 즉 하부로 테이퍼진 형태로 구성될 수 있으며, 수지 절연층(101, 102, 103) 사이에 형성된 회로층(193)과, 적층 구조체(110)의 상면에 형성된 접속단자(120)와, 적층 구조체(110)의 하면에 형성된 패드(170)를 서로 연결하여 전기적 도통이 이루어도록 하는 접속 수단으로 이용된다.

상기 수지 절연층(101, 102, 103)이 적층 구조체(110)를 형성할 때, 접속단자(120)와 회로층(193) 및 패드(170)를 기준으로 각 수지 절연층(101, 102, 103)을 M1층, M2층, M3층으로 구분할 때, M2층에 형성된 회로층(193)과 연결된 비아(190)들 중 일부는 박막 캐패시터(150)와 연결되고, 또 다른 일부는 M3층에 형성된 패드(170)와 전기적으로 연결된다.

또한, M2층에 형성된 회로층(193)은 M1층에 구비된 IC 접속단자(121)와 수동소자 접속단자(122)와 연결된다.

상기 캐비티(140)에 삽입된 박막 캐패시터(150)와 연결된 비아(190)는 박막 캐패시터(150)의 양극(兩極) 단자와 개별적으로 접속되도록 그 길이를 달리 할 수 있다.

상기 M1층과 M3층에 형성된 접속단자(120)와 패드(170)는 주성분으로 구리층으로 형성되고, 솔더 레지스트층(130)과 수지 절연층(101, 102, 103)의 개구를 통해 노출되는 표면이 구리 이외의 물질로 이루어진 도금층(도면 미도시)이 더 형성될 수 있다. 이때, 접속단자(120)와 패드(170)의 노출 부위에 형성된 도금층은 니켈-금 도금층 또는 금 도금층으로 구성될 수 있다.

본 실시예에서는 캐비티에 삽입된 전자부품이 박막 캐패시터로 구성된 것을 예로 들어 구체적으로 설명하였으나, 캐비티에 삽입되는 전자부품은 도 2와 같이 인덕터(195)로 구성될 수 있고, 캐패시터와 인덕터의 복합 전자부품으로 구성될 수도 있다.

이때, 도 2는 본 발명에 따른 전자부품 내장 인쇄회로기판의 다른 실시예 단면도이다.

한편, 도 3은 본 발명에 따른 전자부품 내장 인쇄회로기판을 이용한 POP 패키지의 실시예 단면도로서, 본 실시예의 전자부품 내장 인쇄회로기판은 도 3a와 도 3b에 도시된 바와 같이 POP 구조의 패키지(300) 구성시 상부 패키지(310)와 하부 패키지(320)의 역할을 하도록 구성될 수 있다.

이때, 전자부품 내장 인쇄회로기판은 캐비티(140)에 박막 캐패시터 또는 인덕터 등의 수동소자가 내장되어 형성된 함몰부(160) 내로 다른 패키지에 실장된 전자부품이 삽입됨에 따라 POP 구조로 패키지를 구성할 때 POP 전체 패키지의 높이를 최소화할 수 있다. 이때, 함몰부(160)는 인쇄회로기판 일면의 캐비티(140)에 삽입된 수동소자들의 표면과, 캐비티(140)와 인접한 적층 구조체(110)의 표면과의 단차에 의해서 형성된다.

도 3a와 도 3b를 좀 더 자세하게 설명하면, 도 3a와 같이 본 실시예의 전자부품 내장 인쇄회로기판이 POP 구조의 상부 패키지(310)로 결합될 경우, 적층 구조체(110) 상의 솔더 레지스트층(130) 상에 IC가 IC 접속단자(121)에 솔더볼 등을 통해 실장되고, 적층 구조체(110) 하면에 형성된 함몰부(160) 내에 하부 패키지(350)의 상면에 실장된 전자부품(351)이 삽입되도록 결합될 수 있다. 이때, 상부 패키지(310)인 전자부품 내장 인쇄회로기판의 캐비티(140) 내에는 박막 캐패시터 또는 인덕터 등의 수동소자(150)가 내장되어 함몰부(160) 내에 삽입되는 하부 패키지(150) 상의 전자부품(351)과 접하거나 소정의 이격 공간을 형성하여 결합될 수 있다. 그리고, 상기 함몰부(160)와 인접한 위치에 형성된 패드(170)는 전기적 접속수단(180)에 의해 하부 패키지(350)의 상면에 형성된 접속단자(352)와 결합될 수 있다.

한편, 도 3b와 같이 본 실시예의 전자부품 내장 인쇄회로기판이 POP 구조의 하부 패키지(320)로 결합될 경우, 적층 구조체(110)에 형성된 함몰부(160)가 상부를 향하도록 배치되어 함몰부(160) 내에 상부 패키지(360)의 하면에 실장된 전자부품(361)이 삽입되도록 결합될 수 있다. 이때, 함몰부(160)와 인접한 위치에 형성된 패드(170)는 전기적 접속수단(180)에 의해 상부 패키지(360)의 하면에 형성된 패드(362)와 결합될 수 있으며, 적층 구조체(110)의 함몰부(160)와 반대면에 형성된 다수의 접속단자(120)들은 솔더볼 등의 전기적 접속수단(S)을 통해 패드로 전용될 수 있다.

이와 같이 POP 구조의 패키지는 본 실시예의 전자부품 내장 인쇄회로기판이 상부 패키지(310) 또는 하부 패키지(320)로 채용되어 메인보드(도면 미도시) 상에 실장될 수 있다. 이때, 도 3b와 같이 전자부품 내장 인쇄회로기판이 하부 패키지(320)로 이용시에는 적층 구조체(110)에 형성된 접속단자(120)들이 패드로 전용되어 메인보드 상에 직접 실장될 수 있다.

이와 같은 실시예의 전자부품 내장 인쇄회로기판은 캐비티(140) 내에 박막 캐패시터 또는 인덕터 등의 수동소자와 IC 등의 능동소자가 삽입될 수 있는 구조를 예로 들어 도면을 도시하고 설명하였으나, 이 외에 저항, 고주파용 필터 또는 소형 퓨즈 등의 다양한 형태를 가진 전자부품들이 선택적으로 실장될 수 있다.

이와 같이 구성된 본 실시예의 전자부품 내장 인쇄회로기판의 제조방법에 대해서 아래 도시된 공정도를 통해 살펴보면 다음과 같다.

도 4는 본 발명에 따른 전자부품 내장 인쇄회로기판의 공정도로서, 도 4a는 캐리어를 준비하는 단계의 단면도이고, 도 4b와 도 4c는 도금층을 형성하는 단계의 단면도이며, 도 4d는 전자부품을 실장하는 단계의 단면도이고, 도 4e 내지 도 4g는 절연층을 형성한 후 회로층을 형성하는 단면도이며, 도 4h는 빌드업층을 형성하는 단면도이고, 도 4i는 캐리어를 제거하는 단계의 단면도이며, 도 4j와 도 4k는 패드를 형성하는 단계의 단면도이고, 도 4l은 솔더 레지스트층을 형성하는 단계의 단면도이다.

도시된 바와 같이, 본 실시예의 전자부품 내장 인쇄회로기판은 먼저, 도 4a와 같이 캐리어(500)를 준비한다. 캐리어(500)는 상면에 동박(510) 또는 동박 외의 다른 금속이 적층되며, 동박 외의 다른 금속은 주로 니켈(Ni)이 적층될 수 있다.

다음, 도 4b와 4c와 같이 캐리어(500) 상에는 도금층(530)이 형성될 수 있다. 이때, 동박(510)이 형성된 캐리어(500) 상에 드라이 필름(520)을 도포하고, 드라이 필름(520)을 패터닝한다. 그리고, 드라이 필름(520) 상에 도금 공정을 통해 도금층(530)을 형성한다.

상기 도금층(530)은 최종 제품에서 패드로 구성되는 것으로, 도금층(530)은 베리어층을 포함하여 형성된다. 즉, 구리(Cu, 531)-니켈(Ni, 532)-구리(Cu, 533)의 적층 순서가 되도록 도금층(530)을 형성한다. 여기서, 도금층(530)이 구리와 니켈의 적층 구조로 형성하는 이유는 최종 제품에서 함몰부를 형성할 때 에칭액에 의해 에칭되지 않는 니켈의 금속막을 에칭 정지막으로 사용하기 위함이다.

다음으로, 도 4d와 같이 캐리어(500) 상에 형성된 도금층(530) 사이에 코인(540)을 실장한다. 여기서, 코인(coin,)이란 소정 두께의 금속막(541) 상에 박막 형태의 수동소자(543)가 접합된 구조를 일컫는다. 코인(540)은 본 실시예의 제조 공정 중에 다른 구성요소들과 특별한 결합관계를 갖는 것은 아니고 최종 제품에서 형성된 캐비티 내에 전자부품을 실장할 때 캐비티 내에 수동소자가 삽입된 상태로 제작하기 위한 구성 요소이며, 코인(540)을 구성하는 금속막(541)을 이 후 단계에서 제거하여 도 1에 도시된 바의 적층 구조체(110)에 함몰부(160)가 형성되도록 하기 위한 부재로 금속막(541) 상에 수동소자(543)가 적층된 형태가 코인의 형태와 유사하여 코인의 용어로 명명하였다.

상기 코인(540)은 금속막(541)과 수동소자(543) 사이에 에칭 정지막으로 베리어층(542)이 형성될 수 있으며, 베리어층(542)은 주로 니켈로 구성될 수 있다. 이때, 베리어층(542)은 이 후 동박의 에칭 공정에서 에칭이 이루어지지 않는 니켈 외의 다른 금속 재질로 구성될 수 있다.

또한, 상기 수동소자(543)는 박막 캐패시터 또는 박막 인덕터로 구성될 수 있다. 그리고, 상기 코인(540)은 캐리어(500)의 동박(510) 상에 금속막(541)이 접하도록 실장된다.

다음으로, 도 4e와 같이 캐리어(500) 상에 제1 절연층(550)을 형성하는 데, 상기 제1 절연층(550)을 코인(540)과 그 주변에 형성된 도금층(530)이 완전히 매립되도록 도포한다. 즉, 제1 절연층(550)의 높이가 코인(540)의 높이보다 높게 도포됨이 바람직하다. 이때, 제1 절연층(550)은 코인(540)이 삽입 가능한 캐비티가 형성된 절연층을 적층하여 형성될 수 있다. 또한, 제1 절연층(550)은 절연 재료의 종류에 따라 두 차례 이상으로 나누어 도포될 수 있다. 즉, 도금층(530)을 덮도록 1차로 절연층으로 도포하고 코인(540)의 수동소자(543) 상부를 덮도록 2차로 절연층을 도포하여 코인(540)의 상부까지 완전히 복개되도록 제1 절연층(550)을 형성할 수 있다. 이때, 상기 1차 절연층과 2차 절연층은 동일한 절연 재료가 적층될 수 있고, 다른 재질의 절연 재료가 적층될 수 있다. 예를 들어 제1 절연층(550)을 구성하는 2차 절연층은 심재가 포함된 프리프레그로 구성될 수 있다.

다음으로, 도 4f, 4g와 같이 비아홀(561)을 형성하고, 비아홀(561) 내부와 외부에 도금층(562)을 형성한 후 도금층을 에칭하여 비아(560)와 회로층(570)을 형성한다. 이때, 비아(560)는 회로층(570)과 캐리어(500)에 형성된 도금층(530)과 연결되며, 코인(540)에 구비된 수동소자(543)와 접속되어 전기적으로 연결된다. 이에 따라, 비아(561)는 도금층(530) 및 수동소자(543)의 전극 위치에 따라 그 길이가 서로 다르게 형성될 수 있다.

이 후에, 도 4h와 같이 제1 절연층(550) 상에 제2 절연층(580)을 적층하고, 앞서 설명한 바와 같이 비아(560)와 회로층(570)을 반복적으로 수행하여 적층 구조체(110)를 형성한다. 이때, 상기 제2 절연층(580)은 빌드업층으로 구성되며, 빌드업층은 인쇄회로기판의 설계 층수에 따라 제3 절연층, 제4 절연층의 다층으로 반복적인 적층 공정에 의해 형성될 수 있다.

다음, 도 4i와 같이 적층 구조체(110)의 하면에서 캐리어(500)를 분리한다. 그리고, 도 4j와 같이 적층 구조체(110)의 하면에 에칭 공정을 통해 코인(540)의 금속막(541)과 도금층(530)의 동박을 제거한다. 이때, 코인(540)의 금속막(541)과 도금층(530)의 동박은 각각 코인(540)과 도금층(530) 내에 니켈을 포함하여 동 에칭액에 에칭되지 않은 다른 금속 재질로 이루어진 베리어층(532, 542)이 구비됨에 따라 베리어층(532, 542)이 에칭 정지막으로 이용되어 금속막(541)과 도금층(530)의 일부 동박이 제거된다.

이에 따라, 절연층(550, 580)과 회로층(570)이 교호로 적층된 적층 구조체(110)의 하면에는 코인(540)의 금속막(541) 제거에 의해 함몰부(160)가 형성된다. 그리고, 함몰부(160) 내에는 수동소자(543)가 제1 절연층(550)에 부착되어 삽입된 상태로 유지될 수 있다.

상기 금속막(541)과 도금층의 동박(533)은 동일한 에칭 공정에 의해서 제거될 수 있으며, 이때 사용되는 에칭액으로는 황산, 황산과수 또는 염화동 등이 사용될 수 있다.

다음으로, 도 4k와 같이 적층 구조체(110)에 에칭 정지막으로 사용되는 베리어층(532, 542)을 니켈 에칭액을 이용하여 에칭하고, 도 4l과 같이 적층 구조체(110)의 상면에 솔더 레지스트층(590)을 도포한다. 이때, 솔더 레지스트층(590)은 개구를 형성하여 개구를 통해 적층 구조체(110) 상에 형성된 회로층(580) 중 일부가 노출되도록 함으로써 회로층(580)이 IC 또는 수동소자의 접속단자로 기능하도록 할 수 있다. 또한, 함몰부(160) 인근에 노출된 도금층(530)은 솔더볼 등의 전기적 접속수단(S)이 장착되는 패드로 기능하도록 한다.

이와 같은 공정에 의해 제조되는 본 실시예의 전자부품 내장 인쇄회로기판은 수동소자(150)가 결합된 코인(540)의 금속막(541)이 에칭에 의해 제거되어 수동소자(150)가 내장된 캐비티(140)가 형성되고, 수동소자(150)의 노출면 상에 함몰부(160)가 형성될 때 기계적인 가공이나 노광 또는 현상 공정없이 코인(540)의 형태와 동일한 함몰부(160)가 형성되도록 할 수 있다. 이에 따라 함몰부(160)는 모서리부가 가공시 마모되지 않고 직각으로 구성됨으로써, 양호한 함몰부(160)의 형상을 갖도록 할 수 있다.

또한, 본 실시예의 인쇄회로기판 구조 설명시 언급했던 바와 같이 적층 구조체(110)의 하면에 형성된 함몰부(160)에 POP 구조의 다른 패키지에 실장된 전자부품이 삽입됨에 따라 POP의 전체 높이를 낮출 수 있는 효과가 발휘될 수 있다.

이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

110. 적층 구조체 120. 접속단자
130. 솔더 레지스트층 131. 개구
140. 캐비티 150. 수동소자
160. 함몰부 170. 패드
180. 전기적 접속수단 190. 비아
310. 상부 패키지 320. 하부 패키지
540. 코인

Claims (20)

1. 수지 절연층과 도체층이 교호로 적층된 적층 구조체;
   상기 수지 절연층에 형성되고, 상기 도체층을 서로 연결하여 전기적으로 접속되는 비아;
   상기 적층 구조체의 일면에 형성된 다수의 접속단자;
   상기 적층 구조체의 타면에 형성된 캐비티; 및
   상기 캐비티 내에 삽입된 전자부품의 일표면이 개구를 통해 노출되고, 상기 전자부품의 일표면이 상기 적층 구조체의 타면에 비해 함몰된 함몰부; 를 포함하는 전자부품 내장 인쇄회로기판에 있어,
   상기 전자부품 내장 인쇄회로기판은, 상부 패키지 또는 하부 패키지로 채용되어 다른 패키지와 POP(Package Of Package) 구조로 결합되며,
   상기 함몰부는, POP 구조에서 다른 패키지에 실장된 전자부품이 삽입되는,
   전자부품 내장 인쇄회로기판.
   
2. 제1항에 있어서,
   상기 적층 구조체는, 상기 다수의 접속단자를 노출하는 개구가 형성된 솔더 레지스트층을 더 포함하는 전자부품 내장 인쇄회로기판.
   
3. 제2항에 있어서,
   상기 다수의 접속단자는, IC 접속단자와 수동소자 접속단자로 구성되고, 상기 IC 접속단자는 상기 적층 구조체의 중앙부에 배치되고 상기 수동소자 접속단자는 상기 IC 접속단자의 외곽부에 배치되는 전자부품 내장 인쇄회로기판.
   
4. 제1항에 있어서,
   상기 함몰부는, 상기 캐비티에 삽입된 상기 전자부품의 일표면과 상기 적층 구조체의 캐비티가 형성된 면의 단차에 의해 형성된 전자부품 내장 인쇄회로기판.
   
5. 제4항에 있어서,
   상기 적층 구조체는, 상기 함몰부 주위에 패드가 배열되고, 상기 패드 상에 전기적 접속수단이 부착되는 전자부품 내장 인쇄회로기판.
   
6. 제1항에 있어서,
   상기 전자부품은 박막 캐패시터 또는 박막 인덕터, 저항, 고주파용 필터, 소형 퓨즈 중 어느 하나의 수동소자인 전자부품 내장 인쇄회로기판.
   
7. 제1항에 있어서,
   상기 캐비티는, 평면 형상이 사각형 또는 육각형을 포함하는 다각형으로 구성되고, 내부에 삽입되는 전자부품의 형태에 따라 L자 형태로 형성된 전자부품 내장 인쇄회로기판.
   
8. 제1항에 있어서,
   상기 전자부품 내장 인쇄회로기판은, 상기 캐비티에 전자부품이 삽입된 코어리스 다층 인쇄회로기판으로 구성된 전자부품 내장 인쇄회로기판.
   
9. 삭제
10. 삭제
11. 캐리어를 준비하는 단계;
    상기 캐리어 상에 도금층을 형성하는 단계;
    상기 캐리어의 도금층 사이에 코인을 실장하는 단계;
    상기 캐리어 상에 상기 도금층과 코인이 완전히 매립되도록 절연층을 형성하는 단계;
    상기 절연층에 비아와 회로층을 형성하는 단계;
    상기 절연층과 회로층이 형성된 적층 구조체에서 캐리어를 분리하는 단계;
    상기 적층 구조체의 일면에 노출된 상기 코인의 금속막과 상기 도금층의 동박을 에칭에 의해 제거되어 함몰부가 형성되는 단계; 및
    상기 적층 구조체의 함몰부가 형성된 면의 반대면에 솔더 레지스트층을 형성하는 단계;를 포함하는 전자부품 내장 인쇄회로기판의 제조방법.
    
12. 제11항에 있어서,
    캐리어를 준비하는 단계에서,
    상기 캐리어의 상면에 동박이 형성된 전자부품 내장 인쇄회로기판의 제조방법.
    
13. 제11항에 있어서,
    상기 캐리어 상에 도금층을 형성하는 단계에서,
    상기 도금층은, 베리어층을 포함하며, 구리-니켈-구리가 순차적으로 적층되어 상기 니켈이 베리어층으로 이용되는 전자부품 내장 인쇄회로기판의 제조방법.
    
14. 제12항에 있어서,
    상기 코인을 실장하는 단계에서,
    상기 코인은, 금속막 상에 박막의 수동소자가 접합되고, 상기 금속막과 수동소자 사이에 베리어층을 포함하며, 상기 금속막이 상기 캐리어 상의 동박과 접하도록 실장되는 전자부품 내장 인쇄회로기판의 제조방법.
    
15. 제11항에 있어서,
    상기 절연층을 형성하는 단계에서,
    상기 절연층은 상기 코인이 삽입 가능한 캐비티가 형성되어 상기 캐리어 상에 적층되는 전자부품 내장 인쇄회로기판의 제조방법.
    
16. 제14항에 있어서,
    상기 절연층을 형성하는 단계에서,
    상기 절연층은, 상기 도금층이 복개되게 1차 절연층을 형성하고, 상기 1차 절연층 상에 코인의 상부가 복개되게 2차 절연층을 복개하는 전자부품 내장 인쇄회로기판의 제조방법.
    
17. 제16항에 있어서,
    상기 1차 절연층과 2차 절연층은 다른 재질의 절연 재료가 적층되는 전자부품 내장 인쇄회로기판의 제조방법.
    
18. 제11항에 있어서,
    상기 절연층에 비아와 회로층을 형성하는 단계 이후에,
    상기 절연층에 빌드업층을 더 형성하고, 상기 빌드업층에 비아와 회로층의 형성 공정을 반복 수행하는 단계;를 더 포함하는 전자부품 내장 인쇄회로기판의 제조방법.
    
19. 제11항에 있어서,
    상기 코인의 금속막과 상기 도금층의 동박을 제거하는 단계에서,
    상기 코인과 도금층에 구비된 베리어층은, 에칭 정지막으로 이용되는 전자부품 내장 인쇄회로기판의 제조방법.
    
20. 제19항에 있어서,
    상기 코인의 금속막과 상기 도금층의 동박을 제거하는 단계 이후에,
    상기 코인과 도금층에 구비된 베리어층을 니켈 에칭액을 이용하여 에칭하는 단계;를 더 포함하는 전자부품 내장 인쇄회로기판의 제조방법.

Images