CN110087392B - 线路板结构及其制作方法 - Google Patents

线路板结构及其制作方法 Download PDF

Info

Publication number
CN110087392B
CN110087392B CN201810072395.4A CN201810072395A CN110087392B CN 110087392 B CN110087392 B CN 110087392B CN 201810072395 A CN201810072395 A CN 201810072395A CN 110087392 B CN110087392 B CN 110087392B
Authority
CN
China
Prior art keywords
layer
circuit
conductive
dielectric layer
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810072395.4A
Other languages
English (en)
Other versions
CN110087392A (zh
Inventor
谢育忠
陈裕华
简俊贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to CN201810072395.4A priority Critical patent/CN110087392B/zh
Publication of CN110087392A publication Critical patent/CN110087392A/zh
Application granted granted Critical
Publication of CN110087392B publication Critical patent/CN110087392B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明提供一种线路板结构及其制作方法，线路板结构包括绝缘层、在绝缘层相对两侧的第一线路层与第二线路层、贯穿绝缘层以电连接第一线路层及第二线路层的导电通孔、电容介电层、介电层及重布线路层。第一线路层包含第一电容电极。电容介电层位于第一电容电极上。介电层覆盖第一线路层与电容介电层。重布线路层包括位于介电层上的重布线路、位于介电层内且连接第一线路层的第一导电盲孔及位于介电层内的第二电容电极。第二电容电极的两端分别与电容介电层及重布线路相接触。第二电容电极、电容介电层及第一电容电极构成电容。

Description

线路板结构及其制作方法
技术领域
本发明涉及一种线路板结构及其制作方法，尤其涉及一种具有电容的线路板结构及其制作方法。
背景技术
随着电子产品的需求朝向高功能化、信号传输高速化及电路元件高密度化，集成电路芯片所呈现的功能越强，而针对消费性电子产品，搭配的被动元件数量也随之遽增。再者，在电子产品强调轻薄短小之际，如何在有限的构装空间中容纳数目庞大的电子元件，已成为电子构装业者急待解决与克服的技术瓶颈。为了解决此一问题，构装技术逐渐走向单构装***(System in Package；SIP)的***整合阶段，特别是多芯片模块(Multi-ChipModule；MCM)的封装。而其中，内埋式主动元件及被动元件技术(embedded technology)成为关键技术。通过元件的内埋化，可使封装体积大幅度缩小，能放入更多高功能性元件，以增加基板表面的布局面积，以达到电子产品薄型化的目的。
一般常见的内埋式被动电容元件为金属-绝缘体-金属电容(Metal-Insulator-Metal Capacitor；MIM Capacitor)及金属-氧化体-金属电容(Metal-Oxide-MetalCapacitor；MOM Capacitor)两种，俗称为三明治电容。然而，在前述的内埋式被动电容元件的制作过程中，构成电容的两个金属电极及位于前述两个金属电极之间的绝缘体/氧化体至少需要三道具有特定图案的光罩来定义。如此，在制作上较为复杂且需要付出较多的成本，且可能导致良率(yield)的降低。因此，在具有内埋式被动元件的线路板结构的制作上，如何简化制作上的流程而提高制作效率与良率，且可以进一步降低线路板结构的体积，并且降低制作成本，实已成目前亟欲解决的课题。
发明内容
本发明提供一种线路板结构及其制作方法，其可降低封装结构的整体厚度且可以提高制作效率与良率，并可以降低制作成本。
本发明提供一种线路板结构，其包括绝缘层、第一线路层、第二线路层、导电通孔、电容介电层、介电层以及重布线路层。绝缘层具有第一表面以及相对第一表面的第二表面。第一线路层位于绝缘层的第一表面上。第一线路层包含第一电容电极。第二线路层位于绝缘层的第二表面上。导电通孔贯穿绝缘层以电连接第一线路层以及第二线路层。电容介电层位于第一线路层的第一电容电极上。介电层至少覆盖部分的第一线路层与部分的电容介电层。重布线路层包括重布线路、第一导电盲孔以及第二电容电极。重布线路位于介电层上。第一导电盲孔位于介电层内且连接第一线路层与重布线路。第二电容电极位于介电层内。第二电容电极具有相对的第一端与第二端，第一端与电容介电层相接触，第二端与重布线路相接触。第二电容电极、电容介电层以及部分的第一线路层构成电容。
在本发明的一实施例中，上述的第一端于第一表面上的正投影小于与第二端于第一表面上的正投影。
在本发明的一实施例中，上述的第二电容电极的厚度与电容介电层的厚度的总和约略等于第一导电盲孔的厚度。
在本发明的一实施例中，上述的第二电容电极具有连接于第一端与第二端的侧壁，且侧壁为斜面。
在本发明的一实施例中，上述的线路板结构还包括多个第二导电通孔与多个第三导电通孔。第二导电通孔与第三导电通孔位于绝缘层中，且部分第一线路层、部分第二线路层、这些第二导电通孔与这些第三导电通孔以螺旋形式贯穿绝缘层构成立体电感。
在本发明的一实施例中，上述的线路板结构还包括多个导电端子。导电端子配置于重布线路层上且与重布线路层电连接。
本发明的线路板结构的制作方法的制作方法包括下列步骤。提供绝缘层。绝缘层具有第一表面以及相对第一表面的第二表面。形成第一线路层、第二线路层与至少一导电通孔。第一线路层位于绝缘层的第一表面上，且第一线路层包含第一电容电极。第二线路层位于绝缘层的第二表面上。导电通孔贯穿绝缘层以电连接第一线路层以及第二线路层。在第一线路层上形成电容介电层，以覆盖部分的第一线路层。在第一线路层上与电容介电层上形成介电层。介电层具有第一开口以及第二开口，其中第一开口暴露出部分的第一线路层，且第二开口暴露出部分的电容介电层。在第一线路层上形成重布线路层。重布线路层包括重布线路、第一导电盲孔以及第二电容电极。重布线路位于介电层的介电表面上。第一导电盲孔位于第一开口内且连接第一线路层与重布线路。第二电容电极位于第二开口内且与电容介电层相接触。第二电容电极、电容介电层以及第一电容电极构成电容。
在本发明的一实施例中，上述的第一导电盲孔与第二电容电极是由同一工艺同时形成。
在本发明的一实施例中，形成上述的重布线路层包括下列步骤。在介电层与第一线路层上形成图案化光致抗蚀剂层，暴露第一开口与第二开口。在介电层与第一线路层上形成导电材料。导电材料填入第一开口、第二开口以及图案化光致抗蚀剂层中，其中填入第一开口的部分导电材料构成第一导电盲孔，且填入第二开口的部分导电材料构成第二电容电极。移除图案化光致抗蚀剂层，以形成重布线路。
在本发明的一实施例中，形成上述的重布线路层包括下列步骤。在介电层与第一线路层上形成导电材料。导电材料覆盖介电层的介电表面且填入第一开口以及第二开口，其中填入第一开口的部分导电材料构成第一导电盲孔，且填入第二开口的部分导电材料构成第二电容电极。移除覆盖于介电层的介电表面的部分导电材料，以形成重布线路。
在本发明的一实施例中，上述的线路板结构的制作方法还包括下列步骤。于重布线路层上配置多个导电端子。导电端子与重布线路层电连接。
基于上述，本发明将部份的第一线路层以及重布线路层上的第二电容电极构成内埋式电容的两个电极。如此，在具有内埋式电容的线路板结构的制作过程中，可以简化制作上的流程而提高制作效率与良率，并可以降低线路板结构的制作成本。并且，可以通过调整第二电容电极与第一线路层的重叠面积，而可以进一步的调整电容的电容量。因此，在电容的制作过程上，也具有较大的工艺欲度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1G是依照本发明的第一实施例的一种线路板结构的制造过程的剖面示意图。
图1H是图1G中区域R的放大图。
图1I是图1G中区域R的上视示意图。
图2是依照本发明的第二实施例的一种线路板结构的部分上视示意图。
图3是依照本发明的第三实施例的一种线路板结构的部分上视示意图。
图4A是依照本发明的第四实施例的一种线路板结构的部分上视示意图。
图4B是沿图4A中A-A’剖线的剖面示意图。
图4C是依照本发明的第四实施例的一种线路板结构的部分立体示意图。
附图标记说明
100、200、300、400：线路板结构；
10：电容；
20：电感；
20a：磁通轴；
110：线路基板；
111：绝缘层；
111a：第一表面；
111b：第二表面；
111c：贯孔；
112：第一线路层；
112a：第一电容电极；
113：第二线路层；
114：导电通孔；
116：导电通孔；
118：导电通孔；
120：电容介电层；
130：介电层；
130a：介电表面；
131：第一开口；
132：第二开口；
141：第一导电层；
142：第二导电层；
150：重布线路层；
151、251：重布线路；
251a：边缘；
152：第一导电盲孔；
153、353：第二电容电极；
155：侧壁；
153a、353a：第一端；
153b、353b：第二端；
154：连接垫；
160：保护层；
170：镀层；
171：导电端子；
T1、T2、T3：厚度；
R：区域。
具体实施方式
有关本发明的前述及其他技术内容、特点与功效，在以下配合参考附图的各实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附加附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本发明。并且，在下列各实施例中，相同或相似的元件将采用相同或相似的标号。
图1A至图1G是依照本发明的一实施例的一种线路板结构的制造过程的剖面示意图。图1H是图1G中区域R的放大图。图1I是图1G中区域R的上视示意图。为了清楚起见，在图1I中，省略示出了部分的模层或构件。
本实施例的线路板结构100的制作方法包括下列步骤。首先，请参照图1A，提供绝缘层111，其中，绝缘层111包括贯孔(through hole)111c、第一表面111a以及第二表面111b，且第一表面111a与第二表面111b彼此相对，而贯孔111c贯穿绝缘层111以连通第一表面111a以及第二表面111b。本实施例可例如使用机械钻孔或激光钻孔的方式形成贯穿绝缘层111的贯孔111c，当然，本实施例仅用以举例说明，本发明并不限制贯孔111c的形成方式。
在本实施例中，绝缘层111可以包括核心层，且核心层可包括高分子玻璃纤维复合材料基板、玻璃基板、陶瓷基板或聚酰亚胺(Polyimide；PI)玻璃纤维复合基板，但本发明不限于此。在其他实施例中，绝缘层111可以为具有单层或多层介电材质的介电层，也可以为外层具有介电材质且内层埋有线路的单层或多层线路板。
接着，请参照图1B，可在绝缘层111的第一表面111a上形成第一线路层112，且于绝缘层111的第二表面111b上形成第二线路层113。具体而言，第一线路层112与第二线路层113的制作方法可例如包括下列步骤。可以通过沉积工艺和/或电镀工艺等其他适宜的工艺在绝缘层111的第一表面111a与第二表面111b上形成导电物质。并且，导电物质可以进一步填入绝缘层111的贯孔111c，并覆盖贯孔111c的侧壁，以形成具有导电性质的导电通孔(conductive through hole)114。随后，可以通过例如光刻及蚀刻工艺以对覆盖于绝缘层111的第一表面111a及第二表面111b上的导电物质进行图案化，以分别形成第一线路层112与第二线路层113。在本实施例中，导电物质仅覆盖于贯孔111c的侧壁，以构成空心状的导电通孔114，但本发明不限于此。在其他的实施例中，导电物质可以填满于贯孔111c内，以构成实心状的导电通孔114。
在图1B所示出的实施例中，导电通孔114的数量是以一个为例，但本发明不限于此。
接着，请继续参照图1B，在形成第一线路层112之后，可以在第一线路层112上形成电容介电层120，且电容介电层120覆盖部分的第一线路层112。电容介电层120的材料可以包括氧化铝(Aluminium oxide；Al2O3)、氮化铝(Aluminium nitride；AlN)、氧化硅(Siliconoxide；SiO2)、氮化硅(Silicon nitride；Si3N4)氧化铪(Hafnium dioxide；HfO2)、氧化锆(Zirconium dioxide；ZrO2)、氧化镧(Lanthanum oxide；La2O3)、其他类似的金属氧化物材料、金属氮化物材料或其他适宜的高介电材料(high-K material)。
接着，请参照图1C，在形成电容介电层120之后，形成一介电层130。介电层130的材料可以包含有机材料、感光型介电材料、树脂片(Prepreg)、无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆叠层)、或其他适宜的介电材料。以有机的介电材料为例，可以通过涂布法、黏合法、溶胶凝胶法(Sol-Gel method)或压合法或其他适宜的工艺在绝缘层111的第一表面111a及第二表面111b上形成有机介电材料，随后，可以依据有机介电材料的性质进行光聚合(photopolymerization)或烘烤(baking)工艺而固化，以形成介电层130。以无机的介电材料为例，可以通过沉积工艺或其他适宜的工艺在绝缘层111的第一表面111a及第二表面111b上形成无机介电材料，且所形成的介电层130可以覆盖第一线路层112、电容介电层120以及第二线路层113。
在本实施例中，电容介电层120的介电常数可以大于介电层130的介电常数，以使由具有上述材质的电容介电层120所构成的电容10(示出于图1G)具有较佳的电容量(capacitance)，但本发明不限于此。
接着，请参照图1D，从介电层130的介电表面130a上形成多个开口131、132。以有机材料所形成的介电层130为例，开口131、132可以通过光刻、蚀刻、钻孔或其他适宜的工艺形成。在另一实施例，以感光型介电材料所形成的介电层130为例，开口131、132可以通过曝光与显影的光刻工艺所形成。在另一实施例，以无机材料所形成的介电层130为例，开口可以通过光刻及蚀刻工艺形成。如此一来，开口131、132的侧壁基本上可以为不具凹凸轮廓的表面。如图1D所示，在本实施例中，在垂直于第一表面111a的一剖面上，开口131、132的侧壁可以为一斜面，但本发明不限于此。
在本实施例中，开口可以包括第一开口131以及第二开口132。第一开口131自介电层130的介电表面130a向第一线路层112延伸，以暴露出部分的第一线路层112。第二开口132自介电层130的介电表面130a向电容介电层120延伸，以暴露出部分的电容介电层120。在本实施例中，第一开口131以及第二开口132可以通过类似的工艺形成。以通过蚀刻工艺所形成的第一开口131及第二开口132为例，第一开口131是以第一线路层112作为蚀刻停止层(etching stop layer)，而第二开口132是以电容介电层120作为蚀刻停止层。如此一来，可以简化制作上的流程而提高制作效率与良率。在图1D中，第一开口131和/或第二开口132的数量是以一个为例，但本发明不限于此。
接着，请参照图1E，可选择性地在介电层130的介电表面130a上以及开口131、132内全面性地形成第一导电层141。换句话说，第一导电层141与介电层130共形(conformal)。在本实施例中，第一导电层141例如为溅镀所形成的种晶层(seed layer)，常见的种晶层有钛层和/或铜层，或是例如为化学电镀所形成的化学铜层。然而，种晶层的实际材料取决于后续将填入第一开口131与第二开口132中的导电材质。
接着，请参照图1F，在第一线路层112上形成重布线路层150，且重布线路层150可以包括重布线路151、第一导电盲孔152(conductive blind via hole)以及第二电容电极153。具体而言，重布线路层150的制作方法可例如使用半加成法，包括下列步骤。首先，可以通过光刻工艺以于第一导电层141上形成图案光致抗蚀剂层(未示出)，图案光致抗蚀剂层暴露出部分的第一导电层141，且图案光致抗蚀剂层不重叠于第一开口131与第二开口132，暴露第一开口131与第二开口132。接着，例如可以通过电镀法(electroplating)，以在图案光致抗蚀剂层所暴露出的第一导电层141上形成导电材料所构成的图案化第二导电层142。第二导电层142至少覆盖图案光致抗蚀剂层所暴露出的部分第一导电层141，且第二导电层142更填入第一开口131(示出于图1E)与第二开口132(示出于图1E)内，以覆盖第一开口131与第二开口132内的第一导电层141，分别形成第一导电盲孔152与第二电容电极153。然后，可以通过等离子体灰化法(plasma ashing)或蚀刻法来移除光致抗蚀剂层，并且，以第二导电层142为掩膜移除部分未被第二导电层142所覆盖的第一导电层141，以于第二线路层113上形成重布线路151。
在其他实施例中，也可以通过类似于上述的方式(如减成法的沉积、光刻及蚀刻工艺)，以于第二线路层113上形成重布线路层。
具体而言，重布线路层150的制作方法也可例如包括下列步骤。首先，例如可以通过电镀法(electroplating)，以在第一导电层141上全面地形成一导电材料所构成的一第二导电层142。第二导电层142至少覆盖第一导电层141，且第二导电层142更填入第一开口131(示出于图1E)与第二开口132(示出于图1E)内，以覆盖第一开口131与第二开口132内的第一导电层141，以分别形成第一导电盲孔152与第二电容电极153。然后，可以在第二导电层142上形成图案化光致抗蚀剂层(未示出)，以蚀刻工艺等移除暴露的导电材料，也就是移除部分第二导电层142，以形成重布线路151。最后通过等离子体灰化法(plasma ashing)或蚀刻法来移除图案化光致抗蚀剂层。并且，以第二导电层142为掩膜移除部分未被第二导电层142所覆盖的第一导电层141。
就结构而言，填入第一开口131(示出于图1D)内的第一导电层141与第二导电层142可以构成第一导电盲孔152，填入第二开口132(示出于图1D)内的第一导电层141与第二导电层142可以构成第二电容电极153，且第一导电盲孔152与第二电容电极153彼此电性分离。位于介电层130的介电表面130a上的其余部分第一导电层141与第二导电层142可以构成重布线路151，且第一导电盲孔152与第二电容电极153可以通过对应的重布线路151电连接至其他的模层或构件。在本实施例中，第一导电盲孔152与第二电容电极153是可通过同一工艺所形成。如此一来，可以简化制作上的流程而提高制作效率与良率，不需要使用两道图案化光罩工艺，可以降低制作成本。
并且，由于第一导电盲孔152/第二电容电极153是将导电物质(如：第一导电层141与第二导电层142)填入第一开口131/第二开口132内所构成。因此，第一导电盲孔152/第二电容电极153的形状基本上与对应的第一开口131/第二开口132的形状一致。举例来说，第一导电盲孔152/第二电容电极153的侧壁155基本上可以为不具凹凸轮廓的表面。且在本实施例中，于垂直于第一表面111a的一剖面上，第一导电盲孔152/第二电容电极153的侧壁155可以为一斜面，但本发明不限于此。
另外，由于在形成第二电容电极153的工艺中，是以电容介电层120作为蚀刻停止层，且第二电容电极153是将导电物质(如：第一导电层141与第二导电层142)填入第二开口132内所构成。因此，如图1I所示，在第一表面111a(如：图1I的纸面)上，第二电容电极153于第一表面111a上的投影面积小于电容介电层120于第一表面111a上的投影面积，且电容介电层120在第一表面111a上的投影面积小于第一线路层112在第一表面111a上的投影面积。并且，相较于第二电容电极153与重布线路151相接触的第二端153b，第二电容电极153与电容介电层120相接触的第一端153a在第一表面111a上具有较小的正投影。
就电路上而言，第二电容电极153、电容介电层120以及与第二电容电极153/电容介电层120重叠的部分第一线路层112可以构成一电容10。一般而言，电容10的电容量与构成电容10的两个电容电极(如：构成电容10的第二电容电极153与第一电容电极112a)的重叠面积有关。如图1I所示，在本实施例中，由于第二电容电极153于第一表面111a(如：图1I的纸面)上的投影面积小于第一线路层112于第一表面111a上的投影面积。因此，可以通过调整第二开口132(示出于图1D)的开口面积以调整第二电容电极153与第一线路层112的重叠面积，而可以进一步的调整电容10的电容量。如此一来，在具有特定电容量的电容10的制作过程上，也具有较大的工艺容许度(process window)。
接着，请参照图1G，在形成重布线路层150之后，可以于第一表面111a和/或第二表面111b上形成保护层160，且保护层160可以暴露出部分的重布线路151，而定义出连接垫154。保护层160可以为防焊层(solder mask)或防焊干膜(dry film)，但本发明不限于此。连接垫154上可以具有导电端子171，以使重布线路层150通过对应的导电端子171与其他膜层或元件电连接。另外，在一些实施例中，连接垫154上还可以具有镀有镍、钯、金等金属层或合金层的镀层170，以提升连接垫154与其他膜层或元件之间的接合力。
经过上述工艺后即可大致上完成本实施例的半导体封装结构的制作。请参照图1G及图1H，在结构上来说，本实施例的线路板结构100包括线路基板110、电容介电层120、介电层130以及重布线路层150。线路基板110包括绝缘层111、第一线路层112、第二线路层113以及至少一导电通孔114。绝缘层111具有第一表面111a以及相对第一表面111a的第二表面111b。第一线路层112位于绝缘层111的第一表面111a上。第二线路层113位于绝缘层111的第二表面111b上。导电通孔114贯穿绝缘层111以电连接第一线路层112以及第二线路层113。电容介电层120位于线路基板110的第一线路层112上。介电层130覆盖部分的第一线路层112与部分的电容介电层120。重布线路层150包括重布线路151、第一导电盲孔152以及第二电容电极153。重布线路151位于介电层130上。第一导电盲孔152嵌入介电层130内且连接第一线路层112。第二电容电极153嵌入介电层130，其中第二电容电极153具有相对的第一端153a与第二端153b，第一端153a与电容介电层120相接触，第二端153b与重布线路151相接触。第二电容电极153、电容介电层120以及部分的第一线路层112构成一电容10。
由于构成电容10的其中一个电极可以是第一线路层112的一部份，且构成电容10的另一个电极的第二电容电极153可以是通过相同于重布线路层150上的其他盲孔(如：第一导电盲孔152)的方式和/或步骤中形成。因此，就工艺上而言，可以在形成其他模层/构件(如：形成第一线路层112或重布线路层150上的其他盲孔)的步骤中一并形成构成电容10的两个电极。如此一来，可以简化制作上的流程而提高制作效率与良率，并可以降低线路板结构100的制作成本。
在本实施例中，第一导电盲孔152与第二电容电极153是通过相同的方式所形成，且可以通过调整第二电容电极153的尺寸以调整电容10的电容量。如此一来，可以简化制作上的流程而提高制作效率与良率。除此之外，通过上述的形成方式，可以使第二电容电极153的厚度T1与电容介电层120的厚度T2的总和约略等于第一导电盲孔152的厚度T3。
在本实施例中，绝缘层111可为核心层，且核心层的材料可以不同于电容介电层120和/或介电层130的材料。核心层的材料可以包括高分子玻璃纤维复合材料、玻璃基板、陶瓷基板、聚酰亚胺(Polyimide；PI)玻璃纤维复合基板或其他类似的硬质介电材料。换一种说法，本实施例的线路板结构100可为具有核心层的有芯(core)线路板结构，但本发明不限于此。在其他实施例中，绝缘层111的材料与介电层130的材料相同或相似，也就是说，绝缘层111可为一般的介电层，如此，线路板结构100则可为一无芯(coreless)线路板结构，其工艺可例如为在载板的相对两表面上皆形成上述的电容10和/或其他叠构膜层，之后在将载板移除以形成两个独立的无芯线路板结构100。
图2是依照本发明的第二实施例的一种线路板结构的部分上视示意图。具体而言，图2可以是类似于图1G中的区域R的上视示意图。本实施例的线路板结构200与前述实施例的线路板结构100相似，而线路板结构200与线路板结构100的主要差别在于：在第一表面111a(如：图2的纸面)上，位于第二电容电极153上的重布线路251的边缘251a的投影形状可以具有类似且对应于第一端153a和/或第二端153b的投影形状。
图3是依照本发明的第三实施例的一种线路板结构的部分上视示意图。具体而言，图3可以是类似于图1G中的区域R的上视示意图。本实施例的线路板结构300与前述实施例的线路板结构100相似，而线路板结构300与线路板结构100的主要差别在于：在第一表面111a(如：图3的纸面)上，第二电容电极353的第一端353a和/或第二端353b的投影形状可以具有类似电容介电层120的投影形状，且第一端353a及第二端353b的投影面积小于电容介电层120的投影面积。
在本实施例中，在第一表面111a(如：图3的纸面)上，第一端353a的投影形状、第二端353b的投影形状与电容介电层120的的投影形状可以为类似的四边型，但本发明不限于此。
图4A是依照本发明的第四实施例的一种线路板结构的部分上视示意图。图4B是沿图4A中A-A’剖线的剖面示意图。图4C是依照本发明的第四实施例的一种线路板结构的部分立体示意图。具体而言，图4C是依照本发明的第四实施例的一种线路板结构中的其中一个立体电感的部分立体示意图。另外，为了清楚起见，在图4A中，省略示出了部分的模层或构件。
本实施例的线路板结构400与前述实施例的线路板结构100相似，而线路板结构400与线路板结构100的主要差别在于：线路板结构400可以更具有立体电感20。
请同时参照图4A至图4C。详细而言，在本实施例中，还包括多个导电通孔116与多个导电通孔118，且如图4A和/或图4C所示，第一线路层112、导电通孔116、导电通孔118以及第二线路层113可以构成具有导电线圈的立体电感20。换一种说法，立体电感20的导电线圈是以螺旋形式贯穿绝缘层111。如此一来，可以使电感20的磁通轴20a的方向平行于第一表面111a(即，如图4A纸面)。
如此一来，可以将具有不同性质的被动元件(如：电容10及电感20)内埋且整合于线路板结构400内，并降低线路板结构400的体积。
综上所述，本发明将部份的第一线路层以及重布线路层上的第二电容电极构成内埋式电容的两个电极。如此，在具有内埋式电容的线路板结构的制作过程中，可以简化制作上的流程而提高制作效率与良率，并可以降低线路板结构的制作成本。并且，可以通过调整第二电容电极与第一线路层的重叠面积，而可以进一步的调整电容的电容量。因此，在电容的制作过程上，也具有较大的工艺容许度。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (11)

1.一种线路板结构的制作方法，其特征在于，包括：
提供绝缘层，具有第一表面以及相对所述第一表面的第二表面；
形成第一线路层、第二线路层与至少一导电通孔，所述第一线路层位于所述绝缘层的所述第一表面上，且所述第一线路层包含第一电容电极，所述第二线路层位于所述绝缘层的所述第二表面上，以及所述至少一导电通孔，贯穿所述绝缘层以电连接所述第一线路层以及所述第二线路层；
在所述第一线路层上形成电容介电层，以覆盖部分的所述第一电容电极；
在所述第一线路层上与所述电容介电层上形成介电层，所述介电层具有第一开口以及第二开口，其中所述第一开口暴露出部分的所述第一线路层，且所述第二开口暴露出部分的所述电容介电层；以及
在所述第一线路层上形成重布线路层，所述重布线路层包括重布线路、第一导电盲孔与第二电容电极，所述重布线路位于所述介电层的介电表面上，所述第一导电盲孔位于所述第一开口内且连接所述第一线路层与所述重布线路，所述第二电容电极，位于所述第二开口内且与所述电容介电层相接触，且所述第二电容电极、所述电容介电层以及所述第一电容电极构成电容。
2.根据权利要求1所述的线路板结构的制作方法，其中所述第一导电盲孔与所述第二电容电极是由同一工艺同时形成。
3.根据权利要求1所述的线路板结构的制作方法，其中形成所述重布线路层的步骤包括：
在所述介电层与所述第一线路层上形成图案化光致抗蚀剂层，暴露所述第一开口与所述第二开口；
在所述介电层与所述第一线路层上形成导电材料，所述导电材料填入所述第一开口、所述第二开口以及所述图案化光致抗蚀剂层中，其中填入所述第一开口的部分所述导电材料构成所述第一导电盲孔，且填入所述第二开口的部分所述导电材料构成所述第二电容电极；以及
移除所述图案化光致抗蚀剂层，以形成所述重布线路。
4.根据权利要求1所述的线路板结构的制作方法，其中形成所述重布线路层的步骤包括：
在所述介电层与所述第一线路层上形成导电材料，所述导电材料覆盖所述介电层的所述介电表面且填入所述第一开口以及所述第二开口，其中填入所述第一开口的部分所述导电材料构成所述第一导电盲孔，且填入所述第二开口的部分所述导电材料构成所述第二电容电极；以及
移除覆盖于所述介电层的所述介电表面的部分所述导电材料，以形成所述重布线路。
5.根据权利要求1所述的线路板结构的制作方法，还包括：
在重布线路层上配置多个导电端子，所述多个导电端子与所述重布线路层电连接。
6.一种线路板结构，其特征在于，包括：
绝缘层，具有第一表面以及相对所述第一表面的第二表面；
第一线路层，位于所述绝缘层的所述第一表面上，所述第一线路层包含第一电容电极；
第二线路层，位于所述绝缘层的所述第二表面上；
第一导电通孔，贯穿所述绝缘层以电连接所述第一线路层以及所述第二线路层；
电容介电层，位于所述第一线路层的所述第一电容电极上；
介电层，至少覆盖部分的所述第一线路层和至少覆盖部分的所述电容介电层；以及
重布线路层，包括重布线路、第一导电盲孔与第二电容电极，所述重布线路位于所述介电层上，所述第一导电盲孔位于所述介电层内且连接所述第一线路层与所述重布线路，所述第二电容电极位于所述介电层内，其中所述第二电容电极具有相对的第一端与第二端，所述第一端与所述电容介电层相接触，所述第二端与所述重布线路相接触，且所述第二电容电极、所述电容介电层以及所述第一电容电极构成电容，其中所述第一导电盲孔与所述第二电容电极是由同一工艺同时形成的同一膜层。
7.根据权利要求6所述的线路板结构，其中所述第一端于所述第一表面上的正投影小于与所述第二端于所述第一表面上的正投影。
8.根据权利要求6所述的线路板结构，其中所述第二电容电极的厚度与所述电容介电层的厚度的总和等于所述第一导电盲孔的厚度。
9.根据权利要求6所述的线路板结构，其中所述第二电容电极具有连接于所述第一端与所述第二端的侧壁，且所述侧壁为斜面。
10.根据权利要求6所述的线路板结构，其中还包括多个第二导电通孔与多个第三导电通孔，位于所述绝缘层中，且部分所述第一线路层、部分所述第二线路层、所述多个第二导电通孔与所述多个第三导电通孔以螺旋形式贯穿所述绝缘层构成立体电感。
11.根据权利要求6所述的线路板结构，还包括：
多个导电端子，配置于所述重布线路层上且与所述重布线路层电连接。
CN201810072395.4A 2018-01-25 2018-01-25 线路板结构及其制作方法 Active CN110087392B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810072395.4A CN110087392B (zh) 2018-01-25 2018-01-25 线路板结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810072395.4A CN110087392B (zh) 2018-01-25 2018-01-25 线路板结构及其制作方法

Publications (2)

Publication Number Publication Date
CN110087392A CN110087392A (zh) 2019-08-02
CN110087392B true CN110087392B (zh) 2021-08-10

Family

ID=67411965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810072395.4A Active CN110087392B (zh) 2018-01-25 2018-01-25 线路板结构及其制作方法

Country Status (1)

Country Link
CN (1) CN110087392B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022000173A1 (zh) * 2020-06-29 2022-01-06 庆鼎精密电子（淮安）有限公司 线路板及其制作方法
US11678438B2 (en) 2020-12-30 2023-06-13 Panelsemi Corporation Electronic device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4103502B2 (ja) * 2002-08-28 2008-06-18 株式会社トッパンＮｅｃサーキットソリューションズ 多層配線板及びその製造方法
KR100512688B1 (ko) * 2003-11-21 2005-09-07 대덕전자 주식회사 캐패시터 내장형 인쇄 회로 기판 제조 방법
KR100619367B1 (ko) * 2004-08-26 2006-09-08 삼성전기주식회사 고유전율을 갖는 커패시터를 내장한 인쇄회로기판 및 그제조 방법
CN2785312Y (zh) * 2004-12-13 2006-05-31 威盛电子股份有限公司 埋入式被动元件的组装结构
CN101534610B (zh) * 2008-03-12 2012-03-28 欣兴电子股份有限公司 埋入式电容元件电路板及其制造方法
JP5397482B2 (ja) * 2009-12-24 2014-01-22 株式会社村田製作所 回路モジュール
KR102254874B1 (ko) * 2014-05-30 2021-05-24 삼성전기주식회사 패키지 기판 및 패키지 기판 제조 방법

Also Published As

Publication number Publication date
CN110087392A (zh) 2019-08-02

Similar Documents

Publication Publication Date Title
KR100443954B1 (ko) 반도체장치
US7948085B2 (en) Circuit board structure
US20130009325A1 (en) Semiconductor element-embedded substrate, and method of manufacturing the substrate
TWI473552B (zh) 具有元件設置區之基板結構及其製程
KR101709468B1 (ko) Pop 구조용 인쇄회로기판, 그 제조 방법 및 이를 이용하는 소자 패키지
US9899235B2 (en) Fabrication method of packaging substrate
KR101883046B1 (ko) 코일 전자 부품
WO2017134761A1 (ja) キャパシタ内蔵多層配線基板及びその製造方法
US20130025926A1 (en) Circuit substrate
US8436463B2 (en) Packaging substrate structure with electronic component embedded therein and method for manufacture of the same
US20060243482A1 (en) Circuit board structure and method for fabricating the same
CN110087392B (zh) 线路板结构及其制作方法
CN109922600B (zh) 线路板结构及其制作方法
TWI669997B (zh) 線路板結構及其製作方法
KR102326494B1 (ko) 내장형 컴포넌트를 구비한 집적회로 패키징 시스템 및 그 제조방법
TW202011557A (zh) 具有內埋基板的線路載板及其製作方法與晶片封裝結構
JP2002076167A (ja) 半導体チップ、積層型半導体パッケージ、及びそれらの作製方法
TWI512922B (zh) 封裝基板與封裝結構之製法
TWI643534B (zh) 線路板結構及其製作方法
US7078311B2 (en) Substrate-embedded capacitor, production method thereof, and circuit board
TWI484600B (zh) 無核心封裝基板及其製法
US7013560B2 (en) Process for fabricating a substrate
US8091221B2 (en) Method of fabricating circuit board
TWM508791U (zh) 封裝基板與晶片封裝結構
US9955578B2 (en) Circuit structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant