KR101161811B1 - 고속 신호 전송용 번인 테스트 장치와 그를 위한 번인보드 및 번인보드의 고속 신호 전송 방법 - Google Patents

고속 신호 전송용 번인 테스트 장치와 그를 위한 번인보드 및 번인보드의 고속 신호 전송 방법 Download PDF

Info

Publication number
KR101161811B1
KR101161811B1 KR1020100079217A KR20100079217A KR101161811B1 KR 101161811 B1 KR101161811 B1 KR 101161811B1 KR 1020100079217 A KR1020100079217 A KR 1020100079217A KR 20100079217 A KR20100079217 A KR 20100079217A KR 101161811 B1 KR101161811 B1 KR 101161811B1
Authority
KR
South Korea
Prior art keywords
signal pattern
burn
serial
parallel
signal
Prior art date
Application number
KR1020100079217A
Other languages
English (en)
Other versions
KR20120021782A (ko
Inventor
이용근
박병옥
이강수
유권종
Original Assignee
서울과학기술대학교 산학협력단
(주)아테코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울과학기술대학교 산학협력단, (주)아테코 filed Critical 서울과학기술대학교 산학협력단
Priority to KR1020100079217A priority Critical patent/KR101161811B1/ko
Publication of KR20120021782A publication Critical patent/KR20120021782A/ko
Application granted granted Critical
Publication of KR101161811B1 publication Critical patent/KR101161811B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 고속 신호 전송용 번인 테스트 장치 및 그를 위한 번인보드에 관한 것으로, 번인보드 내에서 직렬화 및 병렬화를 통해 구간별로 상이한 전송속도로 신호 패턴을 전달하여 최종적으로 칩(DUT)에 고속 신호 패턴을 전달함으로써, 고속으로 동작하는 칩에 대한 고속 번인 테스트를 수행하기 위한, 고속 신호 전송용 번인 테스트 장치와 그를 위한 번인보드 및 번인보드의 고속 신호 전송 방법을 제공하고자 한다.
이를 위하여, 본 발명은 번인 테스트 장치로서, 칩에 전달되는 직렬 신호 패턴을 고려하여 번인 테스트용 병렬 신호 패턴을 생성하기 위한 신호 패턴 생성부; 상기 신호 패턴 생성부로부터 전달된 병렬 신호 패턴의 전압 레벨을 조정하기 위한 드라이버; 및 상기 드라이버로부터 전달된 병렬 신호 패턴을 구간별로 전송속도를 상이하게 전달하기 위한 직렬화를 통해 출력된 직렬 신호 패턴을 고속으로 상기 칩에 전송하기 위한 번인보드;를 포함한다.

Description

고속 신호 전송용 번인 테스트 장치와 그를 위한 번인보드 및 번인보드의 고속 신호 전송 방법{BURN-IN TEST APPARATUS FOR THE TRANSMISSION OF HIGH SPEED SIGNAL AND BURN-IN BOARD THEREFOR AND METHOD FOR THE TRANSMISSION OF HIGH SPEED SIGNAL}
본 발명은 고속 신호 전송용 번인 테스트 장치와 그를 위한 번인보드 및 번인보드의 고속 신호 전송 방법에 관한 것으로, 더욱 상세하게는, 번인보드 내에서 직렬화 및 병렬화를 통해 구간별로 상이한 전송속도로 신호 패턴을 전달하여 최종적으로 칩(DUT)에 고속 신호 패턴을 전달함으로써, 고속 신호 전송용 번인 테스트 장치와 그를 위한 번인보드 및 번인보드의 고속 신호 전송 방법에 관한 것이다.
반도체 제조공정은 웨이퍼를 가공하는 전공정(Fabrication: FAB)과, 웨이퍼상의 칩(chip)을 개개로 잘라서 완성품으로 조립하고 완성된 제품이 제대로 동작하는지를 검사하는 후공정(packaging/test)으로 구분된다. 구체적으로, 전공정은 웨이퍼라 일컫는 실리콘 산화물 박막에 여러 공정[확산(diffusion), 감광(photo), 식각(etching), 이온주입(ion implantation) 및 박막형성(thin film) 등]을 통해 제조하고자 하는 회로소자를 실장하는 공정이다. 후공정은 전공정을 통해 제조된 웨이퍼상의 개별소자별로 특정 테스트(probe/test)를 한 뒤 소자단위로 절삭(sawing)하여 조립[배선(bonding), 성형(molding) 등]한 후, 완성된 개별소자에 대한 최종 출하 검사(burn-in test 및 final test)를 하는 공정이다.
특히, 후공정에서 번인 테스트(burn-in test)는 칩의 수명 및 신뢰성과 관련하여 일정시간 동안 고온과 고압을 인가하여 제품을 동작시켜 조기불량을 발견하여 조치하기 위한 과정으로서, 퍼니스(furnace)를 이용하여 상온에서 125℃까지 올려 칩의 동작에 대한 테스트를 수행한다. 이때, 번인 타임은 용도에 따라 다르게 설정될 수 있다. 이러한 번인 테스트용 반도체 장비는 1세대 MBT(Memory Burn-in Test), 2세대 MBT, 3세대 MBT로 구별된다. 이때, 1세대 MBT는 번인 결과의 모니터링이 가능한 모니터링 번인 테스트 장비이며, 2세대 MBT는 1세대보다 처리속도가 빠르며 신호 관리능력까지 갖춘 번인 테스트 장비이며, 3세대 MBT는 상기 1세대와 2세대의 기능을 갖추며 디바이스 자체의 특성까지도 테스트할 수 있는 번인 테스트 장비이다. 이때, 3세대 MBT를 통상적으로 TDBI(Test During Burn-In)라 한다.
도 1은 종래의 번인 테스트 장치에 대한 구성도이다.
도 1과 같이, 종래의 번인 테스트 장치는 TDBI로서, 번인 테스트용 테스트 패턴을 발생시키는 신호 패턴 생성부(pattern generator, 110), 신호 패턴 생성부(110)로부터 칩(150)을 테스트하기 위한 신호를 전달받아 커넥터(connector, 130)를 통해 각각의 칩(150)으로 전달하고 커넥터(130)를 통해 칩(150)의 출력결과에 대한 신호를 전달받아 통과(pass) 또는 불량(fail)을 판정하는 드라이버(driver, 120), 번인 테스트용 칩(150)이 배치되는 번인보드(Burn In Board: BIB, 140)로 구성된다. 일반적으로, 번인 테스트 장치는 125℃의 고온 환경에서 칩의 동작에 대한 테스트를 수행하기 위해, 칩이 실장된 번인보드(140)를 퍼니스(furnace)에서 테스트를 수행한다.
이러한 번인 테스트 장치는 대부분 수십 ㎒의 검사속도로 제작되어 있기 때문에, 수백 ㎒의 고속 동작 환경이 요구되는 칩(예를 들어, DDR2, DDR3 등)에 대해 효율적인 번인 테스트 과정을 수행하기 어렵다.
이는 종래의 번인 테스트 장치에서 번인 테스트용 신호 패턴이 수십 ㎒의 검사속도로 한정될 때 번인 테스트를 수행할 수 있는 상태의 신호 패턴을 제공할 수 있음을 의미한다. 즉, 종래의 번인 테스트 장치는 번인 테스트용 신호 패턴을 수백 ㎒의 검사속도로 설정할 때 신호 패턴이 번인 테스트를 수행할 수 없는 상태로 나타나기 때문에 번인 테스트 자체를 수행할 수 없다.
상기와 같은 이유로, 고속 동작 환경이 요구되는 칩의 경우에도 종래의 테스트 장치를 이용하여 번인 테스트를 수행할 때 수십 ㎒의 검사속도로 신호 패턴을 제공해야 하므로, 이는 실제적으로 요구되는 검사속도(즉, 수백 ㎒)에 크게 미치지 못하여 테스트의 신뢰성을 떨어트릴 뿐만 아니라 고온상태에서 실제 동작상태를 검사하는 번인 테스트라기보다 단지 전압을 오픈(open) 또는 쇼트(short)시키는 정도의 성능 테스트라는 의미밖에 없다.
전술한 바와 같이, 종래의 번인 테스트 장치는 고속 동작 환경이 요구되는 칩에 대한 번인 테스트를 수행하기 어려운데, 이는 신호 경로상에 존재하는 전송 지연(propagation delay)과 로드(load)에 병렬로 걸려있는 캐피시터(capacitor)의 충전으로 인해 원하는 시간에 원하는 형태로의 고속 동작 환경용 신호 패턴을 생성할 수 없기 때문이다.
일반적으로, 번인보드에서 고속 신호 패턴이 전달되는 경우에는, 드라이버와 연결되는 전단에 위치하는 칩의 경우에 고속 신호 패턴이 전송지연 없이 전달될 수 있으나, 후단에 위치하는 칩의 경우에 고속 신호 패턴이 거리에 따른 전송지연에 의해 고속 신호 패턴이 그대로 전달되기 어렵다. 이는 번인보드 내 모든 칩에 대해 고속으로 신호 패턴을 전송하기 어렵다는 점을 나타낸다.
따라서, 고속으로 동작하는 칩에 대한 번인 테스트를 수행하기 위해서는, 번인 테스트 장치 내(특히, 번인보드)의 전송 지연을 줄여 원하는 시간에 원하는 형태의 신호 패턴을 제공할 필요가 있으며, 전송속도에 따른 전송지연 특성을 고려하여 번인보드를 설계할 필요가 있다.
따라서 상기와 같은 종래 기술은 번인보드 내에서 거리에 따른 전송지연으로 인해 모든 칩에 대해 고속 신호 패턴을 전송하기 어렵다는 문제점이 있으며, 이러한 문제점을 해결하고자 하는 것이 본 발명의 과제이다.
따라서 본 발명은 번인보드 내에서 직렬화 및 병렬화를 통해 구간별로 상이한 전송속도로 신호 패턴을 전달하여 최종적으로 칩(DUT)에 고속 신호 패턴을 전달함으로써, 고속으로 동작하는 칩에 대한 고속 번인 테스트를 수행하기 위한, 고속 신호 전송용 번인 테스트 장치와 그를 위한 번인보드 및 번인보드의 고속 신호 전송 방법을 제공하는데 그 목적이 있다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
상기 목적을 달성하기 위하여, 본 발명은 번인 테스트 장치로서, 칩에 전달되는 직렬 신호 패턴을 고려하여 번인 테스트용 병렬 신호 패턴을 생성하기 위한 신호 패턴 생성부; 상기 신호 패턴 생성부로부터 전달된 병렬 신호 패턴의 전압 레벨을 조정하기 위한 드라이버; 및 상기 드라이버로부터 전달된 병렬 신호 패턴을 구간별로 전송속도를 상이하게 전달하기 위한 직렬화를 통해 출력된 직렬 신호 패턴을 고속으로 상기 칩에 전송하기 위한 번인보드;를 포함한다.
상기 드라이버는, 상기 신호 패턴 생성부로부터 전달된 병렬 신호 패턴에 대한 직렬화를 통해 출력된 직렬 신호 패턴을 상기 번인보드로 전달하는 것을 특징으로 하며, 상기 번인보드는, 상기 드라이버로부터 전달된 직렬 신호 패턴에 대한 병렬화를 통해 상기 칩의 인접 구간까지 병렬 신호 패턴으로 전송한 후 직렬화를 수행하여, 상기 칩에 이르는 구간에서 직렬 신호 패턴으로 전송하는 것을 특징으로 한다.
상기 드라이버는, 상기 신호 패턴 생성부로부터 전달된 병렬 신호 패턴에 대한 직렬화를 수행하기 위한 제1 직렬처리부를 포함하는 것을 특징으로 한다.
상기 번인보드는, 상기 드라이버로부터 전달된 직렬 신호 패턴에 대한 병렬화를 수행하여 저속으로 병렬 신호 패턴을 출력하기 위한 병렬처리부; 및 상기 병렬처리부로부터 전달된 병렬 신호 패턴에 대한 직렬화를 수행하여 칩에 고속으로 직렬 신호 패턴을 출력하기 위한 제2 직렬처리부;를 포함한다.
상기 제1 및 제2 직렬처리부는, 병렬 신호 패턴에 대해 병렬 채널의 전송속도 및 개수에 따라 처리된 전송속도로 직렬 신호 패턴을 출력하는 것을 특징으로 한다.
상기 병렬처리부는, 상기 번인보드에서 거리에 따른 전송지연의 영향이 없는 전송속도로 병렬 신호 패턴을 출력하는 것을 특징으로 한다.
상기 번인보드는, 상기 제2 직렬처리부로부터 전달된 직렬 신호 패턴을 다수의 칩에 전달하기 위한 복수의 신호 분배부를 더 포함한다.
한편, 본 발명은 번인 테스트 장치로서, 번인 테스트용 병렬 신호 패턴을 생성하기 위한 신호 패턴 생성부; 상기 신호 패턴 생성부로부터 전달된 병렬 신호 패턴에 대한 직렬화를 통해 직렬 신호 패턴을 출력하기 위한 드라이버; 및 번인보드;를 포함하며, 상기 번인보드는, 다수의 칩에 인접하여 배치하고 상기 드라이버와의 거리에 따라 상기 드라이버로부터 전달된 직렬 신호 패턴의 전송속도를 조정하여 직렬 신호 패턴을 상기 다수의 칩에 전달하기 위한 복수의 신호 분배부;를 포함한다.
또한, 본 발명은 번인보드로서, 외부로부터 전달된 직렬 신호 패턴에 대한 병렬화를 수행하여 저속으로 병렬 신호 패턴을 출력하기 위한 병렬처리부; 및 상기 병렬처리부로부터 전달된 병렬 신호 패턴에 대한 직렬화를 수행하여 상기 칩으로 고속으로 직렬 신호 패턴을 출력하기 위한 직렬처리부;를 포함한다.
상기 번인보드는, 상기 직렬처리부로부터 전달된 직렬 신호 패턴을 다수의 칩에 전달하기 위한 복수의 신호 분배부를 더 포함한다.
아울러, 본 발명은 번인보드의 신호 전송 방법으로서, 외부로부터 전달된 직렬 신호 패턴에 대한 병렬화를 수행하여 저속으로 병렬 신호 패턴을 출력하는 병렬화 단계; 및 상기 병렬 신호 패턴에 대한 직렬화를 수행하여 칩에 고속으로 직렬 신호 패턴을 출력하는 직렬화 단계;를 포함한다.
상기한 바와 같이, 본 발명은 번인 테스트용 신호 패턴을 고속으로 칩에 전달함으로써 고속 번인 테스트를 수행할 수 있는 효과가 있다.
또한, 본 발명은 전송속도에 따른 전송지연 특성을 고려하여 번인보드를 설계함으로써, 번인보드 내 칩의 위치에 상관없이 고속으로 번인 테스트를 수행할 수 있는 효과가 있다.
또한, 본 발명은 드라이버와 번인보드 사이에 직렬 채널을 통해 신호 패턴을 전달함으로써 상호 연결을 위한 커넥터의 개수를 줄일 수 있는 효과가 있다.
도 1은 종래의 번인 테스트 장치에 대한 구성도,
도 2는 본 발명의 일실시예에 따른 고속 신호 전송용 번인 테스트 장치에 대한 구성도,
도 3은 본 발명의 다른 실시예에 따른 고속 신호 전송용 번인 테스트 장치에 대한 구성도,
도 4는 본 발명에 따른 차동 신호의 싱글 엔드 전송 방법에 대한 설명도이다.
상술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되어 있는 상세한 설명을 통하여 보다 명확해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.
도 2는 본 발명의 일실시예에 따른 고속 신호 전송용 번인 테스트 장치에 대한 구성도이다.
도 2에 도시된 바와 같이, 본 발명의 일실시예에 따른 고속 신호 전송용 번인 테스트 장치(이하 "번인 테스트 장치"라 함, 200)는, 신호 패턴 생성부(pattern generator, 210), 드라이버(driver, 220), 번인보드(burn in board, 230)를 포함하며, 드라이버(220)는 제1 직렬처리부(serializer, 221)를 포함하고, 번인보드(230)는 병렬처리부(deserializer, 231), 제2 직렬처리부(232), 칩(Device Under Test: DUT, 233)을 포함한다.
여기서, 번인 테스트 장치(200)는 번인 테스트를 수행하기 위해 해당 칩(233)으로 데이터(data), 어드레스(address) 및 컨트롤(control)을 위한 신호 패턴을 전송한다. 이때, 번인 테스트 장치(200)는 고속으로 번인 테스트를 수행할 때, 데이터 및 어드레스를 위한 신호 패턴을 칩(233)으로 고속 전송해야 하며, 컨트롤을 위한 신호 패턴에 있어서는 칩(233)으로 저속 전송해도 상관없다.
그런데, 번인보드(230)에서는 저속 신호 패턴이 전달되는 경우에 거리에 따른 전송 지연에 의한 영향을 거의 받지 않으나, 고속 신호 패턴이 전달되는 경우에 거리에 따른 전송지연에 의한 영향으로 고속 번인 테스트를 수행할 수 없다.
이에 따라, 번인 테스터 장치(200)는 도 2와 같이 도시하여 데이터 또는 어드레스를 위한 신호 패턴을 병렬처리부(231)와 제2 직렬처리부(232)를 통해 전송한다. 다만, 번인 테스터 장치(200)는 컨트롤을 위한 신호 패턴을 전송하기 위해 제2 직렬처리부(232) 없이 병렬처리부(231)를 통해 직접 칩(233)으로 전송할 수도 있다.
구체적으로, 번인 테스트 장치(200)는 직렬화(serialization)/병렬화(deserialization) 변환을 통해 신호 패턴 생성부(210)로부터 칩(233)에 이르는 구간(즉, 제1 직렬 처리 구간, 병렬 처리 구간, 제2 직렬 처리 구간)별 신호 전송 속도를 상이하게 설정함으로써, 고속으로 신호 패턴을 전송하여 해당 칩에 대한 번인 테스트를 수행할 수 있는 환경을 구현한다.
먼저, 제1 직렬 처리 구간은 드라이버(220)의 제1 직렬처리부(221)와 번인보드(230)의 병렬처리부(231)에 이르는 직렬 구간을 나타내며, 신호 패턴 생성부(210)로부터 전달된 저속 병렬 신호 패턴이 고속 직렬 신호 패턴으로 변환되어 전송되는 구간이다. 즉, 제1 직렬 처리 구간에서는 드라이버(220)와 번인보드(230) 사이에서 병렬 채널 대신에 직렬 채널을 통해 신호 패턴이 전송됨으로써, 드라이버(220)와 번인보드(230) 간 연결에 있어 제한적인 인터페이스 환경이 개선된다.
다음으로, 병렬 처리 구간은 번인보드(230)에서 병렬처리부(231)와 제2 직렬처리부(232)에 이르는 병렬 구간을 나타내며, 제1 직렬처리부(221)로부터 전달된 고속 직렬 신호 패턴이 저속 병렬 신호 패턴으로 변환되어 전송되는 구간이다.
이에 따라, 변환된 저속 병렬 신호 패턴은 번인보드(230)내 대부분의 전송 경로를 상대적으로 전송 지연에 의한 영향이 적게 받으면서 경유하므로 제2 직렬처리부(232)까지 신호 패턴의 무결성(integrity)을 유지하면서 전송될 수 있다. 만약, 제1 직렬처리부(221)로부터 전달된 고속 직렬 신호 패턴이 그대로 전달되는 경우에는, 번인보드(230)의 전송 지연에 의한 영향이 많아 신호 패턴의 무결성이 깨져 원하는 신호 패턴을 칩(233)까지 전송할 수 없기 때문에 고속으로 번인 테스트를 수행하기 어렵다. 이는 신호 패턴이 저속으로 전송되는 경우에 전송에 의해 발생되는 지연보다 라이징 타임(rising time)이 길기 때문에 상대적으로 영향이 약하여 무결성이 유지되는 반면, 고속으로 전송되는 경우에 전송 때문에 발생되는 지연보다 라이징 타임이 짧아 상대적으로 영향이 커서 무결성이 깨지기 때문이다.
다음으로, 제2 직렬 처리 구간은 번인보드(230)에서 제2 직렬처리부(232)와 칩(233)에 이르는 직렬 구간을 나타내며, 병렬처리부(231)로부터 전달된 저속 병렬 신호 패턴이 고속 직렬 신호 패턴으로 변환되어 전송되는 구간이다. 이때, 제2 직렬 처리 구간은 제2 직렬처리부(232)와 칩(233)을 상호 근접 거리에 위치하도록 배치하여 병렬 처리 구간에 비해 매우 짧다. 즉, 변환된 고속 직렬 신호 패턴은 번인보드(230) 내 전송 경로를 따라 전송되더라도 제2 직렬 처리 구간이 짧아 전송 지연에 의해 영향받는 정도가 미흡하여 해당 칩(233)까지 그대로 제공된다.
이하, 번인 테스트 장치(200)의 구성요소에 대해 상세히 설명한다. 여기서는 번인 테스트 장치(200)가 3개의 병렬 채널과 1개의 직렬 채널 간 직렬화 및 병렬화 과정을 이용하여 번인 테스트를 수행하는 경우를 가정하여 설명한다.
신호 패턴 생성부(210)는 번인 테스트를 위한 데이터 또는 어드레스에 대한 신호 패턴을 생성한다. 이때, 신호 패턴 생성부(210)는 칩(233)에 최종적으로 전달하려는 직렬 신호 패턴을 고려하여 번인 테스트용 병렬 신호 패턴을 생성하여 반복 출력한다.
구체적으로, 신호 패턴 생성부(210)는 '0' 또는 '1'의 이진 비트로 신호 패턴을 생성하여 고속으로 전송하는데, 각 병렬 채널에 대해 4 비트를 기본 단위로 신호 패턴을 생성하여 출력한다. 이때, 200㎒ 이상의 고속으로 3개 병렬 채널을 통해 신호 패턴을 전송하려는 경우에, 3개 병렬 채널을 통해 출력되는 각각의 신호 패턴(즉, 병렬 신호 패턴)은 '0101', '1010', '1101'이며 70㎒의 전송 속도로 출력된다.
드라이버(220)는 신호 패턴 생성부(210)에 의해 생성된 병렬 신호 패턴의 전압 레벨을 조정한다. 여기서, 드라이버(220)는 제1 직렬처리부(221)를 포함하며, 제1 직렬처리부(221)는 신호 패턴 생성부(210)로부터 생성된 병렬 신호 패턴에 대한 직렬화를 통해 직렬 신호 패턴을 출력한다.
이때, 제1 직렬처리부(221)는 70㎒의 전송 속도로 전달된 각각의 병렬 신호 패턴(즉, 0101, 1010, 1101)에 대한 직렬화를 통해 210㎒의 전송 속도로 직렬 신호 패턴(즉, 110101010101)을 출력한다. 여기서, 제1 직렬처리부(221)는 각 병렬 채널을 통해 입력되는 병렬 신호 패턴에 대해, 병렬 채널의 전송속도 및 개수에 따라 처리된 전송속도로 직렬 신호 패턴을 출력한다. 도 2에서는 각 병렬 채널의 전송속도가 70㎒이고 그 개수가 3개이므로, 3개의 병렬 채널을 통해 전송속도 70㎒로 동시에 입력되는 병렬 신호 패턴을 동시에 처리하기 위한 직렬 신호 패턴을 적어도 210㎒(즉, 70㎒×3개)로 처리하여 출력한다.
구체적으로, 제1 직렬처리부(221)는 각 병렬 신호 패턴에 대해 최하위 비트부터 최상위 비트까지 지그재그로 나열하여 직렬화를 수행한 후 생성된 직렬 신호 패턴을 출력한다. 일례로, 전술한 병렬 신호 패턴을 각각 "A(a1a2a3a4)＝0101", "B(b1b2b3b4)＝1010", "C(c1c2c3c4)＝1101"에 대응시켜 설명하면, "C(c1)-B(b1)-A(a1) A(a2)-B(b2)-C(c2) C(c3)-B(b3)-A(a3) A(a4)-B(b4)-C(c4)"와 같이 최하위 비트부터 직렬화를 수행한 후, 직렬 신호 패턴 "c1b1a1 a2b2c2 c3b3a3 a4b4c4"를 출력한다. 즉, 직렬 신호 패턴 "c1b1a1 a2b2c2 c3b3a3 a4b4c4"는 "110 101 010 101"로 나타난다.
이는 번인보드(230)에 탑재된 칩(233)의 개수가 많을수록 드라이버(220)와 번인보드(230) 간에 필요한 커넥터의 개수가 증가하는 드라이버(220)와 번인보드(230) 간의 제한적인 인터페이스 환경을 개선하기 위함이다. 도 2에 도시된 일실시예의 경우에는 3개의 병렬 채널을 1개의 직렬 채널로 신호 패턴을 전송함으로써 필요한 커넥터의 개수가 1/3 수준으로 줄이는 효과를 나타낸다.
번인보드(230)에는 병렬처리부(231) 및 제2 직렬처리부(232)가 포함되며, 번인 테스트를 위한 다수의 칩(233)이 실장된다.
병렬처리부(231)는 제1 직렬처리부(221)로부터 전송된 직렬 신호 패턴에 대해 직렬화의 역 과정인 병렬화를 통해 병렬 신호 패턴으로 변환한다. 이때, 병렬처리부(231)는 210㎒의 전송 속도로 전달된 직렬 신호 패턴(즉, 110101010101)에 대한 병렬화를 통해 70㎒의 전송 속도로 각각의 병렬 신호 패턴(즉, 0101, 1010, 1101)을 출력한다. 이처럼, 병렬처리부(231)는 고속 직렬 신호 패턴을 저속 병렬 신호 패턴으로 변환하여 전송한다. 이는 번인보드(230)에서 칩(233)에 이르는 거리가 멀수록 신호 패턴을 고속으로 전송하기 어렵기 때문에, 번인보드(230)에서 전송 제약이 없는 저속으로 신호 패턴을 전송하여 손실 없이 전송하기 위함이다.
이때, 병렬처리부(231)는 직렬화에 기초하여 그 역 과정으로서 병렬화를 수행함에 있어, 직렬 신호 패턴을 각 병렬 채널로 추출 및 배치하여 병렬 신호 패턴을 생성하여 출력한다. 일례로, 직렬 신호 패턴 "c1b1a1 a2b2c2 c3b3a3 a4b4c4"인 경우에, 병렬 신호 패턴 A(a1a2a3a4)는 최상위 비트로부터 3, 4, 9 및 10번째 비트를 추출 및 배치하고, 병렬 신호 패턴 B(b1b2b3b4)는 최상위 비트로부터 2, 5, 8 및 11번째 비트를 추출 및 배치하며, 병렬 신호 패턴 C(c1c2c3c4)는 최상위 비트로부터 1, 6, 7 및 12번째 비트를 추출 및 배치한다.
제2 직렬처리부(232)는 제1 직렬처리부(221)와 마찬가지로, 병렬처리부(231)로부터 전달된 병렬 신호 패턴에 대해 직렬화를 통해 직렬 신호 패턴으로 변환한다. 이때, 제2 직렬처리부(232)는 70㎒의 전송 속도로 전달된 각각의 병렬 신호 패턴(즉, 0101, 1010, 1101)에 대한 직렬화를 통해 210㎒의 전송 속도로 직렬 신호 패턴(즉, 110101010101)을 출력한다.
아울러, 제2 직렬처리부(232)는 칩(223)의 근접 거리에 위치하여 직렬 신호 패턴을 칩(223)에 제공한다. 이와 같이 제2 직렬처리부(232)가 칩(223)의 근접 거리에 위치함으로써, 직렬 신호 패턴이 비록 번인보드(230)를 통해 전달되더라도 전송 제약에 영향을 크게 받지 않고 고속으로 직렬 신호 패턴을 칩(223)에 전달할 수 있다. 바람직하게는, 병렬 처리 구간이 제2 직렬 처리 구간에 비해 크면 클수록, 직렬 신호 패턴은 전송 제약에 상관없이 칩(223)으로 전달될 수 있다.
한편, 제1 직렬처리부(221) 및 제2 직렬처리부(232)는 입력측의 경우에 TTL(Transistor Transistor Logic) 방식으로 저속의 병렬 신호 패턴이 입력되고, 출력측의 경우에 LVDS(Low Voltage Differential Signalling) 방식으로 고속의 직렬 신호 패턴이 출력된다. 반면에, 병렬처리부(231)는 입력측의 경우에 LVDS 방식으로 고속의 직렬 신호 패턴이 입력되고, 출력측의 경우에 TTL 방식으로 저속의 병렬 신호 패턴이 입력된다.
도 3은 본 발명의 다른 실시예에 따른 고속 신호 전송용 번인 테스트 장치에 대한 구성도이다.
도 3에 도시된 번인 테스트 장치(300)는 도 2와 마찬가지로 신호 패턴 생성부(310), 드라이버(320) 및 번인보드(330)를 포함한다. 이에 따라, 여기서는 도 3에 도시된 번인 테스트 장치(300)의 주요 구성요소가 도면번호를 상이하게 부여하더라도 전술한 도 2의 번인 테스트 장치(200)에 대한 구성요소에 중복되므로 자세한 설명을 생략하기로 한다.
다만, 번인보드(330)는 다수의 제1 내지 제6칩(233a,233b)에 대한 번인 테스트를 수행하기 위한 확장형 보드 구조를 제공한다. 이때, 번인보드(330)는 병렬 처리 구간 및 제2 직렬 처리 구간을 계층화 구조로 형성함으로써 다수의 제1 내지 제6칩(233a,233b)을 집적하여 수용한다.
즉, 번인보드(330)는 병렬 처리 구간에서 병렬처리부(331)에 대해 제2 직렬처리부(332a) 및 제3 직렬처리부(332b)가 연결되고, 제2 직렬처리부(332a)에 대해 다수의 제1 내지 제3칩(233a)이 연결된 제1 신호분배부(334a)가 배치되며, 제3 직렬처리부(332b)에 대해 다수의 제4 내지 제6칩(233b)이 연결된 제2 신호분배부(334b)가 배치된다.
여기서, 병렬처리부(331)로부터 출력된 병렬 신호 패턴은 저속이므로 병렬처리부(331)로부터의 거리에 따른 전송지연에 영향이 없다. 이에 따라, 제2 직렬처리부(332a) 및 제3 직렬처리부(332b)는 병렬처리부(331)로부터의 거리에 상관없이 다수의 칩을 수용하기 위한 번인보드(330)의 구조에 따라 임의로 배치할 수 있다.
아울러, 제2 직렬처리부(332a)는 직렬 신호 패턴을 다수의 제1 내지 제3칩(233a)로 동일하게 제공하기 위한 제1 신호분배부(334a)에 연결되며, 제3 직렬처리부(332b)는 직렬 신호 패턴을 다수의 제4 내지 제6칩(233b)로 동일하게 제공하기 위한 제2 신호분배부(334b)에 연결된다.
일반적으로, 제1 직렬처리부(321), 병렬처리부(331), 제2 직렬처리부(332a), 제3 직렬처리부(332b), 제1 신호분배부(334a), 제2 신호분배부(334b)는 팬 인(fan-in)되는 입력 전류(input current)가 20㎂로 작기 때문에, 필요에 따라 다수의 팬 아웃(fan-out)이 가능하다. 이때, 출력 쇼트 서킷 전류(output short circuit current)는 제1 직렬처리부(321), 제2 직렬처리부(332a), 제3 직렬처리부(332b)의 경우에 3.5㎃, 병렬처리부(331)의 경우에 50㎃, 제1 신호분배부(334a) 및 제2 신호분배부(334b)의 경우에 50㎃이다. 이에 따라, 번인 테스트 장치(300)는 번인보드(330)에서 제2 직렬처리부(332a) 및 제3 직렬처리부(332b)의 개수는 줄이고 칩의 개수에 따라 제1 신호분배부(334a) 및 제2 신호분배부(334b)의 개수를 늘린다. 예를 들어, 칩의 1핀에 필요한 전류가 10㎃이면 제1 신호분배부(334a)의 1개 신호는 5개의 칩을 제어할 수 있고, 제2 직렬처리부(332a)의 1개 신호에 60개의 제1 신호분배부(334a)를 팬 아웃하면 20㎂×60=1.2㎃로 칩을 제어할 수 있다.
한편, 제1 신호분배부(334a) 및 제2 신호분배부(334b)는 병렬처리부(331), 제2 직렬처리부(332a) 및 제3 직렬처리부(332b)를 배치하지 않고 제1 직렬처리부(221)로부터 직접 직렬 신호 패턴을 전달받아 다수의 제1 내지 제6칩(333a,333b)으로 전달할 수도 있다. 이때, 다수의 제1 내지 제6칩(333a,333b)에 전달되는 직렬 신호 패턴의 전송속도는, 제1 직렬처리부(321)로부터 떨어진 제1 신호분배부(334a) 및 제2 신호분배부(334b)의 거리를 조정하여 결정할 수 있다. 바람직하게는, 직렬 신호 패턴의 전송속도는 고속이므로 번인보드(330) 내에서 전송지연이 일어나기 때문에, 제1 신호분배부(334a) 및 제2 신호분배부(334b)는 제1 직렬처리부(321)로부터 떨어진 거리가 최대한 짧도록 배치한다.
도 4는 본 발명에 따른 차동 신호의 싱글 엔드 전송 방법에 대한 설명도이다.
도 4에 도시된 바와 같이, 번인 보드 장치(400)는 노이즈에 강한 차동 신호(differential signal)를 칩(433)에 전달할 수 있다. 즉, 제2 직렬처리부(432)로부터 출력된 차동 신호를 칩(433)에 전달할 때, 차동 신호의 양의 신호측 뿐만 아니라 음의 신호측에 대해서도 칩(433)의 입력 캐패시턴스(input capacitance, Cinput)와 동일한 크기의 캐패시터(434a,434b)를 배치하여 그라운드 처리한다. 이때, 캐패시터(434a,434b)의 캐패시턴스(C)는 다음과 같다. 일례로, I=50㎃, dＶ=1V, dt=1㎱일 때 I=C·dＶ/dt이므로, C=I·dt/dＶ=50㎃·1㎱/1V=50㎊와 같이 계산된다.
여기서, 제1 직렬처리부(421) 및 제2 직렬처리부(432)는 싱글 엔드 신호가 입력되면 차동 신호를 출력하며, 병렬처리부(431)는 차동 신호가 입력되면 싱글 엔드 신호를 출력한다.
이상에서는 본 발명을 특정의 바람직한 실시예를 예를 들어 도시하고 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
210: 신호 패턴 생성부
220: 드라이버
221: 제1 직렬처리부
230: 번인보드
231: 병렬처리부
232: 제2 직렬처리부
233: 칩(DUT)

Claims (11)

  1. 번인 테스트 장치로서,
    번인 테스트용 병렬 신호 패턴을 생성하기 위한 신호 패턴 생성부;
    상기 신호 패턴 생성부로부터 전달된 병렬 신호 패턴의 전압 레벨을 조정하며, 병렬 신호 패턴에 대한 직렬화를 수행하여 직렬 신호 패턴을 출력하기 위한 드라이버; 및
    상기 드라이버로부터 전달된 상기 직렬 신호 패턴을 병렬처리구간과 직렬처리구간별로 전송속도를 상이하게 전달하기 위해 상기 직렬 신호 패턴에 대한 병렬화 및 직렬화를 통해 출력된 직렬 신호 패턴을 고속으로 번인 테스트용 칩에 전송하기 위한 번인보드;
    를 포함하는 고속 신호 전송용 번인 테스트 장치.
  2. 제 1 항에 있어서,
    상기 드라이버는,
    상기 신호 패턴 생성부로부터 전달된 병렬 신호 패턴에 대한 직렬화를 통해 출력된 직렬 신호 패턴을 상기 번인보드로 전달하는 것을 특징으로 하며,
    상기 번인보드는,
    상기 드라이버로부터 전달된 직렬 신호 패턴에 대한 병렬화를 통해 상기 칩의 인접 구간까지 병렬 신호 패턴으로 전송한 후 직렬화를 수행하여, 상기 칩에 이르는 구간에서 직렬 신호 패턴으로 전송하는 것을 특징으로 하는 고속 신호 전송용 번인 테스트 장치.
  3. 제 2 항에 있어서,
    상기 드라이버는,
    상기 신호 패턴 생성부로부터 전달된 병렬 신호 패턴에 대한 직렬화를 수행하기 위한 제1 직렬처리부를 포함하는 것을 특징으로 하는 고속 신호 전송용 번인 테스트 장치.
  4. 제 2 항에 있어서,
    상기 번인보드는,
    상기 드라이버로부터 전달된 직렬 신호 패턴에 대한 병렬화를 수행하여 저속으로 병렬 신호 패턴을 출력하기 위한 병렬처리부; 및
    상기 병렬처리부로부터 전달된 병렬 신호 패턴에 대한 직렬화를 수행하여 상기 칩으로 고속으로 직렬 신호 패턴을 출력하기 위한 제2 직렬처리부;
    를 포함하는 것을 특징으로 하는 고속 신호 전송용 번인 테스트 장치.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 제1 및 제2 직렬처리부는,
    병렬 신호 패턴에 대해 병렬 채널의 전송속도 및 개수에 따라 결정된 전송속도로 직렬 신호 패턴을 출력하는 것을 특징으로 하는 고속 신호 전송용 번인 테스트 장치.
  6. 삭제
  7. 제 4 항에 있어서,
    상기 제2 직렬처리부로부터 전달된 직렬 신호 패턴을 다수의 칩에 전달하기 위한 복수의 신호 분배부를 더 포함하는 고속 신호 전송용 번인 테스트 장치.
  8. 번인 테스트 장치로서,
    번인 테스트용 병렬 신호 패턴을 생성하기 위한 신호 패턴 생성부;
    상기 신호 패턴 생성부로부터 전달된 병렬 신호 패턴에 대한 직렬화를 통해 직렬 신호 패턴을 출력하기 위한 드라이버; 및
    번인보드;를 포함하며,
    상기 번인보드는,
    상기 드라이버로부터 전달된 직렬 신호 패턴에 대한 병렬화를 수행하여 저속으로 병렬 신호 패턴을 출력하기 위한 병렬처리부;
    상기 병렬처리부로부터 전달된 병렬 신호 패턴에 대한 직렬화를 수행하여 칩에 고속으로 직렬 신호 패턴을 출력하기 위한 복수의 직렬처리부; 및
    각각 상기 직렬처리부와 다수의 칩 사이에 배치되어 직렬 신호 패턴을 상기 다수의 칩에 전달하기 위한 복수의 신호 분배부;
    를 포함하는 고속 신호 전송용 번인 테스트 장치.
  9. 번인보드로서,
    외부로부터 전달된 직렬 신호 패턴에 대한 병렬화를 수행하여 저속으로 병렬 신호 패턴을 출력하기 위한 병렬처리부; 및
    상기 병렬처리부로부터 전달된 병렬 신호 패턴에 대한 직렬화를 수행하여 칩에 고속으로 직렬 신호 패턴을 출력하기 위한 직렬처리부;
    를 포함하는 번인보드.
  10. 제 9 항에 있어서,
    상기 직렬처리부로부터 전달된 직렬 신호 패턴을 다수의 칩에 전달하기 위한 복수의 신호 분배부를 더 포함하는 번인보드.
  11. 번인보드의 신호 전송 방법으로서,
    외부로부터 전달된 직렬 신호 패턴에 대한 병렬화를 수행하여 저속으로 병렬 신호 패턴을 출력하는 병렬화 단계; 및
    상기 병렬 신호 패턴에 대한 직렬화를 수행하여 칩에 고속으로 직렬 신호 패턴을 출력하는 직렬화 단계;
    를 포함하는 고속 신호 전송 방법.
KR1020100079217A 2010-08-17 2010-08-17 고속 신호 전송용 번인 테스트 장치와 그를 위한 번인보드 및 번인보드의 고속 신호 전송 방법 KR101161811B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100079217A KR101161811B1 (ko) 2010-08-17 2010-08-17 고속 신호 전송용 번인 테스트 장치와 그를 위한 번인보드 및 번인보드의 고속 신호 전송 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100079217A KR101161811B1 (ko) 2010-08-17 2010-08-17 고속 신호 전송용 번인 테스트 장치와 그를 위한 번인보드 및 번인보드의 고속 신호 전송 방법

Publications (2)

Publication Number Publication Date
KR20120021782A KR20120021782A (ko) 2012-03-09
KR101161811B1 true KR101161811B1 (ko) 2012-07-03

Family

ID=46130013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100079217A KR101161811B1 (ko) 2010-08-17 2010-08-17 고속 신호 전송용 번인 테스트 장치와 그를 위한 번인보드 및 번인보드의 고속 신호 전송 방법

Country Status (1)

Country Link
KR (1) KR101161811B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220041684A (ko) 2020-09-25 2022-04-01 제이제이티솔루션 주식회사 하이 스피드 번인 테스트 장비 및 하이 스피드 번인 테스트 장비용 번인 보드

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9026870B2 (en) 2012-07-27 2015-05-05 Samsung Electronics Co., Ltd. Memory module and a memory test system for testing the same
CN105630495A (zh) * 2015-12-23 2016-06-01 深圳市科陆电子科技股份有限公司 烧录芯片方法及***
KR101962414B1 (ko) * 2017-11-03 2019-03-26 주식회사 두성기술 번인 테스트 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001330645A (ja) 2000-05-18 2001-11-30 Ando Electric Co Ltd バーンインテストシステム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001330645A (ja) 2000-05-18 2001-11-30 Ando Electric Co Ltd バーンインテストシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220041684A (ko) 2020-09-25 2022-04-01 제이제이티솔루션 주식회사 하이 스피드 번인 테스트 장비 및 하이 스피드 번인 테스트 장비용 번인 보드

Also Published As

Publication number Publication date
KR20120021782A (ko) 2012-03-09

Similar Documents

Publication Publication Date Title
US8384430B2 (en) RC delay detectors with high sensitivity for through substrate vias
US8627160B2 (en) System and device for reducing instantaneous voltage droop during a scan shift operation
EP1927004B1 (en) Scan testing methods
US7733079B2 (en) Clock distribution circuit and test method
US20070241766A1 (en) Semiconductor integrated circuit
US20060176943A1 (en) Serializer deserializer (SERDES) testing
US20090138771A1 (en) Boundary scan method, system and device
KR20070013295A (ko) 패키징된 다이를 테스트하기 위한 시스템 및 방법
CN104280651B (zh) 测试***以及半导体元件
US6844624B1 (en) Multichip module
KR101161811B1 (ko) 고속 신호 전송용 번인 테스트 장치와 그를 위한 번인보드 및 번인보드의 고속 신호 전송 방법
WO2007097053A1 (ja) 半導体集積回路とその検査方法
US9998350B2 (en) Testing device and testing method
KR20130042076A (ko) 반도체 장치
US9720041B2 (en) Scan-based test architecture for interconnects in stacked designs
US8020058B2 (en) Multi-chip digital system having a plurality of controllers with self-identifying signal
JP2010118408A (ja) 半導体装置、半導体装置の試験方法
CN106771950A (zh) 一种用于晶圆的测试***及其测试方法
CN112834895A (zh) 测试装置以及测试方法
KR20170108186A (ko) 반도체 장치 내 배선 구조체의 테스트 방법 및 테스트 장치
KR101068568B1 (ko) 반도체 장치의 테스트용 인터페이스 보드
US8362795B2 (en) Semiconductor device capable of verifying reliability
CN110736919A (zh) 用于提高SoC设计中测试覆盖率的方法及测试电路
KR101100714B1 (ko) 번인보드용 인터페이스 장치
US6271677B1 (en) Semiconductor integrated circuit and method for testing the semiconductor integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150603

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee