KR101835680B1 - 파워 디바이스용의 프로브 카드 - Google Patents

파워 디바이스용의 프로브 카드 Download PDF

Info

Publication number
KR101835680B1
KR101835680B1 KR1020147005362A KR20147005362A KR101835680B1 KR 101835680 B1 KR101835680 B1 KR 101835680B1 KR 1020147005362 A KR1020147005362 A KR 1020147005362A KR 20147005362 A KR20147005362 A KR 20147005362A KR 101835680 B1 KR101835680 B1 KR 101835680B1
Authority
KR
South Korea
Prior art keywords
probe
connection terminals
power device
tester
circuit board
Prior art date
Application number
KR1020147005362A
Other languages
English (en)
Other versions
KR20140057571A (ko
Inventor
에이이치 시노하라
이쿠오 오가사와라
켄 타오카
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140057571A publication Critical patent/KR20140057571A/ko
Application granted granted Critical
Publication of KR101835680B1 publication Critical patent/KR101835680B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06722—Spring-loaded
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06777—High voltage probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/263—Circuits therefor for testing thyristors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

프로브와 테스터 간의 측정 라인과 재치대와 테스터 간의 측정 라인 각각의 저항을 현격히 저감하여, 프로브 장치의 실제 기기로서 사용해도 신뢰성을 충분히 확보할 수 있는 파워 디바이스용의 프로브 카드를 제공한다. 본 발명의 프로브 카드(10)는, 파워 디바이스(D)의 이미터 전극에 전기적으로 접촉하는 제 1 프로브(11)와 제 1 프로브(11)가 접속된 블록 형상의 제 1 접속 단자(12)와, 파워 디바이스(D)의 게이트 전극에 전기적으로 접촉하는 제 2 프로브(13)와, 제 2 프로브(13)에 접속된 블록 형상의 제 2 접속 단자(14)와, 파워 디바이스(D)의 컬렉터 전극측에 전기적으로 접촉할 수 있는 콘택트 플레이트(15)와, 콘택트 플레이트(15)에 고정된 블록 형상의 제 3 접속 단자(16)를 구비하고, 제 1, 제 2, 제 3 접속 단자(12, 14, 16)는, 각각이 대응하는 테스터측의 접속 단자에 전기적으로 직접 접촉된다.

Description

파워 디바이스용의 프로브 카드{PROBE CARD FOR POWER DEVICE}
본 발명은, 예를 들면 절연 게이트 바이폴러 트랜지스터(IGBT)로 대표되는 파워 디바이스의 전기적인 동특성을 파워 디바이스가 웨이퍼로부터 분리되지 않은 상태에서 측정할 수 있는 프로브 장치에 이용되는 프로브 카드에 관한 것이다.
파워 디바이스는, 각종 전원 또는 자동차의 전장(電裝) 관련용의 스위칭 소자 등으로서, 혹은 산업 기기의 전장 관련의 스위칭 소자 등으로서 이용되는 등 범용성이 높아지고 있다. 파워 디바이스는, 통상의 반도체 소자와 비교하여 고압화, 대전류화 및 고속, 고주파수화되어 있다. 파워 디바이스로서는 IGBT, 다이오드, 파워 트랜지스터, 파워 MOS-FET, 사이리스터 등이 있다. 이들 파워 디바이스는, 각각의 정특성 또는 동특성(예를 들면, 스위칭 특성)이 평가된 후, 각각의 용도에 따라 전자 부품으로서 시장에 나온다.
다이오드는, 예를 들면 파워 MOS-FET와 병렬 접속하여 모터 등의 스위칭 소자로서 이용된다. 다이오드의 스위칭 특성은, 역회복 시간이 짧은 것이 바람직하며, 역회복 시간이 긴 경우에는 사용 조건에 따라 다이오드가 파괴되는 경우가 있다. 또한, 역전류의 전류 변화(di / dt)가 급격할수록 전류도 커져, 다이오드가 파괴되기 쉽다. 파워 디바이스의 스위칭 특성(동특성)은, 파워 디바이스의 패키지품 하나 하나가 전용의 측정기에 의해 측정되어, 개개의 파워 디바이스로서의 신뢰성이 평가되고 있다.
그러나, 패키지품이 불량품으로서 평가되면, 그대로 폐기되기 때문에, 그만큼 양품의 고비용을 초래하게 된다. 따라서 본 출원인은, 이러한 낭비를 없애기 위하여, 프로브 장치를 이용하여 파워 디바이스를 웨이퍼 레벨로 평가하는 방법에 대하여 다양하게 검토했다. 파워 디바이스의 평가에 이용되는 프로브 장치는, 반도체 웨이퍼를 재치(載置)하는 이동 가능한 재치대와, 재치대의 상방에 배치된 프로브 카드와, 재치대와 협동하여 반도체 웨이퍼와 프로브 카드와의 얼라이먼트를 행하는 얼라이먼트 기구와, 프로브 카드 상에 배치되어 프로브 카드와 전기적으로 접속되는 테스터를 구비하고, 테스터로부터의 신호에 기초하여 얼라이먼트 후의 반도체 웨이퍼의 전극과 프로브 카드의 프로브를 전기적으로 접촉시켜 파워 디바이스의 전류 변화 등을 측정하여, 스위칭 특성 등의 동특성을 평가할 수 있도록 구성되어 있다.
예를 들면, 파워 디바이스가 복수 형성된 반도체 웨이퍼의 상면에는 게이트 전극과 이미터 전극이 형성되고, 하면에는 컬렉터 전극이 형성되어 있다.
파워 디바이스의 동특성을 평가하는 프로브 장치의 경우, 재치대의 상면에는 파워 디바이스의 컬렉터 전극과 접촉하는 도체막으로 이루어지는 컬렉터 전극막이 형성되어 있고, 통상은 컬렉터 전극막과 테스터가 케이블을 개재하여 접속되어 있다.
그러나 종래의 프로브 장치는, 재치대의 컬렉터 전극막과 테스터를 접속하는 케이블이 길기 때문에, 케이블에서의 인덕턴스가 커져, 예를 들면 케이블 10 cm당 인덕턴스가 100 nH만큼 증가하는 것을 알 수 있었다. 이러한 프로브 장치를 이용하여 전류 변화(di / dt)를 마이크로 초단위로 측정하면 동특성을 평가하기 위한 전류 변화가 작아져, 이상치로부터 크게 벗어나, 본래의 전류 변화(di / dt)를 정확하게 측정하는 것이 어려워지고, 경우에 따라서는 파손되는 경우조차 있다. 이 때문에, 종래의 프로브 장치에서는 파워 디바이스의 스위칭 특성 등의 동특성을 평가할 수 없는 것을 알 수 있었다. 또한, 파워 디바이스의 턴 오프 시에 컬렉터 전극과 이미터 전극 간에 이상인 서지 전압이 걸려, 파워 디바이스를 파손하는 경우도 있다.
따라서 본 출원인은, 케이블에서의 인덕턴스의 증가를 억제하기 위하여 다양하게 검토한 결과, 그 해결 방법의 하나로서 도 7a 및 도 7b에 도시한 프로브 장치를 제안했다(특허문헌 1 참조). 이 프로브 장치에서는 재치대와 테스터를 접속하는 케이블 대신에 특수한 도통 기구가 설치되어 있다. 따라서, 이 프로브 장치에 대하여 도 7a 및 도 7b에 기초하여 개략적으로 설명한다. 이 프로브 장치는, 도 7a에 도시한 바와 같이 프로버실(1) 내에 재치대(2), 프로브 카드(3) 및 도통 기구(4)를 구비하고 있다. 재치대(2)의 적어도 상면에는 금 등의 도전성 금속으로 이루어지는 도체막이 컬렉터 전극으로서 형성되어 있다. 재치대(2)의 상방에는 복수의 프로브(3A)를 가지는 프로브 카드(3)가 카드 홀더(5)(도 7b 참조)를 개재하여 프로버실(1)의 헤드 플레이트(도시하지 않음)에 고정되어 있다. 프로브 카드(3)의 상면에는 복수의 프로브(3A)에 대응하는 단자 전극이 소정의 패턴으로 형성되고, 복수의 프로브(3A)가 각각의 단자 전극을 개재하여 테스터(도시하지 않음)와 전기적으로 접속된다. 예를 들면 도 7a 및 도 7b 중, 좌측의 프로브(3A)가 파워 디바이스의 게이트 전극과 접촉하고, 우측의 프로브(3A)가 파워 디바이스의 이미터 전극과 접촉한다. 게이트 전극에 전압을 인가함으로써, 컬렉터 전극으로부터 이미터 전극으로 전류가 흐르고, 이 때의 전류 변화(di / dt)가 측정된다.
또한 도 7a 및 도 7b에 도시한 바와 같이, 재치대(2), 프로브 카드(3) 및 카드 홀더(5)에는 재치대(2)의 도체막 전극과 테스터를 전기적으로 접속하는 도통 기구(4)가 설치되어 있다. 이 도통 기구(4)는, 도 7a 및 도 7b에 도시한 바와 같이, 재치대(2)의 둘레면에 서로 대향하도록 설치된 한 쌍의 접속 단자(4B)와, 한 쌍의 접속 단자(4B)에 대응하여 재치대(2)와 프로브 카드(3)의 사이에 개재시켜 설치된 한 쌍의 분할 도체(콘택트 플레이트)(4C)를 구비하고 있다. 한 쌍의 접속 단자(4B)는, 각 파워 디바이스의 전기적 특성을 측정하기 위하여 재치대(2)가 어떤 장소로 이동해도 각각이 대응하는 어느 하나의 콘택트 플레이트(4C)와 탄력적으로 접촉하여 컬렉터 전극막과 테스터(도시하지 않음)를 전기적으로 접속한다.
도 7a 및 도 7b에 도시한 프로브 장치는 상술한 바와 같이 도통 기구(4)가 설치되어 있기 때문에, 파워 디바이스의 스위칭 특성 등의 동특성을 평가할 시에는, 재치대(2)의 컬렉터 전극막과 테스터 간의 선로 길이가 현격히 짧아, 인덕턴스가 작기 때문에, 파워 디바이스에서의 전류 변화를 확실히 측정할 수 있다.
일본특허공개공보 2012-058225호
그러나, 특허문헌 1에는 기재되어 있지 않지만, 현상의 프로브 카드(3)에서는, 프로브(3A)가, 예를 들면 도 8a에 도시한 바와 같이 회로 기판(3B)의 배선 패턴(3B1), 비어 도체(3B2), 바나나 단자 등의 접속 플러그(3C)로 이루어지는 측정용 라인을 개재하여 테스터와 접속되기 때문에, 측정 라인 상의 저항이 크고, 저항에도 불균일이 있으며, 또한 내열성도 충분하지 않다. 이 때문에, 이러한 프로브 카드(3)를 프로브 장치의 실제 기기에서 사용해도 충분한 성능을 발휘할 수 없을 우려가 있다. 또한 예를 들면 도 8b에 도시한 바와 같이, 도통 기구(4)의 측정 라인도 접속 플러그(3C), 회로 기판(3B)의 배선 패턴(3B1), 비어 도체(3B2), 포고 핀(3D)으로 이루어지기 때문에, 프로브(3A)와 테스터 간의 측정 라인과 동일한 과제가 있다. 또한, 프로브 카드(3)가 복수의 접속 플러그(3C)를 개재하여 테스터에 접속되기 때문에, 프로브 카드(3)의 착탈에 큰 힘을 요하여, 예를 들면 프로브 카드(3)의 자동 교환이 어려워지는 경우도 있다.
본 발명의 과제는, 프로브와 테스터 간의 측정 라인과 재치대와 테스터 간의 측정 라인 각각의 저항을 현격히 저감하여, 프로브 장치의 실제 기기로서 사용해도 신뢰성을 충분히 확보할 수 있고, 용이하게 자동 교환할 수 있는 파워 디바이스용의 프로브 카드를 제공하는 것에 있다.
상기 과제를 해결하기 위하여, 본 발명의 제 1 태양에 따르면, 반도체 웨이퍼에 복수 형성된 파워 디바이스의 동특성을 검사할 시 이용되는 프로브 카드로서, 상기 파워 디바이스의 이미터 전극에 전기적으로 접촉하는 제 1 프로브와, 상기 제 1 프로브가 접속된 블록 형상의 제 1 접속 단자와, 상기 파워 디바이스의 게이트 전극에 전기적으로 접촉하는 제 2 프로브와, 상기 제 2 프로브에 접속된 블록 형상의 제 2 접속 단자와, 상기 파워 디바이스의 컬렉터 전극측에 전기적으로 접촉할 수 있는 콘택트 플레이트와, 상기 콘택트 플레이트에 고정된 블록 형상의 제 3 접속 단자를 구비하고, 상기 제 1, 제 2, 제 3 접속 단자는, 각각이 대응하는 테스터측의 접속 단자에 전기적으로 직접 접촉하는 것을 특징으로 하는 프로브 카드가 제공된다.
본 발명의 제 1 태양에 있어서, 상기 제 1, 제 2 접속 단자는 각각 지지 기판을 관통하고 또한 상기 지지 기판의 양면으로부터 노출되도록 상기 지지 기판에 고정되고, 상기 콘택트 플레이트는 상기 지지 기판의 상기 제 1, 제 2 프로브측의 면에 고정되고, 상기 제 3 접속 단자는 상기 지지 기판에 형성된 홀을 관통하고 있는 것이 바람직하다.
본 발명의 제 1 태양에 있어서, 상기 제 1, 제 2, 제 3 접속 단자의 상기 테스터측의 면에는 각각 중앙부가 볼록한 판 스프링부가 형성되어 있는 것이 바람직하다.
본 발명의 제 1 태양에 있어서, 상기 판 스프링부는 복수의 띠 형상부로 이루어지는 것이 바람직하다.
본 발명의 제 1 태양에 있어서, 상기 제 1, 제 2, 제 3 접속 단자는 각각 접속자를 가지는 것이 바람직하다.
상기 과제를 해결하기 위하여, 본 발명의 제 2 태양에 따르면, 반도체 웨이퍼에 복수 형성된 파워 디바이스의 동특성을 검사할 시 이용되는 프로브 카드로서, 상기 파워 디바이스의 이미터 전극에 전기적으로 접촉하는 제 1 프로브와, 상기 파워 디바이스의 게이트 전극에 전기적으로 접촉하는 제 2 프로브와, 상기 제 1, 제 2 프로브가 각각 접속된 배선 패턴을 가지는 회로 기판과, 상기 회로 기판의 상기 제 1, 제 2 프로브측의 면에 고정되고 상기 파워 디바이스의 컬렉터 전극측에 전기적으로 접촉할 수 있는 콘택트 플레이트와, 테스터에 설치되고 또한 상기 제 1, 제 2 프로브의 배선 패턴에 각각 전기적으로 접촉하는 블록 형상의 제 1, 제 2 접속 단자와, 상기 테스터에 설치되고 또한 상기 회로 기판에 형성된 홀을 관통하여 상기 콘택트 플레이트에 전기적으로 접촉하는 블록 형상의 제 3 접속 단자를 구비하고 있는 것을 특징으로 하는 프로브 카드가 제공된다.
본 발명의 제 2 태양에 있어서, 상기 제 1, 제 2 접속 단자의 상기 배선 패턴과 접촉하는 면에는 각각 중앙부가 볼록한 판 스프링부가 형성되어 있는 것이 바람직하다.
본 발명의 제 2 태양에 있어서, 상기 판 스프링부는 복수의 띠 형상부로 이루어지는 것이 바람직하다.
본 발명의 제 2 태양에 있어서, 상기 제 1, 제 2, 제 3 접속 단자는 각각 접속자를 가지는 것이 바람직하다.
본 발명에 따르면, 프로브와 테스터 간의 측정 라인과 재치대와 테스터 간의 측정 라인 각각의 저항을 현격히 저감하여, 프로브 장치의 실제 기기로서 사용해도 신뢰성을 충분히 확보할 수 있고, 용이하게 자동 교환할 수 있는 파워 디바이스용의 프로브 카드를 제공할 수 있다.
도 1은 본 발명의 프로브 카드가 적용된 프로브 장치의 일례를 도시한 개념도이다.
도 2a는 도 1에 도시한 프로브 카드의 하면측으로부터의 사시도이다.
도 2b는 도 1에 도시한 프로브 카드의 제 1, 제 2 접속 단자를 도시한 측면도이다.
도 3a는 도 1에 도시한 프로브 카드의 분해 사시도이다.
도 3b는 도 1에 도시한 프로브 카드의 제 3 접속 단자를 도시한 측면도이다.
도 4a는 도 2a 및 도 2b에 도시한 프로브 카드의 제 1, 제 2 접속 단자의 평면도이다.
도 4b는 도 2a 및 도 2b에 도시한 프로브 카드의 제 1, 제 2 접속 단자의 횡 방향의 단면도이다.
도 5a는 도 3a 및 도 3b에 도시한 프로브 카드의 제 3 접속 단자의 평면도이다.
도 5b는 도 3a 및 도 3b에 도시한 프로브 카드의 제 3 접속 단자의 횡 방향의 단면도이다.
도 6a은 본 발명의 제 2 실시예에 따른 프로브 카드의 주요부를 도시한 단면도이다.
도 6b는 본 발명의 제 2 실시예에 따른 프로브 카드의 주요부를 도시한 단면도이다.
도 7a는 본 출원인이 앞서 제안한 프로브 장치의 주요부를 도시한 측면도이다.
도 7b는 본 출원인이 앞서 제안한 프로브 장치의 주요부로서 프로브 카드의 하면을 도시한 평면도이다.
도 8a는 도 7a 및 도 7b에 도시한 프로브 카드의 주요부를 도시한 단면도이다.
도 8b는 도 7a 및 도 7b에 도시한 프로브 카드의 주요부를 도시한 단면도이다.
이하에, 도 1 ~ 도 6b에 도시한 실시예에 기초하여 본 발명을 설명한다.
도 1은, 본 발명의 프로브 카드가 적용된 프로브 장치의 일례를 도시한 개념도이다.
제 1 실시예의 프로브 카드(10)는, 예를 들면 도 1에 도시한 바와 같이, 이동 가능한 재치대(20)의 상방에 배치되고, 재치대(20) 상의 반도체 웨이퍼(W)와 전기적으로 접촉하여 파워 디바이스(D)의 스위칭 특성(동특성)을 평가하도록 구성되어 있다.
본 실시예의 프로브 카드(10)는, 동일 도면에 도시한 바와 같이, 파워 디바이스(D)의 이미터 전극에 접촉하는 제 1 프로브(11)와, 제 1 프로브(11)가 접속된 블록 형상의 제 1 접속 단자(12)와, 파워 디바이스(D)의 게이트 전극에 접촉하는 제 2 프로브(13)와, 제 2 프로브(13)가 접속된 블록 형상의 제 2 접속 단자(14)와, 파워 디바이스(D)의 컬렉터 전극측에 접속되는 콘택트 플레이트(15)와, 콘택트 플레이트(15)의 상면에 고정된 블록 형상의 제 3 접속 단자(16)와, 제 1, 제 2 프로브(11, 13)를 각각 외팔 지지하는 프로브 지지체(17)를 구비하고, 카드 홀더(30)(도 2a, 도 3a 참조)를 개재하여 프로브 장치에 장착되고, 제 1, 제 2, 제 3 접속 단자(12, 14, 16)를 개재하여 테스터(50)에 접속된다.
제 1 프로브(11)는, 도 1, 도 2b에 도시한 바와 같이 기단(基端)이 제 1 접속 단자(12)의 하면에 접속되고, 선단이 기울기 하방으로 연장되어 프로브 지지체(17)에 의해 외팔 지지되고, 선단이 파워 디바이스(D)의 이미터 전극에 접촉하도록 구성되어 있다. 제 1 접속 단자(12)는, 도 1에 도시한 바와 같이 지지 기판(18)에 형성된 제 1 홀(18A)을 관통한 상태로 지지 기판(18)에 장착되고, 상단면이 테스터(50)의 이미터 단자(51)와 직접 접촉하도록 구성되어 있다.
제 2 프로브(13) 및 제 2 접속 단자(14)는, 모두 도 2b에 도시한 바와 같이 제 1 프로브(11) 및 제 1 접속 단자(12)와 마찬가지로 구성되어 있다. 즉, 제 2 프로브(13)는, 도 1, 도 2b에 도시한 바와 같이 기단이 제 2 접속 단자(14)의 하면에 접속되고, 선단이 기울기 하방으로 연장되어 프로브 지지체(17)에 의해 외팔 지지되고, 선단이 파워 디바이스(D)의 게이트 전극에 접촉하도록 구성되어 있다. 제 2 접속 단자(14)는, 제 1 접속 단자(12)와 마찬가지로 지지 기판(18)에 형성된 제 2 홀(18B)을 관통한 상태로 지지 기판(18)에 장착되고, 상단면이 테스터(50)의 게이트 단자(52)와 직접 접촉하도록 구성되어 있다.
콘택트 플레이트(15)는, 도 1에 도시한 바와 같이 재치대(20)의 측면에 부설된 콘택트 블록(21)을 개재하여 재치대(20)의 표면에 형성된 도체막 전극(컬렉터 전극)(도시하지 않음)에 접속되도록 구성되어 있다. 콘택트 블록(21)은, 선단부가 상하 방향으로 탄력적으로 요동하도록 구성되어 있다. 이 때문에, 콘택트 블록(21)은, 파워 디바이스(D)의 평가 시에 재치대(20)가 이동할 때, 콘택트 플레이트(15)와 탄력적으로 접촉함으로써, 양자(15, 21) 간, 나아가서는 파워 디바이스(D)의 컬렉터 전극과 테스터(50)의 컬렉터 단자(53) 간에서 대전류가 흐르도록 구성되어 있다. 콘택트 플레이트(15)는, 도 2a에 도시한 바와 같이 육각형 형상으로 형성되고, 지지 기판(18)의 서로 대향하는 양측 가장자리부를 덮도록 카드 홀더(30)에 복수 개소에서 고정되어 있다. 콘택트 플레이트(15)는 복수 개소에서 나사 부재를 개재하여 카드 홀더(30)에 고정되고, 양자(15, 30)의 고정부에는 스페이서(도시하지 않음)가 개재되어, 이들 양자(15, 30) 간에 극간이 형성되어 있다. 콘택트 플레이트(15)에는, 도 3a에 도시한 바와 같이 지지 기판(18)을 덮는 부분에 제 3 접속 단자(16)가 고정되어 있다. 제 3 접속 단자(16)는, 도 1, 도 3b에 도시한 바와 같이 지지 기판(18)에 형성된 제 3 홀(18C)을 관통하고, 테스터(50)의 컬렉터 단자(53)와 직접 접촉하도록 구성되어 있다.
이와 같이 제 1, 제 2, 제 3 접속 단자(12, 14, 16)는 블록 형상으로 형성되어 있고, 또한 각각 테스터(50)의 이미터 단자(51), 게이트 단자(52), 컬렉터 단자(53)와 직접 접촉하기 때문에, 복수의 도체를 경유하여 테스터의 각 단자와 접속하는 도 8a, 도 8b의 프로브 카드와 비교하여 측정 라인의 저항이 현격히 작아, 대전류가 흘러도 발열이 적기 때문에, 대전류가 흘러도 내열성이 문제가 되지는 않고, 파워 디바이스(D)의 평가의 신뢰성을 현격히 높일 수 있다.
또한 제 1, 제 2, 제 3 접속 단자(12, 14, 16)는, 각각 도 4a, 도 4b, 도 5a, 도 5b에 도시한 바와 같이 접속자(단자대)(12A, 14A, 16A)를 가지고, 접속자(12A, 14A, 16A)를 개재하여 대전류를 확실히 흘리도록 구성되어 있다. 제 1, 제 2, 제 3 접속 단자(12, 14, 16)는 예를 들면 구리 등의 양호한 도체에 의해 형성되고, 접속자(12A, 14A, 16A)는 제 1, 제 2, 제 3 접속 단자(12, 14, 16)와 마찬가지로, 예를 들면 구리 등의 양호한 도체에 의해 형성되어 있다.
또한 제 1, 제 2, 제 3 접속 단자(12, 14, 16)의 상면에는 도 2b, 도 3b에 도시한 바와 같이 판 스프링부(12B, 14B, 16B)가 형성되고, 이들 접속 단자(12, 14, 16)는, 판 스프링부(12B, 14B, 16B)에서 테스터(50)의 이미터 단자(51), 게이트 단자(52), 컬렉터 단자(53)와 탄력적으로 접촉하도록 되어 있다. 이 때문에, 제 1, 제 2, 제 3 접속 단자(12, 14, 16)는, 테스터(50)의 이미터 단자(51), 게이트 단자(52), 컬렉터 단자(53)와 전기적으로 확실히 접속되고, 대전류를 안정적으로 흘릴 수 있어, 디바이스 평가의 신뢰성을 높일 수 있다.
이들 판 스프링부(12B, 14B, 16B)에는, 도 4a, 도 5a에 도시한 바와 같이 일정 간격으로 복수의 슬릿(S)이 형성되어 있다. 이들 슬릿(S)은, 판 스프링부(12B, 14B, 16B)를 복수의 띠 형상부로 분할하고, 각 띠 형상부에 일정치의 허용 전류가 흐르도록 되어 있다. 따라서, 제 1, 제 2, 제 3 접속 단자(12, 14, 16)를 흐르는 전류는, 띠 형상부의 개수에 따라 원하는 허용 전류치로 설정된다.
이어서, 프로브 카드(10)의 동작에 대하여 설명한다. 본 실시예의 프로브 카드(10)는, 도 1 및 도 2a에 도시한 바와 같이 프로브 장치에 카드 홀더(30)를 개재하여 장착하여 사용되면, 제 1, 제 2, 제 3 블록 형상의 접속 단자(12, 14, 16)가 각각의 판 스프링부(12B, 14B, 16B)를 개재하여 테스터(50)의 이미터 단자(51), 게이트 단자(52) 및 컬렉터 단자(53)와 각각 탄력적 또한 도통 가능하게 접촉한다.
이어서 도 1에 도시한 바와 같이, 복수의 파워 디바이스(D)가 형성된 반도체 웨이퍼(W)가 재치된 재치대(20)가 이동하고, 얼라이먼트 기구를 개재하여 파워 디바이스(D)의 이미터 전극, 게이트 전극과 프로브 카드(10)의 제 1, 제 2 프로브(11, 13)와의 얼라이먼트가 행해진다. 이 후, 재치대(20)가 이동하고, 최초로 평가해야 할 파워 디바이스(D)의 이미터 전극, 게이트 전극과 제 1, 제 2 프로브(11, 13)가 접촉한다. 이 때, 재치대(20)에 부설된 콘택트 블록(21)과 콘택트 플레이트(15)가 탄력적으로 접촉한다. 또한, 재치대(20)가 오버드라이브하여 파워 디바이스(D)와 테스터(50)가 전기적으로 접속된다. 이에 의해, 파워 디바이스(D)의 이미터 전극, 게이트 전극 및 컬렉터 전극이 테스터(50)의 이미터 단자(51), 게이트 단자(52) 및 컬렉터 단자(53)의 사이에서 도통 가능하게 된다.
이 후, 테스터(50)의 게이트 단자(52)로부터 프로브 카드(10)의 블록 형상의 제 2 접속 단자(14) 및 제 2 프로브(13)를 개재하여 파워 디바이스(D)의 게이트 전극에 게이트 전류를 인가하여 턴 온하면, 도 1에 화살표로 나타낸 바와 같이 테스터(50)의 컬렉터 단자(53)로부터 블록 형상의 제 3 접속 단자(16), 콘택트 플레이트(15), 콘택트 블록(21) 및 재치대(20)의 도체막 전극(컬렉터 전극)을 개재하여 파워 디바이스(D)의 컬렉터 전극에 대전류(예를 들면, 600A)가 흐른다. 이 대전류는 파워 디바이스(D)의 이미터 전극으로부터 제 1 프로브(11), 블록 형상의 제 1 접속 단자(12) 및 이미터 단자(51)를 개재하여 테스터(50)에 흐르고, 테스터(50)에서 측정된다. 이와 같이 테스터(50)로부터 파워 디바이스(D)의 게이트 전극에 게이트 전압을 인가함으로써, 컬렉터 전극으로부터 이미터 전극에 대전류를 흘리고, 전류 변화를 측정한 후, 턴 오프한다. 이 전류 변화의 측정에 의해, 파워 디바이스(D)의 동특성을 확실히 평가할 수 있다.
이상 설명한 바와 같이 본 실시예에 따르면, 제 1 프로브(11) 및 제 2 프로브(13)가 각각 접속된 블록 형상의 제 1 접속 단자(12) 및 제 2 접속 단자(14), 그리고 블록 형상의 제 3 접속 단자(16)가, 각각 테스터(50)의 이미터 단자(51), 게이트 단자(52) 및 컬렉터 단자(53)와 직접 접촉하기 때문에, 측정 라인의 저항이 현격히 작고, 또한 내열성이 뛰어나, 프로브 장치의 프로브 카드(10)로서 충분히 신뢰성이 높은 디바이스 평가를 행할 수 있다. 또한, 통상의 프로브 카드에서의 각 프로브는 포고 핀을 개재하여 테스터와 접속되어 있으므로, 프로브 카드를 교환할 시, 포고 핀의 압불량 또는 포고 핀과 프로브 및 테스터의 각 단자와의 접촉 불량이 발생하지 않도록 각 부의 접촉 상태를 미세하게 조정할 필요가 있지만, 본 실시예에 따른 프로브 카드는, 제 1, 제 2, 제 3 접속 단자(12, 14, 16)가 테스터(50)의 이미터 단자(51), 게이트 단자(52) 및 컬렉터 단자(53)와 직접 접촉하고, 포고 핀을 필요로 하지 않으므로, 상기 미세한 조정이 불필요해진다. 따라서, 프로브 카드(10)의 자동 교환을 용이하게 행할 수 있어, 실용성이 뛰어난 프로브 카드(10)를 얻을 수 있다.
또한 본 실시예에 따르면, 제 1, 제 2, 제 3 접속 단자(12, 14, 16)는 각각 판 스프링부(12B, 14B, 16B)를 개재하여 테스터(50)와 탄력적으로 접촉하기 때문에, 프로브 카드(10)와 테스터(50) 간의 도통성을 충분히 확보할 수 있다. 또한, 판 스프링부(12B, 14B, 16B)가 복수의 슬릿(S)에 의해 복수의 띠 형상부로 분할되어 있기 때문에, 띠 형상부의 개수에 따라 원하는 전류치로 설정할 수 있다. 또한, 제 1, 제 2, 제 3 접속 단자(12, 14, 16)는 각각 접속자(12A, 14A, 16A)를 가지기 때문에, 접속자(12A, 14A, 16A)를 개재하여 대전류를 보다 확실히 흐르게 할 수 있다.
이어서, 본 발명의 제 2 실시예에 대하여 설명한다.
도 6a 및 도 6b는, 각각 본 발명의 제 2 실시예에 따른 프로브 카드의 주요부를 도시한 단면도이다.
본 실시예의 프로브 카드(10A)는, 제 1 실시예에서의 지지 기판(18) 대신에 회로 기판(18')을 이용하고, 블록 형상의 제 1, 제 2, 제 3 접속 단자(12, 14, 16)를 테스터(도시하지 않음)에 설치한 점에 특징이 있고, 그 외는 제 1 실시예에 준하여 구성되어 있다. 따라서 이하에서는, 본 실시예의 특징 부분만을 설명한다.
본 실시예의 프로브 카드(10A)에 이용되는 회로 기판(18')에는, 도 6a에 도시한 바와 같이 제 1, 제 2 프로브(11, 13)가 접속되는 배선 패턴(18'A)이 형성되어 있다. 이 배선 패턴(18'A)은, 회로 기판(18')의 양면 각각에 소정의 패턴으로 형성된 제 1, 제 2 배선 도체(18'A1, 18'A2)와, 이 제 1, 제 2 배선 도체(18'A1, 18'A2)를 연결하는 비어 도체(18'A3)로 구성되어 있다. 제 1, 제 2 프로브(11, 13)는, 각각 회로 기판(18')의 하면의 제 1 배선 도체(18'A1)에, 예를 들면 땜납을 개재하여 접속되어 있다.
또한 도 6b에 도시한 바와 같이, 회로 기판(18')에는 테스터의 컬렉터 단자에 대응하여 설치된 제 3 접속 단자(16')가 관통하기 위한 홀(18'B)이 형성되어 있다. 테스터를 프로브 카드(10A)에 접속할 시, 동일 도면에 도시한 바와 같이 제 3 접속 단자(16')가 회로 기판(18')의 홀(18'B)을 관통하여 회로 기판(18')에 고정된 콘택트 플레이트(15)와 판 스프링부(16'B)를 개재하여 탄력적으로 접촉하도록 되어 있다.
본 실시예에서는, 프로브 장치에 장착된 프로브 카드(10A)와 테스터를 접속할 시에는, 테스터가 프로브 카드(10A)를 향해 강하하면, 테스터에 설치된 제 1, 제 2 접속 단자(12', 14')가 회로 기판(18')의 제 1, 제 2 프로브(11, 13)에 대응하는 배선 패턴의 제 2 배선 도체(18'A2)에 대하여 탄력적으로 접촉한다. 제 3 접속 단자(16')는, 회로 기판(18')의 홀(18'B)을 관통하여 콘택트 플레이트(15)에 대하여 탄력적으로 접촉한다. 이 상태에서 반도체 웨이퍼(W)에 형성된 복수의 파워 디바이스(D)가 평가된다. 본 실시예에서도 상기 실시예와 동일한 작용 효과를 기대할 수 있다.
본 발명은, 상기 실시예에 조금도 제한되지 않고, 필요에 따라 각 구성 요소를 설계 변경할 수 있다.
10, 10A : 프로브 카드
11 : 제 1 프로브
12, 12' : 제 1 접속 단자
12A : 접속자(단자대)
12'A : 판 스프링부
13 : 제 2 프로브
14, 14' : 제 2 접속 단자
14A : 접속자(단자대)
14'B : 판 스프링부
15 : 콘택트 플레이트
16, 16' : 제 3 접속 단자
16A : 접속자(단자대)
16'B : 판 스프링부
18 : 지지 기판
18' : 회로 기판
18'B : 홀
W : 반도체 웨이퍼
D : 파워 디바이스

Claims (9)

  1. 반도체 웨이퍼에 복수 형성된 파워 디바이스의 동특성을 검사할 시 이용되는 프로브 카드로서,
    상기 파워 디바이스의 이미터 전극에 전기적으로 접촉하는 제 1 프로브와,
    상기 제 1 프로브가 접속된 블록 형상의 제 1 접속 단자와,
    상기 파워 디바이스의 게이트 전극에 전기적으로 접촉하는 제 2 프로브와,
    상기 제 2 프로브에 접속된 블록 형상의 제 2 접속 단자와,
    상기 파워 디바이스의 컬렉터 전극측에 전기적으로 접촉할 수 있는 콘택트 플레이트와,
    상기 제 1, 제 2 접속 단자가 고정되는 지지 기판과,
    상기 콘택트 플레이트에 고정된 블록 형상의 제 3 접속 단자를 구비하고,
    상기 콘택트 플레이트는 상기 지지 기판과 별도로 제공되는 것이며,
    상기 지지 기판은 상기 블록 형상의 제 1 내지 제 3 접속 단자가 관통할 수 있는 제 1 홀, 제 2 홀 및 제 3 홀을 갖고,
    상기 제 1, 제 2, 제 3 접속 단자는, 각각의 블록 형상의 일면이 대응하는 테스터측의 접속 단자에 전기적으로 직접 접촉하며,
    상기 제 1, 제 2 접속 단자는 각각 상기 지지 기판의 상기 제 1 홀 및 상기 제 2 홀을 관통하고 또한 상기 지지 기판의 양면으로부터 노출되도록 상기 지지 기판에 고정되고, 상기 콘택트 플레이트와는 접촉하지 않으며,
    상기 제 3 접속 단자는 상기 지지 기판에 형성된 상기 제 3 홀을 관통하고 있는 것을 특징으로 하는 프로브 카드.
  2. 제 1 항에 있어서,
    상기 콘택트 플레이트는 상기 지지 기판의 상기 제 1, 제 2 프로브측의 면에 고정되는 것을 특징으로 하는 프로브 카드.
  3. 제 1 항에 있어서,
    상기 제 1, 제 2, 제 3 접속 단자의 상기 테스터측의 면에는 각각 중앙부가 볼록한 판 스프링부가 형성되어 있는 것을 특징으로 하는 프로브 카드.
  4. 제 3 항에 있어서,
    상기 판 스프링부는 복수의 띠 형상부로 이루어지는 것을 특징으로 하는 프로브 카드.
  5. 제 1 항에 있어서,
    상기 제 1, 제 2, 제 3 접속 단자는 각각 접속자를 가지는 것을 특징으로 하는 프로브 카드.
  6. 반도체 웨이퍼에 복수 형성된 파워 디바이스의 동특성을 검사할 시 이용되는 프로브 카드로서,
    상기 파워 디바이스의 이미터 전극에 전기적으로 접촉하는 제 1 프로브와,
    상기 파워 디바이스의 게이트 전극에 전기적으로 접촉하는 제 2 프로브와,
    상기 제 1, 제 2 프로브가 각각이 접속된 배선 패턴을 가지는 회로 기판과,
    상기 회로 기판의 상기 제 1, 제 2 프로브측의 면에 고정되고 상기 파워 디바이스의 컬렉터 전극측에 전기적으로 접촉할 수 있는 콘택트 플레이트와,
    테스터에 설치되고 또한 상기 제 1, 제 2 프로브의 배선 패턴에 각각 전기적으로 접촉하는 블록 형상의 제 1, 제 2 접속 단자와,
    상기 테스터에 설치되고 또한 상기 회로 기판에 형성된 홀을 관통하여 상기 콘택트 플레이트에 전기적으로 접촉하는 블록 형상의 제 3 접속 단자를 구비하고,
    상기 회로 기판은 상기 블록 형상의 제 3 접속 단자가 관통할 수 있는 홀을 가지고,
    상기 콘택트 플레이트는 상기 회로 기판과 별도로 제공되는 것이며,
    상기 배선 패턴은 상기 회로 기판의 일면에 형성된 제 1 배선 도체와, 상기 회로 기판의 다른 일면에 형성된 제 2 배선 도체와, 상기 회로 기판을 관통하여 상기 제 1, 제 2 배선 도체를 연결하는 비어 도체를 포함하며,
    상기 제 1 및 제 2 접속 단자는, 각각의 블록 형상의 일면이 상기 제 1 배선 도체에 전기적으로 접촉하고, 상기 콘택트 플레이트와는 접촉하지 않으며,
    상기 제 3 접속 단자는 상기 회로 기판에 형성된 상기 홀을 관통하여, 블록 형상의 일면이 상기 콘택트 플레이트에 접촉하고 있는 것을 특징으로 하는, 프로브 카드.
  7. 제 6 항에 있어서,
    상기 제 1, 제 2 접속 단자의 상기 배선 패턴과 접촉하는 면에는 각각 중앙부가 볼록한 판 스프링부가 형성되어 있는 것을 특징으로 하는 프로브 카드.
  8. 제 7 항에 있어서,
    상기 판 스프링부는 복수의 띠 형상부로 이루어지는 것을 특징으로 하는 프로브 카드.
  9. 제 6 항에 있어서,
    상기 제 1, 제 2, 제 3 접속 단자는 각각 접속자를 가지는 것을 특징으로 하는 프로브 카드.
KR1020147005362A 2011-08-01 2012-07-30 파워 디바이스용의 프로브 카드 KR101835680B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-168425 2011-08-01
JP2011168425A JP5291157B2 (ja) 2011-08-01 2011-08-01 パワーデバイス用のプローブカード
PCT/JP2012/069925 WO2013018910A1 (ja) 2011-08-01 2012-07-30 パワーデバイス用のプローブカード

Publications (2)

Publication Number Publication Date
KR20140057571A KR20140057571A (ko) 2014-05-13
KR101835680B1 true KR101835680B1 (ko) 2018-03-07

Family

ID=47629422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147005362A KR101835680B1 (ko) 2011-08-01 2012-07-30 파워 디바이스용의 프로브 카드

Country Status (7)

Country Link
US (1) US9322844B2 (ko)
EP (1) EP2762897A4 (ko)
JP (1) JP5291157B2 (ko)
KR (1) KR101835680B1 (ko)
CN (1) CN103703381B (ko)
TW (1) TWI541514B (ko)
WO (1) WO2013018910A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6042761B2 (ja) * 2013-03-28 2016-12-14 東京エレクトロン株式会社 プローブ装置
JP6042760B2 (ja) * 2013-03-28 2016-12-14 東京エレクトロン株式会社 プローブ装置
JP5936579B2 (ja) * 2013-05-08 2016-06-22 本田技研工業株式会社 電流印加装置
JP6045993B2 (ja) * 2013-07-08 2016-12-14 東京エレクトロン株式会社 プローブ装置
US10527647B2 (en) * 2013-07-09 2020-01-07 Formfactor, Inc. Probe head with inductance reducing structure
JP6289962B2 (ja) 2013-07-11 2018-03-07 東京エレクトロン株式会社 プローブ装置
US10281518B2 (en) * 2014-02-25 2019-05-07 Formfactor Beaverton, Inc. Systems and methods for on-wafer dynamic testing of electronic devices
US10161990B2 (en) * 2014-03-11 2018-12-25 Sintokogio, Ltd. Inspection system for device to be tested, and method for operating inspection system for device to be tested
JP6218718B2 (ja) 2014-10-22 2017-10-25 三菱電機株式会社 半導体評価装置及びその評価方法
TWI580969B (zh) * 2015-04-14 2017-05-01 Mpi Corp Probe card
CN106707130B (zh) * 2017-01-04 2019-05-03 株洲中车时代电气股份有限公司 一种igbt模块测试装置
KR101845652B1 (ko) * 2017-01-17 2018-04-04 주식회사 텝스 부품 실장된 웨이퍼 테스트를 위한 하이브리드 프로브 카드
CN109298305B (zh) * 2017-07-24 2020-12-11 株洲中车时代半导体有限公司 一种针对压接式igbt模块子模组的测试装置及方法
KR102243839B1 (ko) * 2018-07-13 2021-04-22 도쿄엘렉트론가부시키가이샤 중간 접속 부재, 및 검사 장치
AT525517A1 (de) * 2021-10-13 2023-04-15 Gaggl Dipl Ing Dr Rainer Prüfvorrichtung und Anordnung mit dieser

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050099192A1 (en) * 2002-11-25 2005-05-12 John Dunklee Probe station with low inductance path
US20080061803A1 (en) * 2006-08-22 2008-03-13 Formfactor, Inc. Method and apparatus for making a determination relating to resistance of probes
US20100033199A1 (en) * 2006-10-17 2010-02-11 Tokyo Electron Limited Holding member for inspection, inspection device and inspecting method
JP2011138865A (ja) * 2009-12-28 2011-07-14 Micronics Japan Co Ltd 半導体デバイスの検査装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08184639A (ja) * 1994-12-28 1996-07-16 Sony Tektronix Corp 接触子構体
JP4387125B2 (ja) 2003-06-09 2009-12-16 東京エレクトロン株式会社 検査方法及び検査装置
JP4784158B2 (ja) * 2005-06-07 2011-10-05 三菱電機株式会社 プローブカード、およびこれを用いた直流特性測定方法
JP2007040926A (ja) 2005-08-05 2007-02-15 Tokyo Seimitsu Co Ltd プローバ
JP4979214B2 (ja) * 2005-08-31 2012-07-18 日本発條株式会社 プローブカード
JP2007123430A (ja) * 2005-10-26 2007-05-17 Tokyo Seimitsu Co Ltd 半導体ウエハ及び半導体検査方法
US7521947B2 (en) * 2006-05-23 2009-04-21 Integrated Technology Corporation Probe needle protection method for high current probe testing of power devices
WO2007137284A2 (en) * 2006-05-23 2007-11-29 Integrated Technology Corporation Probe needle protection method for high current probe testing of power devices
JP2011047782A (ja) * 2009-08-27 2011-03-10 Tokyo Electron Ltd 半導体素子評価方法
JP5296117B2 (ja) 2010-03-12 2013-09-25 東京エレクトロン株式会社 プローブ装置
CN102072974A (zh) * 2010-11-11 2011-05-25 嘉兴斯达微电子有限公司 一种功率模块可靠性试验夹具

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050099192A1 (en) * 2002-11-25 2005-05-12 John Dunklee Probe station with low inductance path
US20080061803A1 (en) * 2006-08-22 2008-03-13 Formfactor, Inc. Method and apparatus for making a determination relating to resistance of probes
US20100033199A1 (en) * 2006-10-17 2010-02-11 Tokyo Electron Limited Holding member for inspection, inspection device and inspecting method
JP2011138865A (ja) * 2009-12-28 2011-07-14 Micronics Japan Co Ltd 半導体デバイスの検査装置

Also Published As

Publication number Publication date
TW201326827A (zh) 2013-07-01
JP2013032938A (ja) 2013-02-14
EP2762897A1 (en) 2014-08-06
EP2762897A4 (en) 2015-04-01
TWI541514B (zh) 2016-07-11
KR20140057571A (ko) 2014-05-13
CN103703381A (zh) 2014-04-02
WO2013018910A1 (ja) 2013-02-07
JP5291157B2 (ja) 2013-09-18
CN103703381B (zh) 2016-12-21
US9322844B2 (en) 2016-04-26
US20140176173A1 (en) 2014-06-26

Similar Documents

Publication Publication Date Title
KR101835680B1 (ko) 파워 디바이스용의 프로브 카드
KR101389251B1 (ko) 프로브 장치
US7521947B2 (en) Probe needle protection method for high current probe testing of power devices
JP2013032938A5 (ko)
EP1788401B1 (en) Method and apparatus for testing electrical characteristics of object under test
JPH10185947A (ja) プローブ・アダプタ
KR101186915B1 (ko) 검사용 접촉 구조체
CN106405274B (zh) 电子元件老化测试装置
JPH0955273A (ja) Ｂｇａパッケージｉｃ用ｉｃソケット
US6069480A (en) Kelvin contact-type testing device
KR20110092979A (ko) 켈빈 테스트용 소켓
EP2980838A1 (en) Probe device
CN115561601A (zh) 一种压接型igbt子模组测试适配器及测试设备
US20060091898A1 (en) Unknown
JP2014071091A (ja) プローブユニットおよび検査装置
KR20110132298A (ko) 켈빈 테스트용 소켓
JP2015015419A (ja) プローブ装置
JP3172305B2 (ja) 半導体装置の製造方法
JPH0618559A (ja) プローブカード
JPH08115777A (ja) 接続装置
CN118050615A (zh) 一种提取封装杂散电感参数用的芯片替代结构与测量方法
CN117054697A (zh) 探针卡装置及其电路保护组件
JP2006128351A (ja) 容量測定システム及び容量測定方法
JPS6211179A (ja) 半導体集積回路自動選別装置の接触素子
JPH07159486A (ja) 集積回路試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)