KR101787329B1 - 탄성파 디바이스 - Google Patents

Abstract

소형화될 수 있는 탄성파 디바이스. 이러한 탄성파 디바이스의 특정 예들은 기판, 기판 위에 제공되는 IDT 전극, 기판 위에 제공되고 IDT 전극에 접속되는 배선 전극, IDT 전극이 탄성파를 여기시키는 여기 공간을 실링하는 실링 본체, 및 배선 전극 위에 제공되고 실링 본체의 일부를 형성하는 실링 벽을 포함한다. 배선 전극의 외주 돌출부를 포함한다. 일 예에서, 배선 전극은 기판의 상면 상에 제공되는 제1 배선 전극 및 제1 배선 전극의 상면 상에 제공되는 제2 배선 전극 - 제2 배선 전극의 외주에는 돌출부가 제공됨 -을 포함한다.

Description

탄성파 디바이스{ACOUSTIC WAVE DEVICES}

본 발명의 양상들 및 실시예들은 다양한 전자 디바이스들에 사용되는 탄성파 디바이스에 관한 것이다.

<관련 출원들에 대한 상호 참조>

본 출원은 2014년 7월 31일자로 출원되었고 "ACOUSTIC WAVE DEVICES"이라는 명칭의 공동 계류중인 일본 특허 출원 제2014-155795호에 대해 35 U.S.C. §119 및 PCT 제8조 하에서 우선권을 주장하며, 이는 모든 목적들을 위해 그 전부가 본 명세서에 참조로 통합된다.

종래, 무선 통신 디바이스들에 대한 분기 필터 또는 고주파 필터로서 사용되는 전자 부품으로서 탄성파 디바이스가 널리 알려져 있다. 일본 특허 출원 공보 제2012-109925호는 종래의 탄성파 디바이스의 예들을 설명한다.

특허문헌 1: 일본 특허 출원 공보 제2012-109925호

종래의 탄성파 디바이스들은 소형화하기에 어려울 수 있는데 그 이유는 소형화의 결과로서 탄성파 디바이스의 실링 부재에 더 가까운 IDT 전극(interdigital transducer electrode)의 여기 영역에 의해 여기 특성이 영향을 받기 때문이다.

본 발명의 양상들 및 실시예들은 유사한 특징들 및/또는 성능을 갖는 종래의 탄성파 디바이스들의 크기에 비해 소형화될 수 있는 탄성파 디바이스를 제공하는 것에 관한 것이다.

특정 실시예들에 따르면, 탄성파 디바이스는 기판, 기판 위에 제공되는 IDT 전극, IDT 전극에 접속되는 배선 전극- 배선 전극의 외주에는 돌출부가 제공됨 -, IDT 전극이 탄성파를 여기시키는 여기 공간을 실링하는 실링 본체, 및 배선 전극 위에 제공되고 실링 본체의 일부를 형성하는 실링 벽을 포함한다.

배선 전극에 외주 상의 돌출부를 제공하는 것은 여기 특성을 저하시키지 않고 탄성파 디바이스를 소형화될 수 있게 하는데 그 이유는 실링 본체 및 실링 벽을 형성하는 부재가 IDT 전극의 여기 영역으로 진입하는 것을 돌출부가 방지하기 때문이다.

탄성파 디바이스의 다양한 실시예들은 다음의 특징들 중 임의의 하나 이상을 포함할 수 있다.

일 실시예에 따르면 탄성파 디바이스는 기판, 기판 위에 배치되는 IDT 전극, IDT 전극이 탄성파를 여기시키는 여기 공간을 실링하는 실링 본체, 기판 위에 배치되고 IDT 전극에 접속되는 배선 전극- 배선 전극은 배선 전극의 외주에 형성되고 여기 공간 내로 돌출하도록 구성되는 돌출부를 포함함 -, 및 배선 전극 위에 배치되고 실링 본체의 일부를 형성하는 실링 벽- 실링 벽은 돌출부에 의해 IDT 전극으로부터 이격됨 -을 포함한다.

일 예에서 배선 전극은 기판의 상면 상에 배치되는 제1 배선 전극, 및 제1 배선 전극의 상면 상에 배치되는 제2 배선 전극- 돌출부는 제2 배선 전극의 외주에 형성됨 -을 포함한다.

일 예에서 탄성파 디바이스는 IDT 전극을 덮는 제1 유전체 막- 제2 배선 전극의 적어도 일부는 제1 유전체 막 위에 배치됨 -을 더 포함한다. 다른 예에서 탄성파 디바이스는 IDT 전극을 덮는 제1 유전체 막- 제2 배선 전극은 제1 유전체 막의 외주를 덮음 -을 더 포함한다. 다른 예에서 탄성파 디바이스는 IDT 전극을 덮고 제1 배선 전극의 외주를 덮는 제1 유전체 막을 더 포함한다. 탄성파 디바이스는 배선 전극 및 제1 유전체 막을 덮는 제2 유전체 막- 실링 벽은 제2 유전체 막 위에 배치됨 -을 더 포함할 수 있다. 다른 예에서 탄성파 디바이스는 IDT 전극을 덮는 제1 유전체 막- 돌출부는 제1 유전체 막의 외주 위에 배치됨 -을 더 포함한다.

일 예에서 탄성파 디바이스는 실링 본체의 상면 상에 배치되는 단자 전극, 및 배선 전극을 단자 전극에 접속시키는 접속 전극을 더 포함한다.

다른 실시예에 따르면 탄성파 디바이스는 압전 기판, 압전 기판의 상면 상에 배치되는 IDT 전극, 압전 기판의 상면 상에 배치되고 IDT 전극에 접속되는 제1 배선 전극, 제2 배선 전극- 제2 배선 전극의 적어도 일부는 제1 배선 전극의 상면 상에 배치되고, 제2 배선 전극은 제2 배선 전극의 외주에 형성되고 여기 공간 내로 돌출하도록 구성되는 돌출부를 포함함 -, 및 IDT 전극이 탄성파를 여기하는 여기 공간을 실링하는 실링 본체- 실링 본체는 제2 배선 전극 위에 배치되는 실링 벽을 포함하고, 실링 벽은 돌출부에 의해 IDT 전극으로부터 이격됨 -을 포함한다.

일 예에서 탄성파 디바이스는 IDT 전극을 덮는 제1 유전체 막을 더 포함한다. 다른 예에서 제1 유전체 막은 제1 배선 전극의 외주 위에 배치되고, 제2 배선 전극의 일부는 제1 유전체 막의 외주 위에 배치된다. 탄성파 디바이스는 제2 배선 전극 및 제1 유전체 막을 덮는 제2 유전체 막- 실링 벽은 제2 유전체 막 위에 배치됨 -을 더 포함할 수 있다.

추가적인 양상들 및 실시예들은 이러한 탄성파 디바이스를 사용는 탄성파 필터 및 안테나 듀플렉서, 뿐만 아니라 이를 사용하는 모듈 및 통신 디바이스를 제공하는 것에 관한 것이다.

일 실시예에서 안테나 듀플렉서는 송신 필터 및 수신 필터- 수신 필터 및 송신 필터 중 적어도 하나는 위에 논의된 실시예들, 예들 또는 구성들 중 임의의 것에 따른 탄성파 디바이스를 포함함 -를 포함한다.

다른 실시예는 안테나 듀플렉서를 포함하는 모듈에 관한 것이다.

다른 실시예에 따르면 모듈은 위에 논의된 실시예들, 예들 또는 구성들 중 임의의 것의 탄성파 디바이스를 포함하는 탄성파 필터를 포함한다.

다른 실시예는 위에 논의된 실시예들, 예들 또는 구성들의 탄성파 디바이스를 포함하는 통신 디바이스에 관한 것이다.

다른 실시예에 따르면 탄성파 디바이스의 제조 방법은 기판을 제공하는 단계, 기판의 상면 상에 IDT 전극을 형성하는 단계, 기판 위에 IDT 전극에 접속되는 배선 전극을 형성하는 단계- 배선 전극은 배선 전극의 외주에 형성되고 IDT 전극이 탄성파를 여기시키는 여기 공간 내로 돌출하도록 구성되는 돌출부를 포함함 -, 및 여기 공간을 실링하는 실링 본체를 형성하는 단계- 실링 본체는 배선 전극 위에 배치되고 돌출부에 의해 IDT 전극으로부터 이격되는 실링 벽을 포함함 -를 포함한다.

일 예에서 배선 전극을 형성하는 단계는 기판의 상면 상에 제1 배선 전극을 형성하는 단계, 및 제1 배선 전극의 상면 상에 제2 배선 전극을 형성하는 단계- 제2 배선 전극의 외주에 돌출부를 형성하는 단계를 포함함 -를 포함한다.

다른 예에서 이러한 방법은 IDT 전극을 덮는 제1 유전체 막을 형성하는 단계를 더 포함한다. 이러한 예들에서, 제2 배선 전극을 형성하는 단계는 제1 유전체 막의 외주 위에 제2 배선 전극의 일부를 형성하는 단계를 포함할 수 있다. 일 예에서 제1 유전체 막을 형성하는 단계는 제1 배선 전극의 외주를 덮는 제1 유전체 막을 형성하는 단계를 포함한다.

이러한 방법은 제2 배선 전극 및 제1 유전체 막을 덮는 제2 유전체 막을 형성하는 단계를 더 포함할 수 있다. 일 예에서 실링 본체를 형성하는 단계는 제2 유전체 막 위에 실링 벽을 형성하는 단계를 포함한다.

다른 예에서 이러한 방법은 실링 벽을 통해 배선 전극까지 연장되는 접속 전극을 형성하는 단계, 실링 벽 위에 단자 전극을 형성하는 단계, 및 접속 전극을 통해 단자 전극을 배선 전극에 접속시키는 단계를 더 포함한다.

이러한 예시적인 양상들 및 실시예들의 또 다른 양상들, 실시예들, 및 이점들이 이하에서 상세히 논의된다. 본 명세서에 개시되는 실시예들은 본 명세서에 개시되는 원리들 중 적어도 하나와 일치하는 임의의 방식으로 다른 실시예들과 조합될 수 있고, "실시예", "일부 실시예들", "대안적인 실시예", "다양한 실시예들", "일 실시예" 등에 대한 지칭들이 반드시 상호 배타적인 것은 아니며, 설명되는 특정 특징, 구조, 또는 특성이 적어도 하나의 실시예에 포함될 수 있다는 점을 나타내려고 의도된다. 본 명세서에서의 이러한 용어들의 출현들이 모두 반드시 동일한 실시예를 지칭하고 있는 것은 아니다.

적어도 하나의 실시예의 다양한 양상들이 첨부 도면들을 참조하여 이하 논의되며, 이러한 도면들이 축척대로 도시되도록 의도되는 것은 아니다. 도면들은 다양한 양상들 및 실시예들의 예시 및 추가적인 이해를 제공하기 위해 포함되며, 통합되어 본 명세서의 일부를 구성하지만, 본 발명의 제한들의 정의로서 의도되는 것은 아니다. 도면들에서, 다양한 도면들에 도시되는 각각의 동일하거나 또는 거의 동일한 구성 요소는 동일한 번호로 표현된다. 명확성을 위해, 모든 도면에서 모든 구성 요소가 표기되는 것은 아닐 수 있다. 도면들에서:
도 1은 본 발명의 양상들에 따른, 탄성파 디바이스의 일 실시예의 단면도 및 탄성파 디바이스의 일부의 대응하는 상면도이고;
도 2는 본 발명의 양상들에 따른 탄성파 디바이스의 다른 실시예의 단면도이고;
도 3은 본 발명의 양상들에 따른 탄성파 디바이스의 다른 실시예의 단면도이고;
도 4a는 본 발명의 양상들에 따른, 탄성파 디바이스의 제조 방법의 일 예의 흐름도이고;
도 4b는 본 발명의 양상들에 따른, 탄성파 디바이스의 제조 방법의 다른 예의 흐름도이고;
도 5는 본 발명의 양상들에 따른, 도 4a 또는 도 4b의 방법들 중 일부일 수 있는, 탄성파 디바이스의 제조 방법의 일부의 흐름도이고;
도 6은 본 발명의 양상들에 따른 탄성파 디바이스를 포함하는 안테나 듀플렉서의 일 예의 블록도이고;
도 7은 본 발명의 양상들에 따른 탄성파 디바이스를 포함하는 모듈의 일 예의 블록도이며;
도 8은 본 발명의 양상들에 따른, 도 6의 안테나 듀플렉서를 포함하는 통신 디바이스의 일 예의 블록도이다.

위에 논의된 바와 같이, 본 발명의 양상들 및 실시예들은, 배선 전극의 외주에 돌출부를 포함하는 것을 통해, 실링 본체 및/또는 실링 벽이 IDT 전극의 여기 영역에 침범하는 것을 방지하고, 그로 인해 더 작은(소형화된) 탄성파 디바이스의 여기 특성의 저하를 방지하는 향상된 소형화 능력을 갖는 탄성파 디바이스에 관한 것이다.

본 명세서에서 논의되는 방법들 및 장치들의 실시예들이 응용에 있어서 이하의 설명에서 제시되거나 또는 첨부 도면들에 도시되는 구성의 상세사항들 및 구성 요소들의 배열들로 제한되는 것은 아니라는 점이 이해되어야 한다. 이러한 방법들 및 장치들은 다른 실시예들에서의 구현일 수 있고 다양한 방식들로 실시되거나 또는 수행될 수 있다. 구체적인 구현들의 예들은 설명의 목적들로만 본 명세서에 제공되며 제한하려는 의도는 아니다. 본 명세서에서 사용되는 어구 및 용어는 설명의 목적을 위한 것이며, 제한적으로 간주되어서는 안 된다. 본 명세서에서 "포함하는(including)", "포함하는(comprising), "갖는(having), "포함하는(containing)", "포함하는(involving)" 및 그 변형들은 그 이후에 열거되는 항목들 및 그 등가물들 뿐만 아니라 추가 항목들을 망라하려는 의미이다. "또는(or)"에 대한 지칭들은 "또는"을 사용하여 설명되는 임의의 용어들이 설명되는 용어들 중 하나, 하나보다 많이, 그리고 모두 중 임의의 것을 나타낼 수 있도록 포괄적인 것으로 해석될 수 있다. 전방 및 후방, 좌측 및 우측, 상단 및 하단, 상부 및 하부 등에 대한 임의의 지칭들은 설명의 편의를 위해 의도되는 것으로, 본 시스템들 및 방법들 또는 이들의 구성 요소들을 임의의 하나의 위치적 또는 공간적 배향으로 제한하려는 것은 아니다. 특히, "위에(above)", "아래에(below)", "상면(upper surface)", "하면(lower surface)" 등과 같은 방향들을 나타내는 용어들은, 기판, IDT 전극 등과 같이 탄성파 디바이스에 포함되는 부품들 사이의 상대적인 위치 관계에만 의존하여 상대적인 방향들을 지정하는 데 사용되며, 따라서 수직 방향 등과 같이 절대적인 방향들을 지정하려는 의도는 아니다.

도 1을 참조하면, 일 실시예에 따른 탄성파 디바이스의 예가 도시되어 있다. 도 1은 탄성파 디바이스의 일부의 대응하는 평면도와 함께 탄성파 디바이스(11)의 단면도를 도시한다. A-AA 선을 따라 취해지는 단면도는 점선으로 둘러싸인 영역에 대응한다. 도 1에 도시되는 바와 같이, 탄성파 디바이스(11)는 기판(12), 기판(12)의 상면 상에 제공되는 IDT(interdigital transducer electrode) 전극(13), 기판(12)의 상면 상에 제공되는 배선 전극(14), IDT 전극(13)을 덮는 제1 유전체 막(15), IDT 전극(13)이 탄성파를 여기하는 여기 공간(16)을 실링하는 실링 본체(17), 및 실링 본체(17)의 상면 상에 제공되는 단자 전극(18)을 포함한다.

일 예에서, 기판(12)이 바람직하게는, 예를 들어, 리튬 탄탈레이트(lithium tantalate), 리튬 니오베이트(lithium niobate), 수정(quartz crystal) 등과 같은 압전 단결정으로 이루어질 수 있는 압전 기판으로서 형성된다.

IDT 전극(13)은 기판(12)의 상면 상에 제공되는 대향하는 빗-형상(comb-shaped) 전극들로 형성되어, 전기 신호의 입력에 응답하여 기판(12)의 상면 상에 구체적인 탄성파를 여기시키기 위한 공진기를 형성하게 된다. IDT 전극(13)은, 예를 들어, 알루미늄, 구리, 은, 금, 티타늄, 텅스텐, 몰리브덴, 백금 또는 크롬과 같은 단일 금속 원소, 또는 이러한 원소들 중 하나 이상을 주성분으로 하는 합금, 또는 이들의 적층 구조체로 이루어질 수 있다. IDT 전극(13)의 두께(IDT 전극(13)이 적층 구조체를 가질 때, 이러한 두께는 구조체의 총 두께임)는, 예를 들어, 0.2 내지 0.6 ㎛ 범위이다.

배선 전극(14)은 기판(12)의 상면 상에 제공되는 금속 배선이고, IDT 전극(13)에 접속되어 탄성파 디바이스(11)의 회로를 형성하게 된다.

특정 예들에서 배선 전극(14)은 기판(12)의 상면 상에 제공되는 제1 배선 전극(19) 및 제1 배선 전극(19) 위에 제공되는 제2 배선 전극(20)을 포함한다. 제1 배선 전극(19)은 재료 및/또는 적층 구조체의 관점에서 IDT 전극(13)과 동일한 구성을 가질 수 있다.

제1 유전체 막(15)은 제1 배선 전극(19)의 외주를 덮는다. 제1 배선 전극(19)의 외주를 덮는 제1 유전체 막(15)은 IDT 전극(13) 및 제1 배선 전극(19)을 부식 및 기계적 응력들로부터 보호한다.

제2 배선 전극(20)은 제1 배선 전극(19) 위에 형성되고, 그 일부는 제1 유전체 막(15) 위에 형성된다. 제2 배선 전극(20)의 일부는 제1 유전체 막(15)으로 덮히는 제1 배선 전극(19)의 영역 위에 형성될 수 있어, 제2 배선 전극(20)의 이러한 부분은 제1 배선 전극(19)과 교차되는 배선을 상이한 등급(기판(12)의 표면 위의 상이한 높이)으로 형성할 수 있다. 이것은 배선들의 설계에서의 유연성을 향상시킬 수 있다.

제2 배선 전극(20)의 외주는 제1 유전체 막(15) 위에 형성되고, 돌출부(22)는 제2 배선 전극(20)의 외주에 형성된다. 돌출부(22)는 제1 유전체 막(15)의 외주 위에 제2 배선 전극(20)을 형성하는 공정에서 형성될 수 있어 임의의 다른 공정들을 요구하지 않고도 제2 배선 전극(20)이 제1 유전체 막(15)과 중첩되게 한다.

배선 전극(14)을 제1 배선 전극(19)과 제2 배선 전극(20)의 적층 구조체가 되게 구성하는 것은 배선 전극(14)의 두께를 증가시킬 수 있다. 그 결과, 배선 전극(14)의 저항이 감소될 수 있어 탄성파 디바이스(11)의 손실을 감소시키게 된다. 이러한 증가된 두께는 IDT 전극(13)으로부터 발생되는 열을 또한 효과적으로 소멸시킬 수 있다.

일 예에서, 제1 유전체 막(15)은 기판(12)의 상면을 덮는 절연막이고, 예를 들어, 실리콘 산화물(SiO₂)을 주성분으로 하는 무기 절연막이어서, IDT 전극(13)을 화학적 저하 및 기계적 손상으로부터 보호하게 된다. 제1 유전체 막(15)은 그 부호가 기판(12)의 주파수의 온도 계수와 반대인 주파수의 온도 계수를 갖는 조성으로 형성될 수 있어, 온도 변화들에 기인하는 탄성파 디바이스(11)의 주파수 특성에서의 변동들이 억제될 수 있다. 제1 유전체 막(15)의 외주를 제2 배선 전극(20)으로 덮는 것은, 제1 유전체 막(15)과 기판(12) 사이의 수분 침입을 방지하고, 제1 유전체 막(15)의 외주를 가해지는 응력들로부터 또한 보호한다.

여전히 도 1을 참조하면, 실링 본체(17)는 IDT 전극(13)이 기판(12)의 표면에서의 탄성 표면파를 여기시키기 위한 여기 공간(16)을 실링한다. 실링 본체(17)는, 예를 들어, 광 경화성의 폴리이미드 수지 또는 광 경화성의 에폭시 수지로 형성될 수 있고, 내부에 (금속 등의) 보강 부재를 포함할 수 있다. 실링 본체(17)는 여기 공간(16)을 측면으로부터 지지하고 여기 공간(16)을 실링하는 실링 벽(23)을 포함한다. 실링 벽(23)은 제2 배선 전극(20) 위에 제공될 수 있고, 돌출부(22)에 의해 IDT 전극(13)의 여기 영역으로부터 분리된다. 특정 예들에서, 실링 벽(23)은 실링 본체(17)와 동일한 재료로 형성된다.

위에 논의된 같이, 돌출부(22)를 포함하는 배선 전극(14)은, 실링 본체(17)를 형성하는 실링 부재가 IDT 전극(13)의 여기 영역에 진입하는 것을 방지하여, 탄성파 디바이스(11)의 여기 특성의 저하가 방지될 수 있다. 특히, 실링 벽(23)은 돌출부(22)에 의해 IDT 전극(13)으로부터 이격되어, 실링 본체(17)는 IDT 전극(13)의 여기 영역에 진입하는 것이 방지되고, 탄성파 디바이스(11)의 신뢰성이 향상된다.

일 예에서, 단자 전극(18)은 금속으로 이루어지는 전극이고, 실링 본체(17)의 상면 상에 제공된다. 단자 전극(18)은 기둥 형상의 접속 전극(21)을 통해 기판(12) 상의 배선 전극(14)에 접속되고, 외부 회로(도시되지 않음)와 인터페이스하기 위한 탄성파 디바이스(11)의 입출력 단자 또는 접지 단자로서 작동될 수 있다. 실링 본체(17)의 상면 상에 단자 전극(18)을 제공하는 것, 및 접속 전극(21)에 의해 배선 전극(14)을 단자 전극(18)에 접속하는 것은, 탄성파 디바이스(11)의 크기를 감소되게 하는데 또한 기여할 수 있다.

따라서, 요약하여 그리고 위에 논의된 바와 같이, 탄성파 디바이스(11)는 기판(12), 기판(12) 위에 제공되는 IDT 전극(13), 기판(12) 위에 제공되고 IDT 전극(13)에 접속되는 배선 전극(14)- 배선 전극(14)은 외주에 돌출부(22)를 포함함 -, IDT 전극(13)이 탄성파를 여기시키는 여기 공간(16)을 실링하는 실링 본체(17), 및 배선 전극(14) 위에 제공되고 실링 본체(17)의 일부를 형성하는 실링 벽(23)을 포함한다. 따라서, 실링 본체(17)를 형성하는 실링 부재는 IDT 전극(13)의 여기 영역에 진입하는 것이 방지될 수 있어, 여기 특성을 저하시키지 않고도 탄성파 디바이스(11)가 소형화될 수 있다.

또한, 탄성파 디바이스(11)의 특정 예들에서, 배선 전극(14)은 기판(12)의 상면 상에 제공되는 제1 배선 전극(19) 및 제1 배선 전극(19)의 상면 상에 제공되는 제2 배선 전극(20)- 제2 배선 전극(20)에는 외주에 돌출부(22)가 제공됨 -을 포함하도록 구성된다. 따라서, IDT 전극(13)에 접속되는 배선 전극(14)의 두께는, 배선 전극(14)의 저항을 낮추어 탄성파 디바이스(11)의 손실을 감소시키도록, 그리고 또한 IDT 전극(13)으로부터 발생되는 열을 효과적으로 소멸시키도록 증가될 수 있어, 탄성파 디바이스(11)의 신뢰성이 향상될 수 있다. 또한, 제1 배선 전극(19)의 배선 패턴은 제2 배선 전극(20)의 것과는 독립적으로 설계될 수 있고, 따라서 실링 벽(23)의 위치지정에 따라 돌출부(22)를 배열하는 것이 가능하다.

또한, 탄성파 디바이스(11)는, IDT 전극(13)을 덮고 제1 배선 전극(19)의 외주를 또한 덮는 제1 유전체 막(15)을 포함한다. 따라서, IDT 전극(13) 및 배선 전극(14)은 부식 및 기계적 응력으로부터 효과적으로 보호될 수 있어, 탄성파 디바이스(11)의 신뢰성이 향상될 수 있다.

또한, 탄성파 디바이스(11)에서, 제2 배선 전극(20)의 일부는 제1 유전체 막(15)의 위에 제공될 수 있어, 제2 배선 전극(20)의 이러한 부분과 제1 유전체 막(15) 아래를 지나가는 제1 배선 전극(19) 사이에서 상이한 등급으로 배선들이 서로 교차되어 배열될 수 있어 설계 유연성을 쉽게 향상시키게 된다. 추가적으로, 제1 유전체 막(15)의 외주는 제2 배선 전극(20)으로 덮힐 수 있어, 제1 유전체 막(15)은 습기 및 응력들로부터 보다 효과적으로 보호되고, 그로 인해 탄성파 디바이스(11)의 신뢰성을 향상시킨다.

위에 논의된 바와 같이, 탄성파 디바이스(11)의 특정 예들에서, 돌출부(22)는 제1 유전체 막(15)의 외주부 위에 제공되어, 돌출부(22)는 임의의 추가적인 공정없이 형성될 수 있다. 특히, 제1 유전체 막(15)의 외주 위에 제2 배선 전극(20)을 형성하는 것은, 제1 유전체 막(15)과 제2 배선 전극(20)의 사이에 두께가 중첩되는 구조체를 실현할 수 있다.

도 2를 참조하면, 본 발명의 양상들에 따른 탄성파 디바이스(31)의 다른 실시예가, 단면으로, 도시되어 있다. 도 1에 도시되는 실시예의 탄성파 디바이스(11)의 것들과 공통되는 도 2에 도시되는 탄성파 디바이스(31)의 구성 요소들은 동일한 참조 번호들에 의해 지정되고 더 이상 설명되지 않는다. 도 2에 도시되는 바와 같은 탄성파 디바이스(31)는 제1 유전체 막(15) 및 제2 배선 전극(20)을 덮는 제2 유전체 막(32)이 존재한다는 점에서 도 1에 도시되는 탄성파 디바이스(11)와 상이하다.

탄성파 디바이스(11)와 유사하게, 탄성파 디바이스(31)는 실링 본체(17)를 형성하는 실링 부재가 배선 전극(14)의 외주에 형성되는 돌출부(33)의 포함을 통해 IDT 전극(13)의 여기 영역에 진입하는 것을 방지할 수 있다. 위에 논의된 바와 같이, 이것은 탄성파 디바이스(31)의 여기 특성의 저하를 방지할 수 있고, 따라서 탄성파 디바이스를 소형화하는 것이 가능하다.

탄성파 디바이스(31)는 제1 유전체 막(15) 및 제2 배선 전극(20)을 덮는 제2 유전체 막(32)을 더 포함한다. 실링 벽(23)은 도 2에 도시되는 바와 같이 제2 유전체 막(32) 상에 배치된다. 이와 같이 위치되는 제2 유전체 막(23)을 제공하는 것은 IDT 전극(13)의 부식을 보다 효과적으로 방지하는데 도움을 줄 수 있다. 또한, 여기 공간(16)에 노출되는 제2 배선 전극의 일부를 제2 유전체 막(32)으로 덮는 것에 의해 제2 배선 전극(20)의 부식이 방지될 수 있다. 그 결과, 탄성파 디바이스(31)의 신뢰성이 더욱 향상될 수 있다.

도 3은 다른 실시예에 따른 탄성파 디바이스(41)의 단면도를 도시한다. 도 1에 도시되는 실시예의 탄성파 디바이스(11) 및/또는 도 2에 도시되는 실시예의 탄성파 디바이스(31)의 것들과 공통인 도 4에 도시되는 탄성파 디바이스(41)의 구성 요소들은 동일한 참조 번호들에 의해 지정되며 더 이상 설명되지 않는다. 도 3에 도시되는 탄성파 디바이스(41)는 제1 유전체 막(15) 및 제2 유전체 막(32)이 제거된다는 점에서 도 1에 도시되는 탄성파 디바이스(11) 및 도 2에 도시되는 탄성파 디바이스(31)과 상이하다.

탄성파 디바이스(41)에 제1 유전체 막(15) 및 제2 유전체 막(32)이 존재하지 않더라도, 배선 전극(14)에는 실링 본체(17)를 형성하는 실링 부재가 IDT 전극(13)의 여기 영역에 진입하는 것을 방지하기 위해 돌출부(42)가 제공되어, 탄성파 디바이스(41)는 위에 논의된 바와 같이 여기 특성을 저하시키지 않고도 소형화될 수 있다.

본 명세서에 개시되는 탄성파 디바이스들의 실시예들 및 예들은, 예를 들어, 무선 통신 디바이스와 같은 다양한 전자 디바이스들에 사용되는 전자 부품으로서 유용할 수 있다.

도 4a를 참조하면, 특정 양상들 및 실시예들에 따른 탄성파 디바이스의 제조 방법(400)의 일 예의 흐름도가 도시되어 있다. 제1 단계 402는 압전 기판(12)을 제공하는 것을 포함한다. 위에 논의된 바와 같이, 압전 기판은, 예를 들어, 리튬 탄탈레이트, 리튬 니오베이트, 수정 등과 같은 압전 단결정으로 이루어질 수 있다. 단계 403은 압전 기판(12)에 IDT 전극(13)을 형성하는 것을 포함한다. 위에 논의된 바와 같이, IDT 전극(13)은, 예를 들어, 알루미늄, 구리, 은, 금, 티타늄, 텅스텐, 몰리브덴, 백금 또는 크롬과 같은 단일 금속 원소, 또는 전술된 원소들 중 하나 이상을 주성분으로 하는 합금, 또는 이들의 적층 구조체로 이루어질 수 있다. 따라서, IDT 전극(13)을 형성하는 단계 403는, 예를 들어, 스퍼터링, 전해 도금 등과 같은 임의의 다양한 공지되는 금속 퇴적 기술들을 사용하는 것을 포함할 수 있고, 선택적으로는 포토 리소그래피 기술들의 도움으로 IDT 전극을 원하는 대로 형상화한다.

단계 410은 압전 기판(12)의 상면 상에 배선 전극(14)을 형성하는 것 및 배선 전극을 IDT 전극에 접속하는 것을 포함한다. 위에 논의된 바와 같이, 특정 예들에서, 배선 전극(14)은 IDT 전극(13)과 동일하거나 또는 유사한 구성을 가질 수 있고, 따라거, 예를 들어, 공지된 금속 퇴적 및 포토 리소그래피 기술들을 사용하여 유사하게 형성될 수 있다. 배선 전극(14)이 제1 배선 전극(19) 및 제1 배선 전극 위에 형성되는 제2 배선 전극(20)을 포함하는 경우, 제1 배선 전극(19)과 IDT 전극(13)은 동일한 단계에서 형성될 수 있다. 단계 410은 배선 전극(14)의 외주에 돌출부(22)를 형성하는 것- 돌출부는 위에 논의된 바와 같이 IDT 전극(13) 위에서 여기 공간(16) 내로 연장됨 -을 포함한다.

단계 404는 여기 공간(16)을 실링하기 위한 실링 구조체를 형성하는 것을 포함한다. 실링 구조체를 형성하는 것은 실링 본체(17) 및 실링 벽(23)을 형성하는 것을 포함하여 여기 공간(16)을 지지하고 실링하게 된다. 위에 논의된 바와 같이, 돌출부(22)는 실링 구조체가 여기 공간(16) 내료 침입하는 것을 방지한다. 특정 예들에서, 단계 404는, 예를 들어, 광 경화성 폴리이미드 수지 또는 광 경화성 에폭시 수지와 같은, 광 경화성 또는 감광성 수지의 실링 본체(17) 및 실링 벽(23)을 형성하는 것을 포함한다. 따라서, 단계 404는 공지된 포토 리소그래피 기술들의 도움으로 패터닝 방법을 수행하는 것을 포함할 수 있다. 보다 구체적으로, 단계 404는 기판(12)의 상면 및/또는 배선 전극(14)에 감광성 수지의 조성물을 도포하는 것, 및 다음으로 노광, 현상, 및 경화의 단계들을 사용하여 조성물을 패터닝하는 것을 포함할 수 있다.

위에 논의된 바와 같이, 그리고 도 4b를 참조하면, 특정 예들에서, 방법(400')은 실링 본체(17)의 상면 상에 단자 전극(18)을 형성하는 단계 405를 더 포함한다. 일 예에서, 단자 전극(18)은 금속으로 이루어지고, 따라서, 단계 405는, 이에 제한되는 것은 아니지만, 스퍼터링, 전해 도금 등을 포함하는 다양한 공지된 금속 퇴적 기술들 중 임의의 것을 사용하여 단자 전극을 형성하는 것을 포함할 수 있다.

특정 예들에서, 단자 전극(18)은 기둥 형상의 접속 전극(21)을 통해 배선 전극(14)에 접속된다. 따라서, 방법(400')은 단자 전극(18)을 배선 전극(14)에 접속시키는 단계 406를 포함할 수 있다. 단계 406은, 단계 405 전에, 예를 들어, 에칭에 의해, 배선 전극(14)의 일부를 노출시키도록 실링 본체(17) 내에 개구를 형성하는 것을 포함할 수 있다. 일 예에서, 단계들 405 및 406은 기둥 형상의 접속 전극(21)을 개구부에 형성하는 것 및 단자 전극(18)을 기둥 형상의 접속 전극(21)에 접속시키는 것을를 포함한다. 선택적으로, 기둥 형상의 접속 전극(21)을 개구부에 형성하는 것은 단자 전극(18)을 형성하는 공정의 일부로서 수행될 수 있다. 대안적으로, 기둥 형상의 접속 전극(21)은 단자 전극(18)의 형성 전에 형성될 수 있다.

위에서도 논의된 바와 같이, 특정 실시예들에서, 배선 전극(14)은 제1 배선 전극(19) 및 제2 배선 전극(20)을 포함한다. 따라서, 방법의 일부 예들에서, 배선 전극을 형성하는 단계 410은 도 5에 도시되는 공정으로 대체되거나 또는 치환될 수 있다. 도 5는 탄성파 디바이스의 제조 방법의 일부(410')의 일 예를 도시하는 흐름도이며, 이는 단계 410에서 도 4a 및/또는 4b의 방법에 포함될 수 있다.

도 5를 참조하면, 단계 412는 기판(12)의 상면 상에 제1 배선 전극(19)을 형성하는 것을 포함한다. 위에 논의된 바와 같이, 제1 배선 전극(19)은 IDT 전극(13)과 동일한 단계에서 형성될 수 있다. 단계 416은 제1 배선 전극(19) 위에 제2 배선 전극(20)을 형성하는 것을 포함한다. 위에 논의된 바와 같이, 특정 실시예들에서, 예를 들어, 도 3에 도시되는 바와 같이, 단계 416은 제1 배선 전극(19) 상에 제2 배선 전극(20)을 형성하는 것을 포함한다. 그러나, 다른 예들에서, 제2 배선(20)의 적어도 일부는 유전체 막에 의해 제1 배선 전극(19)으로부터 분리된다. 따라서, 방법(410')은, 예를 들어, 도 1 및 도 2에 도시되는 바와 같이, 제1 배선 전극(19)의 외주를 덮는 제1 유전체 막(15)을 형성하는 단계 414를 선택적으로 포함할 수 있다. 특정 예들에서, 유전체 막(15)은, 예를 들어, SiO₂ 막과 같은 절연막이고, 단계 414는 임의의 다양한 공지된 퇴적, 선택적으로는 패터닝, 기술들을 사용하는 것을 포함할 수 있다. 제2 배선 전극을 형성하는 단계 416은 제1 유전체 막의 외주 위에 제2 배선 전극(20)의 일부를 형성하는 것을 포함할 수 있어, 제1 유전체 막은, 예를 들어, 도 1 및 2에 도시되는 바와 같이, 제1 및 제2 배선 전극의 부분들 사이에 위치된다.

방법들(400, 400' 및/또는 410)은, 예를 들어, 도 2에 도시되는 바와 같이, 제1 유전체 막(15) 및 제2 배선 전극(20)을 덮는 제2 유전체 막(32)을 형성하는 단계 418를 선택적으로 더 포함할 수 있다. 이러한 예에서, 실링 구조체를 형성하는 단계 404는 제2 유전체 막(32)에 실링 벽(23)을 형성하는 것을 포함할 수 있다.

위에 논의된 바와 같이, 본 발명의 양상들 및 실시예들은, 향상된 신뢰성 및/또는 성능을 가지며, 여기 특성을 저하시키지 않으면서도 소형화될 수 있는 탄성파 디바이스를 실현할 수 있다. 본 개시내용의 이점이 주어진다면, 예를 들어, 탄성파 필터, 안테나 듀플렉서, 모듈 또는 통신 디바이스와 같은 부품들 또는 디바이스들을 본 개시내용에 따른 탄성파 디바이스의 실시예들을 사용하도록 구성하는 것이, 탄성파 디바이스는 탄성파 디바이스에 의해 제공되는 이점들을 통해 강화되거나 또는 향상되는 특징들을 갖는 이러한 부품들 또는 디바이스를 실현할 수 있다는 점이 관련분야에서의 숙련된 자들에 의해 이해될 것이다.

일 실시예에 따르면, 탄성파 디바이스는 향상된 특성들을 갖는 안테나 듀플렉서를 제공하는데 사용될 수 있다. 도 6은 본 명세서에 개시된 탄성파 디바이스의 실시예들을 포함할 수 있는 안테나 듀플렉서의 일 예의 블록도를 도시한다. 안테나 듀플렉서(600)는 공유 안테나 단자(606)에 접속되는 송신 필터(602) 및 수신 필터(604)를 포함한다. 송신 필터(602)는 송신 필터를 송신 회로(도시되지 않음)에 접속시키기 위한 송신 측 단자(603)를 포함하고, 수신 필터는 수신 필터를 수신 회로(도시되지 않음)에 접속시키기 위한 수신 측 단자(605)를 포함한다. 송신 필터(602) 및 수신 필터(604) 중 어느 하나 또는 양자 모두는 탄성파 디바이스들(11, 31, 및/또는 41) 중 하나 이상을 포함할 수 있다. 안테나 듀플렉서(600)을 탄성파 디바이스들(11, 31, 및/또는 41)을 사용하도록 구성하는 것에 의하면, 향상된 특성들 및 강화된 성능(위에 논의된 탄성파 디바이스의 향상된 특성들로부터 초래됨)을 갖는 안테나 듀플렉서가 실현될 수 있다.

또한, 탄성파 디바이스들(11, 31, 41)의 실시예들은, 선택적으로 안테나 듀플렉서(600)의 일부로서, 예를 들어, 무선 통신 디바이스와 같은 디바이스에서 궁극적으로 사용될 수 있는 모듈로 통합될 수 있어, 강화된 성능을 갖는 모듈을 제공하게 된다. 도 7은 탄성파 디바이스들(11, 31, 및/또는 41)을 포함하는 모듈(700)의 일 예를 도시하는 블록도이다. 모듈(700)은 신호 상호접속들을 제공하는 접속성(702), 예를 들어, 패키지 기판, 회로의 패키징을 위한, 패키지 기판과 같은 패키징(704), 예를 들어, 증폭기들, 프리-필터들, 변조기들, 복조기들, 하향 변환기들 등과 같은 다른 회로 다이(706)를 포함할 수 있으며, 이는 본 명세서에서의 개시내용의 관점에서 반도체 제조의 분야에 숙련된 자들에게 공지되어 있다. 특정 실시예들에서, 모듈(700)에의 탄성파 디바이스들(11, 31 또는 41)은 안테나 듀플렉서(600)로 대체될 수 있어, 예를 들어, RF 모듈을 제공하게 된다.

또한, 탄성파 필터 및/또는 안테나 듀플렉서를 탄성파 디바이스들(11, 31 및/또는 41)의 실시예들을 사용하도록 구성하는 것은 동일한 것을 사용하여 강화된 성능을 갖는 통신 디바이스를 실현하는 효과를 달성할 수 있다. 도 8은 위에 논의된 바와 같이 하나 이상의 탄성파 디바이스들(11, 31 및/또는 41)을 포함하는 안테나 듀플렉서(600)를 포함할 수 있는 통신 디바이스(800)(예를 들어, 무선 또는 모바일 디바이스)의 일 예의 개략적인 블록도이다. 통신 디바이스(800)는, 예를 들어, 다중 대역/다중 모드 이동 전화와 같은 다중 대역 및/또는 다중 모드 디바이스를 나타낼 수 있다. 특정 실시예들에서, 통신 디바이스(800)는 안테나 듀플렉서(600), 송신 측 단자(603)를 통해 안테나 듀플렉서에 접속되는 송신 회로(802), 수신 측 단자(605)를 통해 안테나 듀플렉서(600)에 접속되는 수신 회로(804), 및 안테나 단자(606)를 통해 안테나 듀플렉서에 접속되는 안테나(806)를 포함할 수 있다. 송신 회로(802) 및 수신 회로(804)는 안테나(806)를 통한 송신을 위한 RF 신호들을 생성할 수 있고 안테나(806)로부터 들어오는 RF 신호들을 수신할 수 있는 송수신기의 일부일 수 있다. 통신 디바이스(800)는 제어기(808), 컴퓨터 판독가능 매체(810), 프로세서(812), 및 배터리(814)를 더 포함할 수 있다.

RF 신호들의 송신 및 수신과 관련된 다양한 기능성들이 송신 회로(802) 및 수신 회로(804)로서 도 8에 나타나는 하나 이상의 부품들에 의해 달성될 수 있다는 점이 이해될 것이다. 예를 들어, 단일 부품이 송신 및 수신 기능성들 양자 모두를 제공하도록 구성될 수 있다. 다른 예에서, 송신 및 수신 기능성들은 개별 부품들에 의해 제공될 수 있다.

유사하게, RF 신호들의 송신 및 수신과 관련된 다양한 안테나 기능성들이 안테나(806)으로서 도 8에 집합적으로 나타나는 하나 이상의 부품들에 의해 달성될 수 있다는 점이 이해될 것이다. 예를 들어, 단일 안테나가 송신 및 수신 기능성들 양자 모두를 제공하도록 구성될 수 있다. 다른 예에서, 송신 및 수신 기능성들은 개별 안테나들에 의해 제공될 수 있다. 통신 디바이스가 다중 대역 디바이스인 또 다른 예에서, 통신 디바이스(800)와 관련된 상이한 대역들이 상이한 안테나들에 의해 제공될 수 있다.

수신 및 송신 경로들 사이의 스위칭을 용이하게 하기 위해, 안테나 듀플렉서(600)는 안테나(806)를 선택된 송신 또는 수신 경로에 전기적으로 접속하도록 구성될 수 있다. 따라서, 안테나 듀플렉서(600)는 통신 디바이스(800)의 동작과 관련된 다수의 스위칭 기능성들을 제공할 수 있다. 또한, 위에 논의된 바와 같이, 안테나 듀플렉서(600)는 송신 필터(602) 및 수신 필터(604)를 포함하며, 이들은 RF 신호들의 필터링을 제공하도록 구성된다. 위에 논의된 바와 같이, 송신 필터(602) 및 수신 필터(604) 중 어느 하나 또는 양자 모두는 탄성파 디바이스들(11, 31 및/또는 41)의 실시예들을 포함할 수 있으며, 그로 인해 소형화하는 능력의 이점들을 통해 강화되는 특징들 및/또는 성능과, 탄성파 디바이스들(11, 31 및/또는 41)의 실시예들을 사용하여 달성되는 향상되는 접속 신뢰성을 제공한다.

도 8에 도시되는 바와 같이, 특정 실시예들에서, 안테나 듀플렉서(600) 및/또는 다른 동작 부품(들)의 동작들과 관련된 다양한 기능성들을 제어하기 위해 제어기(808)가 제공될 수 있다. 특정 실시예들에서, 프로세서(812)는 통신 디바이스(800)의 동작을 위한 다양한 프로세스들의 구현을 용이하게 하도록 구성될 수 있다. 프로세서(812)에 의해 수행되는 프로세스들은 컴퓨터 프로그램 명령어들에 의해 구현될 수 있다. 이러한 컴퓨터 프로그램 명령어들은 범용 컴퓨터, 특수 목적 컴퓨터 ,또는 다른 프로그램 가능한 데이터 처리 장치의 프로세서에 제공될 수 있어 머신을 생성하게 되며, 컴퓨터 또는 다른 프로그램 가능한 데이터 처리 장치의 프로세서를 통해 실행되는 이러한 명령어들은 통신 디바이스(800)를 동작하기 위한 메커니즘을 생성한다. 특정 실시예들에서, 이러한 컴퓨터 프로그램 명령어들은 컴퓨터 판독가능 매체(810)에 또한 저장될 수 있다. 배터리(814)는, 예를 들어, 리튬-이온 배터리를 포함하는, 통신 디바이스(800)에서 사용하기에 적합한 임의의 배터리일 수 있다.

적어도 하나의 실시예의 여러 양상들이 위에서 설명되었지만, 다양한 변경들, 수정들, 및 개선들이 손쉽게 관련분야에 숙련된 자들에게 나타날 것이라는 점이 인식되어야 한다. 이러한 변경들, 수정들, 및 개선들은 본 개시내용의 일부인 것으로 의도되며, 본 발명의 범위 내에 있는 것으로 의도된다. 따라서, 전술한 설명 및 도면들은 예시적인 것일 뿐, 본 발명의 범위는 첨부된 청구항들 및 그 등가물들의 적절한 해석으로부터 결정되어야 한다.

Claims (24)

1. 탄성파 디바이스로서,
   압전 기판;
   상기 압전 기판 상에 배치되는 인터디지털 트랜스듀서(interdigital transducer) 전극;
   상기 인터디지털 트랜스듀서 전극이 탄성파를 여기시키는 여기 공간을 실링하는 유전체 실링 본체(dielectric sealing body);
   상기 인터디지털 트랜스듀서 전극에 접속되는 배선 전극 - 상기 배선 전극은 상기 압전 기판의 상면 바로 위에 배치되고 상기 상면에 접촉하는 제1 배선 전극과, 상기 제1 배선 전극의 상부 바로 위에 배치되고 상기 상부에 접촉하는 제2 배선 전극을 포함하고, 상기 제2 배선 전극은 상기 제2 배선 전극의 외주에 형성되고 상기 제1 배선 전극의 외주를 넘어서 상기 여기 공간 내로 돌출하도록 구성되는 돌출부를 포함함 -; 및
   상기 유전체 실링 본체와 상기 제2 배선 전극 사이에 수직으로 연장되고, 상기 유전체 실링 본체의 일부와 연속하고 상기 유전체 실링 본체의 일부를 형성하는 실링 벽 - 상기 실링 벽은 상기 돌출부에 의해 상기 인터디지털 트랜스듀서 전극으로부터 이격되고 여기 공간의 측부 에지를 정의하는 측면을 가짐 -
   을 포함하는 탄성파 디바이스.
2. 제1항에 있어서,
   상기 인터디지털 트랜스듀서 전극을 덮는 제1 유전체 막을 더 포함하고, 상기 제2 배선 전극의 적어도 일부는 상기 제1 유전체 막 상에 배치되는 탄성파 디바이스.
3. 제2항에 있어서,
   상기 제1 유전체 막 위에 배치되는 상기 제2 배선 전극의 일부는 상기 돌출부를 포함하는 탄성파 디바이스.
4. 제1항에 있어서,
   상기 인터디지털 트랜스듀서 전극을 덮는 제1 유전체 막을 더 포함하고, 상기 제2 배선 전극은 상기 제1 유전체 막의 외주를 덮는 탄성파 디바이스.
5. 제1항에 있어서,
   상기 인터디지털 트랜스듀서 전극을 덮고 상기 제1 배선 전극의 외주를 덮는 제1 유전체 막을 더 포함하는 탄성파 디바이스.
6. 제5항에 있어서,
   상기 제2 배선 전극 및 상기 제1 유전체 막을 덮는 제2 유전체 막을 더 포함하고, 상기 실링 벽은 상기 제2 유전체 막 상에 배치되는 탄성파 디바이스.
7. 제1항에 있어서,
   상기 인터디지털 트랜스듀서 전극을 덮는 제1 유전체 막을 더 포함하고, 상기 돌출부는 상기 제1 유전체 막의 외주 위에 배치되는 탄성파 디바이스.
8. 제1항에 있어서,
   상기 유전체 실링 본체의 상면 상에 배치되는 단자 전극; 및
   상기 배선 전극을 상기 단자 전극에 접속시키는 접속 전극
   을 더 포함하는 탄성파 디바이스.
9. 안테나 듀플렉서로서,
   송신 필터; 및
   수신 필터
   를 포함하고, 상기 수신 필터 및 상기 송신 필터 중 적어도 하나는 제1항의 탄성파 디바이스를 포함하는 안테나 듀플렉서.
10. 제9항의 안테나 듀플렉서를 포함하는 모듈.
11. 제1항의 탄성파 디바이스를 포함하는 탄성파 필터를 포함하는 모듈.
12. 제1항의 탄성파 디바이스를 포함하는 통신 디바이스.
13. 탄성파 디바이스의 제조 방법으로서,
    압전 기판을 제공하는 단계;
    상기 압전 기판의 제1 표면 상에 인터디지털 트랜스듀서 전극을 형성하는 단계;
    상기 압전 기판 상에 상기 인터디지털 트랜스듀서 전극에 접속되는 배선 전극을 형성하는 단계 - 상기 인터디지털 트랜스듀서 전극을 형성하는 단계 동안 상기 압전 기판의 상기 제1 표면 상에 제1 배선 전극을 형성하는 단계, 및 상기 제1 배선 전극의 표면 상에 제2 배선 전극을 형성하는 단계를 포함하고, 상기 제2 배선 전극은 상기 제2 배선 전극의 외주에 형성되고 상기 인터디지털 트랜스듀서 전극이 탄성파를 여기시키는 여기 공간 내로 상기 제1 배선 전극을 넘어서 돌출하도록 구성되는 돌출부를 포함함 -; 및
    상기 여기 공간을 실링하는 유전체 실링 본체를 형성하는 단계 - 상기 유전체 실링 본체는 상기 제2 배선 전극 상에 배치되고 상기 돌출부에 의해 상기 인터디지털 트랜스듀서 전극으로부터 이격되는 실링 벽을 포함하고, 상기 실링 벽은 상기 여기 공간의 에지를 정의하는 측면을 가짐 -
    를 포함하는 방법.
14. 제13항에 있어서,
    상기 실링 벽을 통해 상기 제2 배선 전극까지 연장되는 접속 전극을 형성하는 단계;
    상기 실링 벽 위에 단자 전극을 형성하는 단계; 및
    상기 접속 전극을 통해 상기 단자 전극을 상기 제2 배선 전극에 접속시키는 단계
    를 더 포함하는 방법.
15. 제13항에 있어서,
    상기 인터디지털 트랜스듀서 전극을 덮는 제1 유전체 막을 형성하는 단계를 더 포함하는 방법.
16. 제15항에 있어서,
    상기 제2 배선 전극을 형성하는 단계는 상기 제1 유전체 막의 외주 위에, 상기 돌출부를 포함하는, 상기 제2 배선 전극의 일부를 형성하는 단계를 포함하는 방법.
17. 제16항에 있어서,
    상기 제1 유전체 막을 형성하는 단계는 상기 제1 배선 전극의 외주를 덮는 상기 제1 유전체 막을 형성하는 단계를 포함하는 방법.
18. 제17항에 있어서,
    상기 제2 배선 전극 및 상기 제1 유전체 막을 덮는 제2 유전체 막을 형성하는 단계를 더 포함하는 방법.
19. 제18항에 있어서,
    상기 유전체 실링 본체를 형성하는 단계는 상기 제2 유전체 막 위에 상기 실링 벽을 형성하는 단계를 포함하는 방법.
20. 탄성파 디바이스로서,
    압전 기판;
    상기 압전 기판의 제1 표면 상에 배치되는 인터디지털 트랜스듀서(interdigital transducer) 전극;
    상기 인터디지털 트랜스듀서 전극에 인접하는 상기 압전 기판의 제1 표면 상에 배치되는 제1 배선 전극;
    상기 인터디지털 트랜스듀서 전극 및 상기 제1 배선 전극의 외주를 덮는 제1 유전체 막;
    상기 제1 배선 전극의 표면 상에 배치되고, 상기 인터디지털 트랜스듀서 전극이 탄성파를 여기시키는 상기 인터디지털 트랜스듀서 전극 위의 여기 공간 내로 상기 제1 유전체 막의 외주 위로 연장하는 돌출부를 포함하는 제2 배선 전극- 상기 제1 배선 전극 및 제2 배선 전극 중 적어도 하나는 상기 인터디지털 트랜스듀서 전극에 전기적으로 접속됨 -;
    상기 인터디지털 트랜스듀서 전극이 탄성파를 여기시키는 상기 여기 공간 위에 연장되고 상기 여기 공간을 실링하는 유전체 실링 구조체- 상기 유전체 실링 구조체는 상기 제2 배선 전극 상에 배치되고 상기 제2 배선 전극에 접촉하는 실링 벽을 포함하고, 상기 실링 벽은 상기 돌출부에 의해 상기 인터디지털 트랜스듀서 전극으로부터 이격되고, 상기 여기 공간의 측부 에지를 정의하는 측면을 가짐 -
    상기 실링 구조체의 상면 상에 배치되는 단자 전극; 및
    상기 실링 구조체를 통해 연장되고, 상기 단자 전극을 상기 제2 배선 전극에 전기적으로 접속시키는 접속 전극
    을 포함하는 탄성파 디바이스.
21. 삭제
22. 삭제
23. 삭제
24. 삭제

Images