KR101744547B1

KR101744547B1 - 반도체 패키지 테스트용 소켓 어셈블리

Info

Publication number: KR101744547B1
Application number: KR1020150099659A
Authority: KR
Inventors: 최명수; 임형도
Original assignee: 주식회사 티에프이
Priority date: 2015-07-14
Filing date: 2015-07-14
Publication date: 2017-06-09
Also published as: KR20170008455A

Abstract

본 발명은, 반도체 패키지와 접속되는 소켓 핀을 구비하는 소켓; 상기 소켓의 하측에 배치되고, 상기 소켓 핀의 자유단이 삽입되는 삽입홀을 구비하는 홀딩 플레이트; 및 상기 홀딩 플레이트의 하측에 배치되고, 상기 소켓 핀과 통전되는 도전 기둥을 구비하는 회로기판을 포함하는, 반도체 패키지 테스트용 소켓 어셈블리를 제공한다.

Description

반도체 패키지 테스트용 소켓 어셈블리{SOCKET ASSEMBLY FOR TESTING SEMICONDUCTOR PACKAGE}

본 발명은 반도체 패키지 테스트용 소켓 어셈블리에 관한 것이다.

일반적으로, 제조 공정에 의해 완성된 반도체 패키지는 테스트(검사) 공정을 통해 동작 특성들이 제대로 구현되는지에 대해 체크된다. 이를 통해, 양품으로 분류된 반도체 패키지만이 출하 된다.

이러한 테스트를 위해, 반도체 패키지는 소켓 어셈블리에 삽입된 채로 메인 보드와 전기적으로 접속될 수 있다.

이때, 반도체 패키지의 전극들 사이의 간격이 미세화됨에 의해, 그에 대응 가능한 소켓 어셈블리를 제조하기에 어려움이 따른다.

본 발명의 일 목적은, 미세 간격을 가지는 소켓 핀을 회로기판에 연결하는 공정의 어려움을 해소할 수 있는, 반도체 패키지 테스트용 소켓 어셈블리를 제공하는 것이다.

본 발명의 다른 목적은, 소켓 핀에 의해 회로기판에서 회로 구성 영역이 제한되지 않게 할 수 있는, 반도체 패키지 테스트용 소켓 어셈블리를 제공하는 것이다.

상기한 과제를 실현하기 위한 본 발명의 일 측면에 따른 반도체 패키지 테스트용 소켓 어셈블리는, 반도체 패키지와 접속되는 소켓 핀을 구비하는 소켓; 상기 소켓의 하측에 배치되고, 상기 소켓 핀의 자유단이 삽입되는 삽입홀을 구비하는 홀딩 플레이트; 및 상기 홀딩 플레이트의 하측에 배치되고, 상기 소켓 핀과 통전되는 도전 기둥을 구비하는 회로기판을 포함할 수 있다.

여기서, 상기 홀딩 플레이트는, 상기 삽입홀에 충전되어 상기 소켓 핀의 자유단을 감싸고, 상기 도전 기둥과 접촉되는 도전성의 충전부를 더 포함할 수 있다.

여기서, 상기 충전부는, 상기 소켓 핀의 자유단의 하방을 감싸도록 형성되어, 상기 소켓 핀이 상기 충전부를 통해 상기 도전 기둥과 통전될 수 있다.

여기서, 상기 삽입홀의 내경은, 상기 소켓 핀의 직경의 1.5 ~ 2배일 수 있다.

여기서, 상기 홀딩 플레이트는, 상기 삽입홀의 내벽에 부착되어, 상기 충전부와 결합되는 금속부를 더 포함할 수 있다.

여기서, 상기 충전부는, 상기 도전 기둥과 융착될 수 있다.

여기서, 상기 홀딩 플레이트는, 상기 소켓의 하면과 밀착된 상면을 포함할 수 있다.

여기서, 상기 소켓은, 하면의 중앙에 형성되는 리세스부를 더 포함하고, 상기 홀딩 플레이트는, 상기 리세스부 내에 배치될 수 있다.

여기서, 상기 리세스부에 충전되어, 상기 소켓과 상기 회로기판을 접착하는 절연성 몰딩이 더 구비될 수 있다.

여기서, 상기 소켓은, 상기 리세스부를 감싸는 부분에서 돌출 형성되는 결합 돌기를 더 포함하고, 상기 회로기판은, 상기 결합 돌기를 수용하는 결합 홀을 더 포함할 수 있다.

상기와 같이 구성되는 본 발명에 따른 반도체 패키지 테스트용 소켓 어셈블리에 의하면, 미세 간격을 가지는 소켓 핀이 간단하게 회로기판에 연결될 수 있다.

또한, 소켓 핀에 의해 회로기판에서 회로 구성 영역이 제한되지 않게 된다.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지 테스트용 소켓 어셈블리(100)가 메인 보드(M)에 실장된 모습을 보인 사시도이다.
도 2는 도 1의 라인(Ⅱ-Ⅱ)을 따라 취한 반도체 패키지 테스트용 소켓 어셈블리(100)의 단면도이다.
도 3은 도 2의 홀딩 플레이트(130)에 대한 확대 단면도이다.

이하, 본 발명의 바람직한 실시예에 따른 반도체 패키지 테스트용 소켓 어셈블리에 대하여 첨부한 도면을 참조하여 상세히 설명한다. 본 명세서에서는 서로 다른 실시예라도 동일·유사한 구성에 대해서는 동일·유사한 참조번호를 부여하고, 그 설명은 처음 설명으로 갈음한다.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지 테스트용 소켓 어셈블리(100)가 메인 보드(M)에 실장된 모습을 보인 사시도이다.

본 도면을 참조하면, 반도체 패키지 테스트용 보드 장치는, 메인 보드(M)와, 그에 실장되는 소켓 어셈블리(100)를 포함할 수 있다.

메인 보드(M)에는 테스트를 위한 회로가 구성된다. 그 회로는 소켓 어셈블리(100)를 제어하기 위한 것이다. 이때, 메인 보드(M)에는 복수의 소켓 어셈블리(100)가 실장될 수 있다. 각각의 소켓 어셈블리(100)가 실장되는 영역에는 소켓 어셈블리(100)의 커넥터(159, 도 2)가 연결되는 접속부(C)가 형성될 수 있다.

소켓 어셈블리(100)는 반도체 패키지(P)를 수용한 채로 메인 보드(M)에 실장된다. 이를 통해, 반도체 패키지(P)는 소켓 어셈블리(100)를 매개로 메인 보드(M)와 전기적으로 연결된다.

소켓 어셈블리(100)의 구체적 구조는 도 2 및 도 3을 참조하여 설명한다.

도 2는 도 1의 라인(Ⅱ-Ⅱ)을 따라 취한 반도체 패키지 테스트용 소켓 어셈블리(100)의 단면도이다.

본 도면을 참조하면, 소켓 어셈블리(100)는, 소켓(110), 홀딩 플레이트(130), 회로기판(150), 및 몰딩(170)을 포함할 수 있다.

소켓(110)은 반도체 패키지(P)를 수용하고 그와 전기적으로 접속되는 구성이다. 구체적으로, 소켓(110)은, 몸체(111), 소켓 핀(113), 결합 돌기(115)를 가질 수 있다.

몸체(111)는 대체로 육면체인 형상을 가질 수 있다. 몸체(111)의 상부에는 반도체 패키지(P)를 수용하는 수용부(111a)가 형성될 수 있다. 몸체(111)의 하부의 중앙에는 리세스부(111b)가 형성될 수 있다. 리세스부(111b)의 천정면은 몸체(111)의 하면(111c)이 될 수 있다.

소켓 핀(113)은 몸체(111)를 관통하여 연장된다. 소켓 핀(113)은 수용부(111a)에 수용된 반도체 패키지(P)와 접속되는 상단을 가진다. 소켓 핀(113)의 하단은 몸체(111)의 외부, 구체적으로 리세스부(111b)에 노출된 자유단이 된다.

결합 돌기(115)는 몸체(111)의 하단에서 돌출되는 돌기이다. 구체적으로, 결합 돌기(115)는 리세스부(111b)를 한정하는 부분에서 돌출될 수 있다.

홀딩 플레이트(130)는 소켓 핀(113)의 자유단을 수용하여 유지하며, 또한 소켓 핀(113)이 회로기판(150)에 전기적으로 접속되게 하는 구성이다. 구체적으로, 홀딩 플레이트(130)는, 몸체(131), 삽입 홀(133), 충전부(135)를 가질 수 있다.

몸체(131)는 대체로 플레이트 형태를 가지는 절연성 부재일 수 있다. 또한, 몸체(131)는 리세스부(111b)에 배치된다. 몸체(131)의 상면(131a)은 소켓(110)의 몸체(111)의 하면(111c)과 접촉되게 그와 평행하게 형성될 수 있다.

삽입 홀(133)은 소켓 핀(113)에 대응하여 몸체(131)에 개구된다. 삽입 홀(133)은, 구체적으로 몸체(131)를 관통하여 형성될 수 있다. 이러한 삽입 홀(133)은, 소켓 핀(113) 직경의 1.5 ~ 2배인 내경을 가질 수 있다.

충전부(135)는 삽입 홀(133)에 충전되는 도전성 물질이다. 충전부(135)는 소켓 핀(113)의 자유단을 감싸게 된다. 그에 의해, 충전부(135)는 소켓 핀(113)의 자유단의 측방 뿐만 아니라, 하방까지 감쌀 수도 있다.

회로기판(150)은 홀딩 플레이트(130)의 하측에 배치되어, 소켓 핀(113)과 통전되는 구성이다. 구체적으로, 회로기판(150)은, 몸체(151), 도전 기둥(153), 결합홀(155), 회로 패턴(157), 및 커텍터(159)를 가질 수 있다.

몸체(151)는 소켓(110)의 몸체(111)와 대략 비슷한 사이즈를 가질 수 있다. 본 도면에서는 몸체(151)가 몸체(111) 보다 큰 형태를 예시하고 있다.

도전 기둥(153)은 몸체(151)를 상하로 관통하는 도전 경로를 형성한다. 도전 기둥(153)은 소켓 핀(113)에 대응하여 위치한다. 도전 기둥(153)의 천정부(153a)는 충전부(135)의 바닥부(135a)와 리플로우(reflow) 방식으로 접착될 수 있다. 구체적으로, 바닥부(135a)와 천정부(153a)는 각기 솔더 페이스트로 형성되어 굳어진 후, 다시 녹여진 후 굳는 중에 서로 결합(융착)되는 것이다.

결합홀(155)은 소켓(110)의 결합 돌기(115)에 대응하여 형성된다. 결합홀(155)은 도전 기둥(153) 들의 외측에 위치할 수 있다.

회로 패턴(157)은 도전 기둥(153)들 사이에 배치될 수 있다. 이때, 도전 기둥(153)들 사이의 간격이 좁을수록 회로 패턴(157)을 형성하기는 힘들어진다.

커텍터(159)는 회로기판(150)을 메인 보드(M, 도 1)에 구조적 및 전기적으로 연결하기 위한 구성이다.

몰딩(170)은 소켓(110)과 회로기판(150)을 접착하기 위한 구성이다. 몰딩(170)은, 구체적으로 리세스부(111b)에 충전되는 절연성 접착제일 수 있다.

이러한 구성에 의하면, 소켓 핀(113)은 도전 기둥(153)을 통과하지 않고, 도전 기둥(153)의 천정부(153a)와 접속하면 된다. 그에 의해, 소켓 핀(113)은 회로패턴(157)의 형성을 위해 최소의 폭을 갖는 도전 기둥(153)에 어렵게 끼워질 필요가 없다.

나아가, 소켓 핀(113)이 끼워지는 홀딩 플레이트(130)의 삽입 홀(133)은 도전 기둥(153)과 같은 폭의 제한은 없기에, 소켓 핀(113)을 삽입 홀(133)에 끼우는 공정은 도전 기둥(153)에 끼우는 것 보다 쉽게 이루어질 수 있다.

또한, 도전 기둥(153)에 소켓 핀(113)이 끼워지지 않기에, 도전 기둥(153)의 폭은 소켓 핀(113)이 끼워지는 경우보다 좁아질 수 있다. 이는 도전 기둥(153) 사이의 간격에 제한을 받은 회로패턴(157)의 형성이, 보다 넓은 공간 내에서, 보다 손쉽게 이루어질 수 있음을 의미한다.

나아가, 충전부(135)와 도전 기둥(153)의 융착에 더하여 몰딩(170)을 추가함으로써, 소켓(110)과 회로기판(150)의 결합의 강도를 보다 높일 수 있다.

다음으로, 홀딩 플레이트(130)의 세부 구조에 대해 도 3을 참조하여 설명한다.

도 3은 도 2의 홀딩 플레이트(130)에 대한 확대 단면도이다.

본 도면을 참조하면, 홀딩 플레이트(130)는 금속부(137)를 더 가질 수 있다.

금속부(137)는 삽입 홀(133)의 내벽에 형성되는 것이다.

이러한 금속부(137)에 의해, 삽입 홀(133)에 충전된 충전부(135)는 금속부(137)와 쉽게 결합될 수 있다. 이는 충전부(135)가 도전성 물질로서, 금속부(137)에 융착되기 쉽기 때문이다.

그 결과, 충전부(135)는 금속부(137) 및 소켓 핀(113)에 안정적으로 결합된다. 이는 금속부(137)와 도전 기둥(153) 간의 정확한 정렬 및 리플로우에 의한 견고한 결합을 보장한다.

상기와 같은 반도체 패키지 테스트용 소켓 어셈블리는 위에서 설명된 실시예들의 구성과 작동 방식에 한정되는 것이 아니다. 상기 실시예들은 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 다양한 변형이 이루어질 수 있도록 구성될 수도 있다.

100: 반도체 패키지 테스트용 소켓 어셈블리
110: 소켓 111: 몸체
113: 소켓 핀 115: 결합 돌기
130: 홀딩 플레이트 131: 몸체
133: 삽입홀 135: 충전부
150: 회로기판 151: 몸체
153: 도전 기둥 155: 결합 홀
157: 회로패턴 170: 몰딩

Claims

반도체 패키지와 접속되는 소켓 핀을 구비하는 소켓; 상기 소켓의 하측에 배치되고, 상기 소켓 핀의 자유단이 삽입되는 삽입홀을 구비하는 홀딩 플레이트; 및 상기 홀딩 플레이트의 하측에 배치되고, 상기 소켓 핀과 통전되는 도전 기둥을 구비하는 회로기판을 포함하고,
상기 홀딩 플레이트는, 상기 삽입홀에 충전되어 상기 소켓 핀의 자유단을 감싸고, 상기 도전 기둥과 접촉되는 도전성의 충전부를 더 포함하는, 반도체 패키지 테스트용 소켓 어셈블리.
삭제
제1항에 있어서,
상기 충전부는,
상기 소켓 핀의 자유단의 하방을 감싸도록 형성되어, 상기 소켓 핀이 상기 충전부를 통해 상기 도전 기둥과 통전되게 하는, 반도체 패키지 테스트용 소켓 어셈블리.
제1항에 있어서,
상기 삽입홀의 내경은, 상기 소켓 핀의 직경의 1.5 ~ 2배인, 반도체 패키지 테스트용 소켓 어셈블리.
제1항에 있어서,
상기 홀딩 플레이트는,
상기 삽입홀의 내벽에 부착되어, 상기 충전부와 결합되는 금속부를 더 포함하는, 반도체 패키지 테스트용 소켓 어셈블리.
제3항에 있어서,
상기 충전부는,
상기 도전 기둥과 융착되는, 반도체 패키지 테스트용 소켓 어셈블리.
제1항에 있어서,
상기 홀딩 플레이트는,
상기 소켓의 하면과 밀착된 상면을 포함하는, 반도체 패키지 테스트용 소켓 어셈블리.
제1항에 있어서,
상기 소켓은,
하면의 중앙에 형성되는 리세스부를 더 포함하고,
상기 홀딩 플레이트는,
상기 리세스부 내에 배치되는, 반도체 패키지 테스트용 소켓 어셈블리.
제8항에 있어서,
상기 리세스부에 충전되어, 상기 소켓과 상기 회로기판을 접착하는 절연성 몰딩을 더 포함하는, 반도체 패키지 테스트용 소켓 어셈블리.
제8항에 있어서,
상기 소켓은,
상기 리세스부를 감싸는 부분에서 돌출 형성되는 결합 돌기를 더 포함하고,
상기 회로기판은,
상기 결합 돌기를 수용하는 결합 홀을 더 포함하는, 반도체 패키지 테스트용 소켓 어셈블리.