KR102339112B1 - 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법, 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 및 반도체 패키지 테스트용 소켓 - Google Patents

반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법, 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 및 반도체 패키지 테스트용 소켓 Download PDF

Info

Publication number
KR102339112B1
KR102339112B1 KR1020200072382A KR20200072382A KR102339112B1 KR 102339112 B1 KR102339112 B1 KR 102339112B1 KR 1020200072382 A KR1020200072382 A KR 1020200072382A KR 20200072382 A KR20200072382 A KR 20200072382A KR 102339112 B1 KR102339112 B1 KR 102339112B1
Authority
KR
South Korea
Prior art keywords
hole
pin
semiconductor package
socket
guide structure
Prior art date
Application number
KR1020200072382A
Other languages
English (en)
Inventor
배명철
조상희
Original Assignee
배명철
조상희
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배명철, 조상희 filed Critical 배명철
Priority to KR1020200072382A priority Critical patent/KR102339112B1/ko
Application granted granted Critical
Publication of KR102339112B1 publication Critical patent/KR102339112B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Connecting Device With Holders (AREA)

Abstract

반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법이 개시되며, 상기 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법은, 플레이트에 상하 방향으로 홀부를 형성하는 단계; 상기 홀부를 절연 물질로 몰딩하는 단계; 및 상기 몰딩된 절연 물질에 핀 배치용 홀을 상하 방향으로 형성하는 단계를 포함한다.

Description

반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법, 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 및 반도체 패키지 테스트용 소켓{MANUFACTURING METHOD FOR PIN GIDE STRUCTURE OF SEMICONDUCTOR PACKAGE TEST SOCKET, PIN GIDE STRUCTURE OF SEMICONDUCTOR PACKAGE TEST SOCKET AND SOCKET FOR TESTING OF SEMICONDUCTOR PACKAGE}
본원은 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법, 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 및 반도체 패키지 테스트용 소켓에 관한 것이다.
반도체 완제품은 출하되기 전에 최종 전기적인 성능을 테스트하는 공정을 거친다. 반도체 테스트용 소켓은 이러한 테스트 공정 시에 반도체 완제품과 테스트 시스템을 연결하는 소모성 부품이다.
특히, 코엑셜 소켓은 소켓들 중에서, 고주파/하이스피드 반도체를 테스트 할 때, 핀들간의 전기적인 시그널 방해를 없애기 위하여, 금속과 부도체를 겹으로 쌓아서 만드는 소켓인데, 아주 작은 미세한 홀들 속에 코엑셜 구조를 만들어야 하므로, 제작 공정이 까다로운 측면이 있었다.
본원의 배경이 되는 기술은 한국등록특허공보 제10-1955269호에 개시되어 있다.
본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 용이한 제조가 가능한 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법, 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 및 반도체 패키지 테스트용 소켓을 제공하는 것을 목적으로 한다.
다만, 본원의 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들도 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 일 측면에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법은, 플레이트에 상하 방향으로 홀부를 형성하는 단계; 상기 홀부를 절연 물질로 몰딩하는 단계; 및 상기 몰딩된 절연 물질에 핀 배치용 홀을 상하 방향으로 형성하는 단계를 포함할 수 있다.
본원의 일 측면에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법에 있어서, 상기 홀부는, 상하 방향으로 형성되는 주 홀 및 상기 주 홀로부터 외측으로 연장 형성되는 홈을 포함할 수 있다.
본원의 일 측면에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법에 있어서, 상기 핀 배치용 홀을 형성하는 단계에서, 상기 핀 배치용 홀은, 상단의 단면적이 상기 핀 배치용 홀의 중간부의 단면적보다 작게 형성될 수 있다.
본원의 일 측면에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법은, 상기 핀 배치용 홀을 형성하는 단계 이후에, 절연층을 형성하는 단계를 더 포함하되, 상기 절연층은, 상기 플레이트 상에 형성되는 메인 부분을 포함할 수 있다.
본원의 일 측면에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법에 있어서, 상기 절연층을 형성하는 단계에서, 상기 절연층은, 상기 메인 부분으로부터 상기 핀 배치용 홀의 내측으로 연장되는 홀 입구 형성 부분을 더 포함할 수 있다.
본원의 일 측면에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체는, 상하 방향으로 홀부가 형성되는 플레이트; 및 상기 홀부의 내측에 배치되고, 절연 물질로 이루어지며, 내측에 핀 배치용 홀이 상하 방향으로 형성되는 절연부를 포함할 수 있다.
본원의 일 측면에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체에 있어서, 상기 홀부는, 상기 상하 방향으로 형성되는 주 홀 및 상기 주 홀로부터 외측으로 연장 형성되는 홈을 포함하고, 상기 절연부는 상기 주 홀 내에 배치되는 바디 및 상기 홈과 맞물리도록 상기 바디로부터 외측으로 돌출되는 돌출부를 포함할 수 있다.
본원의 일 측면에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체에 있어서, 상기 바디는, 상기 핀 배치용 홀을 감싸는 둘레부 및 상기 둘레부의 상단으로부터 상기 핀 배치용 홀의 내측을 향해 돌출되어 상기 핀 배치용 홀의 둘레를 따라 연장 형성되는 단차부를 포함할 수 있다.
본원의 일 측면에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체는, 절연층을 더 포함하되, 상기 절연층은, 상기 플레이트 상에 형성되는 메인 부분을 포함할 수 있다.
본원의 일 측면에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체에 있어서, 상기 절연층은, 상기 메인 부분으로부터 상기 핀 배치용 홀의 내측으로 연장되는 홀 입구 형성 부분을 더 포함할 수 있다.
본원의 일 측면에 따른 반도체 패키지 테스트용 소켓은 전술한 본원의 일 측면에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 및 상기 핀 배치용 홀에 배치되어 반도체 패키지와 테스트 보드를 전기적으로 연결하는 컨택핀을 포함할 수 있다.
상술한 과제 해결 수단은 단지 예시적인 것으로서, 본원을 제한하려는 의도로 해석되지 않아야 한다. 상술한 예시적인 실시예 외에도, 도면 및 발명의 상세한 설명에 추가적인 실시예가 존재할 수 있다.
전술한 본원의 과제 해결 수단에 의하면, 플레이트에 홀부를 형성하고 홀부를 절연 물질로 몰딩하여 절연 물질에 핀 배치용 홀을 형성하는 것만으로, 즉, 절연 물질 몰딩을 이용한 이중 사출을 한 후 다시 절연 물질에 핀 배치용 홀을 형성하는 것으로 핀 가이드 구조체의 제조가 이루어질 수 있어, 핀 가이드 구조체가 용이하게 제조될 수 있다.
도 1은 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체의 일 구현예의 개념 단면도이다.
도 2는 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체의 다른 구현예의 개념 단면도이다.
도 3은 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체의 또 다른 구현예의 개념 단면도이다.
도 4는 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체의 또 다른 구현예의 개념 단면도이다.
도 5는 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법의 플레이트에 상하 방향으로 홀부를 형성하는 단계를 설명하기 위한 홀부가 형성된 플레이트의 개략적인 수평 단면도이다.
도 6은 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법의 플레이트에 상하 방향으로 홀부를 형성하는 단계를 설명하기 위한 홀부가 형성된 플레이트의 개략적인 수직 단면도이다.
도 7은 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법의 홀부를 절연 물질로 몰딩하는 단계를 설명하기 위한 홀부가 절연 물질로 몰딩된 플레이트의 개략적인 수평 단면도이다.
도 8은 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법의 홀부를 절연 물질로 몰딩하는 단계를 설명하기 위한 홀부가 절연 물질로 몰딩된 플레이트의 개략적인 수직 단면도이다.
도 9는 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법의 핀 배치용 홀을 형성하는 단계를 설명하기 위한 몰딩된 절연 물질에 핀 배치용 홀이 형성된 플레이트의 개략적인 수평 단면도이다.
도 10은 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법의 핀 배치용 홀을 형성하는 단계를 설명하기 위한 몰딩된 절연 물질에 핀 배치용 홀이 형성된 플레이트의 개략적인 수직 단면도이다.
도 11은 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법의 상단의 내경이 중간부의 내경보다 작은 핀 배치용 홀을 형성하는 단계를 설명하기 위한 몰딩된 절연 물질에 핀 배치용 홀이 형성된 플레이트의 개략적인 수직 단면도이다.
도 12는 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법의 상단의 내경이 중간부의 내경보다 작은 핀 배치용 홀을 형성하는 단계를 설명하기 위한 몰딩된 절연 물질에 핀 배치용 홀이 형성된 플레이트의 개략적인 수평 단면도이다.
도 13은 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법의 절연층을 형성하는 단계의 상단의 내경이 중간부의 내경보다 작은 핀 배치용 홀이 형성된 경우에 절연층을 형성하는 방법을 설명하기 위한 개략적인 수직 단면도이다.
도 14는 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법의 절연층을 형성하는 단계의 상단의 내경이 중간부의 내경보다 작은 핀 배치용 홀이 형성된 경우에 절연층을 형성하는 방법을 설명하기 위한 개략적인 수평 단면도이다.
도 15는 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법의 절연층을 형성하는 단계를 설명하기 위한 개략적인 수평 단면도이다.
도 16은 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법의 절연층을 형성하는 단계를 설명하기 위한 개략적인 수직 단면도이다.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되거나 "전기적으로 연결"되어 있는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에", "상부에", "상단에", "하에", "하부에", "하단에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
또한, 본원의 실시예에 관한 설명 중 방향이나 위치와 관련된 용어(상측, 상면, 상부, 하측, 하부 등)는 도면에 나타나 있는 각 구성의 배치 상태를 기준으로 설정한 것이다. 예를 들면, 도 1 내지 도 4을 보았을 때 전반적으로 12시 방향을 향하는 방향이 상측, 전반적으로 12시 방향을 향하는 면이 상면, 전반적으로 12시 방향을 향하는 부분이 상부, 전반적으로 6시 방향을 향하는 방향이 하측, 전반적으로 12시 방향을 향하는 전반적으로 6시 방향을 향하는 부분이 하부 등이 될 수 있다.
본원은 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법, 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 및 반도체 패키지 테스트용 소켓에 관한 것이다.
이하에서는 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법의 용이한 이해를 위해, 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법에 의해 제조될 수 있는 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체(이하 '본 핀 가이드 구조체'라 함)에 대해 먼저 설명한다. 다만, 본 핀 가이드 구조체에 있어서, 후술할 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법에서 설명할 내용과 중복되는 설명은 간략히 하거나 생략하며, 동일 내지 유사한 구성에 대해서는 동일한 도면부호를 사용하기로 한다.
도 1은 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체의 일 구현예의 개념 단면도이고, 도 2는 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체의 다른 구현예의 개념 단면도이며, 도 3은 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체의 또 다른 구현예의 개념 단면도이고, 도 4는 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체의 또 다른 구현예의 개념 단면도이다.
도 1 내지 도 4를 참조하면, 본 핀 가이드 구조체는 상하 방향으로 홀부(2)가 형성되는 플레이트(1)를 포함한다. 플레이트(1)는 금속일 수 있다. 또한, 홀부(2)는 상하 방향으로 연장 형성되는 주 홀(21)을 포함한다. 또한, 홀부(2)는 주 홀(21)로부터 외측으로 연장 형성되는 홈(22)을 포함할 수 있다.
예를 들어, 홈(22)은 주 홀(21)로부터 외측으로 연장 형성되되, 주 홀(21)의 둘레 방향으로 간격을 두고 복수 개가 형성될 수 있다. 또는, 다른 예로서, 홈(22)은 주 홀(21)로부터 외측으로 연장되어 주 홀(21)의 둘레 방향을 따라 연장 형성될 수 있다.
참고로, 본원은 홀부(2)가 홈(22)을 포함하지 않는 실시예 및 홀부(2)가 홈(22)을 포함하는 실시예를 제공할 수 있다. 다만, 이하에서는 홀부(2)가 홈(22)을 포함하는 실시예를 먼저 설명하며, 홀부(2) 홈(22)을 포함하지 않는 실시예에 대해서는 후술한다.
또한, 도 1 내지 도 4를 참조하면, 본 핀 가이드 구조체는 홀부(2)의 내측에 배치되고 절연 물질로 이루어지며 내측에 핀 배치용 홀(4)이 상하 방향으로 형성되는 절연부(3)를 포함한다. 절연부(3)는 테프론을 포함하는 재질로 이루어질 수 있다.
또한, 도 1 내지 도 4를 참조하면, 절연부(3)는 주 홀(21) 내에 배치되는 바디(31)를 포함할 수 있다. 또한, 절연부(3)는 홈(22)과 맞물리도록 바디(31)로부터 외측으로 돌출되는 돌출부(32)를 포함할 수 있다. 돌출부(3)와 홈(22)의 맞물림에 의해, 절연부(3)가 플레이트(1)로부터 탈거되는 것이 방지될 수 있다. 또한, 절연부(3)의 플레이트(1)에 대한 상하 방향 이동이 방지될 수 있다. 이와 같이, 홈(22)은 절연부(3)의 플레이트(1)로부터의 이탈을 방지하는 락킹(Locking) 구조를 형성할 수 있다.
또한, 홈(22)이 주 홀(21)로부터 외측으로 연장 형성되되, 주 홀(21)의 둘레 방향으로 간격을 두고 복수 개가 형성되는 경우, 절연부(3)의 플레이트(1)에 대한 헛돔이 방지될 수 있다.
또한, 도2 및 도 3을 참조하면, 바디(31)는 핀 배치용 홀(4)을 감싸는 둘레부(311) 및 둘레부(311)의 상단으로부터 핀 배치용 홀(4)의 내측을 향해 돌출되어 핀 배치용 홀(4)의 둘레를 따라 연장 형성되는 단차부(312)를 포함할 수 있다.
이에 따라, 핀 배치용 홀(4)은 상단(41)의 단면적이 핀 배치용 홀(4)의 중간부(42)의 단면적보다 작을 수 있다.
컨택핀(9)은 상하 방향으로 연장되는 몸체(91), 몸체(91)의 상부의 적어도 일부 및 하부의 적어도 일부 각각으로부터 외측 방향으로 연장되는 둘레 연장부(92) 및 몸체(91)의 상단 및 하단 각각으로부터 상측 및 하측 각각으로 연장되는 상측 돌출부(93) 및 하측 돌출부(94)를 포함할 수 있다. 핀 배치용 홀(4)은 핀 배치용 홀(4)에 배치되는 컨택핀(9)이 핀 배치용 홀(4)로부터 상측으로 탈거되지 않도록, 핀 배치용 홀(4)의 상단(41)의 내경(다시 말해, 단차부(312)의 내경)이 컨택핀(9)의 둘레 연장부(92)가 형성된 부분의 외경보다 작은 값을 가질 수 있다. 이에 따라, 컨택핀(9)은 핀 배치용 홀(4)의 상단(41)을 감싸는 단차부(312)에 의해 핀 배치용 홀(4)의 상단을 통과하기 어려울 수 있다.
또한, 도 3 및 도 4를 참조하면, 본 핀 가이드 구조체는, 절연층(5)을 포함할 수 있다. 절연층(5)은 폴리이미드 필름을 포함하는 재질로 이루어질 수 있다.
도 3을 참조하면, 절연층(5)은 플레이트(1) 상에 형성되는 메인 부분(5a)을 포함할 수 있다. 절연층(5)에 의해 플레이트(1) 표면에 대한 전기적 절연이 이루어질 수 있고, 플레이트(1) 표면에서 발생하는 전기적 쇼트(short) 발생이 억제될 수 있다.
또한, 도 4를 참조하면, 절연층(5)은 메인 부분(5a)으로부터 핀 배치용 홀(4)의 내측으로 연장되는 홀 입구 형성 부분(5b)을 포함할 수 있다. 홀 입구 형성 부분(5b)은 절연부(3)를 덮으며 절연부(3)보다 핀배치용 홀(4)의 내측으로 더 연장되어 핀 배치용 홀(4)의 둘레 방향으로 연장 형성될 수 있다. 이에 따라, 홀 입구 형성 부분(5b)의 내경은 핀 배치용 홀(4)의 내경보다 작을 수 있다. 또한, 홀 입구 형성 부분(5b)의 내경은 핀 배치용 홀(4)에 배치되는 컨택핀(9)이 핀 배치용 홀(4)로부터 상측으로 탈거되지 않도록, 컨택핀(9)의 둘레 연장부(92)가 형성된 부분의 외경보다 작은 값을 가질 수 있다. 이에 따라, 컨택핀(9)은 홀 입구 형성 부분(5b)에 의해 핀 배치용 홀(4)의 상단을 통과하기 어려울 수 있다.
전술한 바에 따르면, 도 2를 참조하면, 컨택핀(9)의 핀 배치용 홀(4)의 상부의 통과는 절연부(3)의 단차부(312)에 의해 차단될 수 있다. 또는, 도 4를 참조하면, 컨택핀(9)의 핀 배치용 홀(4)의 상부의 통과는 절연층(5)의 홀 입구 형성 부분(5b)에 의해 차단될 수 있다.
또한, 전술한 바와 같이, 본원은 홀부(2)가 홈(22)을 포함하지 않는 실시예를 제공할 수 있다. 이러한 경우, 도면에는 자세히 도시되지 않았지만, 도 1 내지 도 4에서 홈(22)이 생략되면, 본 핀 가이드 구조체의 본원의 홀부(2)가 홈(22)을 포함하지 않는 실시예가 될 수 있다. 홀부(2)가 홈(22)을 포함하지 않는 실시예는 홈(22)을 제외하고 전술한 내용과 동일한 구성을 포함하므로, 상세한 설명은 생략한다.
또한, 참고로, 본 핀 가이드 구조체는 반도체 패키지 테스트용 소켓에 적용 가능하다.
이하에서는, 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법(이하 '본 제조 방법'이라 함)에 대해 설명한다. 다만, 본 제조 방법에 있어서, 전술한 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체에서 설명할 내용과 중복되는 설명은 간략히 하거나 생략하며, 동일 내지 유사한 구성에 대해서는 동일한 도면부호를 사용하기로 한다.
도 5는 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법의 플레이트에 상하 방향으로 홀부를 형성하는 단계를 설명하기 위한 홀부가 형성된 플레이트의 개략적인 수평 단면도이고, 도 6은 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법의 플레이트에 상하 방향으로 홀부를 형성하는 단계를 설명하기 위한 홀부가 형성된 플레이트의 개략적인 수직 단면도이다.
도 5 및 도 6을 참조하면, 본 제조 방법은 플레이트(1)에 상하 방향으로 홀부(2)를 형성하는 단계(제1 단계)를 포함한다. 플레이트(1)는 금속을 포함하는 재질일 수 있다. 또한, 홀부(2)에는 후술하는 절연 물질이 몰딩될 수 있다.
도 6을 참조하면, 홀부(2)는 상하 방향으로 형성되는 주 홀(21)을 포함할 수 있다.
또한, 도 6을 참조하면, 홀부(2)는 주 홀(21)로부터 외측으로 연장 형성되는 홈(22)을 포함할 수 있다. 이에 따라, 후술하는 주 홀(21)에 절연 물질이 몰딩되어 형성되는 절연부(3)는 홈(22)과 맞물리는 돌출부(32)를 포함할 수 있고, 돌출부(32)와 홈(22)의 맞물림에 의해 절연부(3)의 플레이트(1)로부터의 이탈이 방지될 수 있다.
본원은 홀부(2)가 홈(22)을 포함하지 않는 실시예 및 홀부(2)가 홈(22)을 포함하는 실시예를 제공할 수 있는데, 홀부(2)가 홈(22)을 포함하지 않는 실시예에 대해서는 후술한다.
도 7은 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법의 홀부를 절연 물질로 몰딩하는 단계를 설명하기 위한 홀부가 절연 물질로 몰딩된 플레이트의 개략적인 수평 단면도이고, 도 8은 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법의 홀부를 절연 물질로 몰딩하는 단계를 설명하기 위한 홀부가 절연 물질로 몰딩된 플레이트의 개략적인 수직 단면도이다.
도 7 및 도 8을 참조하면, 본 제조 방법은 홀부(2)를 절연 물질로 몰딩하는 단계(제2 단계)를 포함한다.
예를 들어, 절연 물질은 테프론일 수 있다. 또한, 제2 단계는, 액상 상태의 절연 물질을 홀부(2)에 채우고 채워진 절연 물질을 경화함으로써 홀부(2)를 절연 물질로 몰딩할 수 있다.
도 9는 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법의 핀 배치용 홀을 형성하는 단계를 설명하기 위한 몰딩된 절연 물질에 핀 배치용 홀이 형성된 플레이트의 개략적인 수평 단면도이고, 도 10은 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법의 핀 배치용 홀을 형성하는 단계를 설명하기 위한 몰딩된 절연 물질에 핀 배치용 홀이 형성된 플레이트의 개략적인 수직 단면도이다.
또한, 도 9 및 도 10을 참조하면, 본 제조 방법은 몰딩된 절연 물질(3)에 핀 배치용 홀(4)을 상하 방향 형성하는 단계(제3 단계)를 포함한다. 예를 들어, 제3 단계는 절연 물질(3) 몰딩(제2 단계) 후, 홀 가공(민자)하여 절연부(3)를 구현할 수 있다. 다시 말해, 제3 단계에 따르면, 핀 배치용 홀(4) 및 핀 배치용 홀(4)을 감싸는 절연부(3)가 형성될 수 있다. 예를 들어, 도 10을 참조하면, 절연부(3)는 주 홀(21) 내에 배치되는 바디(31)를 포함할 수 있고, 바디(31)는 핀 배치용 홀(4)을 감싸는 둘레부(311)를 포함할 수 있다. 또한, 전술한 바와 같이, 홀부(2)가 홈(22)을 포함하는 경우, 절연부(3)는 바디(31)로부터 외측으로 돌출되는 돌출부(32)를 포함할 수 있다. 돌출부(3)와 홈(22)의 맞물림에 의해, 절연부(3)가 플레이트(1)로부터 탈거되는 것이 방지될 수 있다. 또한, 절연부(3)의 플레이트(1)에 대한 상하 방향 이동이 방지될 수 있다. 이와 같이, 홈(22)은 절연부(3)의 플레이트(1)로부터의 이탈을 방지하는 락킹(Locking) 구조를 형성할 수 있다.
도 11은 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법의 상단의 내경이 중간부의 내경보다 작은 핀 배치용 홀을 형성하는 단계를 설명하기 위한 몰딩된 절연 물질에 핀 배치용 홀이 형성된 플레이트의 개략적인 수직 단면도이고, 도 12는 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법의 상단의 내경이 중간부의 내경보다 작은 핀 배치용 홀을 형성하는 단계를 설명하기 위한 몰딩된 절연 물질에 핀 배치용 홀이 형성된 플레이트의 개략적인 수평 단면도이다.
또한, 도 11을 참조하면, 핀 배치용 홀(4)을 형성하는 단계에서, 핀 배치용 홀(4)은 상단(41)의 단면적이 핀 배치용 홀(4)의 중간부(42)의 단면적보다 작게 형성될 수 있다. 이러한 경우, 제3 단계는 절연 물질(3) 몰딩(제2 단계) 후, 홀 가공(탭 홀)하여 이러한 핀 배치용 홀(4)을 형성할 수 있다. 예를 들어, 도 11 및 도 12를 참조하면, 바디(31)는 둘레부(311)의 상단으로부터 핀 배치용 홀(4)의 내측을 향해 돌출되어 핀 배치용 홀(4)의 둘레를 따라 연장 형성되는 단차부(312)를 포함할 수 있는데, 단차부(312)의 내경이 핀 배치용 홀(4)의 중간부(42)를 감싸는 바디(31)의 내경보다 작을 수 있다. 즉, 제3 단계는 절연부(3)에 단차 가공을 하여 단차부(312)를 형성할 수 있다. 이에 따르면, 본 제조 방법은 절연 물질 몰딩을 이용하여 1차 가공하고, 1차로 기계적 가공을 하여 코엑셜 구조를 만들 수 있다.
또한, 예를 들어, 도 11을 참조하면, 컨택핀(9)은 상하 방향으로 연장되는 몸체(91), 몸체(91)의 상부의 적어도 일부 및 하부의 적어도 일부 각각으로부터 외측 방향으로 연장되는 둘레 연장부(92) 및 몸체(91)의 상단 및 하단 각각으로부터 상측 및 하측 각각으로 연장되는 상측 돌출부(93) 및 하측 돌출부(94)를 포함할 수 있다. 핀 배치용 홀(4)은 핀 배치용 홀(4)에 배치되는 컨택핀(9)이 핀 배치용 홀(4)로부터 상측으로 탈거되지 않도록, 핀 배치용 홀(4)의 상단(41)의 내경(다시 말해, 단차부(312)의 내경)이 컨택핀(9)의 둘레 연장부(92)가 형성된 부분의 외경보다 작은 값을 가질 수 있다. 이에 따라, 컨택핀(9)은 핀 배치용 홀(4)의 상단(41)을 감싸는 단차부(312)에 의해 핀 배치용 홀(4)의 상단을 통해 핀 배치용 홀(4)로부터 탈거되지 않을 수 있다.
도 13은 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법의 절연층을 형성하는 단계의 상단의 내경이 중간부의 내경보다 작은 핀 배치용 홀이 형성된 경우에 절연층을 형성하는 방법을 설명하기 위한 개략적인 수직 단면도이고, 도 14는 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법의 절연층을 형성하는 단계의 상단의 내경이 중간부의 내경보다 작은 핀 배치용 홀이 형성된 경우에 절연층을 형성하는 방법을 설명하기 위한 개략적인 수평 단면도이다.
도 13 및 도 14를 참조하면, 본 제조 방법은 핀 배치용 홀(4)을 형성하는 단계 이후에, 절연층(5)을 형성하는 단계(제5 단계)를 포함할 수 있다. 절연층(5)은 폴리이미드를 포함하는 재질일 수 있다. 예를 들어, 제5 단계는 폴리이미드를 이용해 절연층(5)을 형성할 수 있다.
도 13 및 도 14를 참조하면, 절연층(5)은 플레이트(1) 상에 형성되는 메인 부분(5a)을 포함할 수 있다. 이러한 경우, 제5 단계는 플레이트(1) 상에 절연층(5)(메인 부분(5a)을 형성할 수 있다. 예를 들어, 졀연부(3)가 단차부(312)를 포함하는 경우, 제5 단계는 플레이트(1) 상에 절연층(5)(메인 부분(5a))을 형성할 수 있다.
도 15는 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법의 절연층을 형성하는 단계를 설명하기 위한 개략적인 수평 단면도이고, 도 16은 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법의 절연층을 형성하는 단계를 설명하기 위한 개략적인 수직 단면도이다.
또한, 도 15 및 도 16을 참조하면, 절연층(5)을 형성하는 단계에서, 절연층(5)은 메인 부분(5a)으로부터 핀 배치용 홀(4)의 내측으로 연장되는 홀 입구 형성 부분(5b)을 포함할 수 있다. 이러한 경우, 제5 단계에서, 메인 부분(5a)은 플레이트(1) 상(이를 테면, 플레이트(1)의 상면 상)에 형성되고, 홀 입구 형성 부분(5b)의 일부는 절연부(3)를 덮고, 홀 입구 형성 부분(5b)의 일부는 절연부(3)를 덮는 부분으로부터 핀 배치용 홀(4)의 내측을 향해 돌출되도록 형성될 수 있다. 홀 입구 형성 부분(5b)의 내경은 핀 배치용 홀(4)의 내경보다 작을 수 있다. 또한, 홀 입구 형성 부분(5b)의 내경은 핀 배치용 홀(4)에 배치되는 컨택핀(9)이 핀 배치용 홀(4)로부터 상측으로 탈거되지 않도록, 컨택핀(9)의 둘레 연장부(92)가 형성된 부분의 외경보다 작은 값을 가질 수 있다. 이에 따라, 컨택핀(9)은 홀 입구 형성 부분(5b)에 의해 핀 배치용 홀(4)의 상단을 통과하기 어려울 수 있다.
이를 테면, 절연부(3)가 단차부(312)를 포함하지 않는 경우 홀 입구 형성 부분(5b)이 형성될 수 있다. 즉, 절연부(3)가 단차부(312)를 포함하지 않는 경우, 절연층(5)(홀 입구 형성 부분(5b))에 의해 단차부(312) 역할을 하는, 다시 말해 컨택핀(9)의 탈거를 방지하는 구성이 형성될 수 있다.
전술한 바에 따르면, 절연 물질(테프론) 몰딩을 이용하여 이중사출을 한 후, 다시 몰딩된 절연에 핀 배치용 홀을 가공하는 제작 방법이 수행될 수 있으므로, 핀 가이드 구조체가 용이하게 제작될 수 있다
또한, 전술한 바에 따르면, 절연 물질(절연부(3), 테프론)의 플레이트(1)로부터의 분리를 막기 위한 Locking구조가 용이하게 구현될 수 있다.
또한, 전술한 바에 따르면, 절연 필름(5)(폴리이미드 필름)을 플레이트(1)의 상면에 부착하여, 전기적인 절연과 단차부(312)를 대체하여 컨택핀(9)의 탈거를 방지하는 구성을 용이하게 구현할 수 있다.
이하에서는, 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓(이하 '본 소켓'이라 함)에 대해 설명한다.
본 소켓은 전술한 본원의 일 실시예에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체를 포함한다.
또한, 본 소켓은 핀 배치용 홀(4)에 배치되는 컨택핀(9)을 포함한다. 컨택핀(9)은 본 소켓의 상측에 위치하는 반도체 패키지와 본 소켓의 하측에 위치하는 테스트 보드를 전기적으로 연결한다.
소켓은 테스트 보드(인쇄 회로 기판)에 장착 가능하다. 즉, 본 소켓은 본 소켓에 장착되는 반도체 패키지와 테스트 보드를 전기적으로 연결하여 반도체 패키지에 대한 테스트가 이루어지게 할 수 있다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.
1: 플레이트
2: 홀부
21: 주 홀
22: 홈
3: 절연부
31: 바디
32: 돌출부
311: 둘레부
312: 단차부
4: 핀 배치용 홀
41: 핀 배치용 홀의 상단
42: 핀 배치용 홀의 중간부
5: 절연층
5a: 메인 부분
5b: 홀 입구 형성 부분
9: 컨택핀
91: 몸체
92: 둘레 연장부
93: 상측 돌출부
94: 하측 돌출부

Claims (11)

  1. 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법에 있어서,
    플레이트에 상하 방향으로 홀부를 형성하는 단계;
    상기 홀부를 절연 물질로 몰딩하는 단계; 및
    상기 몰딩된 절연 물질에 핀 배치용 홀을 상하 방향으로 형성하는 단계,
    를 포함하되,
    상기 홀부를 절연 물질로 몰딩하는 단계는,
    액체 상태의 절연 물질을 상기 홀부에 채우고 채워진 절연 물질을 경화하는 것인,
    반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법.
  2. 제1항에 있어서,
    상기 홀부는, 상하 방향으로 형성되는 주 홀 및 상기 주 홀로부터 외측으로 연장 형성되는 홈을 포함하는 것인, 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법.
  3. 제1항에 있어서,
    상기 핀 배치용 홀을 형성하는 단계에서,
    상기 핀 배치용 홀은, 상단의 단면적이 상기 핀 배치용 홀의 중간부의 단면적보다 작게 형성되는 것인, 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법.
  4. 제1항에 있어서,
    상기 핀 배치용 홀을 형성하는 단계 이후에,
    절연층을 형성하는 단계를 더 포함하되,
    상기 절연층은, 상기 플레이트 상에 형성되는 메인 부분을 포함하는 것인, 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법.
  5. 제4항에 있어서,
    상기 절연층을 형성하는 단계에서,
    상기 절연층은, 상기 메인 부분으로부터 상기 핀 배치용 홀의 내측으로 연장되는 홀 입구 형성 부분을 더 포함하는 것인, 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법.
  6. 제1항에 따른 제조 방법에 의해 제조되는 반도체 패키지 테스트용 소켓의 핀 가이드 구조체에 있어서,
    상하 방향으로 홀부가 형성되는 플레이트; 및
    상기 홀부의 내측에 배치되고, 절연 물질로 이루어지며, 내측에 핀 배치용 홀이 상하 방향으로 형성되는 절연부,
    를 포함하는, 반도체 패키지 테스트용 소켓의 핀 가이드 구조체.
  7. 제6항에 있어서,
    상기 홀부는,
    상기 상하 방향으로 형성되는 주 홀 및 상기 주 홀로부터 외측으로 연장 형성되는 홈을 포함하고,
    상기 절연부는 상기 주 홀 내에 배치되는 바디 및 상기 홈과 맞물리도록 상기 바디로부터 외측으로 돌출되는 돌출부를 포함하는 것인, 반도체 패키지 테스트용 소켓의 핀 가이드 구조체.
  8. 제7항에 있어서,
    상기 바디는, 상기 핀 배치용 홀을 감싸는 둘레부 및 상기 둘레부의 상단으로부터 상기 핀 배치용 홀의 내측을 향해 돌출되어 상기 핀 배치용 홀의 둘레를 따라 연장 형성되는 단차부를 포함하는 것인, 반도체 패키지 테스트용 소켓의 핀 가이드 구조체.
  9. 제6항에 있어서,
    절연층을 더 포함하되,
    상기 절연층은, 상기 플레이트 상에 형성되는 메인 부분을 포함하는 것인, 반도체 패키지 테스트용 소켓의 핀 가이드 구조체.
  10. 제9항에 있어서,
    상기 절연층은, 상기 메인 부분으로부터 상기 핀 배치용 홀의 내측으로 연장되는 홀 입구 형성 부분을 더 포함하는 것인, 반도체 패키지 테스트용 소켓의 핀 가이드 구조체.
  11. 제6항에 따른 반도체 패키지 테스트용 소켓의 핀 가이드 구조체; 및
    상기 핀 배치용 홀에 배치되어 반도체 패키지와 테스트 보드를 전기적으로 연결하는 컨택핀,
    을 포함하는 반도체 패키지 테스트용 소켓.
KR1020200072382A 2020-06-15 2020-06-15 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법, 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 및 반도체 패키지 테스트용 소켓 KR102339112B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200072382A KR102339112B1 (ko) 2020-06-15 2020-06-15 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법, 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 및 반도체 패키지 테스트용 소켓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200072382A KR102339112B1 (ko) 2020-06-15 2020-06-15 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법, 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 및 반도체 패키지 테스트용 소켓

Publications (1)

Publication Number Publication Date
KR102339112B1 true KR102339112B1 (ko) 2021-12-15

Family

ID=78865946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200072382A KR102339112B1 (ko) 2020-06-15 2020-06-15 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법, 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 및 반도체 패키지 테스트용 소켓

Country Status (1)

Country Link
KR (1) KR102339112B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001099889A (ja) * 1999-09-29 2001-04-13 Yokowo Co Ltd 高周波回路の検査装置
JP2009085948A (ja) * 2007-09-27 2009-04-23 Yokowo Co Ltd 検査用ソケット
JP2010197402A (ja) * 2003-11-05 2010-09-09 Nhk Spring Co Ltd 導電性接触子ホルダ、導電性接触子ユニット
KR101250282B1 (ko) * 2012-11-07 2013-04-03 (주) 루켄테크놀러지스 반도체 패키지 검사용 소켓
KR20170008330A (ko) * 2015-07-13 2017-01-24 주식회사 이노글로벌 다수개의 금형핀을 이용한 반도체 패키지 테스트용 소켓 제조방법
KR20170008455A (ko) * 2015-07-14 2017-01-24 주식회사 티에프이 반도체 패키지 테스트용 소켓 어셈블리
KR101955269B1 (ko) * 2017-01-17 2019-03-08 최두성 초단형 반도체 테스트 소켓

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001099889A (ja) * 1999-09-29 2001-04-13 Yokowo Co Ltd 高周波回路の検査装置
JP2010197402A (ja) * 2003-11-05 2010-09-09 Nhk Spring Co Ltd 導電性接触子ホルダ、導電性接触子ユニット
JP2009085948A (ja) * 2007-09-27 2009-04-23 Yokowo Co Ltd 検査用ソケット
KR101250282B1 (ko) * 2012-11-07 2013-04-03 (주) 루켄테크놀러지스 반도체 패키지 검사용 소켓
KR20170008330A (ko) * 2015-07-13 2017-01-24 주식회사 이노글로벌 다수개의 금형핀을 이용한 반도체 패키지 테스트용 소켓 제조방법
KR20170008455A (ko) * 2015-07-14 2017-01-24 주식회사 티에프이 반도체 패키지 테스트용 소켓 어셈블리
KR101955269B1 (ko) * 2017-01-17 2019-03-08 최두성 초단형 반도체 테스트 소켓

Similar Documents

Publication Publication Date Title
US7898820B2 (en) Circuit board and manufacturing method thereof
US8933448B2 (en) Wafers and chips comprising test structures
KR102339112B1 (ko) 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법, 반도체 패키지 테스트용 소켓의 핀 가이드 구조체 및 반도체 패키지 테스트용 소켓
KR102244246B1 (ko) 도전 라인 주변에 완충 영역이 형성된 테스트 소켓
KR102339014B1 (ko) 반도체 패키지 테스트용 소켓 제조 방법 및 반도체 패키지 테스트용 소켓
US20140021629A1 (en) Semiconductor package and method of fabricating the same
WO2014068848A1 (ja) コネクタ
US20180068912A1 (en) Package base core and sensor package structure
US20140001471A1 (en) Conformal shielding module
US10685890B2 (en) Semiconductor package having redistribution pattern and passivation patterns and method of fabricating the same
KR102478906B1 (ko) 소자 테스트 소켓 및 그 제조 방법
CN110391207B (zh) 薄膜覆晶封装结构
US20120126400A1 (en) Semiconductor package and method of manufacturing the same
US8850370B2 (en) Method of manufacturing semiconductor circuit structure
KR102346030B1 (ko) 필름 적층을 이용한 테스트용 소켓 핀 가이드 구조체 제조 방법
US8399958B2 (en) Fuse part for semiconductor device
US20220051957A1 (en) Semiconductor package
US8598465B2 (en) Hermetic circuit ring for BCB WSA circuits
KR102278672B1 (ko) 반도체 패키지 테스트용 소켓 제조 방법 및 반도체 패키지 테스트용 소켓
US11348864B2 (en) Redistribution substrate having redistribution pattern including via seed patterns covering bottom surface and sidewall surface of wiring conductive patterns and semiconductor package including the same
US10811349B2 (en) Electronic device including at least one electronic chip and electronic package
KR100818530B1 (ko) 반도체 패키지 금형 및 반도체 칩 패키지의 제조 방법
US6236298B1 (en) Coil rack for a transformer
US20180108603A1 (en) Semiconductor device and wiring board design method
US11495510B2 (en) Semiconductor device package structure and method for fabricating the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant