TWI519219B - 印刷電路板及印刷電路板製造方法 - Google Patents
印刷電路板及印刷電路板製造方法 Download PDFInfo
- Publication number
- TWI519219B TWI519219B TW102137906A TW102137906A TWI519219B TW I519219 B TWI519219 B TW I519219B TW 102137906 A TW102137906 A TW 102137906A TW 102137906 A TW102137906 A TW 102137906A TW I519219 B TWI519219 B TW I519219B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- circuit board
- printed circuit
- plating
- upper portion
- Prior art date
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本發明係關於一種印刷電路板及印刷電路板製造方法。
最近電子產品的發展趨勢,正以多功能化及高速化加速進行。為因應此一趨勢,半導體晶片及用以封裝半導體晶片之印刷電路板亦正迅速發展。如此,一般對印刷電路板之需求包含:輕薄短小化、微細電路化、優異之電氣特性、可靠性及高速訊號傳遞等功能。
印刷電路板包含形成於電路圖案之電路區域,與電路區域以外之虛擬區域。其中,電路區域為藉由電鍍等形成電路圖案;反觀虛擬區域則不予執行電鍍。因此,電路區域與虛擬區域間之電鍍偏差,導致印刷電路板發生翹曲現象(Warpage)。傳統主要使用線圈基板,在其內部***線圈層,藉以防止印刷電路板之翹曲現象。然而,上述線圈基板具有厚度較厚且訊號處理時
間冗長之問題。(美國公開專利第20040058136號)。
有鑑於上述問題,本發明之主要目的在於提供一種可有效提升強度之印刷電路板及印刷電路板製造方法。
本發明之另一目的,在於提供一種可有效防止翹曲現象之印刷電路板及印刷電路板製造方法。
為解決上述問題,本發明提供一種印刷電路板,其包含:一絕緣層,包含電路區域與虛擬區域;一虛擬圖案,形成於該虛擬區域絕緣層上部;及一電路圖案,形成於該電路區域之絕緣層上部,以使其具有比該虛擬圖案較薄之厚度。
本發明印刷電路板,其中該虛擬區域可包含:一銅箔層,形成於該虛擬區域之該絕緣層上部;一晶種層,形成於該銅箔層上部,及一電鍍層,形成於該晶種層上部。
本發明印刷電路板,其中該電路圖樣,可包含:一晶種層,形成於該電路區域之該絕緣層上部,及一電鍍層,形成於該晶種層上部。
本發明刷電路板,其中該絕緣層之下部,可進一步形成虛擬圖案及電路圖案。
本發明印刷電路板,其中該絕緣層上部及下部至少一端可進一步形成增大(build up)層,包含一種以上用以增大之絕緣層、虛擬圖案及電路圖案。
又,為解決上述問題,本發明提供一種印刷電路板製造方法,其包含:步驟1,提供基板,其包含電路區域與虛擬區域,並於絕緣層及該絕緣層上部形成有銅箔層;步驟2,去除該電路區域上部之銅箔層;及步驟3,於該基板上部形成虛擬圖案及電路圖案。
本發明印刷電路板製造方法,其中步驟2可包含:步驟2-1,於該虛擬區域之該銅箔層上部形成蝕刻阻劑;步驟2-2,藉由該蝕刻阻劑對外露之該電路區域之該銅箔層進行蝕刻;及步驟2-3,去除該蝕刻阻劑。
本發明印刷電路板製造方法,其中步驟3,可包含:步驟3-1,於該基板上部形成晶種層;步驟3-2,於該晶種層上部形成電鍍阻劑,其具有對應於該電路圖案及該虛擬圖案之開口部;步驟3-3,透過該電鍍阻劑之開口部形成電鍍層;步驟3-4,去除該電鍍阻劑;及步驟3-5,藉由去除該電鍍阻劑,進而去除外露之晶種層。
本發明印刷電路板製造方法,其中在該步驟2-1,該晶種層可形成去除該銅箔層之。
電路區域之絕緣層上部,及該虛擬區域之銅箔層上部。
本發明印刷電路板製造方法,其中在該步驟2-1,該晶種層可藉由乾式電鍍法或濕式電鍍法加以形成。
本發明印刷電路板製造方法,其中在該步驟2-3,該
電鍍層可由電解電鍍法加以形成。
本發明印刷電路板製造方法,其中該步驟3之後,可進一步在該基板下部形成虛擬圖案及電路圖案。
本發明印刷電路板製造方法,其中該步驟3之後,該絕緣層上部及下部至少一端,可進一步形成增大(build up)層,其包含一種以上用以增大之絕緣層、虛擬圖案及電路圖案。
因此,本發明較佳實施例之印刷電路板及印刷電路板製造方法,藉由在虛擬區域形成虛擬圖案,可提升印刷電路板之強度。
又,本發明較佳實施例之印刷電路板及印刷電路板製造方法,可有效防止翹曲現象。
本發明之特徵及優點由以下詳細說明當可更加明白。
在此先聲明,本說明書其申請專利範圍所使用之名詞,不得以通常及辭典之意義加以解釋,且發明人為了用最佳的方法說明其發明,得以適當界定名詞概念之原則下,以符合本發明技術思想之意義與概念加以解釋之。
100‧‧‧印刷電路板
110‧‧‧基板
111‧‧‧絕緣層
112‧‧‧銅箔層
120‧‧‧晶種層
130‧‧‧電鍍層
150‧‧‧電路區域
151‧‧‧電路圖案
160‧‧‧虛擬區域
161‧‧‧虛擬圖案
210‧‧‧蝕刻阻劑
220‧‧‧電鍍阻劑
221‧‧‧開口部
第1圖為本發明較佳實施例之印刷電路板示意圖。
第2圖至第9圖為本發明較佳實施例之印刷電路板製造方法示
意圖。
有關本發明之目的、優點及新穎特徵,在以下數個實施例之詳細說明及圖式中,將可清楚呈現。該等實施例係作為實施方式之舉例說明,其目的是為方便詳加說明本發明,而非用以限定本發明。
本發明被詳細描述之前,要注意的是,在以下說明中,類似的元件是以相同的編號來表示。
又,在本發明中,〝第一〞、〝第二〞、〝一面〞、〝他面〞等名詞係為了在其他構成要素中區分構成要素而使用者,故構成要素不得被上述名詞加以限制。以下在說明本發明之際,若認為相關習知技術之具體說明對本發明之主旨有混淆視聽之情形時,則省略其詳細說明。
為使 貴審查委員能進一步瞭解本發明之架構、特徵及功能,茲附以圖式及其具體實施方式詳細說明如後。
第1圖為本發明較佳實施例之印刷電路板示意圖
請參閱第1圖,本發明印刷電路板100,可包含:一絕緣層111、一虛擬圖案161及一電路圖案151。
該絕緣層111通常可由作為層間絕緣素材之複合高
分子樹脂形成。舉例而言,該絕緣層111可由預浸布、ABF(Ajinomoto Build up Film)、及FR-4、BT(Bismaleimide Triazine,雙馬來醯亞胺-三氮雜苯)等環氧系列樹脂所形成。但,在本發明之實施例中,該絕緣層111之材質並不限定於此。該絕緣層111可包含電路區域150及虛擬區域160。該電路區域150可形成電路圖案151。該虛擬區域160可為該電路區域150以外之區域。又,該虛擬區域160可形成虛擬圖案161。
虛擬圖案161形成於該虛擬區域160,可包含一銅箔層112、一晶種層120及一電鍍層130。該銅箔層112可形成在該絕緣層111上部。又,該銅箔層112可形成在該虛擬區域160。該虛擬圖案161之晶種層120可形成在該銅箔層112上部。又,該虛擬圖案161之電鍍層130可形成在該虛擬圖案161之晶種層120上部。如此,形成於該虛擬區域160之圖案,即該虛擬圖案161,可以包含該銅箔層112、晶種層120及電鍍層130之三層結構方式加以形成。
電路圖案151形成於該電路區域150,可包含一晶種層120及一電鍍層130。該電路區域150之晶種層120,可形成在該電路區域150之絕緣層111上部。又,該電路圖案151之電鍍層130可形成於該電路區域150之晶種層120上部。如此,形成於該電路區域150之圖案,即該電路圖案151,可以包含該晶種層120及電鍍層130之雙層結構方式加以形成。
如本實施例所示,該印刷電路板100係由單一絕緣層111所構成,但不限定於此。該印刷電路板100可由包含多層或單
層之該絕緣層111及電路圖案151之增大(Build up)結構所形成。
本發明較佳實施例之該印刷電路板100係在該虛擬區域160形成該虛擬圖案161,藉此可提升該印刷電路板100之強度,進而能夠防止印刷電路板100因該電路區域150之電路圖案151發生翹曲現象。又,本發明較佳實施例之印刷電路板100係藉由三層結構之該虛擬圖案161與雙層結構之該電路圖案151,使該虛擬區域160與該電路區域150之間具有不同厚度。即,本發明較佳實施例之印刷電路板100,可由該虛擬區域160之厚度高於該電路區域150之結構所形成。
第2圖至第9圖為本發明較佳實施例之印刷電路板製造方法示意圖。
請參閱第2圖,提供一基板110。該基板100可由絕緣層111及銅箔層112所形成。即,該基板100可為該絕緣層111上部及下部形成有銅箔層112之銅箔疊層板。其中,該絕緣層111通常可由作為層間絕緣素材之複合高分子樹脂形成。舉例而言,該絕緣層111,可由預浸布、ABF(Ajinomoto Build up Film)、及FR-4、BT(Bismaleimide Triazine,雙馬來醯亞胺-三氮雜苯)等環氧系列樹脂所形成。但,在本發明之實施例中,該絕緣層111之材質並不限定於此。該基板110可包含電路區域150與虛擬區域160。其中,該虛擬區域160可為該電路區域150以外之區域。
請參閱第3圖,基板110上部可形成蝕刻阻劑210。該蝕刻阻劑210可形成在該基板110之虛擬區域160上部。如此,藉由該蝕刻阻劑210,可形成相當於該基板110之電路區域150之銅箔層112外露之結構。舉例而言,該蝕刻阻劑210可為乾式薄膜(Dry Film)。即,在該銅箔層112上部形成乾式薄膜後,透過曝光及顯像,可製作僅有該電路區域150之銅箔層112外露之佈線圖案(Patterning)。然而,該蝕刻阻劑210之材質及該蝕刻阻劑210之佈線圖案方法,並不受限於此。即,該蝕刻阻劑210可由該技術領域習知方法及材質所形成。
請參閱第4圖,可在基板110執行蝕刻(Etching)。藉由執行蝕刻,外露之該電路區域150之銅箔層112可被去除。又,執行蝕刻時,該虛擬區域160之銅箔層112可受到該蝕刻阻劑210之保護。
請參閱第5圖,可去除形成於基板110之蝕刻阻劑210。當去除該蝕刻阻劑210時,便可形成僅在該基板110之虛擬區域160殘存該銅箔層112之結構。又,因該銅箔層112被去除,該基板110之電路區域150進而可具有該絕緣層111外露之結構。
請參閱第6圖,基板110上部可形成晶種層120。該晶種層120可形成在該虛擬區域160之銅箔層112上部及該電路區域150之絕緣層111上部。該晶種層120可以作為用以電解電鍍之引入線角色。然而,形成該晶種層120之方法,並不受限於此。舉例而言,該晶種層120可由濕式電鍍法所形成,如無電解電鍍法;或可
藉由乾式電鍍法加以形成,如濺鍍(Sputtering)。
請參閱第7圖,可在晶種層120上部形成電鍍阻劑220。該電鍍阻劑220,可以具有對應於電路圖案151及虛擬圖案161之開口部221方式加以形成。即,該電鍍阻劑220可以在形成有該電路圖案151及該虛擬圖案161之部位形成該開口部221方式製作佈線圖案。因此,藉由該電鍍阻劑220,可使形成有該電路圖案151及該虛擬圖案161部分之該晶種層120呈外露狀態。
請參閱第8圖,可形成電鍍層130。在藉由電鍍阻劑220之開口部221外露之晶種層120上部,形成該電鍍層130。該電鍍層130可利用將該晶種層120作為引入線,藉由電解電鍍法加以形成。
如本實施例所示,該晶種層120及該電鍍層130可由導電性金屬所形成。舉例而言,該晶種層120及該電鍍層130可包含:銅、金、銀、鉛、鈀、釕、錫、鋰其中至少一種。
請參閱第9圖,可去除電鍍阻劑220及該電鍍阻劑220下部之晶種層120。該電鍍層130形成後,可去除該電鍍阻劑220。藉由去除該電鍍阻劑220,進而亦可去除外露之該晶種層120。此時,該晶種層120可使用強鹽基(如NaOH或KOH等)之快速蝕刻法(Quick Etching)加以去除。又,該晶種層120可利用H2O2/H2SO4之閃蝕法(Flash Etching)加以去除。在此,去除該晶種層120之方法,並不受限於快速蝕刻法或閃蝕法,可藉由該技術領域習知方法加以去除。
如此,當去除該電鍍阻劑220及該電鍍阻劑220下部之該晶種層120時,如第9圖所示,可形成虛擬圖案161及電路圖案151。該電路圖案151形成於電路區域150,可為由該晶種層120及該電鍍層130所構成之雙層結構。又,該虛擬圖案161形成於虛擬區域161,可為由銅箔層112、晶種層120及電鍍層130所構成之三層結構。即,如本實施例所示,可形成該虛擬區域160與該電路區域150彼此具有不同厚度之印刷電路板100。如本實施例所示,該虛擬區域160可具有其厚度高於該電路區域150之結構。
如本發明較佳實施例之印刷電路板製造方法所示,該印刷電路板100係由單一絕緣層111所構成,但不限定於此。本發明較佳實施例之印刷電路板製造方法,可形成增大(Build up)結構之印刷電路板100,其包含多層或單層之絕緣層111及電路圖案151。
本發明較佳實施例之印刷電路板及印刷電路板製造方法,由於其在虛擬區域形成虛擬圖案,故可提升印刷電路板之強度,進而可有效防止藉由電路區域之電路圖案所產生之印刷電路板之翹曲現象。
以上所述者僅為本發明之較佳實施型態,舉凡應用本發明說明書、申請專利範圍或圖式所為之等效變化,仍屬本發明所保護之技術範疇,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧印刷電路板
111‧‧‧絕緣層
112‧‧‧銅箔層
120‧‧‧晶種層
130‧‧‧電鍍層
150‧‧‧電路區域
151‧‧‧電路圖案
160‧‧‧虛擬區域
161‧‧‧虛擬圖案
Claims (8)
- 一種印刷電路板製造方法,包含:步驟1,提供基板,其包含電路區域與虛擬區域,並於絕緣層及該絕緣層上部形成有銅箔層;步驟2,去除該電路區域上部之銅箔層;以及步驟3,於該基板上部形成虛擬圖案及電路圖案。
- 如申請專利範圍第1項所述之印刷電路板製造方法,其中該步驟2包含:步驟2-1,於該虛擬區域之該銅箔層上部形成蝕刻阻劑;步驟2-1,對藉由該蝕刻阻劑外露之該電路區域之該銅箔層執行蝕刻;以及步驟2-3,去除該蝕刻阻劑。
- 如申請專利範圍第1項所述之一種印刷電路板製造方法,其中該步驟3包含:步驟3-1,於該基板上部形成晶種層;步驟3-2,於該晶種層上部形成電鍍阻劑,其具有對應於該電路圖案及該虛擬圖案之開口部;步驟3-3,透過該電鍍阻劑之該開口部形成電鍍層;步驟3-4,去除該電鍍阻劑;以及步驟3-5,藉由去除該電鍍阻劑,進而去除外露之該晶種層。
- 如申請專利範圍第3項所述之一種印刷電路板製造方 法,其中該步驟3-1之該晶種層形成於去除該銅箔層之該電路區域之絕緣層上部及該虛擬區域之銅箔層上部。
- 如申請專利範圍第3項所述之一種印刷電路板製造方法,其中該步驟3-1之該晶種層藉由乾式電鍍法或濕式電鍍法形成。
- 如申請專利範圍第3項所述之一種印刷電路板製造方法,其中該步驟3-3之該電鍍層以電解電鍍法加以形成。
- 如申請專利範圍第1項所述之一種印刷電路板製造方法,其中該步驟3之後,進一步在該基板下部形成虛擬圖案及電路圖案。
- 如申請專利範圍第7項所述之一種印刷電路板製造方法,其中該步驟3之後,進一步在該絕緣層上部及下部其中至少一端形成增大(Build up)層,其包含一種以上用以增大之絕緣層、虛擬圖案及電路圖案。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20120120699 | 2012-10-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201427498A TW201427498A (zh) | 2014-07-01 |
TWI519219B true TWI519219B (zh) | 2016-01-21 |
Family
ID=50671549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102137906A TWI519219B (zh) | 2012-10-29 | 2013-10-21 | 印刷電路板及印刷電路板製造方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN103796414A (zh) |
TW (1) | TWI519219B (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100645625B1 (ko) * | 2004-12-01 | 2006-11-15 | 삼성전기주식회사 | 커패시터 내장형 인쇄회로기판 및 그 제조방법 |
KR100722635B1 (ko) * | 2005-09-27 | 2007-05-28 | 삼성전기주식회사 | 와이어 본딩 패드면과 볼패드면의 회로층이 다른 두께를갖는 반도체 패키지 기판 및 그 제조방법 |
KR101019150B1 (ko) * | 2008-06-30 | 2011-03-04 | 삼성전기주식회사 | 비아-온-패드 구조를 갖는 인쇄회로기판 제조방법 |
KR101077359B1 (ko) * | 2009-09-23 | 2011-10-26 | 삼성전기주식회사 | 방열회로기판 및 그 제조방법 |
-
2013
- 2013-10-21 TW TW102137906A patent/TWI519219B/zh active
- 2013-10-29 CN CN201310522457.4A patent/CN103796414A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN103796414A (zh) | 2014-05-14 |
TW201427498A (zh) | 2014-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8236690B2 (en) | Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad | |
JP4703680B2 (ja) | 埋込型印刷回路基板の製造方法 | |
US20100126765A1 (en) | Multi-layer printed circuit board and manufacturing method thereof | |
KR102472945B1 (ko) | 인쇄회로기판, 반도체 패키지 및 그 제조방법 | |
US9793250B2 (en) | Package board, method for manufacturing the same and package on package having the same | |
US20150373833A1 (en) | Printed circuit board and method of manufacturing the same | |
TWI606765B (zh) | 電路板及其製作方法 | |
JP5908003B2 (ja) | 印刷回路基板及び印刷回路基板の製造方法 | |
US20140034359A1 (en) | Printed circuit board and method of manufacturing printed circuit board | |
US9848492B2 (en) | Printed circuit board and method of manufacturing the same | |
JP5989329B2 (ja) | プリント回路基板の製造方法 | |
KR101896555B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
KR20150135046A (ko) | 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지 | |
US9578740B2 (en) | Copper clad laminate, printed circuit board, and method of manufacturing the same | |
KR101516078B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
US20150334850A1 (en) | Method of manufacturing wiring substrate, and wiring substrate | |
US20150195902A1 (en) | Printed circuit board and method of manufacturing the same | |
KR20180013017A (ko) | 인쇄회로기판 | |
KR101840305B1 (ko) | 반도체 패키지용 인터포저 및 그 제조 방법 | |
TWI519219B (zh) | 印刷電路板及印刷電路板製造方法 | |
US20150101852A1 (en) | Printed circuit board and method of manufacturing the same | |
KR101397303B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
JP2013106029A (ja) | プリント回路基板及びプリント回路基板の製造方法 | |
KR20130013639A (ko) | 인쇄회로기판 제조 방법 | |
US8720053B2 (en) | Process of fabricating a circuit board |