KR101108816B1 - 다층 인쇄회로기판 및 이의 제조방법 - Google Patents

다층 인쇄회로기판 및 이의 제조방법 Download PDF

Info

Publication number
KR101108816B1
KR101108816B1 KR1020100030788A KR20100030788A KR101108816B1 KR 101108816 B1 KR101108816 B1 KR 101108816B1 KR 1020100030788 A KR1020100030788 A KR 1020100030788A KR 20100030788 A KR20100030788 A KR 20100030788A KR 101108816 B1 KR101108816 B1 KR 101108816B1
Authority
KR
South Korea
Prior art keywords
layer
metal pattern
circuit
disposed
circuit layer
Prior art date
Application number
KR1020100030788A
Other languages
English (en)
Other versions
KR20110111619A (ko
Inventor
김흥규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100030788A priority Critical patent/KR101108816B1/ko
Publication of KR20110111619A publication Critical patent/KR20110111619A/ko
Application granted granted Critical
Publication of KR101108816B1 publication Critical patent/KR101108816B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 다층 인쇄회로기판 및 이의 제조방법에 관한 것으로, 비아홀 형성후의 습식공정에서 회로배선층을 보호하기 위한 금속패턴을 구비함으로써, 비아 내부에서의 보이드 발생을 방지하여 전기적 접속 불량 및 장기적인 신뢰성을 개선할 수 있는 다층 인쇄회로기판 및 이의 제조 방법에 관한 것이다.

Description

다층 인쇄회로기판 및 이의 제조방법{Multilayer printed circuit substrate and method of manufacturing the same}
본 발명은 다층 인쇄회로기판 및 이의 제조 방법에 관한 것으로, 비아홀 형성후의 습식공정에서 회로배선층을 보호하기 위한 금속패턴을 구비하는 다층인쇄회로기판 및 이의 제조방법에 관한 것이다.
최근 전자기기의 휴대화와 더불어 고기능화와 인터넷, 동영상 및 고용량의 데이터 송수신등으로 인해, 인쇄회로기판의 설계가 더욱 복잡해지고 고밀도 및 소형화 회로에 대한 요구가 점점 증가되고 있어, 다층 인쇄회로기판에 대한 관심이 더욱 증가하고 있다.
다층 인쇄회로기판은 경박단소화 및 고밀도화 추세에 따라 프리프레그를 절연체로 사용하는 세미 애디티브 공법에 의해 널리 제조되고 있다.
세미 애디티브 공법은 먼저, 내층회로기판을 형성한다. 이후, 내층회로기판상에 프리프레그를 적층한다. 이때, 프리프레그와 회로층간의 밀착력을 향상시키기 위해, 프리프레그 상에 절연층을 더 형성한다. 프리프레그 및 절연층에 내층회로의 일부를 노출하는 비아홀을 형성한다. 이후, 절연층상에 무전해 도금층을 형성한 후, 무전해 도금층상에 일정한 패턴의 도금 레지스트 패턴을 형성한다. 이후, 도금레지스트 패턴을 이용한 전기도금을 통해, 비아와 외층 회로층을 형성할 수 있다.
여기서, 절연층은 용이한 공정을 위해 절연시트의 형태로 프리프레그상에 적층될 수 있다. 절연시트는 금속박과 금속박상에 형성된 절연막을 포함할 수 있다. 금속박은 절연막을 형성하기 위한 기재층의 역할과 더불어 절연막의 표면을 보호하는 역할을 할 수 있다.
여기서, 금속박은 절연층에 비아홀을 형성한 후 습식식각법에 의해 제거될 수 있다. 이때, 습식식각공정에서 비아홀에 의해 노출된 내층회로의 표면을 식각하여, 내층회로에 틈(crevice)이 형성될 수 있다.
이와 같은 내층회로에 형성된 틈은 비아를 형성하기 위한 도금공정에서 비아의 내부에 보이드 발생을 유도할 수 있어, 결국 다층 인쇄회로기판의 전기적 접속 불량 및 장기적인 신뢰성을 저하시킬 수 있다.
따라서, 본 발명은 다층 인쇄회로기판 및 이의 제조 방법에서 발생될 수 있는 문제점을 해결하기 위하여 창안된 것으로서, 구체적으로 비아홀 형성후의 습식공정에서 회로배선층을 보호하기 위한 금속패턴을 구비함으로써, 비아 내부에서의 보이드 발생을 방지하여 전기적 접속 불량 및 장기적인 신뢰성을 개선할 수 있는 다층 인쇄회로기판 및 이의 제조 방법을 제공함에 그 목적이 있다.
본 발명의 목적은 다층 인쇄회로기판을 제공하는 것이다. 상기 다층 인쇄회로기판은 코아층; 상기 코아층의 양면에 각각 배치된 제 1 회로층; 상기 제 1 회로층상에 배치되고, 상기 제 1 회로층의 일부를 노출하는 개구를 갖는 금속패턴; 상기 개구와 대응된 비아홀을 구비하며 상기 금속패턴을 포함하는 상기 코아층 상면에 배치된 제 2 절연층; 상기 비아홀 및 상기 개구에 형성된 비아; 및 상기 비아를 통해 상기 제 1 회로층과 전기적으로 접속하며, 상기 제 2 절연층상에 배치된 제 2 회로층;을 포함할 수 있다.
여기서, 상기 금속패턴은 상기 제 1 회로층과 다른 식각 선택비를 가질 수 있다.
또한, 상기 금속패턴은 상기 제 1 회로층에 비해 상기 제 2 절연층과 강한 접착력을 가질 수 있다.
또한, 상기 금속 패턴은 니켈, 니켈 합금, 알루미늄 및 알루미늄 합금 중 어느 하나로 이루어질 수 있다.
또한, 상기 제 2 절연층은 프리프레그와 상기 프리프레그상에 배치된 절연수지막을 포함할 수 있다.
본 발명의 다른 목적은 다층 인쇄회로기판의 제조방법을 제공하는 것이다. 상기 제조방법은 코아층의 양면에 각각 제 1 회로층 및 상기 제 1 회로층상에 배치된 금속패턴을 형성하는 단계; 상기 금속패턴을 포함한 상기 코아층상에 표면에 금속박을 구비한 절연층을 적층하는 단계; 상기 절연층에 상기 금속패턴을 노출하는 비아홀을 형성하는 단계; 상기 금속박을 제거하는 단계; 상기 금속패턴에 상기 비아홀과 대응된 개구를 형성하는 단계; 및 상기 비아홀 및 상기 개구에 배치된 비아와, 상기 비아를 통해 상기 제 1 회로층과 전기적으로 접속하며 상기 절연층상에 배치된 제 2 회로층을 형성하는 단계;를 포함할 수 있다.
여기서, 상기 금속패턴은 상기 제 1 회로층과 다른 식각 선택비를 가질 수 있다.
또한, 상기 금속패턴은 상기 제 1 회로층에 비해 상기 절연층과 강한 접착력을 가질 수 있다.
또한, 상기 금속 패턴은 니켈, 니켈 합금, 알루미늄 및 알루미늄 합금 중 어느 하나로 이루어질 수 있다.
또한, 상기 절연층은 프리프레그와 상기 프리프레그상에 배치된 절연수지막을 포함할 수 있다.
또한, 상기 금속박은 구리로 형성될 수 있다.
또한, 상기 코아층의 양면에 각각 제 1 회로층 및 상기 제 1 회로층상에 배치된 금속패턴을 형성하는 단계는,
코아층 및 코아층의 양면에 구리층 및 구리층과 다른 식각선택비를 갖는 금속층을 포함하는 동박 적층판을 제공하는 단계; 및 상기 구리층 및 금속층을 식각하여 상기 금속패턴 및 제 1 회로층을 형성하는 단계를 포함할 수 있다.
또한, 상기 코아층의 양면에 각각 제 1 회로층 및 상기 제 1 회로층상에 배치된 금속패턴을 형성하는 단계는,
코아층 및 코아층의 양면에 배치된 구리층을 포함하는 동박 적층판을 제공하는 단계; 상기 구리층을 식각하여 제 1 회로층을 형성하는 단계; 및 상기 비아홀 형성영역과 대응된 영역의 제 1 회로층상에 선택적으로 상기 금속패턴을 형성하는 단계를 포함할 수 있다.
본 발명의 다층 인쇄회로기판은 비아홀 형성후의 습식공정에서 회로배선층을 보호하기 위한 금속패턴을 구비함으로써, 비아 내부에서의 보이드 발생을 방지하여 전기적 접속 불량 및 장기적인 신뢰성을 개선할 수 있다.
또한, 본 발명의 다층 인쇄회로기판에 구비된 금속패턴은 회로배선층에 비해 절연층의 프리프레그와 강한 접착력을 갖는 재질로 이루어짐에 따라, 다층 인쇄회로기판의 신뢰성을 더욱 개선할 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 다층 인쇄회로기판의 단면도이다.
도 2 내지 도 9는 본 발명의 제 2 실시예에 따른 다층 인쇄회로기판의 제조 공정을 설명하기 위한 단면도들이다.
이하, 본 발명의 실시예들은 다층 인쇄회로기판의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 제 1 실시예에 따른 다층 인쇄회로기판의 단면도이다.
도 1을 참조하면, 본 발명의 제 1 실시예에 따른 다층 인쇄회로기판은 코아층(110), 제 1 회로층(120), 금속패턴(130), 절연층(140), 비아(150), 및 제 2 회로층(160)을 포함할 수 있다.
여기서, 제 1 회로층(120)은 코아층(110)의 양면에 각각 배치될 수 있다. 코아층(110)은 절연수지로 이루어질 수 있다. 코아층(110)은 에폭시계 수지, 페놀계 수지, 폴리이미드계 수지 및 FR4(내열성 글래스포 에폭시 수지) 중 적어도 어느 하나를 포함할 수 있다. 그러나, 본 발명의 실시예에서, 코아층의 재질에 대해서 한정하는 바는 아니다.
도면에 도시된 바는 없지만, 코아층(110)은 양면에 각각 배치된 제 1 회로층(120)을 서로 전기적으로 연결하기 위한 코아 비아를 더 구비할 수 있다.
금속패턴(130)은 제 1 회로층(120)상에 배치될 수 있다. 금속패턴(130)은 제 1 회로층(120)의 전면에 배치된 것으로 도시하였으나, 이에 한정되는 것은 아니며, 금속패턴은 비아홀(141)의 형성 영역의 주변에 선택적으로 배치될 수 있다.
여기서, 금속패턴(130)은 제 1 회로층(120)과 서로 다른 식각 선택비를 갖는 금속으로 이루어질 수 있다. 이로써, 금속패턴(130)은 다층인쇄회로기판의 제조공정에서 사용되는 에칭액에 노출될 수 있는 제 1 회로층(120)을 보호하는 역할을 할 수 있다. 여기서, 금속패턴(130)이 제 1 회로층(120)을 보호하는 역할을 수행하는 것에 대해서는 후술 될 제조공정에 대한 설명에서 확실하게 이해할 수 있을 것이다.
이에 더하여, 금속패턴(130)은 제 1 회로층(120)에 비해 절연층(140), 특히 절연층(140)을 이루는 프리프레그(140a)와 강한 접착력을 갖는 재질로 이루어질 수 있다. 예컨대, 제 1 회로층(120)이 구리로 형성될 경우, 금속패턴(130)은 니켈, 니켈 합금, 알루미늄 및 알루미늄 합금 중 어느 하나로 이루어질 수 있다.
이에 따라, 금속패턴(130)은 비아홀(141)에 의해 노출된 제 1 회로층(120)을 보호하는 역할을 하며, 이와 동시에 제 1 회로층(120)과 절연층(140)간의 접합력을 개선하는 역할을 할 수 있다.
금속패턴(130)은 비아홀(141)과 대응된 개구(131)를 가질 수 있다. 여기서, 개구(131)를 통해 제 1 회로층(120)과 비아(150)는 서로 전기적으로 접속될 수 있다.
절연층(140)은 금속패턴(130)을 포함하는 코아층(110) 상면에 배치될 수 있다. 또한, 절연층(140)은 금속패턴(130)의 개구(131)와 대응된 비아홀(141)을 구비할 수 있다. 절연층(140)은 코아층(110) 상면에 배치된 프리프레그(140a)와 프리프레그(140a)상에 배치된 절연수지막(140b)을 포함할 수 있다. 여기서, 프리프레그(140a)는 유리섬유를 함침하고 있는 절연수지로 이루어질 수 있다. 또한, 절연수지막(140b)은 프리프레그(140a)와 제 2 회로층(160)간의 밀착력을 증대시키는 역할을 할 수 있다. 여기서, 절연수지막(140b)을 형성하는 재질의 예로서는, 에폭시계 수지, 페놀계 수지, 폴리이미드계 수지 및 FR4(내열성 글래스포 에폭시 수지) 중 어느 하나 또는 둘 이상을 포함할 수 있다. 그러나, 본 발명의 실시예에서, 절연수지막(140b)의 재질에 대해서 한정하는 바는 아니다.
비아(150)는 절연층(140)을 관통하며 배치되어, 회로층의 층간 접속을 수행하는 역할을 할 수 있다. 즉, 비아(150)는 비아홀(141) 및 개구(131)에 배치되어 있을 수 있다. 이로써, 비아(150)는 비아홀(141) 및 개구(131)에 의해 노출된 제 1 회로층(120)과 후술될 제 2 회로층(160)을 서로 전기적으로 접속시킬 수 있다.
또한, 비아(150)는 제 1 회로층(120)의 상면 뿐만 아니라 금속패턴(130)의 개구를 이루는 벽면에도 배치되므로, 비아(150)를 통한 전기적 접속 면적이 증대될 수 있다.
제 2 회로층(160)은 절연층(140)상에 배치될 수 있다. 이때, 제 2 회로층(160)은 비아(150)를 통해 제 1 회로층(120)과 전기적으로 접속될 수 있다.
이에 더하여, 본 발명의 실시예에서 다층 인쇄회로기판은 2층의 구조로 한정하여 도시 및 설명하였으나, 이에 한정되는 것은 아니다, 즉, 다층 인쇄회로기판은 2층 이상의 복수층의 구조, 즉 절연층과 회로층이 교대로 배치되도록 적층될 수 있다. 이때, 적층된 회로층상에 각각 추가 금속패턴이 구비되어, 비아홀 형성후에 수행되는 습식공정에서 적층된 회로층에 틈이 형성되는 것을 방지할 수 있다.
또한, 다층 인쇄회로기판은 최상층에 외부회로부와 전기적으로 접속하기 위한 패드 전극 및 패드 전극의 일부를 노출하는 솔더 레지스트가 더 배치되어 있을 수 있다.
따라서, 본 발명의 실시예에서와 같이, 다층 인쇄회로기판은 에칭액으로부터 회로배선층을 보호하기 위한 금속패턴을 구비함으로써, 비아 내부에서의 보이드 발생을 방지하여 전기적 접속 불량 및 장기적인 신뢰성을 개선할 수 있다.
또한, 상기 금속패턴은 회로배선층에 비해 절연층의 프리프레그와 우수한 접합력을 갖는 재질로 이루어짐에 따라, 다층 인쇄회로기판의 신뢰성을 더욱 개선할 수 있다.
또한, 상기 금속패턴은 비아홀과 대응된 개구를 구비하며, 상기 개구 내부에도 비아가 형성됨으로써, 비아를 통한 전기적 접속 면적을 증대시킬 수 있다.
도 2 내지 도 9를 참조하면, 본 발명의 제 2 실시예에 따른 다층 인쇄회로기판의 제조 공정을 설명하기 위해 도시한 단면도들이다.
도 2를 참조하면, 다층 인쇄회로기판을 제조하기 위해, 동박적층판을 제공한다. 여기서, 동박 적층판은 코아층(110)과 코아층(110)의 양면에 각각 배치된 구리층(122)을 포함할 수 있다. 이때, 구리층(122) 상에 구리와 다른 식각 선택비를 갖는 금속층(132)이 형성되어 있을 수 있다. 이에 더하여, 금속층(132)은 구리층(122)에 비해 후술될 프리프레그(140a)와 우수한 접착력을 갖는 재질로 이루어질 수 있다. 여기서, 금속층(132)을 형성하는 재질의 예로서는 니켈, 니켈 합금, 알루미늄 및 알루미늄 합금 중 어느 하나로 이루어질 수 있다.
도 3을 참조하면, 코아층(110)에 양면에 각각 제 1 회로층(120) 및 제 1 회로층(120)상에 배치된 금속패턴(130)을 형성한다.
여기서, 제 1 회로층(120)과 금속패턴(130)을 형성하기 위해, 먼저 금속층(132) 상에 레지스트 패턴을 형성한 후, 레지스트 패턴을 식각 마스크로 사용하여 금속층(132)을 식각하여 금속패턴(130)을 형성한다. 이후, 레지스트 패턴을 식각마스크로 사용하여 구리층(122)을 식각하여 제 1 회로층(120)을 형성할 수 있다. 여기서, 금속층(132)과 구리층(122)은 서로 다른 식각 선택비를 가짐에 따라, 금속패턴(130)을 형성할 때 이용한 레지스트 패턴을 제거하고 금속패턴(130)을 식각마스크로 사용하여 제 1 회로층(120)을 형성할 수도 있다.
이에 더하여, 제 1 회로층(120) 및 금속패턴(130)을 형성하는 공정이전에, 코아층(110), 구리층(122) 및 금속층(132)을 관통하는 관통홀을 형성한 후, 관통홀에 도전성 페이스트를 충진하여, 코아층(110)의 양면에 각각 배치된 제 1 회로층(120)을 서로 전기적으로 접속시키는 코아 비아(도면에는 도시되지 않음)를 더 형성할 수 있다.
도 4를 참조하면, 금속패턴(130)을 포함한 코아층(110)상에 프리프레그(140a)와 절연수지막(140b)을 제공한다. 여기서, 절연수지막(140b)상에 표면을 보호하기 위한 금속박(140c)이 부착되어 있다. 또한, 금속박(140c)은 구리로 이루어질 수 있다. 또한, 절연수지막(140b)은 프리프레그(140a)와 후속공정에서 형성되는 제 2 회로층(160)간의 밀착력을 증대시키는 역할을 할 수 있다.
도 5를 참조하면, 금속패턴(130)을 포함한 코아층(110)상에 배치된 프리프레그(140a), 표면에 금속박(140c)이 형성된 절연수지막(140b)을 열압착함으로써, 금속패턴(130)을 포함한 코아층(110)상에 절연층(140)이 적층될 수 있다. 이때, 제 1 회로층(120)과 프리프레그(140a)는 금속패턴(130)에 의해 접합력이 향상될 수 있다.
도 6을 참조하면, 절연층(140)에 제 1 회로층(120)의 일부를 노출하기 위한 비아홀(141)을 형성할 수 있다. 비아홀(141)은 레이저 드릴법, 기계적 드릴법 또는 포토리소그래피 공정을 통한 에칭 공정을 통해 형성할 수 있다.
도 7을 참조하면, 절연수지막(140b)상에 배치된 금속박(140c)을 제거한다. 금속박(140c)은 습식식각법에 의해 제거될 수 있다. 여기서, 금속박(140c)과 제 1 회로층(120)은 서로 동일한 재질로 이루어짐에 따라, 습식공정에서 제 1 회로층(120)의 표면도 식각되어 틈(crevice)이 형성될 수 있다. 그러나, 제 1 회로층(120)상에 제 1 회로층(120), 즉 구리와 다른 식각선택비를 갖는 금속패턴(130)이 구비됨에 따라, 금속패턴(130)이 습식공정에서 제 1 회로층(120)의 표면을 보호함으로써, 제 1 회로층(120)에 틈이 형성되는 것을 방지할 수 있다.
도 8을 참조하면, 금속패턴(130)에 제 1 회로층(120)을 노출하기 위한 개구(131)를 형성한다. 이때, 금속패턴(130)의 개구(131)는 에칭공정에 의해 제거될 수 있다. 이때, 개구(131)는 비아홀(141)과 대응되도록 형성된다.
도 9를 참조하면, 절연층(140)상에 제 2 회로층(160)을 형성한다. 여기서, 제 2 회로층(160)은 도금공정을 통해 형성될 수 있다. 또한, 제 2 회로층(160)을 형성하는 공정에서 비아홀에 배치되는 비아(150)가 동시에 형성될 수 있다. 이때, 비아(150)는 비아홀(141)뿐만 아니라, 금속패턴(130)의 개구(131)에도 형성되어, 제 1 및 제 2 회로층(120, 160)을 서로 전기적으로 접속시킬 수 있다.
본 발명의 실시예에서, 금속패턴은 동박적층판상에 배치된 금속층을 패턴하여 형성하는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 예컨대, 코아층상에 제 1 회로층을 형성한 후, 비아홀의 형성영역과 대응된 영역의 제 1 회로층상에 선택적으로 금속패턴을 형성할 수도 있다. 이때, 금속패턴은 증착공정 또는 인쇄법을 통해 형성할 수 있다.
이에 더하여, 본 발명의 실시예에서 다층 인쇄회로기판은 2층의 구조로 한정하여 도시 및 설명하였으나, 이에 한정되는 것은 아니다, 즉, 다층 인쇄회로기판은 절연층과 회로층이 교대로 배치되도록 적층하는 빌드업 공정을 더 수행하여, 2층 이상의 복수층의 구조로 형성할 수 있다. 이때, 적층된 회로층상에 각각 추가 금속패턴을 형성하여, 비아홀 형성후의 습식식각 공정에서 적층되는 회로층에 틈이 형성되는 것을 방지하며, 층간 접합력을 증대시킬 수 있다.
또한, 다층 인쇄회로기판은 최상층에 외부회로부와 전기적으로 접속하기 위한 패드 전극 및 패드 전극의 일부를 노출하는 솔더 레지스트를 더 형성할 수 있다.
따라서, 본 발명의 실시예에서와 같이, 다층 인쇄회로기판은 회로배선층을 보호하기 위한 금속패턴을 구비함으로써, 습식공정에서 회로배선층에 틈이 형성되는 것을 방지할 수 있다.
또한, 상기 금속패턴은 회로배선층에 비해 절연층의 프리프레그와 우수한 접합력을 갖는 재질로 이루어짐에 따라, 다층 인쇄회로기판의 접합 신뢰성을 향상시킬 수 있다.
110 : 코아층
120 : 제 1 회로층
130 : 금속패턴
131 : 개구
140 : 절연층
141 : 비아홀
150 : 비아
160 : 제 2 회로층

Claims (13)

  1. 코아층;
    상기 코아층의 양면에 각각 배치된 제 1 회로층;
    상기 제 1 회로층상에 배치되고, 상기 제 1 회로층의 일부를 노출하는 개구를 갖는 금속패턴;
    상기 개구와 대응된 비아홀을 구비하며 상기 금속패턴을 포함하는 상기 코아층 상면에 배치된 절연층;
    상기 비아홀 및 상기 개구에 형성된 비아; 및
    상기 비아를 통해 상기 제 1 회로층과 전기적으로 접속하며, 상기 절연층상에 배치된 제 2 회로층;
    을 포함하며,
    상기 절연층은 프리프레그와 상기 프리프레그상에 배치된 절연수지막을 포함하는 다층 인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 금속패턴은 상기 제 1 회로층과 다른 식각 선택비를 갖는 다층 인쇄회로기판.
  3. 제 1 항에 있어서,
    상기 금속패턴은 상기 제 1 회로층에 비해 상기 절연층과 강한 접착력을 갖는 다층 인쇄회로기판.
  4. 제 1 항에 있어서,
    상기 금속 패턴은 니켈, 니켈 합금, 알루미늄 및 알루미늄 합금 중 어느 하나로 이루어진 다층 인쇄회로기판.
  5. 삭제
  6. 코아층의 양면에 각각 제 1 회로층 및 상기 제 1 회로층상에 배치된 금속패턴을 형성하는 단계;
    상기 금속패턴을 포함한 상기 코아층상에 표면에 금속박을 구비한 절연층을 적층하는 단계;
    상기 절연층에 상기 금속패턴을 노출하는 비아홀을 형성하는 단계;
    상기 금속박을 제거하는 단계;
    상기 금속패턴에 상기 비아홀과 대응된 개구를 형성하는 단계; 및
    상기 비아홀 및 상기 개구에 배치된 비아와, 상기 비아를 통해 상기 제 1 회로층과 전기적으로 접속하며 상기 절연층상에 배치된 제 2 회로층을 형성하는 단계;
    를 포함하는 다층 인쇄회로기판의 제조 방법.
  7. 제 6 항에 있어서,
    상기 금속패턴은 상기 제 1 회로층과 다른 식각 선택비를 갖는 다층 인쇄회로기판의 제조 방법.
  8. 제 6 항에 있어서,
    상기 금속패턴은 상기 제 1 회로층에 비해 상기 절연층과 강한 접착력을 갖는 다층 인쇄회로기판의 제조 방법.
  9. 제 6 항에 있어서,
    상기 금속 패턴은 니켈, 니켈 합금, 알루미늄 및 알루미늄 합금 중 어느 하나로 이루어진 다층 인쇄회로기판의 제조 방법.
  10. 제 6 항에 있어서,
    상기 절연층은 프리프레그와 상기 프리프레그상에 배치된 절연수지막을 포함하는 다층 인쇄회로기판의 제조 방법.
  11. 제 6 항에 있어서,
    상기 금속박은 구리로 형성된 다층 인쇄회로기판의 제조 방법.
  12. 제 6 항에 있어서,
    상기 코아층의 양면에 각각 제 1 회로층 및 상기 제 1 회로층상에 배치된 금속패턴을 형성하는 단계는,
    코아층 및 코아층의 양면에 구리층 및 구리층과 다른 식각선택비를 갖는 금속층을 포함하는 동박 적층판을 제공하는 단계; 및
    상기 구리층 및 금속층을 식각하여 상기 금속패턴 및 제 1 회로층을 형성하는 다층 인쇄회로기판의 제조방법.
  13. 제 6 항에 있어서,
    상기 코아층의 양면에 각각 제 1 회로층 및 상기 제 1 회로층상에 배치된 금속패턴을 형성하는 단계는,
    코아층 및 코아층의 양면에 배치된 구리층을 포함하는 동박 적층판을 제공하는 단계;
    상기 구리층을 식각하여 제 1 회로층을 형성하는 단계; 및
    상기 비아홀 형성영역과 대응된 영역의 제 1 회로층상에 선택적으로 상기 금속패턴을 형성하는 다층 인쇄회로기판의 제조방법.
KR1020100030788A 2010-04-05 2010-04-05 다층 인쇄회로기판 및 이의 제조방법 KR101108816B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100030788A KR101108816B1 (ko) 2010-04-05 2010-04-05 다층 인쇄회로기판 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100030788A KR101108816B1 (ko) 2010-04-05 2010-04-05 다층 인쇄회로기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20110111619A KR20110111619A (ko) 2011-10-12
KR101108816B1 true KR101108816B1 (ko) 2012-01-31

Family

ID=45027601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100030788A KR101108816B1 (ko) 2010-04-05 2010-04-05 다층 인쇄회로기판 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101108816B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102472433B1 (ko) * 2015-04-14 2022-12-01 엘지이노텍 주식회사 인쇄회로기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094224A (ja) 1999-09-24 2001-04-06 Toshiba Chem Corp プリント配線板およびプリント配線板の製造方法
KR20070109264A (ko) * 2006-05-10 2007-11-15 삼성전기주식회사 빌드업 인쇄회로기판의 제조공정
JP2009038094A (ja) 2007-07-31 2009-02-19 Hitachi Aic Inc 多層配線基板の製造方法
JP2009049369A (ja) * 2007-08-17 2009-03-05 Samsung Electro Mech Co Ltd キャパシタ内蔵型の印刷回路基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094224A (ja) 1999-09-24 2001-04-06 Toshiba Chem Corp プリント配線板およびプリント配線板の製造方法
KR20070109264A (ko) * 2006-05-10 2007-11-15 삼성전기주식회사 빌드업 인쇄회로기판의 제조공정
JP2009038094A (ja) 2007-07-31 2009-02-19 Hitachi Aic Inc 多層配線基板の製造方法
JP2009049369A (ja) * 2007-08-17 2009-03-05 Samsung Electro Mech Co Ltd キャパシタ内蔵型の印刷回路基板及びその製造方法

Also Published As

Publication number Publication date
KR20110111619A (ko) 2011-10-12

Similar Documents

Publication Publication Date Title
KR101103301B1 (ko) 다층인쇄회로기판 및 그 제조방법
KR101281410B1 (ko) 다층 배선기판
JP2015122545A (ja) 多層配線基板及びその製造方法
KR20080076241A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US11812556B2 (en) Printed circuit board and manufacturing method thereof
KR100843368B1 (ko) 다층 인쇄회로기판의 제조방법
US20140116759A1 (en) Printed wiring board and method for manufacturing printed wiring board
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
KR101009176B1 (ko) 다층 인쇄회로기판의 제조방법
KR20160099934A (ko) 리지드-플렉시블 기판 및 그 제조방법
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
KR20140108164A (ko) 배선 기판 및 그 제조 방법
KR101044105B1 (ko) 휨 발생 방지를 위한 기판의 제조방법
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
KR101108816B1 (ko) 다층 인쇄회로기판 및 이의 제조방법
KR100689018B1 (ko) 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법
KR101109277B1 (ko) 인쇄회로기판의 제조방법
JP5000446B2 (ja) プリント配線板の製造方法
KR20170079542A (ko) 인쇄회로기판
JP4736251B2 (ja) フィルムキャリア及びその製造方法
KR101156924B1 (ko) 인쇄회로기판의 제조방법
KR101154720B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR102186150B1 (ko) 절연 필름을 이용한 인쇄회로기판 및 그 제조 방법
KR100897669B1 (ko) 다층 인쇄회로기판의 제조방법
KR101231525B1 (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 9