KR101436766B1 - 산화물 반도체 박막층을 갖는 적층 구조 및 박막 트랜지스터 - Google Patents

산화물 반도체 박막층을 갖는 적층 구조 및 박막 트랜지스터 Download PDF

Info

Publication number
KR101436766B1
KR101436766B1 KR1020137003134A KR20137003134A KR101436766B1 KR 101436766 B1 KR101436766 B1 KR 101436766B1 KR 1020137003134 A KR1020137003134 A KR 1020137003134A KR 20137003134 A KR20137003134 A KR 20137003134A KR 101436766 B1 KR101436766 B1 KR 101436766B1
Authority
KR
South Korea
Prior art keywords
thin film
oxide
film
layer
indium oxide
Prior art date
Application number
KR1020137003134A
Other languages
English (en)
Other versions
KR20130088143A (ko
Inventor
가즈아키 에바타
시게카즈 도마이
유키 츠루마
시게오 마츠자키
고키 야노
Original Assignee
이데미쓰 고산 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데미쓰 고산 가부시키가이샤 filed Critical 이데미쓰 고산 가부시키가이샤
Publication of KR20130088143A publication Critical patent/KR20130088143A/ko
Application granted granted Critical
Publication of KR101436766B1 publication Critical patent/KR101436766B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

산화물층과 절연층으로 이루어지는 적층 구조로서, 상기 산화물층의 캐리어 농도가 1018/cm3 이하, 평균 결정 입경이 1㎛ 이상이며, 상기 산화물층의 결정이, 상기 절연층의 표면에 주상으로 배치되어 있는 것을 특징으로 하는 적층 구조.

Description

산화물 반도체 박막층을 갖는 적층 구조 및 박막 트랜지스터{LAMINATE STRUCTURE INCLUDING OXIDE SEMICONDUCTOR THIN FILM LAYER, AND THIN FILM TRANSISTOR}
본 발명은, 산화물 반도체 박막층을 갖는 적층 구조 및 그것을 채널층에 이용한 박막 트랜지스터에 관한 것이다.
전계 효과형 트랜지스터는, 반도체 메모리 집적 회로의 단위 전자 소자, 고주파 신호 증폭 소자, 액정 구동용 소자 등으로서 널리 사용되고 있고, 현재, 가장 많이 실용화되어 있는 전자 디바이스이다.
그 중에서도, 최근 표시 장치의 놀라운 발전에 따라, 액정 표시 장치(LCD)뿐만 아니라, 전기발광(electroluminescence) 표시 장치(EL)나, 필드 에미션 디스플레이(FED) 등의 각종 표시 장치에 있어서, 표시 소자에 구동 전압을 인가하여 표시 장치를 구동시키는 스위칭 소자로서, 박막 트랜지스터(TFT)가 다용되고 있다.
최근에 있어서는, 실리콘계 반도체 박막보다도 안정성이 우수한 것으로서, 금속 산화물로 이루어지는 투명 반도체 박막, 특히, 산화아연 결정으로 이루어지는 투명 반도체 박막이 주목되고 있다.
예컨대, 특허문헌 1이나, 특허문헌 2 등에는, 산화아연을 고온에서 결정화하여 박막 트랜지스터를 구성하는 방법이 기재되어 있다. 또한, 박막 트랜지스터를 얻는 공정에서, 비정질 산화물막을 패터닝한 후에 결정화를 행하여, 고이동도를 실현한 예가 보고되어 있다(특허문헌 3).
또한, 특허문헌 4에서는, In2O3을 이용한 TFT에서, 열처리를 가하는 공정 전의 산화인듐이 비정질이며, 열처리를 가하는 공정 후에 결정인 것이 바람직하다고 보고되어 있다. 그러나 특허문헌 4에서 보고되어 있는 In2O3 결정을 채널층에 이용한 박막 트랜지스터는 노멀리 온이며, 결정화하는 공정에 의해 캐리어 농도의 상승이나 이동도의 저하를 초래할 우려가 있었다.
일본 특허공개 2003-86808호 공보 일본 특허공개 2004-273614호 공보 국제 공개 제2008/096768호 팜플렛 일본 특허공개 2008-130814호 공보
본 발명의 목적은, 산화물 박막의 결정 배치의 방향과 입경이 제어된, 양질인 산화물 박막을 제공하는 것이다. 또한, 본 발명의 목적은, 상기 산화물 박막을 TFT의 채널층에 이용하는 것에 의해, TFT 특성을 대폭 개선하는 것이다.
본 발명자들은, 균질한 비정질의 산화물 박막을 제작하고, 그 후에 비정질 박막을 가열 처리(어닐링)하는 것에 의해 제작되는 결정 박막이, 결정 배치의 방향, 결정 입경이 균질한 결정질 반도체 박막으로 되는 것을 발견했다. 이러한 결정질 산화물 반도체 박막을 박막 트랜지스터의 채널층에 이용하면, 높은 전계 효과 이동도, S값 등의 TFT 특성이 대폭 개선되는 것을 알아내어, 본 발명을 완성했다.
본 발명에 의하면, 이하의 적층 구조, 그의 제조방법, 박막 트랜지스터 및 표시 장치가 제공된다.
1. 산화물층과 절연층으로 이루어지는 적층 구조로서,
상기 산화물층의 캐리어 농도가 1018/cm3 이하, 평균 결정 입경이 1㎛ 이상 이고,
상기 산화물층의 결정이, 상기 절연층의 표면에 주상으로 배치되어 있는 것을 특징으로 하는 적층 구조.
2. 상기 산화물층을 구성하는 재료가, 산화인듐, Ga을 도핑한 산화인듐, Al을 도핑한 산화인듐, Zn을 도핑한 산화인듐, 및 Sn을 도핑한 산화인듐으로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 1에 기재된 적층 구조.
3. 상기 Ga을 도핑한 산화인듐의 원자비 Ga/(Ga+In)가 0.01∼0.09인 것을 특징으로 하는 2에 기재된 적층 구조.
4. 상기 Al을 도핑한 산화인듐의 원자비 Al/(Al+In)가 0.01∼0.05인 것을 특징으로 하는 2에 기재된 적층 구조.
5. 산화물층과 절연층으로 이루어지는 적층 구조의 제조방법으로서,
(1) 절연층을 설치하는 공정과
(2) 상기 절연층 상에, 20×20㎛2에 있어서의 Rrms(root-mean-square-roughness)=1.0∼5.3Å의 범위가 되도록 산화물 박막을 성막하는 공정과
(3) 수득된 박막을 150∼500℃로 가열 처리하는 공정을 갖는 것을 특징으로 하는 적층 구조의 제조방법.
6. 상기 산화물층의 성막을, 희(希)가스와, 물, 산소 및 아산화질소로부터 선택되는 1종 이상을 함유하는 혼합 기체의 분위기 하에서 행하는 것을 특징으로 하는 5에 기재된 적층 구조의 제조방법.
7. 상기 산화물층의 성막을, 희가스와, 적어도 물을 함유하는 혼합 기체의 분위기 하에서 행하는 것을 특징으로 하는 6에 기재된 적층 구조의 제조방법.
8. 상기 분위기 중에 포함되는 물의 비율이 분압비로 0.1%∼25%인 것을 특징으로 하는 7에 기재된 적층 구조의 제조방법.
9. 상기 산화물층이, 산화인듐, Ga을 도핑한 산화인듐, Al을 도핑한 산화인듐, Zn을 도핑한 산화인듐 및 Sn을 도핑한 산화인듐으로 이루어지는 군으로부터 선택되는 재료로 이루어지는 것을 특징으로 하는 5∼8 중 어느 하나에 기재된 적층 구조의 제조방법.
10. 상기 Ga을 도핑한 산화인듐의 원자비 Ga/(Ga+In)가 0.01∼0.09인 것을 특징으로 하는 9에 기재된 적층 구조의 제조방법.
11. 상기 Al을 도핑한 산화인듐의 원자비 Al/(Al+In)가 0.01∼0.05인 것을 특징으로 하는 9에 기재된 적층 구조의 제조방법.
12. 상기 공정(2)의 산화물층의 성막을,
진공 챔버 내에 소정의 간격을 두고 병설된 3매 이상의 타겟에 대향하는 위치에, 기판을 순차 반송하여, 상기 각 타겟에 대하여 교류 전원으로부터 음전위 및 양전위를 교대로 인가하는 경우에, 상기 교류 전원으로부터의 출력 중 적어도 하나를, 분기하여 접속한 2매 이상의 타겟 사이에서, 전위를 인가하는 타겟의 전환을 행하면서, 타겟 상에 플라즈마를 발생시켜 기판 표면에 성막하는 스퍼터링 방법으로 행하는 것을 특징으로 하는 5∼11의 어느 하나에 기재된 적층 구조의 제조방법.
13. 상기 교류 전원의 교류 파워 밀도를 3W/cm2 이상, 20W/cm2 이하로 하는 것을 특징으로 하는 12에 기재된 적층 구조의 제조방법.
14. 상기 교류 전원의 주파수가 10kHz∼1MHz인 것을 특징으로 하는 12 또는 13에 기재된 적층 구조의 제조방법.
15. 5∼14 중 어느 하나의 제조방법에 의해 제조된 적층 구조.
16. 1∼4 및 15 중 어느 하나에 기재된 적층 구조중의 산화물층을 채널층으로 하고, 절연층을 게이트 절연막으로 하며,
상기 산화물층 상에 적어도 SiNx를 함유하는 보호막을 갖추는 것을 특징으로 하는 박막 트랜지스터.
17. 16에 기재된 박막 트랜지스터를 갖추는 것을 특징으로 하는 표시 장치.
본 발명에 의하면, 결정 배치의 방향과 입경을 제어한 산화물 박막을 채널층으로서 이용함으로써, 전계 효과 이동도를 향상시키고, 또한 S값이 양호한 TFT을 재현성 좋게 형성할 수 있다.
도 1은 실시예 1∼3에 있어서 유리 기판 상에 성막한 박막 퇴적 직후의 각 박막의 X선 차트이다.
도 2는 실시예 1∼3에 있어서 유리 기판 상에 성막한 박막의 가열 처리(어닐링) 후의 각 박막의 X선 차트이다.
도 3은 유리 기판 상에 성막한 실시예 1의 박막의 300℃×1h 가열 결정화 후의 박막의 SIM(주사 이온 현미경)상이다(관찰 배율 10000배, 35㎛ 사방의 SIM상의 일부 확대도).
도 4는 유리 기판 상에 성막한 실시예 1의 박막의 300℃×1h 가열 결정화 후의 박막 단면의 TEM(투과 전자 현미경)상이다(관찰 배율 100000배, 1㎛ 사방에서 관찰한 시야 중 산화물 박막 부분의 일부 확대도).
도 5는 비교예 1에 있어서 유리 기판 상에 성막한 박막 퇴적 직후 및 가열 처리 후의 각 박막의 X선 차트이다.
도 6은 유리 기판 상에 성막한 비교예 1의 박막의 300℃×1h 가열 결정화 후의 박막의 SIM(주사 이온 현미경)상이다(관찰 배율 10000배, 35㎛ 사방의 SIM상의 일부 확대도).
도 7은 유리 기판 상에 성막한 비교예 1의 박막의 300℃×1h 가열 결정화 후의 박막 단면의 TEM(투과 전자 현미경)상이다(관찰 배율 100000배, 1㎛ 사방에서 관찰한 시야 중 산화물 박막 부분의 일부 확대도).
도 8은 실시예 14∼18 및 비교예 8에서 이용한 AC(교류) 스퍼터링 장치의 스퍼터원의 요부를 나타내는 개략도이다.
도 9는 실시예 19의 박막의 EBSP(Electron Back Scattering Pattern)의 이미지 퀄리티(Image Quality)상이다.
도 10은 실시예 19의 박막의 EBSP에 의한 방위차 데이타이다.
도 11은 실시예 19의 박막의 EBSP에 의한 방위 맵핑이다.
도 12는 실시예 19의 역극점도(逆極點圖) 상에 측정점을 도트로 나타낸 맵핑이다.
도 13은 비교예 9의 박막의 EBSP의 이미지 퀄리티상이다.
도 14는 비교예 9의 박막의 EBSP에 의한 방위차 데이타이다.
도 15는 비교예 9의 박막의 EBSP에 의한 방위 맵핑이다.
도 16은 비교예 9의 역극점도 상에 측정점을 도트로 나타낸 맵핑이다.
도 17은 실시예 28∼33에서 제작한 박막 트랜지스터의 형상을 나타내는 도면이다.
도 18은 실시예 28로 제작한 박막 트랜지스터의 전달 특성을 나타내는 그래프이다.
도 19는 실시예 28에 있어서, 박막 퇴적 직후 및 가열 처리(어닐링) 후의 X선 차트이다.
도 20은 실시예 28에 있어서, 박막 퇴적 직후 및 가열 처리 후의 박막 단면의 TEM상이다.
도 21은 실시예 28에 있어서, 가열 결정화한 박막의 표면 전위 프로파일을 나타내는 도면이다.
이하, 본 발명의 산화물층과 절연층으로 이루어지는 적층 구조, 그의 제조방법, 그것을 채널층에 이용한 박막 트랜지스터 및 표시 장치의 실시형태에 대하여 구체적으로 설명하지만, 본 발명은 하기 실시형태나 실시예에 한정되는 것이 아니다.
본 발명의 적층 구조는, 산화물층과 절연층으로 이루어지는 적층 구조이고, 상기 산화물층의 캐리어 농도가 1018/cm3 이하, 평균 결정 입경이 1㎛ 이상이며, 상기 산화물층의 결정이 절연층의 표면에 주상으로 배치되어 있는 것을 특징으로 한다.
본 발명의 적층 구조에 있어서의 산화물층은, 성막시의 조건에 의해, 박막 퇴적 직후의 비정질 구조를 제어하면서 절연층 상에 성막된 비정질 산화물 박막(이하, 「비정질 박막」이라고 하는 경우가 있다)을, 그 후에 가열 결정화시킨 결정질 산화물 반도체 박막(이하, 「결정질 반도체 박막」 또는 「결정질 산화물 박막」이라고 하는 경우가 있다)이다.
여기서, 박막이 비정질이란, X선 결정 구조 해석에 의해, 할로우 패턴이 관측되어, 결정 구조를 특정할 수 없는 것을 의미한다.
또한, 본 발명의 적층 구조에 있어서의 결정질 산화물 반도체 박막은, 이른바 그레인-서브그레인 구조를 갖고 있고, 1㎛ 이상의 평균 결정 입경을 갖추는 결정립은 그레인, 절연층의 표면에 주상으로 배치되어 있는 결정은 서브그레인을 의미한다.
산화물층을 구성하는 재료는, 산화인듐, Ga을 도핑한 산화인듐, Al을 도핑한 산화인듐, Zn을 도핑한 산화인듐 및 Sn을 도핑한 산화인듐으로부터 선택되는 것이 바람직하다. 한편, 산화물층은, 주로 상기 원소에 의해서 구성되어 있으면, 그 외에 불가피 불순물을 포함하고 있더라도 좋다.
산화인듐에 Ga이나 Al을 도핑하는 것에 의해, 격자 상수가 감소하기 때문에 In의 5s 궤도의 겹침이 커져 박막의 이동도 상승을 기대할 수 있다.
갈륨 금속과 인듐 금속의 원자비 Ga/(Ga+In)가 0.09를 초과하면 Ga 도핑 산화인듐 박막의 결정화 온도가 상승하기 때문에, 더욱이 스퍼터링시에 물을 도입하면 어닐링 후의 결정화가 불충분하게 될 우려가 있다. 또한, 원자비 Ga/(Ga+In)가 0.01보다 작게 되면 Ga 도핑에 의한 격자 상수의 감소가 억제되어, Ga 도핑의 효과를 충분히 발휘할 수 없을 우려가 있다.
이상으로부터 물 도입 성막할 때, Ga을 도핑한 산화인듐 박막에 있어서의 갈륨 금속과 인듐 금속의 원자비는, 바람직하게는, 원자비 Ga/(Ga+In)가 0.01∼0.09, 보다 바람직하게는 Ga/(Ga+In)이 0.02∼0.085, 더 바람직하게는 Ga/(Ga+In)이 0.05∼0.08이다.
알루미늄 금속과 인듐 금속의 원자비 Al/(Al+In)가 0.05를 초과하면 Al이 In 사이트에 고용하지 않고 Al이 결정립계 등에 석출할 우려가 있다. 또한, 원자비 Al/(Al+In)가 0.01보다 작게 되면 Al 도핑에 의한 격자 상수의 감소가 억제되어, Al 도핑의 효과를 충분히 발휘할 수 없을 우려가 있다.
이상의 관점에서, 본 발명의 산화물층 중의 알루미늄 금속 및 인듐 금속의 원자비 Al/(Al+In)는, 바람직하게는 0.01∼0.05이며, 보다 바람직하게는 0.01∼0.04이며, 더 바람직하게는 0.01∼0.03이다.
Zn을 도핑한 산화인듐의 원자비 Zn/(Zn+In)가 0.01∼0.09인 것이 바람직하고, 0.01∼0.07인 것이 보다 바람직하다. Zn을 도핑한 산화인듐 박막에 있어서의 인듐 금속과 아연 금속의 원자비 Zn/(Zn+In)가 0.09를 초과하면, Zn이 In 사이트에 고용하지 않고, Zn이 결정립계 등에 석출할 우려가 있다.
Sn을 도핑한 산화인듐의 원자비 Sn/(Sn+In)가 0.001∼0.05인 것이 바람직하고, 0.002∼0.02인 것이 보다 바람직하다. 마찬가지로 Sn을 도핑한 산화인듐 박막에 있어서의 주석 금속과 인듐 금속의 원자비 Sn/(Sn+In)가 0.05를 초과하면, In에 고용한 Sn이 도너의 역할을 하여, 캐리어 농도의 상승에 의해 반도체화하지 않을 우려가 있다.
본 발명의 적층 구조에 있어서의 절연층을 형성하는 재료에는 특별히 제한은 없고, 일반적으로 사용되고 있는 재료를 임의로 선택할 수 있다. 구체적으로는, 예컨대, SiO2, SiNx, Al2O3, Ta2O5, TiO2, MgO, ZrO2, CeO2, K2O, Li2O, Na2O, Rb2O, Sc2O3, Y2O3, HfO2, CaHfO3, PbTi3, BaTa2O6, SrTiO3, Sm2O3, AlN 등의 화합물을 이용할 수 있다. 이들 중에서도, 바람직하게는 SiO2, SiNx, Al2O3, Y2O3, HfO2, CaHfO3이며, 보다 바람직하게는 SiO2, SiNx, Y2O3, HfO2, CaHfO3이다.
한편, 상기의 산화물의 산소수는, 반드시 화학량론비와 일치하지 않고 있더라도 좋고, 예컨대, SiO2라도 SiOx라도 좋다.
절연층은, 다른 재료로 이루어지는 2층 이상의 절연막을 적층한 구조라도 좋다. 또한, 절연층을 구성하는 절연막은, 결정질, 다결정질, 비정질 중 어느 것이더라도 좋지만, 공업적으로 제조하기 쉬운 다결정질 또는 비정질인 것이 바람직하다.
산화물층의 캐리어 농도는 1018/cm3 이하인 것이 필요하고, 바람직하게는 1013∼1018/cm3이며, 더 바람직하게는 1014∼1018/cm3이며, 특히 바람직하게는 1015∼1018/cm3이다. 산화물층의 캐리어 농도가 1018cm-3보다 커지면, 박막 트랜지스터 등의 소자를 구성했을 때에, 누설 전류가 발생해버린다. 또한, 노멀리 온으로 되어 버리거나, on-off비가 작게 되어 버리거나 하는 것에 의해 양호한 트랜지스터 성능이 발휘될 수 없을 우려가 있다. 또한, 캐리어 농도가 1013cm-3 미만으로 하면 캐리어수가 적기 때문에, TFT로서 구동하지 않을 우려가 있다.
산화물층의 캐리어 농도는, 홀(Hall) 효과 측정 방법에 의해 측정할 수 있다. 상세는 실시예에 기재된 바와 같다.
산화물층(을 구성하는 산화물 반도체 박막)의 산화물 결정 입자의 평균 결정 입경은, 1㎛ 이상인 것이 필요하고, 1∼27㎛인 것이 바람직하고, 1.3∼27㎛인 것이 보다 바람직하고, 2.1∼27㎛인 것이 특히 바람직하다. 산화물층의 평균 결정 입경이 1㎛ 미만이면, 박막 퇴적시에 막 중에 미결정이 생성하고 있을 우려가 있다. 또한, 평균 결정 입경이 27㎛를 초과하면 결정립계에 캐리어가 산란되는 효과에 의해, TFT 특성에 편차가 생길 우려가 있다.
본 발명에 있어서, 산화물층(을 구성하는 산화물 반도체 박막)의 평균 결정 입경은, 후술하는 전자 후방 산란 패턴(Electron Back Scattering Pattern: EBSP)에 의해 측정한다. EBSP 방위각 맵핑을 행하여, 방위차 15° 이상의 성분으로 둘러싸이는 영역을 결정립으로 하여 평균 결정 입경을 해석한다. 구체적인 측정 방법은 본 실시예에 기재된 바와 같다.
단, 산화물층의 평균 결정 입경은, 주사 이온 현미경(SIM: Scanning Ion Microscopy)이나 주사형 전자 현미경(SEM: Scanning Electron Microscope)에 의해, 35㎛ 사방의 프레임 내에서 관찰되는 결정립 각각의 최대 직경을 조사하여, 이들의 입경의 평균치로서 구하더라도 좋고, 상기 EBSP에 의해서 얻어지는 평균 결정 입경과 같은 결과가 얻어진다.
SIM은, 집속 이온 빔으로 시료를 주사했을 때에 방출되는 2차 전자를 신호로하여, 가시화하는 수법이다. 조성 콘트라스트, 결정 방향 콘트라스트가 SEM상에 비하여 강하게 나타난다. 또한, 이온과 시료의 상호 작용은, 전자에 비하여 크기 때문에, 표면의 정보가 강하게 나타난다.
산화물층(을 구성하는 산화물 반도체 박막)의 결정이, 상기 절연층의 표면에 주상으로 배치되어 있는 것이 필요하다. 산화물 반도체 박막의 결정이 주상으로 배치된다란, 투과 전자 현미경(TEM: Transmission Electron Microscope)으로 기판으로부터 샘플 표면에 걸쳐서 관찰한 결정이 대략 타원으로서 어스펙트비가 1.2 이상이며, 어스펙트비의 장변이 기판에 대하여 40° 이상 160° 이하이고, 그 구조가 단면 TEM에서 관찰한 화상(1㎛ 사방의 시야 중, 산화물 반도체의 부분)에 대하여 12% 이상 포함하는 것을 가리킨다. 어스펙트비의 장변이 기판에 대하여, 더 바람직하게는 60° 이상 140°이하, 특히 바람직하게는 70° 이상 120° 이하이다.
TEM에서는, 얇게 가공한 시료에 전자선을 조사하여, 투과 또는 회절한 전자선을 결상(結像)하는 것으로, 시료의 미세 구조를 관찰할 수 있다. 고배율 관찰에서는, 결정 중의 원자의 줄(격자 줄무늬)을 볼 수 있다(격자상). 또한, 다결정의 관찰이나 결정의 결함 등의 관찰도 가능하다. 또한, 전자선 회절 도형으로부터, 물질의 동정이나 결정 상태의 해석을 행할 수 있다.
물질은, 전자가 조사되면, 원소 특유의 X선(특성 X선)을 방출한다. 이 X선의 에너지를 해석하는 것에 의해, 원소를 동정할 수 있다(에너지 분산 X선 분광 분석: EDX 분석). 전자선을 가늘게 조여 주사하는 것에 의해, 원소마다의 분포를 볼 수도 있다(면분석). 또한, 전자선을 일점에 수십초 조사하고, 방출된 X선의 강도를 해석하는 것에 의해, 원소량의 비(조성)를 알 수 있다(정량 분석).
산화물 박막의 결정립계 중에 방위차 2° 이상 15° 미만의 결정립계가 60% 이상 90% 이하 포함되는 것이 바람직하다. 더 바람직하게는, 방위차 2° 이상 15° 미만의 결정립계가 70% 이상 90% 이하, 특히 바람직하게는 방위차 2° 이상 15° 미만의 결정립계가 75% 이상 90% 이하 포함되는 것이 바람직하다.
상기 결정립계는, 예컨대 35㎛ 사방의 프레임 내에서 관측된다.
방위차 2° 이상 15° 미만의 결정립계가 60% 미만이면, 산소 결함이 많아, 박막 중의 캐리어 농도가 1018cm-3보다 커질 우려가 있다. 방위차 2° 이상 15° 미만의 결정립계가 90% 초과이면, TFT 특성(이동도, 역치 전압, S값 등)이 흩어질 우려가 있다.
산화물 박막의 결정립계는, EBSP에 의해 조사할 수 있다. EBSP는 주사형 전자 현미경(Scanning Electron Microscope: SEM)에 조합하여, 전자선을 조작하면서, 의사 기쿠치 패턴을 해석하는 것으로, 마이크로한 결정 방향이나 결정계를 측정한다. 평균 정보가 얻어지는 X선 회절과 달리, 결정립 마다의 정보가 얻어진다.
또한, 결정 방위 데이타로부터, 결정립의 방위 분포=집합 조직이나 결정상 분포를 해석할 수 있다. 여기서 의사 기쿠치 패턴이란, 시료에 전자를 조사했을 때, 반사 전자가 시료 중의 원자면에 의해서 회절되는 것에 의하는 밴드상의 패턴이다. 밴드의 대칭성이 결정계에 대응하고, 밴드의 간격이 원자면 간격에 대응하고 있다.
EBSP 측정으로 얻어지는 정보는, 주로 이하의 4종류이다.
(1) 강도 분포의 정보: 이미지 퀄리티(IQ) 맵핑, 컨피던스 인덱스(Confidence Index; CI) 맵핑 등
(2) 방위 데이터의 정보: 인버스 폴 피겨(Inverse pole figure; IPF) 맵핑(방위 맵핑), 극점도, 역극점도 등
(3) 방위차 데이타의 정보: 결정립계, 잔류 변형 맵핑 등
(4) 상 정보: 결정계의 차이에 의한 상 맵핑 등
또한, 산화물 박막의 결정립계의 포텐셜 장벽은, 켈빈 프로브 원자간력 현미경(Kelvin Probe Force Microscopy: KFM)을 이용하여 측정할 수 있다.
KFM법은 도전성 프로브를 진동시키면서 탐침과 시료 사이에 교류 전압을 인가하여, 정전기력에 의한 캔틸레버의 진동을 검출하는 것에 의해, 표면 전위를 측정하는 것이다. 입계 근방에 있어서의 국소적인 표면 전위의 측정을 행하는 것으로, 개개의 입계에서의 포텐셜 장벽의 높이를 결정할 수 있다.
산화물 박막의 25㎛ 사방의 측정 영역에서, 표면 전위의 최대치와 최소치의 전위차(결정립계의 포텐셜 장벽)는, 바람직하게는 60mV 이하, 더 바람직하게는 50mV 이하, 특히 바람직하게는 30mV 이하이다. 전위차가 60mV를 초과하면 기판면 내의 TFT 특성의 편차가 커질 우려가 있다.
산화물층(산화물 반도체 박막)은, 상기 산화물층을 구성하는 산화물로 이루어지는 스퍼터링 타겟을 이용한 스퍼터링법에 의해 형성할 수 있다.
산화물층의 제작 방법의 상세는, 후술하는 본 발명의 적층 구조의 제조방법에서 설명한다.
본 발명에 있어서의 산화물 박막(산화물층)에 포함되는 각 원소의 원자비는, 유도 결합 플라즈마 발광 분석 장치(ICP-AES)에 의해 함유 원소를 정량 분석하여 구할 수 있다.
구체적으로, ICP-AES를 이용한 분석에서는, 용액 시료를 네뷸라이저로 안개상으로 하여, 아르곤 플라즈마(약 6000∼8000℃)에 도입하면, 시료 중의 원소는 열 에너지를 흡수하여 여기되어, 궤도 전자가 기저 상태로부터 높은 에너지 준위의 궤도로 옮겨간다. 이 궤도 전자는 10-7∼10-8초 정도에, 보다 낮은 에너지 준위의 궤도로 옮겨간다. 이 때에 에너지의 차이를 광으로서 방사하여 발광한다. 이 광은 원소 고유의 파장(스펙트럼선)을 나타내기 때문에, 스펙트럼선의 유무에 의해 원소의 존재를 확인할 수 있다(정성 분석).
또한, 각각의 스펙트럼선의 크기(발광 강도)는 시료 중의 원소수에 비례하기 때문에, 기지 농도의 표준액과 비교하는 것으로 시료 농도를 구할 수 있다(정량 분석).
정성 분석으로 함유되어 있는 원소를 특정 후, 정량 분석으로 함유량을 구하여, 그 결과로부터 각 원소의 원자비를 구한다.
전술한 바와 같이, 특허문헌 4에는, 퇴적 직후에 비정질 박막을 제작하고, 어닐링 후에 결정화시킨 In2O3 박막의 TFT가 보고되어 있다.
그러나 DC 스퍼터링시의 물 도입 성막 등의 검토에 관해서는 이루어지지 않았고, 박막 퇴적시에 미결정이 생성될 우려가 있었다. 미결정이 생성된 박막을 어닐링하면 결정 방위 어긋남 등이 발생하여, 산소 결손이 많은 박막이 되어, TFT가 노멀리 온의 특성을 나타내는 등의 우려가 있었다.
한편, 산화물층을 구성하는 산화물 박막 퇴적시에 미결정이 생성된 막에서는, 가열 결정화 공정에서 기판측으로부터의 결정 성장이 미결정에 의해 방해되기 때문에, 기판 표면에서 샘플 표면에 대하여 주상으로 결정이 배치되지 않고서 평균 결정 입경이 1㎛ 미만이 된다.
그래서, 본 발명의 적층 구조의 제조방법(이하, 본 발명의 방법이라 함)은, 산화물층과 절연층으로 이루어지는 적층 구조의 제조방법으로서,
(1) 절연층을 설치하는 공정과
(2) 상기 절연층 상에, 20×20㎛2에 있어서의 Rrms(root-mean-square-roughness)=1.0∼5.3Å의 범위가 되도록 상기 산화물 박막을 성막하는 공정과
(3) 수득된 박막을 150∼500℃로 가열 처리하는 공정을 갖는 것을 특징으로 한다.
상기 공정을 갖는 본 발명의 방법을 이용하여 적층 구조를 제조하는 것에 의해, 산화물층의 바람직한 캐리어 농도, 바람직한 평균 결정 입경 및 결정이 주상으로 배치된 산화물층을 갖는 적층 구조가 얻어진다.
(1) 절연층을 설치하는 공정
본 발명의 방법에 있어서 이용할 수 있는 절연층의 구성은, 본 발명의 적층 구조의 설명에 있어서 설명한 바와 같다. 또한, 절연층의 제작방법은 특별히 한정되지 않고, 공지된 방법을 이용하면 된다. 절연층은, 단독의 층이더라도 좋고, 예컨대, 열산화막 붙은 도전성 실리콘 기판 등의, 열산화막이 게이트 절연막(적층 구조에 있어서의 절연층)으로서 기능하고, 도전성 실리콘부가 게이트 전극으로서 기능하는 것이더라도 좋다.
(2) 절연층 상에, 20×20㎛2에 있어서의 Rrms(root-mean-square-roughness)=1.0∼5.3Å의 범위가 되도록 산화물층을 성막하는 공정
본 발명의 방법에 있어서의 산화물층(산화물 박막)은, 박막 퇴적 직후에 비정질 구조를 갖고 있지만, 그 산화물 박막의 표면 조도의 제곱 평균의 제곱근(Rrms(root-mean-square-roughness))이 산화물 박막의 20×20㎛2의 영역에서, Rrms=1.0∼5.3Å의 범위인 것이 필요하고, 바람직하게는 Rrms=1.0∼4.1Å의 범위이며, 특히 바람직하게는 Rrms=1.0∼3.1Å의 범위이다. Rrms가 5.3Å을 넘은 경우, 절연층 기판 표면에서 샘플 표면에 대하여 주상으로 결정이 배치되지 않고서 양호한 TFT 특성이 얻어지지 않을 우려가 있다. 여기서, 산화물 박막(산화물층)의 결정이 주상으로 배치된다는 것은, 전술한 바와 같이 투과 전자 현미경(TEM: Transmission Electron Microscope)으로 기판으로부터 샘플 표면에 걸쳐서 관찰한 결과에 따라서 판정된다.
산화물 박막의 Rrms는, 원자간력 현미경(AFM: Atomic Force Microscope)에 의해 조사할 수 있다. AFM은, 탐침과 시료에 작용하는 원자간력을 검출하는 타입의 현미경이다. AFM 탐침은, 편지(片持) 용수철(캔틸레버)의 선단에 부착되어 있다. 이 탐침과 시료 표면을 미소한 힘으로 접촉시켜, 캔틸레버의 휨량이 일정하게 되도록 탐침·시료간 거리(Z)를 피드백 제어하면서 수평(X, Y)으로 주사하는 것으로, 표면 형상을 영상화한다.
박막 퇴적 직후의 산화물 박막의 Rrms를 1.0∼5.3Å으로 제어하기 위해서는, 예컨대, 희가스와, 물, 산소 및 아산화질소로부터 선택되는 하나 이상을 함유하는 혼합 기체의 분위기 하에서 스퍼터링을 행하는 것이 바람직하고, 물을 함유하는 혼합 기체의 분위기 하에서 스퍼터링을 행하는 것이 특히 바람직하다. 물 분자, 산소 분자, 아산화질소 분자 등의 분자가 존재하는 것에 의해, 산화물의 결정이 흐트러져, 비정질성이 향상되어 Rrms를 저하시킬 것을 기대할 수 있다.
본 발명에 있어서의 산화물 박막(산화물층) 퇴적시의 스퍼터 가스(분위기)에 포함되는 수(水) 분압은, 0.1∼25%인 것이 바람직하다. 수 분압이 0.1% 미만이면 박막 퇴적 직후에 막 중에 미결정이 생성되고, Rrms가 5.3Å보다 커질 우려가 있다. 미결정이 생성된 박막을 어닐링하면 2차 결정화가 일어나, 결정 방위의 어긋남이 생기기 때문에 결함이 많아져, 캐리어 농도의 상승이나 이동도의 저하를 초래할 우려가 있다. 또한, 수 분압이 25%를 초과하면, 막 밀도의 저하가 현저해지기 때문에, In의 5s 궤도의 겹침이 작게 되어 이동도의 저하를 초래할 우려가 있다. 스퍼터링시의 분위기 중의 수 분압은 0.7∼13%가 보다 바람직하고, 1∼6%가 특히 바람직하다.
스퍼터링시의 분위기 중의 산소 분압은 0% 이상, 30% 미만으로 하는 것이 바람직하다. 분위기 가스 중의 산소 분압이 30% 이상이면, 이동도가 저하되거나, 캐리어 농도가 불안정해질 우려가 있다. 이것은 성막시에 분위기 가스 중의 산소가 지나치게 많으면, 결정 격자 사이에 혼입되는 산소가 많아져 산란의 원인이 되거나, 용이하게 막 중에서 이탈하여 불안정화되기 때문으로 추정된다. 보다 바람직한 산소 분압은 0∼12%이며, 더 바람직한 산소 분압은 0∼8%이다.
본 발명의 방법에 의해서 얻어지는 산화물층은, 산화인듐, Ga을 도핑한 산화인듐, Al을 도핑한 산화인듐, Zn을 도핑한 산화인듐 및 Sn을 도핑한 산화인듐으로 이루어지는 군으로부터 선택되는 재료로 이루어지는 것이 바람직하다.
상기 재료로 이루어지는 산화물층을 얻기 위해서는, 상기 조성을 갖는 산화물 소결체로 이루어지는 타겟을 이용하여 스퍼터링하는 것이 바람직하다.
또한, Ga을 도핑한 산화인듐의 원자비 Ga/(Ga+In)가 0.01∼0.09인 것이 바람직하고, 0.02∼0.085인 것이 보다 바람직하고, 0.05∼0.08인 것이 특히 바람직하다. Ga을 도핑한 산화인듐 박막에 있어서의 갈륨 금속과 인듐 금속의 원자비 Ga/(Ga+In)가 0.09를 초과하면 도펀트인 Ga이 응집하여, Rrms가 증가할 우려가 있다.
Al을 도핑한 산화인듐의 원자비 Al/(Al+In)가 0.01∼0.05인 것이 바람직하고, 0.01∼0.04인 것이 보다 바람직하고, 0.01∼0.03인 것이 특히 바람직하다. 마찬가지로 Al을 도핑한 산화인듐 박막에 있어서의 알루미늄 금속과 인듐 금속의 원자비 Al/(Al+In)가 0.05를 초과하면 도펀트인 Al이 응집하여, Rrms가 증가할 우려가 있다.
또한, Zn을 도핑한 산화인듐의 원자비 Zn/(Zn+In)가 0.01∼0.09인 것이 바람직하고, 0.01∼0.07인 것이 보다 바람직하다. Zn을 도핑한 산화인듐 박막에 있어서의 인듐 금속과 아연 금속의 원자비 Zn/(Zn+In)가 0.09를 초과하면, Zn이 In 사이트에 고용하지 않고, Zn이 결정립계 등에 석출할 우려가 있다.
Sn을 도핑한 산화인듐의 원자비 Sn/(Sn+In)가 0.001∼0.05인 것이 바람직하고, 0.002∼0.02인 것이 보다 바람직하다. 마찬가지로 Sn을 도핑한 산화인듐 박막에 있어서의 주석 금속과 인듐 금속의 원자비 Sn/(Sn+In)가 0.05를 초과하면, In에 고용한 Sn이 도너의 역할을 하여, 캐리어 농도의 상승에 의해 반도체화하지 않을 우려가 있다.
스퍼터링 타겟의 전기 저항치를 내리기 위해서, 상기 산화물 반도체 타겟에 대하여, Sn, Ti, Si, Ce, Zr 등의 +4가를 취할 수 있는 원소를 3중량% 이하의 비율로 함유할 수도 있다. 특히 Sn은 소결 밀도를 향상시켜, 타겟의 전기 저항을 내리는 효과가 크다. +4가를 취할 수 있는 원소의 함유량은 2중량% 이하인 것이 보다 바람직하고, 1질량% 이하인 것이 특히 바람직하다. +4가 원소의 함유량이 3중량%을 초과하면, 산화물 반도체 박막의 캐리어 농도를 저농도로 제어할 수 없을 우려가 있다.
본 발명의 방법에 있어서의 산화물층의 성막은, 예컨대, DC(직류) 스퍼터링, AC(교류) 스퍼터링, RF 스퍼터링, 펄스 DC 스퍼터링법 등에 의해 적합하게 성막할 수 있다. DC 스퍼터링으로 성막한 경우, 전원 장치가 간소화될 것이 기대되고, AC 스퍼터링으로 성막한 경우, 공업적으로 대면적 균일성이 우수하여, 타겟의 이용 효율이 향상될 것이 기대된다. RF 스퍼터링으로 성막한 경우, 타겟의 저항이 높더라도 방전 가능하기 때문에, 스퍼터링 타겟의 소결 조건이 완화될 것이 기대된다.
스퍼터링에 의해 성막할 때의 기판 온도는, 20∼120℃인 것이 바람직하고, 더 바람직하게는 25∼100℃, 특히 바람직하게는 25∼90℃이다. 성막시의 기판 온도가 120℃보다도 높으면 박막 퇴적 직후의 막 중에 미결정이 생성되어, 가열 결정화 후의 박막의 캐리어 농도가 1018/cm3를 넘을 우려가 있다. 또한, 성막시의 기판 온도가 25℃보다도 낮으면 박막의 막 밀도가 저하되어, TFT의 이동도가 저하될 우려가 있다.
타겟 및 기판 사이의 거리는, 기판의 성막면에 대하여 수직 방향으로 바람직하게는 1∼15cm이며, 더 바람직하게는 2∼8cm이다. 이 거리가 1cm 미만인 경우, 기판에 도달하는 타겟 구성 원소의 입자의 운동 에너지가 커져, 양호한 막 특성을 얻을 수 없을 우려가 있을 뿐만 아니라, 막 두께 및 전기 특성의 면내 분포가 생겨 버릴 우려가 있다. 한편, 타겟과 기판의 간격이 15cm를 넘는 경우, 기판에 도달하는 타겟 구성 원소의 입자의 운동 에너지가 작게 되어, 치밀한 막을 얻을 수 없고, 양호한 반도체 특성을 얻을 수 없을 우려가 있다.
산화물 박막의 성막은, 자장 강도가 300∼1500가우스인 분위기 하에서 스퍼터링하는 것이 바람직하다. 자장 강도가 300가우스 미만인 경우, 플라즈마 밀도가 낮아지기 때문에 고저항의 스퍼터링 타겟의 경우 스퍼터링할 수 없게 될 우려가 있다. 한편, 1500가우스 초과의 경우, 막 두께 및 막 중의 전기 특성의 제어성이 나빠질 우려가 있다.
*기체 분위기의 압력(스퍼터 압력)은, 플라즈마가 안정되게 방전할 수 있는 범위이면 특별히 한정되지 않지만, 바람직하게는 0.1∼3.0Pa이다. 더 바람직하게는 스퍼터 압력은 0.1∼1.5Pa, 특히 바람직하게는 0.1∼1.0Pa이다. 스퍼터 압력이 3.0Pa을 넘는 경우, 스퍼터 입자의 평균 자유 공정이 짧게 되어, 박막의 밀도가 저하될 우려가 있다. 또한, 스퍼터 압력이 0.1Pa 미만인 경우, 성막시에 막 중에 미결정이 생성될 우려가 있다. 한편, 스퍼터 압력이란, 아르곤, 물, 산소 등을 도입한 후의 스퍼터 개시시의 계내의 전체압을 말한다.
또한, 공정(2)의 산화물층의 성막을, 다음과 같은 교류 스퍼터링으로 행하더라도 좋다.
진공 챔버 내에 소정의 간격을 두고 병설된 3매 이상의 타겟에 대향하는 위치에, 기판을 순차 반송하고, 각 타겟에 대하여 교류 전원으로부터 음전위 및 양전위를 교대로 인가하여, 타겟 상에 플라즈마를 발생시켜 기판 표면 상에 성막한다.
이 때, 복수의 교류 전원으로부터의 출력 중 적어도 하나를, 분기하여 접속된 2매 이상의 타겟 사이에서, 전위를 인가하는 타겟의 전환을 행하면서 행한다. 즉, 상기 교류 전원으로부터의 출력 중 적어도 하나를 분기하여 2매 이상의 타겟에 접속시키고, 이웃하는 타겟에 다른 전위를 인가하면서 성막을 행한다.
한편, 교류 스퍼터링에 의해서 산화물층을 성막하는 경우도, 박막 퇴적 직후의 산화물 박막의 Rrms를 1.0∼5.3Å으로 제어하기 위해서는, 예컨대, 희가스와, 물, 산소 및 아산화질소로부터 선택되는 하나 이상을 함유하는 혼합 기체의 분위기 하에서 스퍼터링을 행하는 것이 바람직하고, 물을 함유하는 혼합 기체의 분위기 하에서 스퍼터링을 행하는 것이 특히 바람직하다.
전술한 바와 같이, AC 스퍼터링으로 성막한 경우, 공업적으로 대면적 균일성이 우수한 산화물층이 얻어짐과 아울러, 타겟의 이용 효율의 향상을 기대할 수 있다.
또한, 1변이 1m를 넘는 대면적 기판에 스퍼터 성막하는 경우에는, 예컨대 일본 특허공개 2005-290550호 공보 기재와 같은 대면적 생산용의 AC 스퍼터 장치를 사용하는 것이 바람직하다.
일본 특허공개 2005-290550호 공보 기재의 AC 스퍼터 장치는, 구체적으로는, 진공조와, 진공조 내부에 배치된 기판 홀더와, 이 기판 홀더와 대향하는 위치에 배치된 스퍼터원을 갖는다. 도 8에 AC 스퍼터 장치의 스퍼터원의 요부를 나타낸다. 스퍼터원은, 복수의 스퍼터부를 갖고, 판상의 타겟(31a∼31f)을 각각 가지며, 각 타겟(31a∼31f)의 스퍼터되는 면을 스퍼터면으로 하면, 각 스퍼터부는 스퍼터면이 같은 평면 상에 위치하도록 배치된다. 각 타겟(31a∼31f)은 긴 방향을 갖는 세장(細長)으로 형성되고, 각 타겟은 동일 형상이며, 스퍼터면의 긴 방향의 가장자리 부분(측면)이 서로 소정 간격을 비우고 평행하게 배치된다. 따라서, 인접하는 타겟(31a∼31f)의 측면은 평행하게 된다.
진공조의 외부에는, 교류 전원(17a∼17c)이 배치되어 있고, 각 교류 전원(17 a∼17c)의 2개의 단자 중, 한쪽의 단자는 인접하는 2개의 전극 중의 한쪽의 전극에 접속되고, 다른 쪽의 단자는 다른 쪽의 전극에 접속되어 있다. 각 교류 전원(17a∼17c)의 2개의 단자는 음양이 다른 극성의 전압을 출력하게 되어 있고, 타겟(31a∼31f)는 전극에 밀착하여 부착되어 있기 때문에, 인접하는 2개의 타겟(31a∼31f)에는 서로 다른 극성의 교류 전압이 교류 전원(17a∼17c)으로부터 인가된다. 따라서, 서로 인접하는 타겟(31a∼31f) 중, 한쪽이 양전위에 놓일 때에는 다른 쪽이 음전위에 놓인 상태가 된다.
전극의 타겟(31a∼31f)과는 반대측의 면에는 자계 형성 수단(40a∼40f)이 배치되어 있다. 각 자계 형성 수단(40a∼40f)은, 외주가 타겟(31a∼31f)의 외주와 대략 같은 크기의 세장의 링 형상 자석과, 링 형상 자석의 길이보다도 짧은 막대 형상 자석을 각각 갖고 있다.
각 링 형상 자석은, 대응하는 1개의 타겟(31a∼31f)의 바로 뒤 위치에, 타겟(31a∼31f)의 긴 방향에 대하여 평행하게 배치되어 있다. 전술한 바와 같이, 타겟(31a∼31f)은 소정 간격을 비우고 평행 배치되어 있기 때문에, 링 형상 자석도 타겟(31a∼31f)과 같은 간격을 비우고 배치되어 있다.
AC 스퍼터로, 산화물 타겟을 이용하는 경우의 교류 파워 밀도는, 3W/cm2 이상, 20W/cm2 이하가 바람직하다. 파워 밀도가 3W/cm2 미만인 경우, 성막 속도가 느려, 생산상 경제적이지 않다. 20W/cm2를 초과하면, 타겟이 파손될 우려가 있다. 보다 바람직한 파워 밀도는 4W/cm2∼15W/cm2이다.
AC 스퍼터시의 물의 분압은, 5×10-3∼5×10-1Pa가 바람직하다. 5×10-3Pa 미만의 경우, 박막 퇴적 직후에 막 중에 미결정이 생성되고, Rrms가 5.3Å보다 커질 우려가 있다. 5×10-1Pa을 초과하면, 막 밀도의 저하가 현저해지기 때문에, In의 5s 궤도의 겹침이 작게 되어 이동도의 저하를 초래할 우려가 있다. 스퍼터시의 물의 분압은, 방전의 파워 밀도에도 의존하지만, 5W/cm2이면, 1×10-2Pa∼1×10-1Pa의 범위가 바람직하다.
AC 스퍼터의 주파수는 10kHz∼1MHz의 범위가 바람직하다. 10kHz를 하회하면, 소음의 문제가 발생한다. 1MHz를 초과하면 플라즈마가 지나치게 퍼지기 때문에, 원하는 타겟 위치 이외에 스퍼터가 행해져, 균일성이 손상되는 경우가 있다. 보다 바람직한 AC 스퍼터의 주파수는 20kHz∼500kHz이다.
상기 이외의 스퍼터링시의 조건 등은, 전술한 것으로부터 적절히 선택하면 바람직하다.
(3) 수득된 박막을 150∼500℃로 가열 처리하는 공정
공정(3)은, 공정(1) 및 (2)에서 수득된 비정질 산화물 박막을 가열 처리(어닐링)하여, 결정질로 변화시키는 공정이다.
상기 공정(1) 및 (2)에서 수득된 Rrms(root-mean-square-roughness)=1.0∼5.3Å의 범위의 비정질 산화물 박막을 150∼500℃로 가열하는 것에 의해, 박막을 결정화시켜 산화물층(결정질 산화물 박막)을 얻는다. 가열 온도는, 150∼400℃인 것이 바람직하고, 200∼350℃인 것이 보다 바람직하다. 가열 온도가 150℃ 미만이면, 결정화가 불충분할 우려가 있고, 500℃를 초과하면, 소자의 파괴를 초래할 우려가 있다.
가열(결정화) 시간은, 통상 10분∼3.5시간이며, 바람직하게는 15분∼2.5시간이다.
공정(1) 및 (2)에서 수득된 비정질 산화물 박막은, 상기 가열 처리(어닐링)를 실시하는 것에 의해 도펀트가 산화인듐 결정 중에 고용하여, 빅스바이트의 단일상을 나타내게 된다.
산화물층을 결정화시키는 타이밍은, 보호막 형성 전이 바람직하다. 결정화 전의 비정질 박막을 플라즈마 중에 노출시키면 플라즈마 손상에 의해 그 후의 결정화 과정에 악영향을 미쳐, 막 중에 격자 결함 등이 생길 우려가 있다.
비정질 산화물 박막의 가열 처리(어닐링)시의 분위기는, 특별히 한정되는 것은 아니지만, 대기 분위기, 산소 유통 분위기가 캐리어 제어성의 관점에서 바람직하다. 가열 처리 공정은, 산소의 존재하 또는 부존재하에서 램프 어닐링 장치, 레이저 어닐링 장치, 열플라즈마 장치, 열풍 가열 장치, 접촉 가열 장치 등을 이용할 수 있다.
산화물 박막 퇴적 직후의 비정질 구조의 Rrms를 1.0∼5.3Å의 범위로 제어하고 나서 가열 결정화한 산화물 박막(산화물층)에서는, 기판 표면에서 샘플 표면에 걸쳐서 주상으로 결정이 배치된다.
주상으로 결정이 배치된 산화물 박막은, 결정 방위 어긋남이 작아 막 중의 트랩 밀도가 작기 때문에, 전계 효과 이동도가 향상되고, 또한 S값이 양호한 TFT를 재현성 좋게 형성할 수 있다.
또한, 산소 결손이 적기 때문에, 캐리어 농도를 1018/cm3 이하로 제어할 수 있다.
또한, 박막 퇴적시에 물을 도입하여, 미결정의 생성을 억제한 막에서는, 가열 처리 공정에서 기판측으로부터 주상으로 결정이 성장한다. 기판 표면에 주상의 결정이 배치된 막에서는, 가열 결정화 공정에서 막 중의 미결정에 의해 결정 성장이 저해되지 않기 때문에, 물 도입하지 않는 박막과 비교하여 결정 입경이 커져, 평균 결정 입경은 1㎛ 이상이 된다.
가열 결정화 후의 산화물 반도체 박막(산화물층) 중의 평균 결정 입경은 1∼27㎛인 것이 바람직하다. 더 바람직하게는, 박막의 평균 결정 입경이 1.3∼27㎛, 특히 바람직하게는 2.1∼27㎛이다. 평균 결정 입경이 1㎛ 미만인 경우, 박막 퇴적시에 막 중에 미결정이 생성하고 있을 우려가 있다. 또한, 평균 결정 입경이 27㎛를 초과하면 결정립계에 캐리어가 산란되는 효과에 의해, TFT 특성에 편차가 생길 우려가 있다.
본 발명에서는 퇴적 직후에 Rrms가 1.0∼5.3Å의 범위로 되는 비정질막을 얻은 후, 가열 처리(어닐링)에 의해서 결정화시킨다. 결정화 후의 산화물 박막(산화물층)은, 실질적으로 In2O3의 빅스바이트 구조로 이루어지는 박막이 된다. 한편, 「실질적 In2O3의 빅스바이트 구조로 이루어진다」란, 본 발명에 있어서의 산화물층(결정질 산화물 박막)에 있어서, 본 발명의 효과가 빅스바이트 구조에 기인한다는 것, 또는 수득된 결정질 산화물 박막에 있어서의 결정 구조의 70% 이상(바람직하게는 80% 이상, 더 바람직하게는 85% 이상)이 빅스바이트 구조라는 것을 의미한다.
한편, 본 발명의 방법에 의해서 얻어지는 적층 구조 중의 산화물층(산화물 박막)은, 인듐 및 산소로 이루어지는 박막, 인듐, 산소 및 갈륨으로 이루어지는 박막, 인듐, 산소 및 알루미늄으로 이루어지는 박막, 인듐, 산소 및 아연으로 이루어지는 박막 또는 인듐, 산소 및 주석으로 이루어지는 박막이지만, 주로 상기 원소에 의해서 구성되어 있으면, 그 외에 불가피 불순물을 포함하고 있더라도 좋다. 단, 결정 구조는 실질적으로 산화인듐의 빅스바이트 구조만으로 이루어지는 것이 바람직하다.
산화물 박막(산화물층) 퇴적시에 Rrms를 1.0∼5.3Å의 범위로 한 후, 가열 처리(어닐링)에 의해서 결정화시킨 것에 의해 얻어지는 산화인듐의 빅스바이트 구조의 박막에서는, 기판 계면으로부터 박막 표면에 걸쳐서 주상의 결정이 배치되어 있기 때문에, 양호한 TFT 특성이 얻어진다.
본 발명에 있어서의 산화물 박막(산화물층)이 빅스바이트 구조를 나타내는 산화인듐으로 이루어지는 것은, X선 회절 측정(XRD 측정)에 의해 확인할 수 있다.
한편, 원자가 규칙적으로 정렬된 결정에 X선이 입사하면, 특정한 방향에서 강한 X선이 관찰되어, 회절 현상을 일으킨다. 이것은, 각각의 위치에서 산란되는 X선의 광로차가, X선의 파장의 정수배로 되어 있으면, 파의 위상이 일치하기 때문에, 파의 진폭이 커지는 것으로 설명된다.
물질은 각각 특유한 규칙성을 가지는 결정을 만들기 때문에, X선 회절로는 화합물의 종류를 조사할 수 있다. 또한, 결정의 크기(결정의 질서성), 재료 중에 존재하는 결정 방위의 분포 상태(결정 배향), 결정에 걸리는 잔류 응력의 평가를 행할 수도 있다.
본 발명의 방법으로 얻어지는 산화물층(산화물 박막)의 밀도는 바람직하게는 6.2g/cm3 이상이며, 보다 바람직하게는 6.4g/cm3 이상이다. 밀도가 6.2g/cm3보다도 낮으면, 캐리어의 전도를 담당하는 In의 5S 궤도의 겹침이 작게 되기 때문에 이동도가 저하될 우려가 있다.
본 발명의 방법에 있어서의 산화물층(산화물 박막)은, 밀도가 높은 편이 바람직하고, 특히 바람직하게는 6.2g/cm3 이상 7.1g/cm3 이하이다.
상기 본 발명의 어느 하나의 제조방법에 의해서 제조된 적층 구조는, 전술한 본 발명의 적층 구조와 같은 구조와 특성을 갖는다.
전술한 본 발명의 산화물 박막 및 상기 본 발명의 제조방법에 의해서 제조된 적층 구조는 박막 트랜지스터에 사용할 수 있다. 특히, 적층 구조중의 산화물층을 채널층으로서 사용할 수 있다.
본 발명의 박막 트랜지스터는, 상기 본 발명의 적층 구조 중의 산화물층을 채널층으로 하고, 절연층을 게이트 절연막으로 하며, 상기 산화물층 상에, 예컨대 SiNx 등을 함유하는 보호막을 갖추는 것을 특징으로 한다.
본 발명의 박막 트랜지스터에 있어서의 채널층은, 본 발명의 적층 구조 중의 산화물층으로 이루어지고, 그 구성 등에 관해서는 전술한 바와 같다.
본 발명의 박막 트랜지스터에 있어서의 게이트 절연막은, 본 발명의 적층 구조 중의 절연층으로 이루어지고, 그 구성에 관해서는 전술한 바와 같다.
본 발명의 적층 구조 중의 산화물층은, 결정의 배치 방향과 입경을 제어한 결정질 산화물 박막이며, 이것을 채널층에 적용한 경우, CVD 등의 제조 프로세스를 통해서도 산소 결손이 생기기 어렵고, TFT 특성의 열화가 일어나지 않는다고 하는 이점을 갖는다.
본 발명의 박막 트랜지스터에 있어서의 채널층의 막 두께는, 통상 10∼300nm, 바람직하게는 20∼250nm, 보다 바람직하게는 30∼200nm, 더 바람직하게는 35∼120nm, 특히 바람직하게는 40∼80nm이다. 채널층의 막 두께가 10nm 미만인 경우, 대면적으로 성막했을 때의 막 두께의 불균일성에 의해, 제작한 TFT의 특성이 면내에서 불균일이 될 우려가 있다. 한편, 막 두께가 300nm 초과인 경우, 성막시간이 길게 되어 공업적으로 채용할 수 없을 우려가 있다.
본 발명의 박막 트랜지스터에 있어서의 채널층은, 통상, N형 영역으로 사용되지만, P형 Si계 반도체, P형 산화물 반도체, P형 유기 반도체 등의 여러 가지 P형 반도체와 조합하여 PN 접합형 트랜지스터 등의 각종 반도체 디바이스에 이용할 수 있다.
본 발명의 박막 트랜지스터에 있어서의 보호막은, 특히 SiNx를 함유하는 것이 바람직하다. SiNx는 SiO2와 비교하여 치밀한 막을 형성할 수 있기 때문에, TFT의 열화 억제 효과가 높다고 하는 이점을 갖는다.
보호막은, 상기 채널층에 적층하여 형성할 수 있다.
상기 본 발명의 적층 구조 중의 산화물층으로 이루어지는 채널층을 이용함 으로써, 버퍼층이 불필요해져, 채널층에 직접 보호막을 설치할 수 있다. 이것 때문에, 제조 공정을 간략화시킬 수 있다.
보호막은, SiNx 외에 예컨대 SiO2, Al2O3, Ta2O5, TiO2, MgO, ZrO2, CeO2, K2O, Li2O, Na2O, Rb2O, Sc2O3, Y2O3, HfO2, CaHfO3, PbTi3, BaTa2O6, Sm2O3, SrTiO3 또는 AlN 등의 산화물 등을 포함할 수 있지만, 실질적으로 SiNx만으로 이루어지는 것이 바람직하다. 여기서, 「실질적으로 SiNx만으로 이루어진다」란, 본 발명의 박막 트랜지스터에 있어서의 보호층을 구성하는 박막의 70wt% 이상(바람직하게는 80wt% 이상, 더 바람직하게는 85wt% 이상)이 SiNx인 것을 의미한다.
한편, 보호막을 형성하기 전(前)단계의 처리로서, 산화물 반도체막에 대하여, 오존 처리, 산소 플라즈마 처리, 이산화질소 플라즈마 처리, 또는 아산화질소 플라즈마 처리를 실시하는 것이 바람직하다. 이러한 처리는, 산화물 반도체막을 형성한 후, 보호막을 형성하기 전이면, 어떤 타이밍으로 행하도록 하여도 좋다. 단, 보호막을 형성하기 직전에 행하는 것이 바람직하다. 이러한 전처리를 행하는 것에 의해, 산화물 반도체막에 있어서의 산소 결함의 발생을 억제할 수 있다.
또한, TFT 구동 중에 산화물 반도체막 중의 수소가 확산하면, 역치 전압의 시프트가 일어나 TFT의 신뢰성이 저하될 우려가 있다. 산화물 반도체막에 대하여, 오존 처리, 산소 플라즈마 처리, 이산화질소 플라즈마 처리, 또는 아산화질소 플라즈마 처리를 실시하는 것에 의해, 결정 구조 중에 있어서 In-OH의 결합이 안정화되어 산화물 반도체막 중의 수소의 확산을 억제할 수 있다.
게이트 절연막은, 예컨대 플라즈마 CVD(Chemical Vapor Deposition; 화학 기상 성장)법에 의해 형성한다. 플라즈마 CVD법에 의해 게이트 절연막을 형성하고, 그 위에 산화물 반도체층을 성막한 경우, 게이트 절연막 중의 수소가 산화물 반도체층에 확산하여, 산화물 반도체층의 결정성의 저하나 TFT의 신뢰성 저하를 초래할 우려가 있다.
산화물 반도체층의 결정성의 저하나 TFT의 신뢰성 저하를 막기 위해서, 산화물 반도체층을 성막하기 전에 게이트 절연막에 대하여 오존 처리, 산소 플라즈마 처리, 이산화질소 플라즈마 처리, 또는 아산화질소 플라즈마 처리를 실시하는 것이 바람직하다. 이러한 전처리를 행하는 것에 의해, 산화물 반도체막의 결정성의 저하나 TFT의 신뢰성 저하를 막을 수 있다.
게이트 절연막의 막 두께는, 통상 5∼400nm이며, 바람직하게는 50∼300nm이다.
본 발명의 박막 트랜지스터에 있어서의 드레인 전극, 소스 전극 및 게이트 전극의 각 전극을 형성하는 재료에 특별히 제한은 없고, 일반적으로 사용되고 있는 재료를 임의로 선택할 수 있다. 예컨대, ITO, IZO, ZnO, SnO2 등의 투명 전극이나, Al, Ag, Cu, Cr, Ni, Mo, Au, Ti, Ta 등의 금속 전극, 또는 이들을 포함하는 합금의 금속 전극을 이용할 수 있다.
드레인 전극, 소스 전극 및 게이트 전극의 각 전극은, 다른 2층 이상의 도전층을 적층한 다층 구조로 할 수도 있다. 특히 소스·드레인 전극은 저저항 배선에의 요구가 강하기 때문에, Al이나 Cu 등의 양도체를 Ti나 Mo 등의 밀착성이 우수한 금속으로 샌드위치하여 사용할 수도 있다.
본 발명의 박막 트랜지스터는, 전계 효과형 트랜지스터, 논리 회로, 메모리 회로, 차동 증폭 회로 등 각종의 집적 회로에도 적용할 수 있다. 또한, 전계 효과형 트랜지스터 이외에도 정전 유기형 트랜지스터, 쇼트키(Schottky) 장벽형 트랜지스터, 쇼트키 다이오드, 저항 소자에도 적응할 수 있다.
본 발명의 박막 트랜지스터의 구성은, 보텀 게이트, 보텀 콘택트, 톱 콘택트 등 공지된 구성을 제한 없이 이용할 수 있다.
특히 보텀 게이트 구성이, 어몰퍼스 실리콘이나 ZnO의 박막 트랜지스터에 비하여 높은 성능이 얻어지기 때문에 유리하다. 보텀 게이트 구성은, 제조시의 마스크 매수를 삭감하기 쉽고, 대형 디스플레이 등의 용도의 제조 비용을 저감하기 쉽기 때문에 바람직하다.
본 발명의 박막 트랜지스터는, 표시 장치에 적합하게 이용할 수 있다.
대면적의 디스플레이용으로서는, 채널 에치형의 보텀 게이트 구성의 박막 트랜지스터가 특히 바람직하다. 채널 에치형의 보텀 게이트 구성의 박막 트랜지스터는, 포트리소그래피 공정시의 포토 마스크의 수가 적어 저비용으로 디스플레이용 패널을 제조할 수 있다. 그 중에서도, 채널 에치형의 보텀 게이트 구성 톱 콘택트 구성의 박막 트랜지스터가 이동도 등의 특성이 양호하고 공업화하기 쉽기 때문에 특히 바람직하다.
실시예
실시예 1∼13
[1] 홀 효과 측정용 소자, XRD 평가용 소자, AFM 평가용 소자, SIM 평가용 소자, 단면 TEM 평가용 소자의 제작
마그네트론 스퍼터링 장치에, 표 1에 나타내는 조성의 산화물로 이루어지는 4인치 타겟을 장착하고, 기판(적층 구조에 있어서의 절연층)으로서 슬라이드 글래스(코닝사제 ＃1737)를 각각 장착했다. DC 마그네트론 스퍼터링법에 의해, 하기의 조건에서 슬라이드 글래스 상에 막 두께 50nm의 비정질막을 성막했다. 성막시에는, 표 1에 나타내는 분압비로 Ar 가스, O2 가스, 및 H2O 가스를 도입했다. 비정질막을 형성한 기판을 대기 중에서 300℃로 1시간 가열하여, 비정질막을 각각 결정화하여 산화물 반도체막(적층 구조에 있어서의 산화물층)을 형성했다.
또한, ICP-AES 분석에 의해, 결정화 산화물 박막에 포함되는 각 원소의 원자비가 스퍼터링 타겟과 같은 것을 확인했다.
홀 효과 측정용 소자를 ResiTest 8300형(도요테크니카사제)에 세팅하고, 실온에서 홀 효과를 평가했다. 결과를 표 1에 나타낸다.
스퍼터 조건은 이하와 같다.
기판 온도: 25℃
도달 압력: 8.5×10-5Pa
분위기 가스: Ar 가스, O2 가스, H2O 가스(분압은 표 1을 참조)
스퍼터 압력(전체압): 0.4Pa
투입 전력: DC 100W
S(기판)-T(타겟) 거리: 70mm
[2] 박막 트랜지스터의 제작
상기 [1]과 동일한 스퍼터 조건에서, 기판에 막 두께 100nm의 열산화막 붙은 도전성 실리콘 기판을 사용했다. 열산화막이 게이트 절연막(적층 구조에 있어서의 절연층)으로서 기능하고, 도전성 실리콘부가 게이트 전극으로서 기능한다.
게이트 절연막 상에 표 1에 나타내는 조건에서 스퍼터 성막하여, 막 두께 50nm의 비정질 박막을 제작했다. 레지스트로서 OFPR ＃800(도쿄오카공업주식회사제)을 사용하여, 도포, 프리베이크(80℃, 5분), 노광했다. 현상 후, 포스트베이크(120℃, 5분)하고, 옥살산으로 에칭하여, 원하는 형상으로 패터닝했다. 그 후 열풍 가열로내에서 300℃로 1시간 가열 처리(어닐링 처리)를 행하여, 박막을 결정화시켰다.
그 후, Mo(200nm)을 스퍼터 성막에 의해 성막했다. 채널 에치에 의해 소스/드레인 전극을 원하는 형상으로 패터닝했다. 그 후, 플라즈마 CVD법(PECVD)으로 SiNx를 성막하여 보호막으로 했다. 불산을 이용하여 콘택트 홀을 개구하여, 박막 트랜지스터를 제작했다.
[3] 박막 트랜지스터의 전계 효과 이동도(μ), S값 및 역치 전압(Vth)의 측정
제작한 박막 트랜지스터에 대하여, 전계 효과 이동도(μ), S값 및 역치 전압(Vth)을 평가했다. 이들 특성치는, 반도체 파라미터 애널라이저(키슬리 인스트루먼츠(Keithley Instruments) 주식회사제 4200SCS)를 이용하여, 실온, 차광 환경하(실드 박스 내)에서 측정했다. 한편, 드레인 전압(Vd)은 10V로 했다. 결과를 표 1에 나타낸다.
[4] XRD(X선 회절 측정)에 의한 결정성 평가
유리 기판 상에 성막한 박막에 대하여 X선 회절 측정 장치(리가쿠제 Ultima-III)에 의해 결정 구조를 조사했다. 실시예 1∼3의 박막 퇴적 직후의 X선 차트를 각각 도 1에 나타낸다.
박막 퇴적 직후는 회절 피크가 관측되지 않고 비정질인 것을 확인했다. 또한, 대기 하에서 300℃×1h 가열 처리(어닐링) 후에 회절 피크가 관측되어, 결정화하고 있음을 알았다. 실시예 1∼3의 가열 처리(어닐링) 후의 X선 차트를 각각 도 2에 나타낸다.
차트를 분석한 결과, 실시예 1∼3의 결정화 후의 박막에서는, 산화인듐의 빅스바이트 구조만이 관측되었다. 상기 결정 구조는, JCPDS(Joint Committee of Powder Diffraction Standards) 카드로 확인할 수 있다. 산화인듐의 빅스바이트 구조는, JCPDS 카드 No.06-0416이다.
실시예 4∼13의 박막에 관해서도 실시예 1∼3과 마찬가지로 박막 퇴적 직후는 비정질이며, 대기 하에서 300℃×1h 어닐링 후에 산화인듐의 빅스바이트 구조만이 관측되었다.
상기 XRD의 측정 조건은 이하와 같다.
장치: (주)리가쿠제 Ultima-III
X선: Cu-Kα선(파장 1.5406Å, 그래파이트 모노크로미터로 단색화)
2θ-θ 반사법, 연속 스캔(1.0°/분)
샘플링 간격: 0.02°
슬릿 DS, SS: 2/3°, RS: 0.6mm
[5] AFM(원자간력 현미경)에 의한 산화물 박막의 표면 조도의 제곱 평균의 제곱근(Rrms(root-mean-square-roughness))의 평가
유리 기판 상에 제작한 실시예 1의 박막에 대하여, 산화물 박막의 박막 퇴적 직후의 표면을 AFM 장치(JSPM-4500, 일본전자제)로 20㎛×20㎛각의 Rrms를 측정한 바, 2.3Å으로 매우 평탄했다. 실시예 2∼13의 Rrms의 결과에 관해서도 표 1에 나타낸다.
[6] SIM(주사 이온 현미경; Scanning Ion Microscopy)에 의한 결정 입경 평가
유리 기판 상에 제작한 실시예 1의 박막에 대하여, SIM 측정을 실시했다. 장치는, 히타치제 집속 이온 빔 가공 관찰 장치 FB-2100을 이용하고, 가속 전압은 40kV이다.
실시예 1의 300℃×1h 가열 결정화 후의 결과를 도 3에 나타낸다(도 3의 관찰 배율은 ×10000이며, 35㎛ 사방의 SIM상의 일부 확대도이다.).
결정립이 관측되고, 평균 결정 입경은 2.1㎛였다.
산화물 반도체 박막의 평균 결정 입경은, 35㎛ 사방의 프레임 내에서 관찰되는 결정립 각각의 최대 직경을 조사하여, 이들 입경의 평균치로 구했다. 실시예 2∼13의 평균 결정 입경에 관해서는, 표 1에 나타낸다.
[7] 단면 TEM(투과 전자 현미경; Transmission Electron Microscope)에 의한 결정 형태 평가
유리 기판 상에 제작한 실시예 1의 박막에 대하여, 단면 TEM 측정을 실시했다. 장치는, 히타치제 전계 방출형 투과 전자 현미경 HF-2100을 이용하고, 가속 전압은 200kV이다.
실시예 1의 300℃×1h 가열 결정화 후의 박막 단면의 TEM상을 도 4에 나타낸다(도 4의 관찰 배율은 ×100000이며, 1㎛ 사방에서 관찰한 시야 중 산화물 박막 부분의 일부 확대도이다.).
도 4에 나타낸 바와 같이 기판 표면으로부터 샘플 표면에 걸쳐서 주상의 결정이 배치되어 있는 양상이 관측되었다.
실시예 2∼13에 관해서도 기판 표면으로부터 샘플 표면에 걸쳐서 주상의 결정이 배치되어 있는 양상이 관측되었다.
비교예 1∼7
산화물 반도체막의 성막에 이용하는 타겟, 및 그 스퍼터 조건 및 가열 처리(어닐링) 조건을, 표 2에 기재된 조성을 갖는 타겟 및 조건으로 변경한 것 외는 실시예 1과 같이 하여 박막 트랜지스터 및 박막 평가용 소자를 제작하여, 평가했다. 결과를 표 2에 나타낸다.
[1] XRD에 의한 결정성 평가
실시예와 같은 조건에서 유리 기판 상에 성막한 박막에 대하여, 박막 퇴적 직후 및 가열 처리 후에 X선 회절 측정 장치(리가쿠제 Ultima-III)에 의해 결정 구조를 조사했다. 비교예 1의 박막의 X선 차트를 각각 도 5에 나타낸다.
박막 퇴적 직후에 회절 피크가 관측되어 결정화하고 있음을 알았다. 또한, 대기 하에서 300℃×1h 어닐링 후에 회절 피크의 반치폭이 넓어졌다.
차트를 분석한 결과, 비교예 1의 박막에서는, 산화인듐의 빅스바이트 구조만이 관측되었다.
비교예 4,6에 관해서는, 박막 퇴적 직후는 비정질이며, 대기 하에서 300℃×1h 가열 처리(어닐링) 후에 결정화하여, 산화인듐의 빅스바이트 구조만이 관측되었다.
[2] AFM에 의한 산화물 박막의 Rrms의 평가
유리 기판 상에 제작한 비교예 1의 산화물 박막의 박막 퇴적 직후의 표면을 AFM 장치(JSPM-4500, 일본전자제)로 20㎛×20㎛각의 Rrms를 측정한 바, 8.6Å으로 실시예에 비하여 거칠음을 알았다. 비교예 2∼7의 Rrms의 결과에 관해서도 표 2에 나타낸다.
[3] SIM에 의한 결정 입경 평가
유리 기판 상에 제작한 비교예 1의 박막에 대하여, 실시예와 같은 측정 조건에서 SIM 측정을 실시했다. 장치는, 히타치제 집속 이온 빔 가공 관찰 장치 FB-2100을 이용하고, 가속 전압은 40kV이다.
비교예 1의 300℃×1h 가열 처리후의 결과를 도 6에 나타낸다(도 6의 관찰 배율은 ×10000이며, 35㎛ 사방의 SIM상의 일부 확대도이다).
결정립이 관측되고, 평균 결정 입경은 0.57㎛였다.
산화물 반도체 박막의 평균 결정 입경은, 35㎛ 사방의 프레임 내에서 관찰되는 결정립 각각의 최대 직경을 조사하여, 이들 입경의 평균치로 구했다. 비교예 2∼7의 평균 결정 입경에 관해서는 표 2에 나타낸다. 평균 결정 입경은 1㎛ 미만이었다.
[4] 단면 TEM에 의한 결정 형태 평가
유리 기판 상에 제작한 비교예 1의 박막에 대하여, 실시예와 같은 측정 조건에서 단면 TEM 측정을 실시했다. 장치는, 히타치제 전계 방출형 투과 전자 현미경 HF-2100을 이용하고, 가속 전압은 200kV이다.
비교예 1의 300℃×1h 가열 처리후의 박막 단면의 TEM상을 도 7에 나타낸다(도 7의 관찰 배율은 ×100000, 1㎛ 사방에서 관찰한 시야 중 산화물 박막 부분의 일부 확대도).
도 7에 나타낸 바와 같이 막 중에 미결정이 관측되었다. 비교예 2∼7에 관해서도 비교예 1과 같이 막 중에 미결정이 관측되었다.
[5] 소자의 평가
홀 효과 측정용 소자를 ResiTest 8300형(도요테크니카사제)에 세팅하고, 실온에서 홀 효과를 평가했다. 결과를 표 2에 나타낸다. 비교예 1∼7의 캐리어 농도는 1018cm-3 초과이며, 산소 결함이 많은 박막임을 알았다.
또한, 제작한 박막 트랜지스터에 대하여, 반도체 파라미터 애널라이저(키슬리 인스트루먼츠 주식회사제 4200SCS)를 이용하여, 실온, 차광 환경하(실드 박스 내)에서 측정했다. 한편, 드레인 전압(Vd)은 10V로 했다. 결과를 표 2에 나타낸다. 표 2에 나타낸 바와 같이 비교예 1∼7의 소자에 관해서는, 캐리어 농도는 1018cm-3을 넘기 때문에 노멀리 온의 특성이 얻어졌다.
[표 1-1]
Figure 112013011117593-pat00001
[표 1-2]
Figure 112013011117593-pat00002
[표 2]
Figure 112013011117593-pat00003
실시예 14
일본 특허공개 2005-290550호 공보에 개시된 성막 장치를 이용하여, 표 3에 나타내는 조건에서 AC 스퍼터링을 행하고, 하기 조건에서 비정질막을 성막하여, 가열 처리를 한 것 외는 실시예 1과 같이 하여 박막 트랜지스터 및 박막 평가용 소자를 제작하여, 평가했다. 결과를 표 3에 나타낸다.
AC 스퍼터링은 도 8에 나타내는 장치를 이용하여 실시했다.
Zn/(Zn+In)=0.04이며, 폭 200mm, 길이 1700mm, 두께 10mm의 6매의 타겟(31a∼31f)을 이용하여, 각 타겟(31a∼31f)을 기판(도시하지 않음)의 폭 방향에 평행하게, 거리가 2mm가 되도록 배치했다. 자계 형성 수단(40a∼40f)의 폭은 타겟(31a∼31f)과 같은 200mm였다. 가스 공급계에서 스퍼터 가스인 Ar과, H2O를 각각 99:1의 유량비로 계내에 도입했다. 이 때의 성막 분위기는 0.5Pa로 되었다. 교류 전원의 파워는 3W/cm2(=10.2kW/3400cm2)로 하고, 주파수는 10kHz로 했다.
이상의 조건에서 10초 성막하고, 수득된 인듐아연 산화물(IZO)의 막 두께를 측정하니 15nm였다. 성막 속도는 90nm/분으로 고속이며, 양산에 적합하다. 또한, 이렇게 하여 수득된 IZO 부착 유리 기판을 전기로에 넣고, 공기 중 400℃, 15분의 조건에서 열처리 후, 1cm2의 크기로 잘라내어, 4탐침법에 의한 홀 측정을 행했다. 그 결과, 캐리어 농도가 1.5×1016cm-3로 되어, 충분히 반도체화하고 있음을 확인할 수 있었다.
실시예 15∼실시예 18
타겟 조성과 스퍼터 조건을 첨부 표와 같이 변경한 것 외는 실시예 14와 같이 하여 반도체 박막을 수득했다. 또, 실시예 14와 같이 하여 박막 트랜지스터 및 박막 평가용 소자를 제작하여, 실시예 14와 같이 하여 평가했다. 홀 측정의 결과, 어느 것이나 반도체화하고 있는 것을 확인했다. 결과를 표 3에 나타낸다.
*비교예 8
출력 파워(교류 파워 밀도)를 22W/cm2로 증가시켜, 고속 성막을 행했다. 이것에 의해 성막 속도는 75nm/분으로 되었지만, 이 박막에서는 샘플 표면에 대하여 주상의 결정이 배치되지 않고서 캐리어 농도가 7.5×1018cm-3로 반도체화하지 않았다.
[표 3]
Figure 112013011117593-pat00004
실시예 19∼27
[1] EBSP 측정용 소자, 홀 효과 측정용 소자, XRD 평가용 소자, AFM 평가용 소자, 단면 TEM 평가용 소자의 제작
마그네트론 스퍼터링 장치에, 표 4에 나타내는 조성의 4인치 타겟을 장착하고, 기판으로서 막 두께 100nm의 열산화막 붙은 도전성 실리콘 기판, 도전성 실리콘 기판, 슬라이드 글래스(코닝사제 ＃1737)를 각각 장착했다. 도전성 실리콘 기판 상에 절연층으로서 CVD에서 SiOx를 100nm 형성했다. 그 후, 표 4에 나타낸 바와 같이 절연층에 대하여, 오존 처리, 산소 플라즈마 처리 또는 이산화질소 플라즈마 처리를 실시했다.
DC 마그네트론 스퍼터링법에 의해, 하기의 조건에서 막 두께 100nm의 열산화막 붙은 도전성 실리콘 기판, CVD로 성막한 막 두께 100nm의 SiOx 부착 도전성 실리콘 기판, 슬라이드 글래스 상에 막 두께 50nm의 비정질막을 성막했다. 성막시에는, 표 4에 나타내는 분압비로 Ar 가스, O2 가스, 및 H2O 가스를 도입했다.
비정질막을 처리한 기판을 표 4에 나타내는 산소 분압, 승온 속도, 가열 처리 온도, 가열 처리 시간으로 비정질막을 각각 결정화하여 산화물 반도체막을 형성했다.
또한, ICP-AES 분석에 의해, 결정화 산화물 박막에 포함되는 각 원소의 원자비가 스퍼터링 타겟과 같음을 확인했다.
홀 효과 측정용 소자는, 유리 기판 상에 성막한 기판을 이용하여 ResiTest 8300형(도요테크니카사제)에 세팅하여, 실온에서 홀 효과를 평가했다.
스퍼터 조건은 이하와 같다.
기판 온도: 표 4를 참조
도달 압력: 8.5×10-5Pa
분위기 가스: Ar 가스, O2 가스, H2O 가스(분압은 표 4를 참조)
스퍼터 압력(전체압): 0.4Pa
투입 전력: DC 100W
S(기판)-T(타겟) 거리: 70mm
[2] 박막 트랜지스터의 제작
기판으로서, 막 두께 100nm의 열산화막(SiOx) 붙은 도전성 실리콘 기판, 또는 CVD로 성막한 막 두께 100nm의 SiOx 부착 도전성 실리콘 기판을 사용했다. SiOx막이 게이트 절연막으로서 기능하며, 도전성 실리콘부가 게이트 전극으로서 기능한다. 그 후, 표 4에 나타낸 바와 같이 SiOx막에 대하여, 오존 처리, 산소 플라즈마 처리 또는 이산화질소 플라즈마 처리를 실시했다.
처리를 실시한 게이트 절연막 상에 표 4에 나타내는 조건에서 다시 스퍼터 성막하여, 막 두께는 50nm인 비정질 박막을 제작했다. 레지스트로서 OFPR ＃800(도쿄오카공업주식회사제)을 사용하여, 도포, 프리베이크(80℃, 5분), 노광했다. 현상 후, 포스트 베이크(120℃, 5분)하고, 옥살산으로 에칭하여, 원하는 형상으로 패터닝했다. 그 후, 표 4에 나타내는 산소 분압, 승온 속도, 가열 처리 온도, 가열 처리 시간으로 어닐링 처리를 행하여 결정화시켰다.
또한, ICP-AES 분석에 의해, 결정화 산화물 박막에 포함되는 각 원소의 원자비가 스퍼터링 타겟과 같음을 확인했다.
스퍼터 조건은 이하와 같다.
기판 온도: 표 4를 참조
도달 압력: 8.5×10-5Pa
분위기 가스: Ar 가스, O2 가스, H2O 가스(분압은 표 4를 참조)
스퍼터 압력(전체압): 0.4Pa
투입 전력: 100W
S(기판)-T(타겟) 거리: 70mm
그 후 Mo(200nm)을 스퍼터 성막에 의해 성막했다. 채널 에치에 의해 소스/드레인 전극을 원하는 형상으로 패터닝했다. 더욱이 표 4에 나타낸 바와 같이 보호막을 형성하기 전단계의 처리로서, 산화물 반도체막에 대하여, 오존 처리, 산소 플라즈마 처리 또는 이산화질소 플라즈마 처리를 실시했다.
산화물 반도체층의 처리 후에 플라즈마 CVD법(PECVD)으로 SiNx를 성막하여 보호막으로 했다. 불산을 이용하여 콘택트 홀을 개구하여, 박막 트랜지스터를 제작했다.
[3] 박막 트랜지스터의 전계 효과 이동도(μ), S값 및 역치 전압(Vth)의 측정
제작한 박막 트랜지스터에 대하여, 전계 효과 이동도(μ), S값 및 역치 전압(Vth)을 평가했다. 반도체 파라미터 애널라이저(키슬리 인스트루먼츠 주식회사제4200 SCS)를 이용하여, 실온, 차광 환경하(실드 박스 내)에서 측정했다. 한편, 드레인 전압(Vd)은 10V로 했다. 결과를 표 4에 나타낸다.
[4] EBSP에 의한 결정립계의 평가
막 두께 100nm의 열산화막(SiOx) 붙은 도전성 실리콘 기판, 또는 CVD로 성막한 막 두께 100nm의 SiOx 부착 도전성 실리콘 기판에 성막한 박막에 대하여 EBSP 장치(EDAX(TSL)사제 Hikari High Speed EBSD Detector, OIM 해석 소프트웨어 ver. 5.2)에 의해 결정립계를 조사했다. 가속 전압 8kV의 전자빔을 이용했다.
실시예 19의 박막의 EBSP의 이미지 퀄리티상(IQ상)을 도 9에 나타낸다. 도 9로부터 결정립 내에 미세한 구조가 관측되어 있음을 알 수 있다. 측정 영역은 40㎛×40㎛이며, 스텝 사이즈는 0.2㎛이다.
결정립내의 미세 구조를 해석하기 위해서, EBSP 방위각 맵핑을 행하여, 방위차 2° 이상 5° 미만, 5° 이상 15° 미만, 15° 이상 180° 미만의 셋으로 분리했다. 방위차 데이타를 도 10에 나타낸다.
방위차 15° 이상의 성분으로 둘러싸이는 영역을 결정립으로 하여 평균 결정 입경을 해석한 결과, 평균 결정 입경은 10.6㎛였다. 실시예 20∼27에 대하여도 평균 결정 입경은 1.0㎛ 이상이었다.
결정립계 내에는, 2° 이상 5° 미만, 5° 이상 15° 미만의 입계가 주로 관측되고 있음을 알 수 있다. 각각의 입계가 전체 입계에서 차지하는 비율을 산출한 바, 방위차가 2° 이상 5° 미만은 43.5%, 5° 이상 15° 미만은 36.0%, 15° 이상 180° 미만은 20.5%였다. 이상의 결과로부터, 전체 결정립계 중에 2° 이상 15° 미만의 입계가 차지하는 비율은 79.5%였다.
실시예 20∼27에 대하여도 전체 결정립계 중에 차지하는 방위차가 2° 이상 15° 미만의 입계가 차지하는 비율을 산출한 바 60% 이상 90% 이하였다.
실시예 19의 박막의 EBSP 방위 맵핑을 도 11에 나타낸다. 측정 영역은, 40㎛×40㎛이며, 스텝 사이즈는 0.2㎛이다. 방위차가 2° 이상 5° 미만, 5° 이상 15° 미만, 15° 이상 180° 미만의 결정립계에 대응하는 양상으로, (111), (001), (101)면의 치밀한 결정립의 구조와 결정 방위가 관측되었다.
실시예 19의 역극점도 상에 측정점을 도트로 나타낸 맵핑을 도 12에 나타낸다. 방위 맵핑으로 나타내어지고 있는 바와 같이 (111), (001), (101)면의 배향이 관측되고 있음을 알 수 있다.
[5] XRD에 의한 결정성 평가
실시예 19∼27의 유리 기판 상에 성막한 박막에 대하여 X선 회절 측정 장치(리가쿠제 Ultima-III)에 의해 결정 구조를 조사했다.
박막 퇴적 직후는 회절 피크가 관측되지 않고 비정질인 것을 확인했다. 또한, 표 4의 조건에서 어닐링 후에 회절 피크가 관측되어, 결정화하고 있음을 알았다.
차트를 분석한 결과, 실시예 19∼27의 결정화 후의 박막에서는, 산화인듐의 빅스바이트 구조만이 관측되었다. 상기 결정 구조는 JCPDS 카드로 확인할 수 있다. 산화인듐의 빅스바이트 구조는 JCPDS 카드 No. 06-0416이다.
상기 XRD의 측정 조건은 이하와 같다.
장치: (주)리가쿠제 Ultima-III
X선: Cu-Kα선(파장 1.5406Å, 그래파이트 모노크로미터로 단색화)
2θ-θ 반사법, 연속 스캔(1.0°/분)
샘플링 간격: 0.02°
슬릿 DS, SS: 2/3°, RS: 0.6mm
[6] AFM에 의한 산화물 박막의 Rrms의 평가
유리 기판 상에 제작한 실시예 19의 박막에 대하여, 산화물 박막의 박막 퇴적 직후의 표면을 AFM 장치(JSPM-4500, 일본전자제)로 20㎛×20㎛각의 Rrms를 측정한 바, 1.8Å으로 매우 평탄했다. 실시예 20∼27의 Rrms의 결과에 관해서도 표 4에 나타낸다.
[7] 단면 TEM에 의한 결정 형태 평가
유리 기판 상에 제작한 실시예 19∼27의 박막에 대하여, 단면 TEM 측정을 실시했다. 장치는, 히타치제 전계 방출형 투과 전자 현미경 HF-2100을 이용하고, 가속 전압은 200kV이다.
실시예 1∼18과 같이 기판 표면으로부터 샘플 표면에 걸쳐서 주상의 결정이 배치되어 있는 양상이 관측되었다.
[표 4-1]
Figure 112013011117593-pat00005
[표 4-2]
Figure 112013011117593-pat00006
비교예 9∼13
[1] 박막 트랜지스터 및 박막 평가용 소자의 제작
산화물 반도체막의 성막에 이용하는 타겟, 및 그 스퍼터 조건 및 어닐링 조건을, 표 5에 기재된 조성을 갖는 타겟 및 조건으로 변경하고, 산화물 반도체막에 대하여 오존 처리, 산소 플라즈마 처리 또는 이산화질소 플라즈마 처리를 실시하지 않은 것 이외는 실시예 19∼27과 같이 하여 박막 트랜지스터 및 박막 평가용 소자를 제작하여, 평가했다. 결과를 표 5에 나타낸다.
[2] EBSP에 의한 결정립계의 평가
막 두께 100nm의 열산화막 붙은 도전성 실리콘 기판, 또는 CVD로 성막한 막 두께 100nm의 SiOx 부착 도전성 실리콘 기판에 성막한 박막에 대하여 EBSP 장치(EDAX(TSL)사제 Hikari High Speed EBSD Detector, OIM 해석 소프트웨어 ver. 5.2)에 의해 결정립계를 조사했다. 가속 전압 8kV의 전자빔을 이용했다.
비교예 9의 박막의 EBSP의 이미지 퀄리티상(IQ상)을 도 13에 나타낸다. 도 13으로부터 실시예와는 달리, 결정립내에 미세한 구조는 관측되지 않았다. 결정 입경이 작기 때문에, 측정 영역은 0.5㎛×0.5㎛이며, 스텝 사이즈는 0.005㎛로 측정을 행했다.
결정립의 구조를 해석하기 위해서, EBSP 방위각 맵핑을 행하여, 방위차 2° 이상 5° 미만, 5° 이상 15° 미만, 15° 이상 180° 미만의 셋으로 분리했다. 방위차 데이타를 도 14에 나타낸다. 방위차 15° 이상의 성분으로 둘러싸이는 영역을 결정립으로 하여 평균 결정 입경을 해석한 결과, 평균 결정 입경은 0.137㎛였다. 비교예 10∼13에 대하여도 평균 결정 입경은 1.0㎛ 미만이었다.
실시예와 달리 결정립내에는, 2° 이상 5° 미만, 5° 이상 15° 미만의 입계는 거의 관측되지 않았다. 각각의 입계가 전체 입계에서 차지하는 비율을 산출한 바, 방위차가 2° 이상 5° 미만은 9.6%, 5° 이상 15° 미만은 5.4%, 15° 이상 180° 미만은 85%였다. 이상의 결과로부터, 전체 결정립계 중에 2° 이상 15° 미만의 입계가 차지하는 비율은 15.0%였다. 비교예 10∼13에 대하여도 전체 결정립계 중에 차지하는 방위차가 2° 이상 15° 미만인 입계가 차지하는 비율을 산출한 바 60% 미만이었다.
비교예 9의 박막의 EBSP 방위 맵핑을 도 15에 나타낸다. 결정 입경이 작기 때문에, 측정 영역은 0.5㎛×0.5㎛이며, 스텝 사이즈는 0.005㎛로 측정을 행했다.
방위차가 2° 이상 5° 미만, 5° 이상 15° 미만의 결정립계가 관측되지 않기 때문에 미세한 구조는 관측되지 않았다. 15° 이상 180° 미만의 결정립계에 대응하는 양상으로, (111)면에 우선 배향한 결정립이 관측되었다. 도 16에는, 비교예 9의 역극점도 상에 측정점을 도트로 나타낸 맵핑을 나타낸다. 방위 맵핑으로 나타내어지고 있는 바와 같이 (111) 우선 배향임을 알 수 있다.
[3] XRD에 의한 결정성 평가
실시예와 같은 조건에서 유리 기판 상에 성막한 박막에 대하여 X선 회절 측정 장치(리가쿠제 Ultima-III)에 의해 결정 구조를 조사했다. 비교예 9∼13의 박막은, 박막 퇴적 직후에 회절 피크가 관측되어 결정화하고 있음을 알았다. 또한, 표 5의 조건에서 박막 퇴적 직후의 막을 어닐링했다.
차트를 분석한 결과, 비교예 9∼13의 박막에서는, 산화인듐의 빅스바이트 구조만이 관측되었다. 상기 결정 구조는 JCPDS 카드로 확인할 수 있다. 산화인듐의 빅스바이트 구조는 JCPDS 카드 No. 06-0416이다.
[4] AFM에 의한 산화물 박막의 Rrms의 평가
유리 기판 상에 제작한 비교예 9의 산화물 박막의 박막 퇴적 직후의 표면을 AFM 장치(JSPM-4500, 일본전자제)로 20㎛×20㎛각의 Rrms를 측정한 바, 8.6Å으로 실시예에 비하여 거칠음을 알았다. 비교예 10∼13의 Rrms의 결과에 관해서도 표 5에 나타낸다.
[5] 단면 TEM에 의한 결정 형태 평가
유리 기판 상에 제작한 비교예 9∼13의 박막에 대하여, 실시예와 같은 측정 조건에서 단면 TEM 측정을 실시했다. 장치는, 히타치제 전계 방출형 투과 전자 현미경 HF-2100을 이용하고, 가속 전압은 200kV이다. 결과를 표 5에 나타낸다.
[6] 소자의 평가
홀 효과 측정용 소자를 ResiTest 8300형(도요테크니카사제)에 세팅하여, 실온에서 홀 효과를 평가했다. 결과를 표 5에 나타낸다. 비교예 9∼13의 캐리어 농도는 1018cm-3 초과이며, 산소 결함이 많은 박막임을 알았다.
또한, 제작한 박막 트랜지스터에 대하여, 반도체 파라미터 애널라이저(키슬리 인스트루먼츠 주식회사제 4200SCS)를 이용하여, 실온, 차광 환경하(실드 박스 내)에서 측정했다. 한편, 드레인 전압(Vd)은 10V로 했다. 결과를 표 5에 나타낸다. 표 5에 나타낸 바와 같이 비교예 9∼13의 소자에 관해서는, 캐리어 농도가 1018cm-3를 넘기 때문에 노멀리 온의 특성이 얻어졌다.
[표 5]
Figure 112013011117593-pat00007
실시예 28∼33
[1] KFM 측정용 소자, 홀 효과 측정용 소자, XRD 평가용 소자, AFM 평가용 소자, 단면 TEM 평가용 소자의 제작
마그네트론 스퍼터링 장치에, 표 6에 나타내는 조성의 4인치 타겟을 장착하고, 기판으로서 막 두께 100nm의 열산화막 붙은 도전성 실리콘 기판 및 슬라이드 글래스(코닝사제 ＃1737)를 각각 장착했다.
DC 마그네트론 스퍼터링법에 의해, 하기의 조건에서 막 두께 100nm의 열산화막 붙은 도전성 실리콘 기판 및 슬라이드 글래스 상에 막 두께 50nm의 비정질막을 성막했다. 성막시에는, 표 6에 나타내는 분압비로 Ar 가스, O2 가스, 및 H2O 가스를 도입했다.
비정질막을 처리한 기판을 표 6에 나타내는 산소 분압, 가열 처리 온도, 가열 처리 시간으로 비정질막을 각각 결정화하여 산화물 반도체막을 형성했다.
또한, ICP-AES 분석에 의해, 결정화 산화물 박막에 포함되는 각 원소의 원자비가 스퍼터링 타겟과 같음을 확인했다.
홀 효과 측정용 소자는, 유리 기판 상에 성막한 기판을 이용하여 ResiTest 8300형(도요테크니카사 제품)에 세팅하여, 실온에서 홀 효과를 평가했다. 결과를 표 6에 나타낸다.
스퍼터 조건은 이하와 같다.
기판 온도: 표 6을 참조
도달 압력: 8.5×10-5Pa
분위기 가스: Ar 가스, O2 가스, H2O 가스(분압은 표 6을 참조)
스퍼터 압력(전체압): 0.4Pa
투입 전력: DC 100W
S(기판)-T(타겟) 거리: 70mm
[2] 박막 트랜지스터의 제작
기판으로서, 막 두께 100nm의 열산화막(SiOx) 붙은 도전성 실리콘 기판을 사용했다. SiOx막이 게이트 절연막으로서 기능하고, 도전성 실리콘부가 게이트 전극으로서 기능한다.
게이트 절연막 상에 표 6에 나타내는 조건에서 다시 스퍼터 성막하여, 막 두께 50nm의 비정질 박막을 제작했다. 레지스트로서 OFPR ＃800(도쿄오카공업주식회사제)을 사용하여, 도포, 프리베이크(80℃, 5분), 노광했다. 현상 후, 포스트 베이크(120℃, 5분)하고, 옥살산으로 에칭하여, 원하는 형상으로 패터닝했다. 그 후, 표 6에 나타내는 산소 분압, 가열 처리 온도, 가열 처리 시간으로 어닐링 처리를 행하여, 결정화시켰다.
또한, ICP-AES 분석에 의해, 결정화 산화물 박막에 포함되는 각 원소의 원자비가 스퍼터링 타겟과 같음을 확인했다.
스퍼터 조건은 이하와 같다.
기판 온도: 표 6을 참조
도달 압력: 8.5×10-5Pa
분위기 가스: Ar 가스, O2 가스, H2O 가스(분압은 표 6을 참조)
스퍼터 압력(전체압): 0.4Pa
투입 전력: 100W
S(기판)-T(타겟) 거리: 70mm
그 후, Au(막 두께 100nm)와 Ti(막 두께 5nm)를 스퍼터 성막에 의해 형성했다. 리프트 오프에 의해 소스/드레인 전극을 원하는 형상으로 패터닝했다. 소자의 형상을 도 17에 나타낸다.
[3] 박막 트랜지스터의 전계 효과 이동도(μ), S값 및 역치 전압(Vth)의 측정
제작한 박막 트랜지스터에 대하여, 전계 효과 이동도(μ), S값 및 역치 전압(Vth)을 평가했다. 반도체 파라미터 애널라이저(키슬리 인스트루먼츠 주식회사제 4200SCS)를 이용하여, 실온, 차광 환경하(실드 박스 내)에서 측정했다. 도 18에 실시예 28의 전달 특성의 결과(드레인 전압은 0.1, 1.0, 10V)를 나타낸다. 드레인 전압 10V의 소자에 대하여 전계 효과 이동도, S값 및 역치 전압을 평가했다. 그 밖의 실시예에 관해서도 드레인 전압(Vd)은 10V로 하여 전계 효과 이동도, S값 및 역치 전압을 평가했다. 결과를 표 6에 나타낸다.
[4] XRD(X선 회절 측정)에 의한 결정성 평가
유리 기판 상에 성막한 박막에 대하여 X선 회절 측정 장치(리가쿠제 Ultima-III)에 의해 결정 구조를 조사했다. 실시예 28의 박막 퇴적 직후, 및 가열 처리(어닐링) 후의 X선 차트를 각각 도 19에 나타낸다.
박막 퇴적 직후는 회절 피크가 관측되지 않고 비정질인 것을 확인했다. 또한, 가열 처리(어닐링) 후에 회절 피크가 관측되어, 결정화하고 있음을 알았다. 실시예 28의 가열 처리(어닐링) 후의 X선 차트를 각각 도 19에 나타낸다.
차트를 분석한 결과, 실시예 28의 결정화 후의 박막에서는, 산화인듐의 빅스바이트 구조만이 관측되었다. 상기 결정 구조는 JCPDS(Joint Committee of Powder Diffraction Standards) 카드로 확인할 수 있다. 산화인듐의 빅스바이트 구조는 JCPDS 카드 No. 06-0416이다.
실시예 29∼33의 실시예의 박막에 관해서도 실시예 28과 같이 박막 퇴적 직후는 비정질이며, 어닐링 후에 산화인듐의 빅스바이트 구조만이 관측되었다.
상기 XRD의 측정 조건은 이하와 같다.
장치: (주)리가쿠제 SmartLab
X선: Cu-Kα선(파장 1.5406Å, 그래파이트 모노크로미터로 단색화)
2θ-θ 반사법, 연속 스캔(1.0°/분)
샘플링 간격: 0.02°
슬릿 DS, SS: 2/3°, RS: 0.6mm
[5] AFM(원자간력 현미경)에 의한 산화물 박막의 표면 조도의 제곱 평균의 제곱근(Rrms(root-mean-square-roughness))의 평가
유리 기판 상에 제작한 실시예 28의 박막에 대하여, 산화물 박막의 박막 퇴적 직후의 표면을 AFM 장치(JSPM-4500, 일본전자제)로 20㎛×20㎛각의 Rrms를 측정한 바, 1.8Å으로 매우 평탄했다. 실시예 29∼33의 Rrms도 마찬가지로 측정했다. 결과를 표 6에 나타낸다.
[6] SIM(주사 이온 현미경; Scanning Ion Microscopy)에 의한 결정 입경 평가
유리 기판 상에 제작한 실시예 28의 박막에 대하여, SIM 측정을 실시했다. 장치는, 히타치제 집속 이온 빔 가공 관찰 장치 FB-2100을 이용하고, 가속 전압은 40kV이다.
실시예 28의 가열 결정화 후의 박막을 분석한 결과, 평균 결정 입경은 9.3㎛였다.
산화물 반도체 박막의 평균 결정 입경은, 35㎛ 사방의 프레임 내에서 관찰되는 결정립 각각의 최대 직경을 조사하여, 이들 입경의 평균치로 구했다. 실시예 29∼33의 평균 결정 입경도 마찬가지로 측정했다. 결과를 표 6에 나타낸다.
[7] 단면 TEM(투과 전자 현미경; Transmission Electron Microscope)에 의한 결정 형태 평가
열산화막 실리콘 기판 상에 제작한 실시예 28의 박막에 대하여, 단면 TEM 측정을 실시했다. 장치는, 히타치제 전계 방출형 투과 전자 현미경 HF-2100을 이용하고, 가속 전압은 200kV이다.
실시예 28의 스퍼터 성막 직후와 가열 결정화 후의 박막 단면의 TEM상을 도 20에 나타낸다(도 20의 관찰 배율은 ×50000이며, 1㎛ 사방에서 관찰한 시야 중 산화물 박막 부분의 일부 확대도이다.).
도 20에 나타낸 바와 같이 스퍼터 성막 직후의 막에서는 XRD와 마찬가지로 비정질이었다.
가열 결정화 후에는, 기판 표면으로부터 샘플 표면에 걸쳐서 주상의 결정이 배치되어 있는 양상이 관측되었다.
실시예 29∼33에 관해서도, 가열 결정화 후의 박막에서는 기판 표면으로부터 샘플 표면에 걸쳐서 주상의 결정이 배치되어 있는 양상이 관측되었다.
[8] 켈빈 프로브 원자간력 현미경(Kelvin Probe Force Microscopy: KFM)에 의한 포텐셜 장벽의 평가
열산화막 실리콘 기판 상에 제작한 실시예 28의 박막에 대하여, KFM 측정을 실시했다. 장치는, E-sweep 환경 제어 유닛/NanoNavi 프로브 스테이션을 이용했다. 측정 영역은 25㎛ 사방이며, 실온에서 측정을 행했다.
실시예 28의 가열 결정화한 박막의 표면 전위 프로파일의 결과를 도 21에 나타낸다. 도 21에 나타낸 바와 같이, 실시예 28의 박막에 있어서, 표면 전위의 최대치와 최소치의 전위차는 19.54mV이며, 30mV이하였다. 실시예 29∼33의 박막에 관해서도 마찬가지로 KFM 측정을 실시했다. 어느 것이나 25㎛ 사방에서의 표면 전위의 최대치와 최소치의 전위차는 30mV 이하였다. 결과를 표 6에 나타낸다.
[표 6]
Figure 112013011117593-pat00008
본 발명의 적층 구조에 있어서의 산화물층과 절연층을 박막 트랜지스터의 채널층 및 게이트 절연막으로서 이용함으로써, 채널층에 버퍼층을 설치하지 않고 직접 보호막을 형성할 수 있기 때문에, 박막 트랜지스터의 제조에 유용하다.
본 발명의 박막 트랜지스터는, 표시 장치, 특히 대면적의 디스플레이용으로서 적합하게 이용할 수 있다.
상기에 본 발명의 실시형태 및/또는 실시예를 몇 가지 구체적으로 설명했지만, 당업자는, 본 발명의 신규한 교시 및 효과로부터 실질적으로 벗어나지 않고, 이들 예시한 실시형태 및/또는 실시예에 많은 변경을 가하는 것이 용이하다. 따라서, 이들의 많은 변경은 본 발명의 범위에 포함된다.

Claims (17)

  1. 산화물층과 절연층으로 이루어지는 적층 구조를 포함하는 박막 트랜지스터로서,
    상기 산화물층을 구성하는 재료가, 산화인듐, Ga을 도핑한 산화인듐, Al을 도핑한 산화인듐, 및 Sn을 도핑한 산화인듐으로 이루어지는 군으로부터 선택되고,
    상기 산화물층의 결정이, 상기 절연층의 표면에 주상으로 배치되어 있으며,
    상기 산화물층을 채널층으로 하고, 상기 절연층을 게이트 절연막으로 하는 것을 특징으로 하는 박막 트랜지스터.
  2. 제 1 항에 있어서,
    박막 트랜지스터가 백 채널 에치형인 것을 특징으로 하는 박막 트랜지스터.
  3. 제 1 항에 있어서,
    상기 산화물층을 구성하는 재료의 캐리어 농도가 1018/cm3 이하인 것을 특징으로 하는 박막 트랜지스터.
  4. 제 1 항에 있어서,
    상기 Ga을 도핑한 산화인듐의 원자비 Ga/(Ga+In)가 0.01∼0.09인 것을 특징으로 하는 박막 트랜지스터.
  5. 제 1 항에 있어서,
    상기 Al을 도핑한 산화인듐의 원자비 Al/(Al+In)가 0.01∼0.05인 것을 특징으로 하는 박막 트랜지스터.
  6. 제 1 항에 있어서,
    상기 산화물층의 평균 결정 입경이 1∼27㎛의 범위인 것을 특징으로 하는 박막 트랜지스터.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 박막 트랜지스터의 제조방법으로서,
    (1) 상기 절연층을 설치하는 공정과
    (2) 상기 절연층 상에, 20×20㎛2에 있어서의 Rrms(root-mean-square-roughness)=1.0∼5.3Å의 범위가 되도록 산화물 박막을 성막하는 공정과
    (3) 수득된 박막을 150∼500℃로 가열 처리하여 상기 산화물층으로 하는 공정을 갖는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  8. 제 7 항에 있어서,
    상기 산화물 박막의 성막을, 희(希)가스 원자와, 물 분자, 산소 분자 및 아산화질소 분자로부터 선택되는 하나 이상의 분자를 함유하는 혼합 기체의 분위기 하에서 행하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  9. 제 8 항에 있어서,
    상기 산화물 박막의 성막을, 희가스 원자와, 적어도 물 분자를 함유하는 혼합 기체의 분위기 하에서 행하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  10. 제 9 항에 있어서,
    상기 분위기 중에 포함되는 물 분자의 비율이 분압비로 0.1%∼25%인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  11. 제 7 항에 있어서,
    상기 Ga을 도핑한 산화인듐의 원자비 Ga/(Ga+In)가 0.01∼0.09인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  12. 제 7 항에 있어서,
    상기 Al을 도핑한 산화인듐의 원자비 Al/(Al+In)가 0.01∼0.05인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  13. 제 7 항에 있어서,
    상기 공정(2)의 산화물 박막의 성막을,
    진공 챔버 내에 소정의 간격을 두고 병설된 3매 이상의 타겟에 대향하는 위치에, 기판을 순차 반송하고, 각 타겟에 대하여 교류 전원으로부터 음전위 및 양전위를 교대로 인가하는 경우에, 상기 교류 전원으로부터의 출력 중 적어도 하나를, 분기하여 접속한 2매 이상의 타겟 사이에서, 전위를 인가하는 타겟의 전환을 행하면서, 타겟 상에 플라즈마를 발생시켜 기판 표면에 성막하는 스퍼터링 방법으로 행하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  14. 제 13 항에 있어서,
    상기 교류 전원의 교류 파워 밀도를 3W/cm2 이상, 20W/cm2 이하로 하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  15. 제 13 항에 있어서,
    상기 교류 전원의 주파수가 10kHz∼1MHz인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  16. 제 7 항의 제조방법에 의해 제조된 박막 트랜지스터.
  17. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 박막 트랜지스터를 갖추는 것을 특징으로 하는 표시 장치.
KR1020137003134A 2010-12-28 2011-12-27 산화물 반도체 박막층을 갖는 적층 구조 및 박막 트랜지스터 KR101436766B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JPJP-P-2010-293799 2010-12-28
JP2010293799 2010-12-28
JPJP-P-2011-083768 2011-04-05
JP2011083768 2011-04-05
JP2011105718 2011-05-10
JPJP-P-2011-105718 2011-05-10
JPJP-P-2011-251792 2011-11-17
JP2011251792A JP5189674B2 (ja) 2010-12-28 2011-11-17 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
PCT/JP2011/007307 WO2012090490A1 (ja) 2010-12-28 2011-12-27 酸化物半導体薄膜層を有する積層構造及び薄膜トランジスタ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020127028849A Division KR101258802B1 (ko) 2010-12-28 2011-12-27 산화물 반도체 박막층을 갖는 적층 구조 및 박막 트랜지스터

Publications (2)

Publication Number Publication Date
KR20130088143A KR20130088143A (ko) 2013-08-07
KR101436766B1 true KR101436766B1 (ko) 2014-11-03

Family

ID=46382623

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020127028849A KR101258802B1 (ko) 2010-12-28 2011-12-27 산화물 반도체 박막층을 갖는 적층 구조 및 박막 트랜지스터
KR1020137003134A KR101436766B1 (ko) 2010-12-28 2011-12-27 산화물 반도체 박막층을 갖는 적층 구조 및 박막 트랜지스터

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020127028849A KR101258802B1 (ko) 2010-12-28 2011-12-27 산화물 반도체 박막층을 갖는 적층 구조 및 박막 트랜지스터

Country Status (7)

Country Link
US (1) US8785927B2 (ko)
EP (1) EP2660868A4 (ko)
JP (1) JP5189674B2 (ko)
KR (2) KR101258802B1 (ko)
CN (4) CN103400751B (ko)
TW (4) TWI430451B (ko)
WO (1) WO2012090490A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169344A (ja) * 2011-02-10 2012-09-06 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
JP6134230B2 (ja) 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6470352B2 (ja) * 2012-10-18 2019-02-13 出光興産株式会社 酸化物半導体薄膜
CN105009298B (zh) * 2013-03-08 2018-06-05 住友金属矿山株式会社 氧氮化物半导体薄膜
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
JP2014192264A (ja) * 2013-03-26 2014-10-06 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタの製造方法
JP6139973B2 (ja) * 2013-05-14 2017-05-31 出光興産株式会社 酸化物半導体薄膜及びその製造方法、並びに当該酸化物半導体薄膜を備えてなる薄膜トランジスタ
TWI652822B (zh) * 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
JP2015018959A (ja) * 2013-07-11 2015-01-29 出光興産株式会社 酸化物半導体及び酸化物半導体膜の製造方法
CN108962724A (zh) * 2013-07-16 2018-12-07 住友金属矿山株式会社 氧化物半导体薄膜和薄膜晶体管
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
KR101498635B1 (ko) * 2013-08-08 2015-03-04 주식회사 레이언스 이미지센서 및 이의 제조방법
JP6142200B2 (ja) 2013-09-30 2017-06-07 株式会社Ｊｏｌｅｄ 薄膜半導体装置及びその製造方法
WO2015125042A1 (en) 2014-02-19 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
US20150329371A1 (en) * 2014-05-13 2015-11-19 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
JP6416899B2 (ja) 2014-06-03 2018-10-31 シャープ株式会社 半導体装置およびその製造方法
JP6037239B2 (ja) * 2014-09-12 2016-12-07 長州産業株式会社 透明導電膜、これを用いた装置または太陽電池、及び透明導電膜の製造方法
CN105425430B (zh) * 2014-09-19 2018-11-16 群创光电股份有限公司 液晶显示面板及侦测其中液晶层与配向膜间离子所产生的电位的方法
JP2016201458A (ja) * 2015-04-09 2016-12-01 出光興産株式会社 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ
CN107924822B (zh) * 2015-07-30 2022-10-28 出光兴产株式会社 晶体氧化物半导体薄膜、晶体氧化物半导体薄膜的制造方法以及薄膜晶体管
WO2018143073A1 (ja) * 2017-02-01 2018-08-09 出光興産株式会社 結晶質酸化物半導体薄膜、積層体の製造方法、薄膜トランジスタ、薄膜トランジスタの製造方法、電子機器、車載用表示装置
WO2019152585A2 (en) * 2018-01-31 2019-08-08 Northwestern University Orientation determination and mapping by stage rocking electron channeling and imaging reconstruction
JP7166866B2 (ja) * 2018-10-03 2022-11-08 キヤノン株式会社 配向性圧電体膜およびその製造方法、圧電体素子、並びに、液体吐出ヘッド
US20220199784A1 (en) * 2019-03-28 2022-06-23 Idemitsu Kosan Co., Ltd. Crystalline oxide thin film, multilayer body and thin film transistor
CN112760603A (zh) * 2019-11-01 2021-05-07 有研工程技术研究院有限公司 一种多孔柱状氧化铟气敏薄膜的制备方法
CN117836464A (zh) * 2021-08-30 2024-04-05 肯纳金属公司 表面涂覆的切削工具
CN114300554B (zh) * 2021-11-17 2023-11-17 香港理工大学深圳研究院 一种仿生自适应视觉传感器及其制备方法
WO2023189004A1 (ja) * 2022-03-30 2023-10-05 株式会社ジャパンディスプレイ 酸化物半導体膜、薄膜トランジスタ、及び電子機器
WO2023189003A1 (ja) * 2022-03-30 2023-10-05 株式会社ジャパンディスプレイ 薄膜トランジスタ及び電子機器
WO2023189002A1 (ja) * 2022-03-30 2023-10-05 株式会社ジャパンディスプレイ 薄膜トランジスタ及び電子機器
WO2024029437A1 (ja) * 2022-08-01 2024-02-08 株式会社ジャパンディスプレイ 薄膜トランジスタおよび電子機器
WO2024029438A1 (ja) * 2022-08-01 2024-02-08 株式会社ジャパンディスプレイ 酸化物半導体膜、薄膜トランジスタ、および電子機器
CN117712261B (zh) * 2024-02-02 2024-05-14 江西兆驰半导体有限公司 Led及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080069607A (ko) * 2005-11-18 2008-07-28 이데미쓰 고산 가부시키가이샤 반도체 박막, 그의 제조 방법, 박막 트랜지스터 및 액티브매트릭스 구동 표시 패널
WO2008096768A1 (ja) * 2007-02-09 2008-08-14 Idemitsu Kosan Co., Ltd. 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ基板及び画像表示装置と、画像表示装置と、半導体デバイス
JP2009099944A (ja) * 2007-09-28 2009-05-07 Canon Inc 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
KR20100094509A (ko) * 2007-12-13 2010-08-26 이데미쓰 고산 가부시키가이샤 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022189A (ja) * 1998-01-23 2000-01-21 Canon Inc 酸化亜鉛層付基板、酸化亜鉛層の形成方法、光起電力素子及びその製造方法
US6238808B1 (en) * 1998-01-23 2001-05-29 Canon Kabushiki Kaisha Substrate with zinc oxide layer, method for producing zinc oxide layer, photovoltaic device, and method for producing photovoltaic device
US6649824B1 (en) * 1999-09-22 2003-11-18 Canon Kabushiki Kaisha Photoelectric conversion device and method of production thereof
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004137547A (ja) * 2002-10-17 2004-05-13 Tohoku Ricoh Co Ltd 被膜部材および成膜方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP4780972B2 (ja) * 2004-03-11 2011-09-28 株式会社アルバック スパッタリング装置
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4880597B2 (ja) * 2005-05-31 2012-02-22 京セラ株式会社 針状結晶の配列体を含む複合体およびその製造方法、ならびに光電変換素子、発光素子およびキャパシタ
KR20070048017A (ko) * 2005-11-03 2007-05-08 엘지전자 주식회사 플라즈마 디스플레이 패널의 보호막
JP4285524B2 (ja) 2006-10-13 2009-06-24 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US8158974B2 (en) * 2007-03-23 2012-04-17 Idemitsu Kosan Co., Ltd. Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
WO2008126492A1 (ja) * 2007-04-05 2008-10-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
WO2009075161A1 (ja) * 2007-12-12 2009-06-18 Idemitsu Kosan Co., Ltd. パターン化結晶質半導体薄膜、薄膜トランジスタの製造方法、及び電界効果型トランジスタ
JP2009170494A (ja) * 2008-01-11 2009-07-30 Renesas Technology Corp 半導体装置
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
WO2009122571A1 (ja) 2008-04-01 2009-10-08 株式会社 東芝 情報記録再生装置
JP5135073B2 (ja) 2008-06-18 2013-01-30 出光興産株式会社 有機薄膜トランジスタ
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9269573B2 (en) * 2008-09-17 2016-02-23 Idemitsu Kosan Co., Ltd. Thin film transistor having crystalline indium oxide semiconductor film
EP2253988A1 (en) 2008-09-19 2010-11-24 Christie Digital Systems USA, Inc. A light integrator for more than one lamp
JP2010093051A (ja) * 2008-10-08 2010-04-22 Fujitsu Microelectronics Ltd 電界効果型半導体装置
US20110198602A1 (en) 2008-11-05 2011-08-18 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Aluminum alloy film for display device, display device, and sputtering target
JP5357515B2 (ja) 2008-11-05 2013-12-04 株式会社神戸製鋼所 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
TWI656645B (zh) * 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5123141B2 (ja) 2008-11-19 2013-01-16 株式会社東芝 表示装置
TWI508304B (zh) * 2008-11-28 2015-11-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US8753548B2 (en) 2008-12-12 2014-06-17 Idemitsu Kosan Co., Ltd. Composite oxide sintered body and sputtering target comprising same
US8330156B2 (en) * 2008-12-26 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with a plurality of oxide clusters over the gate insulating layer
JP5644143B2 (ja) 2009-03-25 2014-12-24 住友化学株式会社 塗布方法および有機エレクトロルミネッセンス素子の製造方法
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8654292B2 (en) * 2009-05-29 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
WO2011002046A1 (en) * 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20180120804A (ko) * 2009-06-30 2018-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011004723A1 (en) * 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
WO2011058913A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101787353B1 (ko) 2009-11-13 2017-10-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080069607A (ko) * 2005-11-18 2008-07-28 이데미쓰 고산 가부시키가이샤 반도체 박막, 그의 제조 방법, 박막 트랜지스터 및 액티브매트릭스 구동 표시 패널
WO2008096768A1 (ja) * 2007-02-09 2008-08-14 Idemitsu Kosan Co., Ltd. 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ基板及び画像表示装置と、画像表示装置と、半導体デバイス
JP2009099944A (ja) * 2007-09-28 2009-05-07 Canon Inc 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
KR20100094509A (ko) * 2007-12-13 2010-08-26 이데미쓰 고산 가부시키가이샤 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
TWI430451B (zh) 2014-03-11
JP2012253315A (ja) 2012-12-20
CN103474469B (zh) 2016-03-23
CN103400751A (zh) 2013-11-20
KR20130088143A (ko) 2013-08-07
TW201351663A (zh) 2013-12-16
EP2660868A1 (en) 2013-11-06
TW201351662A (zh) 2013-12-16
US8785927B2 (en) 2014-07-22
TWI429089B (zh) 2014-03-01
CN103354241B (zh) 2015-07-22
US20130221351A1 (en) 2013-08-29
CN103038889A (zh) 2013-04-10
CN103354241A (zh) 2013-10-16
TWI440188B (zh) 2014-06-01
EP2660868A4 (en) 2014-02-19
WO2012090490A1 (ja) 2012-07-05
TW201232787A (en) 2012-08-01
KR101258802B1 (ko) 2013-04-26
KR20120124504A (ko) 2012-11-13
CN103038889B (zh) 2014-12-24
CN103474469A (zh) 2013-12-25
TW201351664A (zh) 2013-12-16
CN103400751B (zh) 2015-04-08
JP5189674B2 (ja) 2013-04-24

Similar Documents

Publication Publication Date Title
KR101436766B1 (ko) 산화물 반도체 박막층을 갖는 적층 구조 및 박막 트랜지스터
JP5295439B2 (ja) 酸化物半導体薄膜層を有する積層構造の製造方法
US9178076B2 (en) Thin-film transistor
KR101948998B1 (ko) 산화물 반도체막 및 반도체 디바이스
JP6178733B2 (ja) 積層構造、その製造方法及び薄膜トランジスタ
KR102401708B1 (ko) 산화물 소결체 및 그의 제조 방법, 스퍼터 타겟, 그리고 반도체 디바이스의 제조 방법
JP5965107B2 (ja) 薄膜トランジスタ
JP6593257B2 (ja) 半導体デバイスおよびその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 5