KR101407635B1 - 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 - Google Patents
횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR101407635B1 KR101407635B1 KR1020070113436A KR20070113436A KR101407635B1 KR 101407635 B1 KR101407635 B1 KR 101407635B1 KR 1020070113436 A KR1020070113436 A KR 1020070113436A KR 20070113436 A KR20070113436 A KR 20070113436A KR 101407635 B1 KR101407635 B1 KR 101407635B1
- Authority
- KR
- South Korea
- Prior art keywords
- pixel
- common
- wiring
- forming
- electrode
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims description 35
- 239000010410 layer Substances 0.000 claims abstract description 128
- 239000010409 thin film Substances 0.000 claims abstract description 30
- 239000011241 protective layer Substances 0.000 claims abstract description 29
- 239000010408 film Substances 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 55
- 238000003860 storage Methods 0.000 claims description 44
- 239000004020 conductor Substances 0.000 claims description 42
- 239000003990 capacitor Substances 0.000 claims description 39
- 238000001312 dry etching Methods 0.000 claims description 18
- 238000001039 wet etching Methods 0.000 claims description 17
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 13
- 229910052750 molybdenum Inorganic materials 0.000 claims description 13
- 239000011733 molybdenum Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 6
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 59
- 230000005684 electric field Effects 0.000 abstract description 44
- 229910021417 amorphous silicon Inorganic materials 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 239000010949 copper Substances 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/133738—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers for homogeneous alignment
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
Abstract
본 발명은, 기판 상에 서로 교차하여 화소영역을 정의하며 게이트 절연막을 사이에 두고 그 하부 및 상부에 각각 형성된 게이트 배선 및 데이터 배선과; 상기 게이트 배선과 나란하게 형성된 공통배선과; 상기 게이트 배선과 데이터 배선과 연결되며 형성된 박막트랜지스터와; 상기 박막트랜지스터 및 데이터 배선을 덮으며, 상기 화소영역에 각각은 마주보며 평행한 제 1 및 제 2 측면을 갖는 다수의 화소홈을 가지는 보호층과; 상기 다수의 각 화소홈 내부의 제 1 및 제 2 측면에 각각 형성되고, 서로 이격하며 상기 드레인 전극과 전기적으로 연결된 다수의 화소전극 및 상기 공통배선과 전기적으로 연결된 다수의 공통전극을 포함하는 횡전계형 액정표시장치용 어레이 기판 및 그 제조방법을 제공한다.
횡전계, 액정표시장치, 개구율, 선폭, 희생층
Description
본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로 특히, 공통전극 및 화소전극의 폭을 최소화하여 개구율 및 휘도를 개선시킬 수 있는 횡전계형 액정표시장치용 어레이 기판에 관한 것이다.
일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표 시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 액정표시장치는 공통전극이 형성된 컬러필터 기판과 화소전극이 형성된 어레이 기판과, 상기 두 기판 사이에 개재된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상하로 걸리는 전기장에 의해 액정을 구동하는 방식으로 투과율과 개구율 등의 특성이 우수하다.
그러나, 상하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다.
따라서, 상기의 단점을 극복하기 위해 시야각 특성이 우수한 횡전계형 액정표시장치가 제안되었다.
이하, 도 1을 참조하여 일반적인 횡전계형 액정표시장치에 관해 상세히 설명한다.
도 1은 일반적인 횡전계형 액정표시장치의 단면을 도시한 도면이다.
도시한 바와 같이, 컬러필터 기판인 상부기판(9)과 어레이 기판인 하부기판(10)이 서로 이격되어 대향하고 있으며, 이 상부 및 하부기판(9, 10)사이에는 액정층(11)이 개재되어 있다.
상기 하부기판(10)상에는 공통전극(17)과 화소전극(30)이 동일 평면상에 형성되어 있으며, 이때, 상기 액정층(11)의 액정분자는상기 공통전극(17)과 화소전극(30)에 의한 수평전계(L)에 의해 작동된다.
도 2a와 2b는 일반적인 횡전계형 액정표시장치의 온(on), 오프(off) 상태의 동작을 각각 도시한 단면도이다.
우선, 전압이 인가된 온(on)상태에서의 액정의 배열상태를 도시한 도 2a를 참조하면, 상기 공통전극(17) 및 화소전극(30)과 대응하는 위치의 액정분자(11a)의 상변이는 없지만 공통전극(17)과 화소전극(30)사이 구간에 위치한 액정분자(11b)는 이 공통전극(17)과 화소전극(30)사이에 전압이 인가됨으로써 형성되는 수평전계(L)에 의하여, 상기 수평전계(L)와 같은 방향으로 배열하게 된다. 즉, 상기 횡전계형 액정표시장치는 액정이 수평전계에 의해 이동하므로, 시야각이 넓어지는 특성을 띠게 된다.
그러므로, 상기 횡전계형 액정표시장치를 정면에서 보았을 때, 상/하/좌/우방향으로 약 80∼85o방향에서도 반전현상 없이 가시 할 수 있다.
다음, 도 2b를 참조하면, 상기 액정표시장치에 전압이 인가되지 않은 오프상태이므로 상기 공통전극(17)과 화소전극(30) 간에 수평전계가 형성되지 않으므로 액정층(11)내의 액정분자(11a, 11b)의 배열 상태가 변하지 않는다.
도 3은 종래의 횡전계형 액정표시장치용 어레이 기판에 있어 하나의 화소영역의 중앙을 게이트 배선이 연장된 방향과 나란하게 절단한 단면도이다.
도시한 바와같이, 투명한 절연기판(40) 상에 다수개의 공통전극(49)이 서로 이격하여 형성되어 있으며, 그 상부로 전면에 게이트 절연막(50)이 형성되어 있다. 상기 게이트 절연막(50) 위로는 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(60)이 형성되어 있다.
또한, 상기 데이터 배선(60) 상부로는 전면에 보호층(65)이 형성되어 있으 며, 상기 보호층(65) 위로는 각 화소영역(P) 내에서 상기 게이트 절연막(50) 하부에 형성된 공통전극(49)과 서로 엇갈려 교대로 배치되도록 다수의 화소전극(70)이 형성되고 있다.
이러한 구조를 갖는 종래의 횡전계형 액정표시장치용 어레이기판(40)은 특히 공통전극(49)과 화소전극(70)이 보호층(65) 및 게이트 절연막(50)을 사이에 두고 그 상하에 위치하게 되는 바, 이들 두 전극간의 전계가 상기 절연층 등에 의해 방해를 받게 됨으로써 전계가 약화되며 왜곡되는 등의 문제가 발생하고 있으며, 이로 인해 더욱 큰 구동전압을 요구하게 되어 전력소비가 심해지거나 또는 구동전압을 높이지 않을 경우, 전계의 약화로 인해 액정분자들의 응답속도의 저하가 발생하고 있다.
또한, 상기 공통전극(49)과 화소전극(70)이 각각 그 표면이 평탄한 영역에 형성되고 있음을 알 수 있으며, 액정표시장치에 제조에 이용되는 패터닝 장비 특성 상 4㎛ 이하의 폭을 갖도록 형성할 수 없는 실정이다. 따라서, 상기 화소전극과 공통전극은 그 폭이 최소 4㎛ 이상의 크기를 갖게된다.
간단히 종래의 횡전계형 액정표시장치용 어레이 기판에 있어, 일례로 화소전극을 형성하는 제조 방법에 대해 도 4a 및 4b를 참조하여 설명한다.
우선, 도 4a에 도시한 바와같이, 게이트 절연막(83) 및 박막트랜지스터(미도시)와 보호층(85)이 형성된 기판(81)상에 투명 도전성 물질을 증착하여 투명 도전성 물질층(87)을 형성하고 그 상부로 감광성 물질인 포토레지스트를 도포하여 포토레지스트층(미도시)을 형성한다. 이후 상기 포토레지스트층(미도시)에 대해 화소전 극이 형성될 부분에 대응하여 포토레지스트 패턴(93)을 형성한다. 이때 상기 포토레지스트 패턴(93) 형성을 위해서는 노광 및 현상 공정을 진행하게 되며, 포토레지스트 특성상 이 폭을 4㎛ 이하로 형성시는 그 오차범위가 커지거나 또는 접합력 등의 문제로 기판으로부터 떨어져 나가는 등의 불량을 발생시키게 된다. 따라서, 이러한 포토레지스트 패턴(93)은 그 폭(d1)이 최소 4㎛ 이상이 되도록 형성하고 있다.
이후, 도 4b에 도시한 바와같이, 상기 포토레지스트 패턴(93) 외부로 노출된 투명 도전성 물질층(도 4a의 87)을 식각을 진행함으로써 제거하여 화소전극(89)을 형성하게 되는데, 투명 도전성 물질층(도 4a의 87)은 통상 식각액을 이용한 습식식각을 진행하게 되며, 이러한 식각액 특성상 투명한 도전성 물질층(도 4a의 87)이 이와 접합하는 물질층간 접합력이 약할 경우 그 계면으로 침투하여 고르게 식각되지 않을 수도 있다. 투명 도전성 물질의 경우, 특히 금속재질 이외의 물질층과는 접합력이 좋지 않은 바, 식각액에 장시간 노출 시 상기 투명 도전성 물질층(도 4a의 87)과 다른 물질층간의 계면으로 식각액이 침투하여 비정상적인 식각이 발생하게 되므로 4㎛ 이상의 폭을 가지며 형성된 상기 포토레지스트 패턴(93) 하부에 위치한 투명 도전성 물질층(도 4a의 87)에 대해서 그 패턴의 폭을 줄이고자 과식각을 진행하는 경우, 식각 특성에 의해 식각 불량이 많이 발생하고 있는 실정이다. 따라서 이러한 문제로 인해 화소전극(89)은 4㎛ 이하의 폭을 갖도록 형성하는 데에는 어려움이 있다.
한편, 상기 화소전극과 공통전극 중 특히 공통전극은 그 자체가 불투명한 금 속재질로 이루어짐으로써 화소영역 내에서는 개구율을 저하시키는 구성요소가 되거나, 또는 투명 도전성 물질로 이루어진다 하여도 상기 공통전극과 화소전극 자체에 대응하는 부분은 이들 전극 사이의 영역대비 액정의 구동 능력이 저하됨으로써 결과적으로는 콘트라스트 비를 저하시키는 요인이 되고 있다.
따라서, 상기 화소전극과 공통전극은 그 폭을 최소화하는 것이 바람직하지만 평탄한 표면상에 현재로서는 4㎛ 이하의 폭을 갖도록 상기 공통전극과 화소전극을 형성할 수 없는 실정이다.
본 발명은 이러한 종래의 횡전계형 액정표시장치의 문제점을 해결하고자, 공통전극과 화소전극을 동일한 층에 형성함으로써 화소전극과 공통전극간의 전계의 세기를 향상시키고, 전계 왜곡을 방지함으로써 개구율 및 콘트라스트 비를 향상시키는 것을 그 목적으로 한다.
또한, 장비의 변경없이 현 수준의 패터닝 장비를 이용하면서 공통전극과 화소전극이 4㎛ 이하의 폭을 갖도록 형성할 수 있는 횡전계형 액정표시장치 및 그 제조 방법을 제공하는 것을 또 다른 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 횡전계형 액정표시장치용 어레이 기판은, 기판 상에 서로 교차하여 화소영역을 정의하며 게이트 절연막을 사이에 두고 그 하부 및 상부에 각각 형성된 게이트 배선 및 데이터 배선과; 상기 게이트 배선과 나란하게 형성된 공통배선과; 상기 게이트 배선과 데이터 배선과 연결되며 형성된 박막트랜지스터와; 상기 박막트랜지스터 및 데이터 배선을 덮으며, 상기 화소영역에 각각은 마주보며 평행한 제 1 및 제 2 측면을 갖는 다수의 화소홈을 가지는 보호층과; 상기 다수의 각 화소홈 내부의 제 1 및 제 2 측면에 각각 형성되고, 서로 이격하며 상기 박막트랜지스터의 드레인 전극과 전기적으로 연결된 다수의 화소전극 및 상기 공통배선과 전기적으로 연결된 다수의 공통전극을 포함하며, 상기 화소홈은 그 평면형태가 육각형 또는 육각 바(bar) 형태인 것이 특징이다.
상기 공통배선은 상기 화소영역의 중앙부를 관통하며 형성되며, 상기 화소영역의 일측에서 각각 상기 데이터 배선과 나란하게 분기하는 제 1 및 제 2 스토리지 커패시터의 제 1 전극을 더 포함하며, 상기 보호층은 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀과 상기 공통배선을 노출시키는 공통 콘택홀이 구비된다. 이때, 상기 보호층 위로, 상기 제 1 및 제 2 스토리지 커패시터의 제 1 전극에 대응하여 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 형성된 화소보조배선과; 상기 화소보조배선에서 분기하며 제 3 스토리지 커패시터의 제 1 전극의 역할을 하는 상기 공통배선에 대응하여 형성된 제 3 스토리지 커패시터의 제 2 전극과; 상기 화소보조배선에서 분기하며 상기 다수의 화소전극과 접촉하며 형성된 다수의 보조화소연결패턴과; 상기 화소영역 내에서 상기 화소보조배선과 나란하게 마주하며 상기 공통 콘택홀을 통해 상기 공통배선과 접촉하며 연장 형성된 공통보조배선과; 상기 공통보조배선에서 분기하며 상기 다수의 공통전극과 접촉하 며 형성된 다수의 보조공통연결패턴을 더 포함한다.
상기 공통배선은 각 화소영역 내에서 점점 그 폭이 대칭적으로 증가하는 형태를 이루며, 상기 공통배선과 중첩하는 제 3 스토리지 커패시터의 제 2 전극은 상기 공통배선과 동일하게 각 화소영역 내에서 점점 그 폭이 대칭적으로 증가하는 형태를 이루는 것이 특징이다. 이때, 상기 화소홈의 제 1 및 제 2 측면은 상기 공통배선의 일측과 나란하게 형성된 것이 특징이며, 상기 데이터 배선은 상기 각 화소영역 내의 공통배선을 기준으로 대칭적으로 꺾인 구조가 되어 전체적으로는 지그재그 구조를 갖는 것이 특징이다.
상기 화소영역 내의 다수의 화소전극 및 공통전극 각각은 서로 교대하며 형성된 것이 특징이다.
본 발명에 따른 횡전계형 액정표시장치용 어레이 기판의 제조 방법은, 다수의 화소영역이 정의된 기판 상에 제 1 방향으로 연장하는 다수의 게이트 배선과 상기 다수의 게이트 배선과 각각 이격하여 평행하게 상기 다수의 화소영역의 중앙부를 관통하는 다수의 공통배선을 형성하는 단계와; 상기 다수의 게이트 배선과 공통배선 위로 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 다수의 게이트 배선과 교차하여 상기 다수의 화소영역을 정의하는 다수의 데이터 배선을 형성하는 단계와; 상기 각 화소영역에 상기 게이트 배선 및 데이터 배선과 연결된 박막트랜지스터를 형성하는 단계와; 상기 데이터 배선 및 박막트랜지스터 위로 각 화소영역에 서로 마주하는 장축 내측면을 갖는 형태의 다수의 화소홈을 갖는 보 호층을 형성하고, 상기 다수의 화소홈의 서로 마주하는 장축 내측면에 각각 화소전극과 공통전극을 형성하는 단계를 포함한다.
상기 다수의 공통배선을 형성하는 단계는, 상기 각 화소영역 내에 상기 각 공통배선에서 분기하여 상기 데이터 배선과 나란하게 배치되는 제 1 및 제 2 스토리지 커패시터의 제 1 전극을 각각 형성하는 단계를 포함한다.
또한, 상기 보호층을 형성하는 단계는, 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀과, 상기 공통배선을 노출시키는 공통 콘택홀을 형성하는 단계를 포함한다.
이때, 상기 보호층 위로 제 1 및 제 2 스토리지 커패시터의 제 1 전극과 중첩하며 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소보조배선과, 상기 화소보조배선에서 분기하여 제 3 스토리지 커패시터의 제 1 전극의 역할을 하는 상기 공통배선과 중첩하는 제 3 스토리지 커패시터의 제 2 전극과, 상기 화소보조배선에서 분기하며 상기 각 화소전극과 접촉하는 다수의 보조화소연결패턴과, 상기 공통 콘택홀을 통해 상기 공통배선과 접촉하며 상기 화소보조배선과 나란하게 마주하는 공통보조배선과, 상기 공통보조배선에서 분기하며 상기 각 공통전극과 접촉하는 보조공통연결패턴을 형성하는 단계를 더 포함한다.
또한, 상기 화소홈을 구비한 보호층과 화소전극 및 공통전극을 형성하는 단계는, 상기 박막트랜지스터와 데이터 배선 위로 상기 보호층을 형성하는 단계와; 상기 보호층 위로 상기 화소홈과, 드레인 콘택홀과 공통 콘택홀에 대응하는 영역 이외의 영역에 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴 외 부로 노출된 보호층에 대해 건식식각을 진행하여 상기 드레인 콘택홀과 공통 콘택홀 및 다수의 화소홈을 형성하는 단계와; 상기 포토레지스트 패턴과 드레인 콘택홀과 공통 콘택홀 및 다수의 화소홈 위에 순차적으로 투명 도전성 물질층과 희생층을 형성하는 단계와; 이방성의 건식식각을 진행하여 상기 희생층을 제거함으로써 상기 화소홈 내측면에 측면패턴을 형성하는 단계와; 제 1 습식식각을 진행하여 상기 측면패턴 외부로 노출된 상기 투명 도전성 물질층을 제거하는 단계와; 상기 포토레지스트 패턴을 제거하는 단계와; 제 2 습식식각을 진행하여 상기 측면패턴을 제거함으로써 상기 각 화소홈 내에서 서로 마주하는 상기 공통전극과 상기 화소전극을 형성하는 단계를 포함한다.
이때, 상기 다수의 화소홈을 형성하는 단계는, 등방성의 건식식각을 진행함으로써 상기 포토레지스트 패턴 하부의 보호층이 언더컷 형태가 되도록 하는 것이 특징이며, 상기 희생층은 몰리브덴으로 이루어진 것이 바람직하다.
또한, 상기 화소홈은 그 평면형태가 장축을 가지며, 그 끝단에 있어 그 중앙부가 외측으로 볼록하거나 또는 내측으로 오목한 구조를 갖는 육각형 또는 육각 바(bar) 형태로 형성하는 것이 특징이다.
상기 이방성의 건식식각을 진행하여 상기 희생층을 제거함으로써 상기 화소홈 내측면에 측면패턴을 형성하는 단계는, 상기 화소홈 내측면 중 그 양 끝단부에 있어서는 상기 측면패턴이 제거되는 것이 특징이다.
상기 제 2 습식식각은 상기 희생층에 대해 제 1 식각비를 가지며 상기 투명 도전성 물질층에 대해서는 상기 제 1 식각비보다 작은 제 2 식각비를 갖는 식각액 을 사용하여 진행하는 것이 특징이다.
본 발명에 따른 전극형성 방법은, 기판 상에 절연층을 형성하는 단계와; 상기 절연층 위로 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴 외부로 노출된 상기 절연층에 대해 건식식각을 진행하여 서로 마주하는 제 1 및 제 2 측면을 갖는 화소홈을 형성하는 단계와; 상기 포토레지스트 패턴과 상기홈 위에 순차적으로 투명 도전성 물질층과 희생층을 형성하는 단계와; 이방성의 건식식각을 진행하여 상기 희생층을 제거함으로써 상기 홈의 제 1 및 제 2 측면에 측면패턴을 형성하는 단계와; 제 1 습식식각을 진행하여 상기 측면패턴 외부로 노출된 상기 투명 도전성 물질층을 제거하는 단계와; 상기 포토레지스트 패턴을 제거하는 단계와;
제 2 습식식각을 진행하여 상기 측면패턴을 제거함으로써 상기 각 홈 내에서 서로 마주하는 전극을 형성하는 단계를 포함한다.
이때, 상기 이방성의 건식식각을 진행하여 상기 희생층을 제거함으로써 상기 제 1 및 제 2 측면에 측면패턴을 형성하는 단계는, 상기 홈의 제 1 및 제 2 측면 양 끝단부에 있어서는 상기 측면패턴이 제거되는 것이 특징이며, 상기 제 2 습식식각은 상기 희생층에 대해 제 1 식각비를 가지며 상기 투명 도전성 물질층에 대해서는 상기 제 1 식각비보다 작은 제 2 식각비를 갖는 식각액을 사용하여 진행하는 것이 특징이다.
본 발명에 따른 횡전계형 액정표시장치용 어레이 기판은, 화소영역 내에 화 소홈을 구비하고, 상기 화소홈 내부에 서로 마주하는 장축 내측면에 대해 각각 화소전극과 공통전극을 형성함으로써, 사용자가 화상을 바라보는 것을 기준으로 상기 화소전극과 공통전극의 "두께"가 그 폭을 이루게 되는 바, 보호층과 게이트 절연막의 두께 및 상기 화소전극 및 공통전극의 두께 조절을 통해 4㎛ 이하가 되도록 형성함이 가능하므로 평탄한 평면상에서 4㎛이상의 폭을 갖도록 형성되는 화소전극 및 공통전극을 포함하는 어레이 기판 대비 상기 화소전극과 공통전극이 차지하는 부분의 비율을 줄여 개구율 및 휘도를 향상시키는 효과를 갖는다.
나아가, 공통전극과 화소전극을 동일한 층에 형성함으로써 화소전극과 공통전극간의 전계의 세기를 향상시키는 효과가 있으며, 전계 왜곡을 방지함으로써 콘트라스트 비를 향상시키는 효과가 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 5는 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이 기판의 스위칭 소자인 박막트랜지스터를 포함하는 하나의 화소영역에 대한 평면도이며, 도 6a와 도 6b는 각각 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이 기판의 하나의 화소영역 내에 형성된 화소홈의 평면 형태를 도시한 도면이다.
도시한 바와 같이, 서로 교차하여 화소영역(P)을 정의하며 다수의 게이트 배선(105)과 데이터 배선(130)이 구성되고 있으며, 상기 각 화소영역(P)의 중앙부를 관통하며 상기 게이트 배선(105)과 나란하게 공통배선(110)이 구성되고 있다.
상기 게이트 배선(105)과 데이터 배선(130)의 교차지점 근처에는 스위칭 소자인 박막트랜지스터(Tr)가 구성되고 있다. 상기 박막트랜지스터(Tr)는 상기 게이트 배선(105)과 연결된 게이트 전극(107)과, 게이트 절연막(미도시)과, 반도체층(미도시)과, 상기 반도체층(미도시) 상부로 서로 이격하는 소스 및 드레인 전극(133, 137)으로 구성되고 있다. 이때, 상기 소스 전극(133)은 상기 데이터 배선(130)과 연결되고 있다.
상기 화소영역(P) 내부의 일측에는 상기 공통배선(110)으로부터 분기하여 상기 데이터 배선(130)과 나란하게 상기 화소영역(P)내에서 연장되며 각각 제 1 및 제 2 스토리지 커패시터(StgC1, StgC2)의 제 1 전극(111, 112)을 형성하고 있으며, 상기 화소영역(P)의 중앙부를 관통하는 공통배선(110) 자체가 제 3 스토리지 커패시터(StgC3)의 제 1 전극을 구성하고 있다. 또한, 상기 드레인 전극(137)과 드레인 콘택홀(149)을 통해 연결되며 상기 제 1 및 제 2 스토리지 커패시터(StgC1, StgC2) 각각의 제 1 전극(111, 112)과 중첩하며 형성됨으로써 상기 제 1 및 제 2 스토리지 커패시터(StgC1, StgC2)의 제 2 전극을 이루며 화소보조배선(160)이 구성되고 있으며, 상기 화소보조배선(160)의 중앙부에서 분기하여 상기 공통배선(110)과 중첩하며 형성됨으로써 상기 제 3 스토리지 커패시터(StgC3)의 제 2 전극(161)이 형성되고 있다.
또한, 상기 화소영역(P)의 타측에는 상기 공통배선(110)과 공통 콘택홀(147)을 통해 연결되며 공통보조배선(166)이 형성되어 있다. 이때, 상기 화소보조배선(160)과 상기 공통보조배선(166)은 상기 화소영역(P) 내에서 서로 마주하며, 상 기 마주하는 면에서 각각 분기하는 다수의 보조화소연결패턴(163)과 다수의 보조공통연결패턴(169)을 구비하고 있다.
그리고 이들 다수의 보조화소연결패턴(163)과 다수의 보조공통연결패턴(169) 사이에는 그 평면형태가 직육각형 또는 육각 바(bar) 형태를 가지며, 그 장축이 상기 게이트 배선(105)과 나란하게 배치된 구조를 갖는 다수의 화소홈(148)이 구비되고 있다. 이때, 상기 다수의 각 화소홈(148) 내부의 상기 게이트 배선(105)과 나란하게 형성된 서로 마주하는 제 1 및 제 2 내측면에는 각각 화소전극(164)과 공통전극(170)이 형성되고 있으며, 상기 화소전극(164)은 상기 보조화소연결패턴(163) 일끝단과 상기 공통전극(170)은 상기 보조공통연결패턴(169)과 각각 연결되고 있는 것이 특징이다. 이때, 상기 각 화소전극(164)과 공통전극(170)은 상기 화소홈(148) 내부에서 일관되도록 위치하는 것이 특징이다. 즉, 도면에 있어서는 화소전극(164)이 화소홈(148) 내부에서 일관되게 하측에 위치한 장축 내측면에 형성되고 있으며 공통전극(170)은 화소홈(148) 내부에서 일관되게 상측에 위치한 장축 내측면에 형성되고 있음을 보이고 있으며, 이때 상기 화소전극(164)과 공통전극(170)은 그 위치가 바뀌어 형성될 수도 있다.
상기 직육각형 또는 육각 바(bar)의 평면구조를 갖는 화소홈(148)은 상기 화소영역(P)내에서 양측의 데이터 배선과 마주하는 끝단의 형태가 도 6a에 도시한 바와 같이, 그 중앙부가 볼록한 형태를 갖도록 형성되거나 또는 그 변형예로써 도 6b에 도시한 바와같이 그 끝단의 중앙부가 오목하게 형성되고 있다. 이러한 형태를 갖는 화소홈(148)을 형성하는 이유는 추후 제조방법을 통해 상세히 설명한다.
한편, 또 다른 변형예로서 상기 제 3 스토리지 커패시터(StgC3)의 경우, 그 용량을 향상시키기 위해 상기 공통배선(110)을 화소영역(P) 내에서 우측에서 좌측으로 갈수록 그 폭이 점점 증가하는 형태로 형성할 수도 있으며, 이에 대응하여 중첩하는 상기 제 3 스토리지 커패시터(StgC3)의 제 2 전극(161) 또한 좌측에서 우측으로 갈수록 점점 더 큰 폭을 갖는 형태로 이루어지게 된다. 이러한 변형예의 경우, 상기 화소홈(148)도 그 장축 내측면이 상기 게이트 배선(105)과 나란하게 구성될 수도 있지만 상기 게이트 배선(105)에 대해 소정의 기울기를 가지며 상기 공통배선(110)의 측면과 나란한 상태가 되도록 구성될 수도 있다. 이 경우, 화소영역(P)은 상기 공통배선(110)을 기준으로 대칭을 이루며 서로 다른 도메인 구성하게 된다. 이 경우, 상기 데이터 배선(130) 또한 상기 공통배선(110)을 기준으로 꺾인 상태가 되며 각 화소영역(P)에서 서로 대칭이 되도록 구성할 수도 있으며, 이 경우 상기 공통배선(110)에서 분기한 제 1 및 제 2 스토리지 커패시터(StgC1, StgC2)의 제 1 전극(111, 112) 또한 상기 데이터 배선(130)과 나란하게 상기 공통배선(110)을 기준으로 서로 대칭되도록 꺾인 구조를 갖도록 구성될 수도 있다.
한편, 전술한 실시예 및 변형예에서와 같이 화소홈(148)의 서로 마주하는 내측면에 서로 마주하며 구성된 공통전극(170)과 화소전극(164)은 그 폭이 상기 화소홈(148)의 깊이에 비례하며 상기 보호층(미도시)과 그 하부의 게이트 절연막(미도시)의 두께를 조절함으로써 4000Å보다는 크거나 같고 평면상의 패터닝 시 최소 요구치인 4㎛보다는 작거나 같은 것이 특징이다. 더욱이 이렇게 화소홈(148)의 내측면에 구성된 공통전극(170) 및 화소전극(164)은 화소영역(P) 내에서 평면적으로 는 이들의 적층된 두께가 실질적으로 폭을 이루게 되므로 보호층(미도시)과 게이트 절연막(미도시)의 두께 이외에 증착 두께를 조절함으로써 이들 전극의 화소영역(P) 내에서 차지하는 폭을 조절할 수 있는 것이 또 다른 특징이 되고 있다.
이후에는 전술한 평면구조를 갖는 횡전계형 액정표시장치용 어레이 기판의 단면구조에 대해 설명한다.
도 7과 도 8은 도 5를 각각 절단선 Ⅶ-Ⅶ, Ⅷ-Ⅷ을 따라 절단한 부분에 대한 단면도이다. 설명의 편의를 위해 스위칭 소자인 박막트랜지스터가 형성되는 영역을 스위칭 영역(TrA), 그리고 제 1 내지 제 3 스토리지 커패시터(도 5의 StgC1, StgC2, StgC3)가 형성되는 영역을 모두 스토리지 영역(StgA)이라 정의한다.
도시한 바와 같이, 투명한 절연기판(101) 상에 일방향으로 그 일부가 게이트 전극(107)을 이루는 게이트 배선(105)이 형성되어 있으며, 상기 게이트 배선(105)과 나란하게 공통배선(110)이 스토리지 영역(StgA)에 형성되어 있다. 또한, 각 화소영역(P) 내의 스토리지 영역(StgA)에는 상기 공통배선(110)과 더불어 상기 공통배선(110)에서 분기하여 제 1 및 제 2 스토리지 커패시터(미도시)의 제 1 전극(미도시)이 형성되어 있다.
상기 게이트 배선(105)과 게이트 전극(107)과 공통배선(110)과 제 1 및 제 2 스토리지 커패시터(미도시)의 제 1 전극(미도시) 위로는 게이트 절연막(115)이 형성되어 있으며, 상기 게이트 절연막(115) 위로 상기 게이트 배선(105) 및 공통배선(110)과 교차하는 데이터 배선(130)이 형성되어 있다. 또한, 상기 게이트 절연막(115) 위로 스위칭 영역(TrA)에 있어서는 순차 적층되며 액티브층(121)과 서로 이격하는 두 패턴의 오믹콘택층(123)으로 이루어진 반도체층(125)이 형성되어 있으며, 상기 반도체층(125) 중 오믹콘택층(123) 위로 서로 이격하며 소스 및 드레인 전극(133, 137)이 형성되어 있다. 이때, 상기 스위칭 영역(TrA)에 순차 적층된 상기 게이트 전극(107)과 게이트 절연막(115)과 반도체층(125)과 서로 이격하는 소스 및 드레인 전극(133, 137)은 박막트랜지스터(Tr)를 이룬다. 한편, 상기 데이터 배선(130) 하부에는 제조 공정적인 특징에 의해 상기 반도체층(125)을 이루는 것과 동일한 물질로 이루어진 제 1 및 제 2 패턴(122, 124)으로 구성된 반도체패턴(126)이 구비되고 있다.
다음, 상기 박막트랜지스터(Tr) 및 데이터 배선(130) 위로 상기 박막트랜지스터(Tr)의 드레인 전극(137)과 상기 공통배선(110)에 대응하여 각각 이들을 노출시키는 드레인 콘택홀(149) 및 공통 콘택홀(147)을 가지며, 화소영역(P)의 중앙부에 대해 서로 일정간격으로 이격하며 다수의 화소홈(148)을 갖는 보호층(145)이 형성되어 있다. 이때, 상기 다수의 화소홈(148)은 상기 보호층(145) 이외에 그 하부에 위치한 게이트 절연막(115)까지 함께 제거되어 기판(101)을 노출시키며 형성되고 있는 것이 특징이다.
다음, 상기 보호층(145) 상부로 상기 스토리지 영역(StgA)에 있어서는 상기 드레인 콘택홀(149)을 통해 상기 드레인 전극(137)과 접촉하며, 상기 제 1 및 제 2 스토리지 커패시터(미도시)의 제 1 전극(미도시)과 중첩하여 각각 제 2 전극의 역할을 하는 화소보조배선(160)이 형성되고 있다. 또한, 화소영역(P) 내에는 상기 보호층(145) 위로 상기 화소보조배선(160)과 마주하며 상기 공통 콘택홀(147)을 통해 상기 공통배선(110)과 접촉하며 공통보조배선(166)이 형성되어 있다. 또한, 상기 보호층(145) 위로는 상기 화소보조배선(160)에서 분기하여 그 일끝이 상기 화소홈(148)의 일끝단까지 연장하는 다수의 보조화소연결패턴(163)이 형성되고 있으며, 상기 공통보조배선(166)에서 분기하여 그 일끝이 상기 화소홈(148)의 타끝단까지 연장하는 다수의 보조공통연결패턴(169)이 형성되고 있다.
또한, 상기 각 화소홈(148) 내부에는 서로 마주하는 장축 내측면에 각각 서로 마주하며 상기 보조화소연결패턴(163)과 접촉하는 화소전극(164)과 상기 보조공통연결패턴(169)과 접촉하는 공통전극(170)이 형성되고 있다.
또한, 스토리지 영역(StgA)에 있어서는 상기 공통배선(110)에 대응하여 상기 화소보조배선(160)에서 분기하며 제 3 스토리지 커패시터(StgC3)의 제 2 전극(161)이 형성되고 있다.
또한, 드레인 콘택홀(149)과 공통 콘택홀(147) 내부에는 추후 설명할 제조 공정상의 특징에 의해 상기 공통전극(170)과 화소전극(164)을 이루는 동일한 물질인 투명 도전성 물질로써 그 측면에 투명 도전성 물질패턴(152)이 형성되고 있다.
전술한 구성을 갖는 횡전계형 액정표시장치용 어레이 기판은 화소홈(148)의 내측면에 대해 화소전극(164)과 공통전극(170)을 형성하고 있는 바, 실질적으로 화상을 표시하는 평면상으로는 상기 화소전극(164)과 공통전극(170)의 두께가 그 폭이 되므로 패터닝 한계치인 4㎛ 보다 작은 값을 갖도록 형성하는 것이 되므로 화소영역(P)의 개구율 및 휘도를 개선시키게 됨을 알 수 있다.
이후에는 전술한 구성을 갖는 횡전계형 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다.
도 9a 내지 9e는 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이기판의 하나의 화소영역(P)에 대한 제조 단계별 공정 평면도이며, 도 10a 내지 도 10i는 도 5의 절단선 Ⅶ-Ⅶ을 따라 절단한 부분에 대한 제조 단계별 공정 단면도이며, 도 11a 내지 11i는 도 5의 절단선 Ⅷ-Ⅷ을 따라 절단한 부분에 대한 제조 단계별 공정 단면도이다.
우선, 도 9a, 10a 및 도 11a에 도시한 바와 같이, 투명한 절연기판(101) 상에 제 1 금속물질 예를들면 알루미늄(Al) 또는 알루미늄 합금(AlNd) 또는 크롬(Cr), 몰리브덴(Mo), 몰리브덴 합금, 구리(Cu), 구리합금 중에서 선택되는 금속물질을 기판(101) 전면에 증착하여 제 1 금속층(미도시)을 형성한 후, 이를 패터닝하여 일방향으로 연장하는 게이트 배선(105)과 이와 나란하게 연장하는 공통배선(110)을 형성한다. 동시에 각 화소영역(P) 내에 상기 공통배선(110)에서 분기하는 제 1 및 제 2 스토리지 커패시터(미도시)의 제 1 전극(111, 112)을 형성한다. 이때, 스위칭 영역(TrA)에 있어서는 상기 게이트 배선(105) 그 자체로서 게이트 전극(107)을 이루게 된다.
다음, 도 9b, 10b 및 도 11b에 도시한 바와 같이, 상기 게이트 전극(107)을 포함한 게이트 배선(105)과 공통배선(110)과 제 1 및 제 2 스토리지 커패시터(미도시)의 각 제 1 전극(111, 112) 위로 전면에 무기절연물질 예를들면 산화실리 콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 게이트 절연막(115)을 형성하고, 연속하여 상기 게이트 절연막(115) 위로 순수 비정질 실리콘과 불순물 비정질 실리콘을 연속하여 순차적으로 증착하여 순수 비정질 실리콘층(미도시)과 불순물 비정질 실리콘층(미도시)을 형성하고, 상기 불순물 비정질 실리콘층(미도시) 위로 제 2 금속물질 예를들면 알루미늄(Al) 또는 알루미늄 합금(AlNd) 또는 크롬(Cr), 몰리브덴(Mo), 몰리브덴 합금, 구리(Cu), 구리합금 중 하나의 물질을 증착함으로써 제 2 금속층(미도시)을 형성한다.
이후, 상기 제 2 금속층(미도시)과 그 하부의 불순물 비정질 실리콘층(미도시)과 순수 비정질 실리콘층(미도시)을 포토레지스트의 도포, 노광, 현상 및 식각 등 일련의 단위공정을 포함하며, 두께를 서로 달리하는 포토레지스트 패턴 형성이 가능한 회절노광 또는 하프톤 노광 기법을 이용한 마스크 공정을 진행하여 패터닝함으로써 상기 게이트 배선(105)과 교차하여 화소영역(P)을 정의하는 데이터 배선(130)을 형성하고, 동시에 상기 스위칭 영역(TrA)에는 상기 게이트 절연막(115) 위로 그 하부로부터 순수 비정질 실리콘으로 이루어진 액티브층(121)과, 불순물 비정질 실리콘으로 이루어지며 서로 이격하며 상기 액티브층(121) 중앙 일부를 노출시키는 오믹콘택층(123)을 포함하는 반도체층(125)과, 서로 이격한 상기 오믹콘택층(123) 상부로 이들과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극(133, 137)을 형성한다. 이때, 상기 스위칭 영역(TrA)에 순차 적층된 게이트 전극(107)과 게이트 절연막(115)과 반도체층(125)과 소스 및 드레인 전극(133, 137)은 스위칭 소자인 박막트랜지스터(Tr)를 이룬다. 이 경우, 상기 반도체층(125)과 소스 및 드레인 전극(133, 137)을 1회의 마스크 공정에 의해 형성하는 바, 상기 데이터 배선(130) 하부에는 상기 액티브층(121)과 오믹콘택층(123)을 형성한 동일한 물질로써 순수 비정질 실리콘의 제 1 패턴(122) 및 불순물 비정질 실리콘의 제 2 패턴(124)으로 구성된 반도체패턴(126)이 형성되게 된다.
다음, 도 9c, 10c 및 도 11c에 도시한 바와 같이, 상기 데이터 배선(130)과 소스 및 드레인 전극(133, 137) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 보호층(145)을 형성한다.
이후, 상기 보호층(145) 상부로 포토레지스트를 전면에 도포하여 포토레지스트층(미도시)을 형성한 후, 상기 포토레지스트층(미도시)을 노광 및 현상함으로써 제 1 포토레지스트 패턴(183)을 형성한다. 이때, 상기 제 1 포토레지스트 패턴(183)은 각 화소영역(P)에 있어 드레인 전극(137)과 공통배선(110) 일부 및 화소홈(148)이 형성되어야 할 부분을 제외한 영역에 형성되게 된다.
다음, 상기 제 1 포토레지스트 패턴(183)을 식각 마스크로 하여 건식식각을 실시함으로써 상기 보호층(145)과 그 하부에 위치한 게이트 절연막(115)을 제거함으로써 상기 각 화소영역(P) 내에 상기 드레인 전극(137)을 노출시키는 드레인 콘택홀(149)과, 상기 공통배선(110)을 노출시키는 공통 콘택홀(147)을 형성하고, 동시에 화소영역(P) 중앙부에는 평면적으로 직육각형 또는 육각 바(bar) 형태를 갖는 화소홈(148)을 형성한다. 이때, 등방성 특성을 갖는 건식식각을 실시함으로써 상기 제 1 포토레지스트 패턴(183) 하부에 위치하게 되는 보호층(145)과 그 하부의 게이트 절연막(115)이 상기 제 1 포토레지스트 패턴(183)에 대해 언더 컷(under cut) 형태로 형성되도록 하는 것이 특징이다.
다음, 도 9c, 10d 및 도 11d에 도시한 바와 같이, 상기 드레인 및 공통 콘택홀(149, 147)과 화소홈(148)이 형성된 기판(101) 상의 상기 제 1 포토레지스트 패턴(183) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 제 1 투명 도전성 물질층(150)을 형성하고, 연속하여 상기 제 1 투명 도전성 물질층(150) 위로 상기 제 1 투명 도전성 물질층(150)과 접합력이 우수하며 건식 및 습식식각이 가능한 금속물질인 몰리브덴(Mo)을 증착하여 희생층(153)을 형성한다. 이 경우, 상기 희생층(153)은 생략할 수도 있지만, 추후 진행되는 공정을 안정적으로 진행하기 위해 형성하는 것이 바람직하다.
이때, 상기 제 1 투명 도전성 물질층(150)과 희생층(153)은 상기 제 1 포토레지스트 패턴(183)의 상부와 상기 드레인 및 공통 콘택홀(149, 147)과 화소홈(148) 내부의 밑면 뿐 아니라 언더컷 형태가 되어 상기 제 1 포토레지스트 패턴(183)의 외측면에 대해 그 내측에 형성된 상기 보호층(145)과 게이트 절연막(115)의 측면까지 증착되도록 하는 것이 특징이다.
다음, 도 9d, 10e 및 도 11e에 도시한 바와 같이, 제 1 투명 도전성 물질층(도 10d 및 도 11d의 150)과 희생층(도 10d 및 도 11d의 153)이 형성된 기판(101)에 대해 이방성 특성을 갖는 건식식각을 진행함으로써 상기 희생층(도 10d 및 도 11d의 153)을 제거한다. 이때, 이방성 건식식각 특성 상, 기판(101)면에 대해 수직 하게 이온들이 입사되어 상기 희생층(도 10d 및 도 11d의 153)과 충돌함으로써 상기 희생층(도 10d 및 도 11d의 153)을 제거하게 되는 바, 상기 제 1 포토레지스트 패턴(183) 상부와 상기 제 1 포토레지스트 패턴(183)의 측면 밖으로 노출된 부분에 위치한 희생층(도 10d 및 도 11d의 153)만이 제거됨으로써 상기 각 화소홈(148)과 드레인 및 공통 콘택홀(149, 147)에 있어서는 그 내측면에 형성된 희생층은 여전히 제거되지 않고 남아있게 되어 측면패턴(154)을 이루게 된다. 이때, 상기 화소홈(148)의 구조 즉 직육각형 또는 육각바의 특성상 긴 장축을 갖는 서로 마주하는 장축 내측면에 대해서는 상기 몰리브덴(Mo)의 측면패턴이 남아있게 되지만, 그 양끝단(A)의 중앙부가 외측으로 볼록하거나 또는 내측으로 오목한 부분에 대해서는 등방성의 건식식각을 진행한다 하더라도 이온들이 상기 부분으로 몰리게 되어 제거됨으로써 직육각형 또는 육각바 화소홈(148)의 양 끝단부의 내측면에 대해서는 몰리브덴(Mo)의 희생층(도 10d 및 도 11d의 153)이 제거되어 제 1 투명 도전성 물질층(150)이 노출되는 것이 본 발명의 공정상의 특징이 된다.
다음, 도 9d, 10f 및 도 11f에 도시한 바와 같이, 상기 각 화소홈(148)과 드레인 및 공통 콘택홀(149, 147) 내측면에 측면패턴(154)이 형성된 기판(101)에 대해 습식식각을 진행함으로써 상기 각 화소홈(148)과 드레인 및 공통 콘택홀(149, 147) 내부에 상기 측면패턴(154) 외부로 노출된 투명 도전성 물질층(도 10e 및 도 11e의 150)을 제거한다. 이때, 화소홈(148) 내부에서 장축 내측면에 있어서는 상기 측면패턴(154)에 의해 상기 투명 도전성 물질층(도 10e 및 도 11e의 150)이 가려지고 있는 바, 여전히 상기 투명 도전성 물질층(도 10e 및 도 11e의 150)이 남게되어 투명 도전성 패턴(152)을 이루게 된다. 이때, 상기 화소홈(148) 내부에 있어서 그 양끝단(A)에 형성된 투명 도전성 물질층(도 10e 및 도 11e의 150)은 제거됨으로써 상기 투명 도전성 물질패턴(152)은 그 양끝단에서 끊김이 발생하여 서로 연결되지 않고, 상기 화소홈(148)의 너비만큼 서로 이격하여 위치하는 상태가 된다. 이때 만약 상기 화소홈(148) 내부에서 상기 투명 도전성 물질패턴(152)이 연결된 상태로 남아있게 된다 하더라도, 추후 공정에서 1회 더 이들 연결된 상태를 끊김이 발생하여 서로 연결되지 않도록 하는 단계를 더욱 진행하는 바 문제되지 않는다.
다음, 도 9d, 10g 및 도 11g에 도시한 바와 같이, 상기 투명 도전성 물질패턴(152)이 형성된 기판(101)에 대해 스트립(strip)을 진행함으로써 상기 포토레지스트 패턴(도 10f 및 도 11f의 183)을 제거한 후, 연속하여 습식식각을 진행하여 상기 몰리브덴(Mo)으로 이루어진 측면패턴(도 10f 및 도 11f의 154)을 제거한다. 이때, 상기 몰리브덴(Mo)으로 이루어진 측면패턴(도 10f 및 도 11f의 154)을 제거하기 위해 습식식각을 진행하는 이유는 상기 몰리브덴(Mo)을 제거하기 위한 식각액은 몰리브덴(Mo) 뿐 아니라 비록 식각비를 달리하지만 상기 투명 도전성 물질패턴(152) 또한 식각되는 특성을 갖는다. 따라서 상기 화소홈(148) 내의 장축 내측면에 각각 형성된 투명 도전성 물질패턴(도 10f 및 도 11f의 152)이 그 양끝단에서 연결된 상태로 남아있게 된다 하더라도 습식식각 진행에 의한 상기 몰리브덴(Mo)의 측면패턴(도 10f 및 도 11f의 154) 제거 공정을 통해 완전히 단절되게 된다. 식각액에 의한 습식식각은 넓은 평면대비 각진 부분 또는 모서리 부분에 대해 더욱 빠른 속도를 가지며 식각물질의 시각이 이루어지는 바, 상기 직육각형 또는 육각바 형태의 화소홈(148)의 볼록 또는 오목부를 갖는 양 끝단부(A)에서 더욱 빠른 식각이 진행되므로 이 부분에 있어 남아있는 몰리브덴(Mo)의 측면패턴(미도시)을 장축 내측면에 형성된 측면패턴(도 10f 및 도 11f의 154)보다 빨리 제거시키고 이에 의해 노출된 투명 도전성 물질패턴(미도시)을 상기 장축 내측면의 측면패턴(도 10f 및 도 11f의 154)을 제거하는 동안 제거하게 되는 바, 최종적으로는 도시한 바와같이 투명 도전성 물질로써 화소홈(148)내에서 서로 연격되지 않고 이격하는 형태의 공통전극(170)과 화소전극(164)을 형성하게 된다.
다음, 도 9e, 10h 및 도 11h에 도시한 바와 같이, 상기 화소홈(148) 내부에 서로 이격하는 공통전극(170)과 화소전극(164)이 형성된 기판(101)에 대해 포토레지스트를 도포하고 이를 노광 및 현상함으로써 제 2 포토레지스트 패턴(187)을 형성한다. 이때, 상기 제 2 포토레지스트 패턴(187)은 드레인 콘택홀(149)과 공통 콘택홀(147)과 스토리지 영역(StgA)과 상기 화소영역(P) 타측의 공통보조배선(미도시) 및 보조공통연결패턴(미도시)과 보조화소연결패턴(미도시)이 형성될 부분을 제외한 영역에 대해서 형성한다.
이후, 전술한 바와같이 형성된 제 2 포토레지스트 패턴(187) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 제 2 투명 도전성 물질층(159)을 형성한다. 이때, 상기 제 2 투명 도전성 물질층(159)은 상기 제 2 포토레지스트 패턴(187) 이외에 노출된 영역까지 모두 형성되게 된다.
다음, 도 9e, 10i 및 도 11i에 도시한 바와 같이, 상기 제 2 투명 도전성 물 질층(도 10h 및 11h의 159)이 형성된 상태에서 상기 제 2 포토레지스트 패턴(도 10h 및 11h의 187) 제거를 위한 현상액에 노출시키면, 상기 현상액에 의해 상기 제 2 포토레지스트 패턴(도 10h 및 11h의 187)이 반응하여, 더욱 정확히는 상기 제 2 포토레지스트 패턴(도 10h 및 11h의 187)과 그 하부의 물질층의 계면으로 상기 현상액이 침투하여 상기 제 2 포토레지스트 패턴(도 10h 및 11h의 187)을 기판(101)으로부터 분리되도록 함으로써 그 상부 및 측면에 위치한 제 2 투명 도전성 물질층(도 10h 및 11h의 159)을 함께 제거 시킨다. 이러한 공정을 리프트 오프(lift-off) 공정이라 하며, 이러한 리프트 오프(lift-off) 공정에 의해 제거되지 않고 남아있게 되는 제 2 투명 도전성 물질층은 각각 드레인 전극(137)과 드레인 콘택홀(149)을 통해 접촉하는 화소보조배선(160)과, 이와 연결되며 동시에 상기 화소홈(148) 일 내측면에 형성된 화소전극(164)과 각각 연결되는 다수의 보조화소연결패턴(163)과, 상기 공통배선(110)과 중첩하여 제 3 스토리지 커패시터(StgC3)를 이루는 제 3 스토리지 커패시터(StgC3)의 제 2 전극(161)과, 상기 공통 콘택홀(147)을 통해 공통배선(110)과 접촉하는 공통보조배선(166)과, 상기 공통보조배선(166)에서 분기하여 각 화소홈(148) 일 내측면에 형성된 공통전극(170)과 각각 연결되는 다수의 보조공통연결패턴(169)을 이루게 됨으로써 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이 기판을 완성할 수 있다.
이때 상기 리프트 오프(lift-off)가 원활하게 진행되도록 하기 위해 상기 기판을 현상액에 노출시키기 전에 열처리를 더욱 실시하여 상기 제 2 포토레지스트 패턴(도 10h 및 11h의 187)을 팽창시켜 그 상부에 위치한 제 2 투명 도전성 물질 층(도 10h 및 11h의 159)에 크렉 또는 깨짐이 발생하도록 한 후, 현상액에 노출시킴으로써 상기 제 2 포토레지스트 패턴(도 10h 및 11h의 187) 내부로 현상액 침투가 원활하게 하도록 하여 진행시킬 수 있다.
도 1은 일반적인 횡전계형 액정표시장치의 일부를 개략적으로 도시한 단면도.
도 2a, 2b는 일반적인 횡전계형 액정표시장치의 온(on), 오프(off) 상태의 동작을 각각 도시한 단면도.
도 3은 종래의 일반적인 횡전계형 액정표시장치용 어레이 기판의 일부를 도시한 평면도.
도 4a 및 4b는 종래의 횡전계형 액정표시장치용 어레이 기판의 화소전극을 형성하는 것을 도시한 제조 공정 단면도.
도 5는 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이 기판의 스위칭 소자인 박막트랜지스터를 포함하는 하나의 화소영역에 대한 평면도.
도 6a와 도 6b는 각각 본 발명의 실시예 및 변형예에 따른 횡전계형 액정표시장치용 어레이 기판의 하나의 화소영역 내에 형성된 화소홈의 평면형태를 도시한 도면.
도 7은 도 5를 절단선 Ⅶ-Ⅶ을 따라 절단한 부분에 대한 단면도.
도 8은 도 5를 절단선 Ⅷ-Ⅷ을 따라 절단한 부분에 대한 단면도.
도 9a 내지 9e는 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이기판의 하나의 화소영역에 대한 제조 단계별 공정 평면도.
도 10a 내지 도 10i는 도 5의 절단선 Ⅶ-Ⅶ을 따라 절단한 부분에 대한 제조 단계별 공정 단면도.
도 11a 내지 11i는 도 5의 절단선 Ⅷ-Ⅷ을 따라 절단한 부분에 대한 제조 단계별 공정 단면도.
<도면의 주요부분에 대한 간단한 설명>
101 : 기판 105 : 게이트 배선
107 : 게이트 전극
110 : 공통배선(제 3 스토리지 커패시터의 제 1 전극)
111, 112 : 제 1 및 제 2 스토리지 커패시터의 제 1 전극
130 : 데이터 배선 133 : 소스 전극
137 : 드레인 전극 147 : 공통 콘택홀
148 : 화소홈 149 : 드레인 콘택홀
160 : 화소보조배선 161 : 제 3 스토리지 커패시터의 제 2 전극
163 : 보조화소연결패턴 164 : 화소전극
166 : 공통보조배선 169 : 보조공통연결패턴
170 : 공통전극
P : 화소영역
StgC1, StgC2, StgC3 : 제 1, 2 및 제 3 스토리지 커패시터
Tr : 박막트랜지스터
Claims (23)
- 기판 상에 서로 교차하여 화소영역을 정의하며 게이트 절연막을 사이에 두고 그 하부 및 상부에 각각 형성된 게이트 배선 및 데이터 배선과;상기 게이트 배선과 나란하게 형성된 공통배선과;상기 게이트 배선과 데이터 배선과 연결되며 형성된 박막트랜지스터와;상기 박막트랜지스터 및 데이터 배선을 덮으며, 상기 화소영역에 각각은 마주보며 평행한 제 1 및 제 2 측면을 갖는 다수의 화소홈을 가지는 보호층과;상기 다수의 각 화소홈 내부의 제 1 및 제 2 측면에 각각 형성되고, 서로 이격하며 상기 박막트랜지스터의 드레인 전극과 전기적으로 연결된 다수의 화소전극 및 상기 공통배선과 전기적으로 연결된 다수의 공통전극을 포함하며, 상기 화소홈은 그 평면형태가 육각형 또는 육각 바(bar) 형태인 것이 특징인 횡전계형 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 공통배선은 상기 화소영역의 중앙부를 관통하며 형성되며, 상기 화소영역의 일측에서 각각 상기 데이터 배선과 나란하게 분기하는 제 1 및 제 2 스토리지 커패시터의 제 1 전극을 더 포함하는 횡전계형 액정표시장치용 어레이 기판.
- 제 2 항에 있어서,상기 보호층은 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀과 상기 공통배선을 노출시키는 공통 콘택홀이 구비된 횡전계형 액정표시장치용 어레이 기판.
- 제 3 항에 있어서,상기 보호층 위로,상기 제 1 및 제 2 스토리지 커패시터의 제 1 전극에 대응하여 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 형성된 화소보조배선과;상기 화소보조배선에서 분기하며 제 3 스토리지 커패시터의 제 1 전극의 역할을 하는 상기 공통배선에 대응하여 형성된 제 3 스토리지 커패시터의 제 2 전극과;상기 화소보조배선에서 분기하며 상기 다수의 화소전극과 접촉하며 형성된 다수의 보조화소연결패턴과;상기 화소영역 내에서 상기 화소보조배선과 나란하게 마주하며 상기 공통 콘택홀을 통해 상기 공통배선과 접촉하며 연장 형성된 공통보조배선과;상기 공통보조배선에서 분기하며 상기 다수의 공통전극과 접촉하며 형성된 다수의 보조공통연결패턴을 더 포함하는 횡전계형 액정표시장치용 어레이 기판.
- 제 4 항에 있어서,상기 공통배선은 각 화소영역 내에서 점점 그 폭이 대칭적으로 증가하는 형태를 이루는 것이 특징인 횡전계형 액정표시장치용 어레이 기판.
- 제 5 항에 있어서,상기 공통배선과 중첩하는 제 3 스토리지 커패시터의 제 2 전극은 상기 공통배선과 동일하게 각 화소영역 내에서 점점 그 폭이 대칭적으로 증가하는 형태를 이루는 것이 특징인 횡전계형 액정표시장치용 어레이 기판.
- 제 5 항에 있어서,상기 화소홈의 제 1 및 제 2 측면은 상기 공통배선의 일측과 나란하게 형성된 것이 특징인 횡전계형 액정표시장치용 어레이 기판.
- 제 7 항에 있어서,상기 데이터 배선은 상기 각 화소영역 내의 공통배선을 기준으로 대칭적으로 꺾인 구조가 되어 전체적으로는 지그재그 구조를 갖는 것이 특징인 횡전계형 액정표시장치용 어레이 기판.
- 삭제
- 청구항 10은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 화소영역 내의 다수의 화소전극 및 공통전극 각각은 서로 교대하며 형성된 것이 특징인 횡전계형 액정표시장치용 어레이 기판.
- 다수의 화소영역이 정의된 기판 상에 제 1 방향으로 연장하는 다수의 게이트 배선과 상기 다수의 게이트 배선과 각각 이격하여 평행하게 상기 다수의 화소영역의 중앙부를 관통하는 다수의 공통배선을 형성하는 단계와;상기 다수의 게이트 배선과 공통배선 위로 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 위로 상기 다수의 게이트 배선과 교차하여 상기 다수의 화소영역을 정의하는 다수의 데이터 배선을 형성하는 단계와;상기 각 화소영역에 상기 게이트 배선 및 데이터 배선과 연결된 박막트랜지스터를 형성하는 단계와;상기 데이터 배선 및 박막트랜지스터 위로 각 화소영역에 서로 마주하는 장축 내측면을 갖는 형태의 다수의 화소홈을 갖는 보호층을 형성하고, 상기 다수의 화소홈의 서로 마주하는 장축 내측면에 각각 화소전극과 공통전극을 형성하는 단계를 포함하는 횡전계형 액정표시장치용 어레이 기판의 제조방법.
- 제 11 항에 있어서,상기 다수의 공통배선을 형성하는 단계는,상기 각 화소영역 내에 상기 각 공통배선에서 분기하여 상기 데이터 배선과 나란하게 배치되는 제 1 및 제 2 스토리지 커패시터의 제 1 전극을 각각 형성하는 단계를 포함하는 횡전계형 액정표시장치용 어레이 기판의 제조방법.
- 제 12 항에 있어서,상기 보호층을 형성하는 단계는,상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀과, 상기 공통배선을 노출시키는 공통 콘택홀을 형성하는 단계를 포함하는 횡전계형 액정표시장치용 어레이 기판의 제조방법.
- 제 13 항에 있어서,상기 보호층 위로 제 1 및 제 2 스토리지 커패시터의 제 1 전극과 중첩하며 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소보조배선과, 상기 화소보조배선에서 분기하여 제 3 스토리지 커패시터의 제 1 전극의 역할을 하는 상기 공통배선과 중첩하는 제 3 스토리지 커패시터의 제 2 전극과, 상기 화소보조배선에서 분기하며 상기 각 화소전극과 접촉하는 다수의 보조화소연결패턴과, 상기 공통 콘택홀을 통해 상기 공통배선과 접촉하며 상기 화소보조배선과 나란하게 마주하는 공통보조배선과, 상기 공통보조배선에서 분기하며 상기 각 공통전극과 접촉하는 보조공통연결패턴을 형성하는 단계를 더 포함하는 횡전계형 액정표시장치용 어레이 기판의 제조방법.
- 제 13 항에 있어서,상기 화소홈을 구비한 보호층과 화소전극 및 공통전극을 형성하는 단계는,상기 박막트랜지스터와 데이터 배선 위로 상기 보호층을 형성하는 단계와;상기 보호층 위로 상기 화소홈과, 드레인 콘택홀과 공통 콘택홀에 대응하는 영역 이외의 영역에 포토레지스트 패턴을 형성하는 단계와;상기 포토레지스트 패턴 외부로 노출된 보호층에 대해 건식식각을 진행하여 상기 드레인 콘택홀과 공통 콘택홀 및 다수의 화소홈을 형성하는 단계와;상기 포토레지스트 패턴과 드레인 콘택홀과 공통 콘택홀 및 다수의 화소홈 위에 순차적으로 투명 도전성 물질층과 희생층을 형성하는 단계와;이방성의 건식식각을 진행하여 상기 희생층을 제거함으로써 상기 화소홈 내측면에 측면패턴을 형성하는 단계와;제 1 습식식각을 진행하여 상기 측면패턴 외부로 노출된 상기 투명 도전성 물질층을 제거하는 단계와;상기 포토레지스트 패턴을 제거하는 단계와;제 2 습식식각을 진행하여 상기 측면패턴을 제거함으로써 상기 각 화소홈 내에서 서로 마주하는 상기 공통전극과 상기 화소전극을 형성하는 단계를 포함하는 횡전계형 액정표시장치용 어레이 기판의 제조방법.
- 제 15 항에 있어서,상기 다수의 화소홈을 형성하는 단계는, 등방성의 건식식각을 진행함으로써 상기 포토레지스트 패턴 하부의 보호층이 언더컷 형태가 되도록 하는 것이 특징인 횡전계형 액정표시장치용 어레이 기판의 제조방법.
- 제 15 항에 있어서,상기 희생층은 몰리브덴으로 이루어진 것이 특징인 횡전계형 액정표시장치용 어레이 기판의 제조방법.
- 제 15 항에 있어서,상기 화소홈은 그 평면형태가 장축을 가지며, 그 끝단에 있어 그 중앙부가 외측으로 볼록하거나 또는 내측으로 오목한 구조를 갖는 직육각형 또는 육각 바(bar) 형태로 형성하는 것이 특징인 횡전계형 액정표시장치용 어레이 기판의 제조방법.
- 제 18 항에 있어서,상기 이방성의 건식식각을 진행하여 상기 희생층을 제거함으로써 상기 화소홈 내측면에 측면패턴을 형성하는 단계는,상기 화소홈 내측면 중 그 양 끝단부에 있어서는 상기 측면패턴이 제거되는 것이 특징인 횡전계형 액정표시장치용 어레이 기판의 제조방법.
- 제 18 항에 있어서,상기 제 2 습식식각은 상기 희생층에 대해 제 1 식각비를 가지며 상기 투명 도전성 물질층에 대해서는 상기 제 1 식각비보다 작은 제 2 식각비를 갖는 식각액을 사용하여 진행하는 것이 특징인 횡전계형 액정표시장치용 어레이 기판의 제조방법.
- 기판 상에 절연층을 형성하는 단계와;상기 절연층 위로 포토레지스트 패턴을 형성하는 단계와;상기 포토레지스트 패턴 외부로 노출된 상기 절연층에 대해 건식식각을 진행하여 서로 마주하는 제 1 및 제 2 측면을 갖는 화소홈을 형성하는 단계와;상기 포토레지스트 패턴과 상기홈 위에 순차적으로 투명 도전성 물질층과 희생층을 형성하는 단계와;이방성의 건식식각을 진행하여 상기 희생층을 제거함으로써 상기 홈의 제 1 및 제 2 측면에 측면패턴을 형성하는 단계와;제 1 습식식각을 진행하여 상기 측면패턴 외부로 노출된 상기 투명 도전성 물질층을 제거하는 단계와;상기 포토레지스트 패턴을 제거하는 단계와;제 2 습식식각을 진행하여 상기 측면패턴을 제거함으로써 상기 각 홈 내에서 서로 마주하는 전극을 형성하는 단계를 포함하는 전극형성 방법.
- 제 21 항에 있어서,상기 이방성의 건식식각을 진행하여 상기 희생층을 제거함으로써 상기 제 1 및 제 2 측면에 측면패턴을 형성하는 단계는, 상기 홈의 제 1 및 제 2 측면 양 끝단부에 있어서는 상기 측면패턴이 제거되는 것이 특징인 전극형성 방법.
- 제 21 항에 있어서,상기 제 2 습식식각은 상기 희생층에 대해 제 1 식각비를 가지며 상기 투명 도전성 물질층에 대해서는 상기 제 1 식각비보다 작은 제 2 식각비를 갖는 식각액을 사용하여 진행하는 것이 특징인 전극형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070113436A KR101407635B1 (ko) | 2007-11-07 | 2007-11-07 | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070113436A KR101407635B1 (ko) | 2007-11-07 | 2007-11-07 | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090047327A KR20090047327A (ko) | 2009-05-12 |
| KR101407635B1 true KR101407635B1 (ko) | 2014-06-13 |
Family
ID=40856833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070113436A KR101407635B1 (ko) | 2007-11-07 | 2007-11-07 | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101407635B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8259249B2 (en) | 2009-10-12 | 2012-09-04 | Samsung Electronics Co., Ltd. | Display substrate, method of manufacturing the display substrate and display device having the display substrate |
| KR101658768B1 (ko) * | 2009-12-21 | 2016-09-23 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치 및 그 제조방법 |
| KR101659259B1 (ko) * | 2009-12-23 | 2016-09-27 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치 및 그 제조방법 |
| KR102067967B1 (ko) * | 2013-09-11 | 2020-01-21 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판의 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020091448A (ko) * | 2001-05-30 | 2002-12-06 | 주식회사 현대 디스플레이 테크놀로지 | 인플레인 스위칭 액정표시장치 |
| KR20070000239A (ko) * | 2005-06-27 | 2007-01-02 | 엘지.필립스 엘시디 주식회사 | Ｉｐｓ모드 액정표시소자 및 그 제조방법 |
| KR20070002225A (ko) * | 2005-06-30 | 2007-01-05 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시소자 |
-
2007
- 2007-11-07 KR KR1020070113436A patent/KR101407635B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020091448A (ko) * | 2001-05-30 | 2002-12-06 | 주식회사 현대 디스플레이 테크놀로지 | 인플레인 스위칭 액정표시장치 |
| KR20070000239A (ko) * | 2005-06-27 | 2007-01-02 | 엘지.필립스 엘시디 주식회사 | Ｉｐｓ모드 액정표시소자 및 그 제조방법 |
| KR20070002225A (ko) * | 2005-06-30 | 2007-01-05 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090047327A (ko) | 2009-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101058461B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법 | |
| KR101294232B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법 | |
| KR101250319B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법 | |
| US8497507B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| KR101294237B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR101694151B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 | |
| KR100583979B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| KR101248005B1 (ko) | 어레이 기판 및 그의 제조방법 | |
| KR20110048333A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 | |
| KR20110118999A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이기판 및 이의 제조 방법 | |
| KR101307961B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 | |
| KR101407635B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR101237790B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 | |
| KR101369758B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법 | |
| KR20080047085A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20100021152A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR20130027207A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR101392203B1 (ko) | 횡전계형 액정표시장치용 어레이 기판의 제조 방법 | |
| JPH11295760A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| KR101275068B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법 | |
| KR20090073709A (ko) | 씨오티 구조 횡전계형 액정표시장치용 어레이 기판의 제조방법 | |
| KR20090009697A (ko) | 리프트오프 방법 및 이를 이용한 액정표시장치용 어레이기판의 제조방법 | |
| KR20070097262A (ko) | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR101180715B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 | |
| KR20070070701A (ko) | 횡전계형 액정표시장치용 어레이 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 6 |