JP3600112B2 - 液晶表示装置の製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下、「ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ」と呼ぶ。）を形成したアクティブマトリクス基板を用いて液晶を駆動する液晶表示装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来のＴＦＴを用いた液晶表示装置は、図９（ａ）（ｂ）に示すように、ガラス等の絶縁性基板１０１上に、ゲート信号入力端子１０２ａ及びゲート電極１０２ｂが一体に形成されたゲート配線１０２と、補助容量配線１０４と、この補助容量配線１０４に接続される補助容量電極１０４ｂ及び補助容量信号入力端子１０４ａとが設けられている。
【０００３】
そして、これらの上層には、ゲート絶縁膜１０７を介して非晶質シリコン半導体層からなるｉａ−Ｓｉ層１０８ａと、このｉａ−Ｓｉ層１０８ａとソース電極１０９ｂ及びドレイン電極１１０間とにオーミック接続を実現するためにリン（Ｐ）等の不純物を添加した非晶質シリコン半導体層であるｎ^＋ ａ−Ｓｉ層１０８ｂとを形成する。
【０００４】
次いで、上記の半導体であるｉａ−Ｓｉ層１０８ａ及びｎ^＋ ａ−Ｓｉ層１０８ｂの上に図示しないＡｌ／Ｔｉ等の多層構造膜を被着した後、ソース電極１０９ｂ、ドレイン電極１１０、及びそのバス配線であるソース配線１０９を形成する。さらに、上記ソース配線１０９、このソース配線１０９と一体のソース電極１０９ｂとソース信号入力端子１０９ｃ、ドレイン電極１１０によりＴＦＴ１１１を形成する。
【０００５】
次いで、ソース配線１０９及びＴＦＴ１１１を保護するＳｉＮ等の絶縁性膜からなる保護膜層１１２と、絶縁性のある感光性のアクリル系樹脂等からなる樹脂絶縁膜１１３を順次積層することによって、２層構造からなる保護層を形成する。
【０００６】
次に、上記感光性のアクリル系樹脂等からなる樹脂絶縁膜１１３を露光工程にて所定のマスクを使って感光させ、現像工程を経ることにより樹脂絶縁膜１１３にコンタクトホール１１５を形成し、このとき同時に、ソース信号入力端子１０９ｃ、ゲート信号入力端子１０２ａ、補助容量信号入力端子１０４ａ上の樹脂絶縁膜１１３を除去する。
【０００７】
以上のようにパターニングされた樹脂絶縁膜１１３をエッチング処理時のマスクとして用いることにより、上記コンタクトホール１１５の基底部の保護膜層１１２と前記ソース信号入力端子１０９ｃ、ゲート信号入力端子１０２ａ、補助容量信号入力端子１０４ａ上の保護膜層１１２を同時に除去する。
【０００８】
続いて、同様にパターニングされた樹脂絶縁膜１１３をエッチング処理時のマスクとして用いて、ゲート信号入力端子１０２ａ、補助容量信号入力端子１０４ａ上のゲート絶縁膜１０７ｂを除去する。
【０００９】
次に、樹脂絶縁膜１１３に設けられたコンタクトホール１１５内、及び樹脂絶縁膜１１３の表面に渡って形成された液晶に電圧を印加するための画素表示電極１１４が形成され、コンタクトホール１１５の基底部のドレイン電極１１０に対して電気的接続を行う。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来の液晶表示装置の製造方法では、マスクとなる樹脂絶縁膜１１３と保護膜層１１２とのエッチング速度が、
樹脂絶縁膜１１３のエッチング速度＜保護膜層１１２のエッチング速度
の関係であり、かつ、ドレイン電極１１０のエッチング速度が保護膜層１１２の１／１０以下である場合、ゲート信号入力端子１０２ａ及び補助容量信号入力端子１０４ａ部分のゲート絶縁膜１０７をエッチングしている間にコンタクトホール１１５内部のエッチングは、下方向への進行が止まり、横方向へのエッチングが進み、上記保護膜層１１２が樹脂絶縁膜１１３の裏面側までエッチングされて逆テーパー形状１１７を生じる。
【００１１】
この結果、このような状態では、その後に形成する画素表示電極１１４が段切れしてしまい、画素表示電極１１４における電気的な接続ができなくなってしまうという問題が生じる。
【００１２】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、画素表示電極に段切れが生じて、画素表示電極に断線が生じることを回避し得る液晶表示装置の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の液晶表示装置の製造方法は、上記課題を解決するために、画素へのスイッチングのためにソース電極及びドレイン電極を備える薄膜トランジスタを形成し、その上に保護膜層及び樹脂絶縁膜を積層し、この樹脂絶縁膜にコンタクトホールを形成した後、このコンタクトホールの下方の上記保護膜層をエッチング処理して除去し、このコンタクトホールの領域に液晶に電圧を印加するための画素表示電極を上記ドレイン電極に接触させて形成する液晶表示装置の製造方法において、上記コンタクトホールの領域におけるドレイン電極に下層を臨ませる貫通孔又は切り欠き部を形成する一方、上記薄膜トランジスタを形成すべく第一の島状半導体層を形成する際に、コンタクトホールの領域においても第二の島状半導体層を形成することを特徴としている。
【００１４】
上記の発明によれば、液晶表示装置を製造する際には、先ず、画素へのスイッチングのためにソース電極及びドレイン電極を備える薄膜トランジスタを形成する。次いで、その上に保護膜層及び樹脂絶縁膜を積層し、この樹脂絶縁膜にコンタクトホールを形成する。その後、このコンタクトホールの下方の上記保護膜層をエッチング処理して除去し、このコンタクトホールの領域に液晶に電圧を印加するための画素表示電極を上記ドレイン電極に接触させて形成する。
【００１５】
ここで、従来においては、コンタクトホールの下方の保護膜層をエッチング処理する際に、その下側にあるドレイン電極にてエッチングの進行が止まり、横方向にエッチング方向が移動することにより、保護膜層がコンタクトホールの領域を越えてエッチングされることになっていた。
【００１６】
そして、その結果、このコンタクトホールに上から画素表示電極を堆積させた場合に、コンタクトホールの基底部において、堆積導電材が保護膜層領域で分散されるので、画素表示電極に段切れが生じて、画素表示電極における電気的な接続ができなくなってしまうという問題点を有していた。
【００１７】
しかし、本発明では、コンタクトホールの領域におけるドレイン電極に下層を臨ませる貫通孔又は切り欠き部を形成しておく。そして、その後、薄膜トランジスタを形成すべく第一の島状半導体層を形成する際に、コンタクトホールの領域においても第二の島状半導体層を形成する。なお、この第二の島状半導体層は、ダミーとして形成するものである。
【００１８】
すなわち、薄膜トランジスタを形成すべく第一の島状半導体層を形成する際に、コンタクトホールの領域においても第二の島状半導体層を形成することによって、保護膜層をエッチング処理する際に、コンタクトホール基底部には、上側から順に、保護膜層と、貫通孔又は切り欠き部が形成されたドレイン電極と、第二の島状半導体層とが積層されていることになる。
【００１９】
したがって、保護膜層をエッチング処理すると、先ず、保護膜層がエッチングされ、次いで、エッチングの方向はエッチングされ易い第二の島状半導体層に向かうので、保護膜層の横方向へのエッチングが回避され、順テーパーとなる。
【００２０】
そのため、エッチング処理した後に、画素表示電極の導電材を堆積させたときに、導電材が段切れすることがない。
【００２１】
この結果、画素表示電極に段切れが生じて、画素表示電極に断線が生じることを回避し得る液晶表示装置の製造方法を提供することができる。
【００２２】
本発明の液晶表示装置の製造方法は、上記課題を解決するために、絶縁性基板上に、ゲート線と、このゲート線に接続されるゲート電極と、補助容量線と、この補助容量線に接続される補助容量電極とを形成する工程と、上記ゲート線、ゲート電極、補助容量線及び補助容量電極の各上にゲート絶縁膜を形成する工程と、上記ゲート電極の上方にゲート絶縁膜を介してｉａ−Ｓｉ層とｎ^＋ ａ−Ｓｉ層とを積層した第一の島状半導体層を形成するとともに、このとき同時に、補助容量電極の上方にゲート絶縁膜を介してｉａ−Ｓｉ層とｎ^＋ ａ−Ｓｉ層とを積層した第二の島状半導体層を形成する工程と、上記ゲート電極上方の第一の島状半導体層に対して、各一端がそれぞれ積層されるソース電極及びドレイン電極とこのソース電極に接続されるソース線とを形成するとともに、このドレイン電極を上記補助容量電極上方の第二の島状半導体層に対してもその他端が積層されるように形成しかつそのときその他端には貫通孔又は切り欠き部を形成する工程と、上記貫通孔又は切り欠き部を有するドレイン電極をマスクとして、上記補助容量電極上方の第二の島状半導体層のｎ^＋ ａ−Ｓｉ層をエッチング処理し除去する工程と、上記補助容量電極上方の第二の島状半導体層におけるｎ^＋ ａ−Ｓｉ層のエッチング処理と同時に、上記ゲート電極上方の第一の島状半導体層の上に各一端がそれぞれ積層されたソース電極及びドレイン電極をマスクとして、この第一の島状半導体層のｎ^＋ ａ−Ｓｉ層をエッチング処理し分離する工程と、上記基板上の全面に保護膜層を形成する工程と、上記保護膜層上に樹脂絶縁膜を形成する工程と、上記樹脂絶縁膜に、上記補助容量電極の上方におけるドレイン電極の貫通孔又は切り欠き部のパターンが横切るようにコンタクトホールを形成し、このとき同時に、ソース信号入力端子、ゲート入力信号端子及び補助容量入力端子上の樹脂絶縁膜を除去する工程と、上記パターンニングされた樹脂絶縁膜と上記コンタクトホール内におけるドレイン電極の貫通孔又は切り欠き部のパターンとをエッチングマスクとして、上記ソース信号入力端子、ゲート入力信号端子及び補助容量入力端子上の保護膜層と、コンタクトホール基底部の保護膜層とを同時にエッチング除去する工程と、上記ゲート信号入力端子及び補助容量信号入力端子上のゲート絶縁膜をエッチングして上記ゲート信号入力端子上のゲート絶縁膜を除去するとともに、このとき同時に、上記ドレイン電極の貫通孔又は切り欠き部とコンタクトホールとによって囲まれる領域に露出した上記第二の島状半導体層のｉａ−Ｓｉ層を同時にエッチングする工程と、からなることを特徴としている。
【００２３】
上記の発明によれば、液晶表示装置を製造する工程は、ゲート線と、このゲート線に接続されるゲート電極と、補助容量線と、この補助容量線に接続される補助容量電極とを形成する工程と、上記ゲート線、ゲート電極、補助容量線及び補助容量電極の各上にゲート絶縁膜を形成する工程と、上記ゲート電極の上方にゲート絶縁膜を介してｉａ−Ｓｉ層とｎ^＋ ａ−Ｓｉ層とを積層した第一の島状半導体層を形成するとともに、このとき同時に、補助容量電極の上方にゲート絶縁膜を介してｉａ−Ｓｉ層とｎ^＋ ａ−Ｓｉ層とを積層した第二の島状半導体層を形成する工程と、上記ゲート電極上方の第一の島状半導体層に対して、各一端がそれぞれ積層されるソース電極及びドレイン電極とこのソース電極に接続されるソース線とを形成するとともに、このドレイン電極を上記補助容量電極上方の第二の島状半導体層に対してもその他端が積層されるように形成しかつそのときその他端には貫通孔又は切り欠き部を形成する工程と、上記貫通孔又は切り欠き部を有するドレイン電極をマスクとして、上記補助容量電極上方の第二の島状半導体層のｎ^＋ ａ−Ｓｉ層をエッチング処理し除去する工程と、上記補助容量電極上方の第二の島状半導体層におけるｎ^＋ ａ−Ｓｉ層のエッチング処理と同時に、上記ゲート電極上方の第一の島状半導体層の上に各一端がそれぞれ積層されたソース電極及びドレイン電極をマスクとして、この第一の島状半導体層のｎ^＋ ａ−Ｓｉ層をエッチング処理し分離する工程と、上記基板上の全面に保護膜層を形成する工程と、上記保護膜層上に樹脂絶縁膜を形成する工程と、上記樹脂絶縁膜に、上記補助容量電極の上方におけるドレイン電極の貫通孔又は切り欠き部のパターンが横切るようにコンタクトホールを形成し、このとき同時に、ソース信号入力端子、ゲート入力信号端子及び補助容量入力端子上の樹脂絶縁膜を除去する工程と、上記パターンニングされた樹脂絶縁膜と上記コンタクトホール内におけるドレイン電極の貫通孔又は切り欠き部のパターンとをエッチングマスクとして、上記ソース信号入力端子、ゲート入力信号端子及び補助容量入力端子上の保護膜層と、コンタクトホール基底部の保護膜層とを同時にエッチング除去する工程と、上記ゲート信号入力端子及び補助容量信号入力端子上のゲート絶縁膜をエッチングして上記ゲート信号入力端子上のゲート絶縁膜を除去するとともに、このとき同時に、上記ドレイン電極の貫通孔又は切り欠き部とコンタクトホールとによって囲まれる領域に露出した上記第二の島状半導体層のｉａ−Ｓｉ層を同時にエッチングする工程とからなっている。
【００２４】
したがって、樹脂絶縁膜のコンタクトホールの内側に、このコンタクトホールを横切るようにドレイン電極に貫通孔又は切り欠き部を形成し、ドレイン電極とその下層のゲート絶縁膜との間に第二の島状半導体層を形成しておくことによって、この第二の島状半導体層は、保護膜層とドレイン電極とのエッチング選択性の中間の性質を有しているので、エッチングは下方の第二の島状半導体層に進み、横方向に広がることがない。
【００２５】
このため、エッチング処理によって、コンタクトホール基底部には、順テーパー形状が得られるので、画素表示電極をコンタクトホール内及び樹脂絶縁膜の表面にかけて形成した場合に、画素表示電極がコンタクトホール内で段切れすることが防止できる。
【００２６】
この結果、画素表示電極に段切れが生じて、画素表示電極に断線が生じることを回避し得る液晶表示装置の製造方法を提供することができる。
【００２７】
本発明の液晶表示装置の製造方法は、上記課題を解決するために、上記記載の液晶表示装置の製造方法において、コンタクトホール内部のドレイン電極に形成される貫通孔又は切り欠き部は、少なくとも一部がコンタクトホールの領域よりも側方に延びて形成されることを特徴としている。
【００２８】
上記の発明によれば、コンタクトホール内部のドレイン電極に形成される貫通孔又は切り欠き部は、少なくとも一部がコンタクトホールの領域よりも側方に延びて形成される。
【００２９】
このため、ドレイン電極と第二の島状半導体層との間で逆テーパーのエッチングが発生したとしても、樹脂絶縁膜と第二の島状半導体層との間に、樹脂絶縁膜よりも第二の島状半導体層のエッチング速度が遅い関係が成り立てば、順テーパーが形成され、ここからドレイン電極と画素表示電極との間の電気的接続が確保されることから、同様に、段切れすることを防止することができる。
【００３０】
本発明の液晶表示装置の製造方法は、上記課題を解決するために、上記記載の液晶表示装置の製造方法において、ドレイン電極の貫通孔又は切り欠き部のエッジとコンタクトホールのエッジとによって囲まれる領域に露出した第二の島状半導体層のｉａ−Ｓｉ層と、ゲート信号入力端子及びソース信号入力端子側領域のゲート絶縁膜とは、各エッチング速度の比と各膜厚との比が略同じであることを特徴としている。すなわち、（第二の島状半導体層エッチング速度／ゲート絶縁膜エッチング速度）≒（第二の島状半導体層の膜厚／ゲート絶縁膜の膜厚）となっていることを特徴としている。
【００３１】
上記の発明によれば、ドレイン電極の貫通孔又は切り欠き部のエッジとコンタクトホールのエッジとによって囲まれる領域に露出した第二の島状半導体層のｉａ−Ｓｉ層と、ゲート信号入力端子及びソース信号入力端子側領域のゲート絶縁膜とは、各エッチング速度の比と各膜厚との比が略同じである。すなわち、（第二の島状半導体層エッチング速度／ゲート絶縁膜エッチング速度）≒（第二の島状半導体層の膜厚／ゲート絶縁膜の膜厚）となっている。
【００３２】
この結果、第二の島状半導体層下のゲート絶縁膜がアンダーエッチングとなるので、ゲート絶縁膜がエッチングされて画素表示電極と補助容量電極との間でリークすることによる輝点の発生を防止することができる。
【００３３】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図８に基づいて説明すれば、以下の通りである。
【００３４】
本実施の形態の液晶表示装置は、図１（ａ）（ｂ）に示すように、画素へのスイッチングのためにソース電極９ｂ及びドレイン電極１０を備える薄膜トランジスタ（以下、「ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ」）という）１１を形成し、その上に保護膜層１２及び樹脂絶縁膜１３を積層し、この樹脂絶縁膜１３にコンタクトホール１５を形成した後、このコンタクトホール１５の下方の保護膜層１２をエッチング処理して除去し、このコンタクトホール１５の領域に液晶に電圧を印加するための画素表示電極１４を上記ドレイン電極１０に接触させて形成したものである。
【００３５】
そして、特に、本実施の形態の液晶表示装置は、画素表示電極１４の製造時に発生する断線を防止するために、図２（ａ）（ｂ）にも示すように、上記コンタクトホール１５の領域におけるドレイン電極１０に下層を臨ませる切り欠き部１６を形成する一方、前記ＴＦＴ１１を形成すべくＴＦＴ部島状半導体層８を形成する際に、コンタクトホール１５の領域においてもダミーとしてホール部島状半導体層２０を形成したものとなっている。
【００３６】
上記の液晶表示装置の製造方法について説明する。
【００３７】
先ず、図３（ａ）（ｂ）（ｃ）（ｄ）に示すように、先ず、洗浄したガラス等の絶縁性基板１上にＴｉ、Ａｌ、Ｃｒ等の金属薄膜をスパッタリング法等にて成膜し、これを例えばフォトリソ工程において、レジスト塗布工程、露光工程、現像工程を経てレジストパターンを作製した後、ドライ又はウエットエッチングをすることによってパターン形成する。
【００３８】
次いで、ゲート電極２ｂと、このゲート電極２ｂに接続されたゲート線としてのゲート配線２（図１（ａ）参照）と、このゲート配線２に接続されたゲート信号入力端子２ａと、補助容量電極４ｂと、この補助容量電極４ｂに接続された補助容量線としての補助容量配線４（図１（ａ）参照）と、この補助容量配線４に接続された補助容量入力端子としての補助容量信号入力端子４ａ（図１（ａ）参照）とを形成する。
【００３９】
次に、図４（ａ）（ｂ）（ｃ）（ｄ）に示すように、Ｐ−ＣＶＤ法でＳｉＨ_４ 、ＮＨ_３ 、Ｎ_２ ガスを使用し、ＳｉＮ_ｘ からなるゲート絶縁膜７を絶縁性基板１上の全面に形成する。
【００４０】
ここで、図４（ａ）（ｂ）及び図１（ａ）（ｂ）に示すように、に示すように、ゲート絶縁膜７の端子部域ではゲート絶縁膜端子部７ｂとなる。このため、ゲート絶縁膜７は、駆動回路入力端子部域であるゲート信号入力端子２ａ、前記補助容量信号入力端子４ａ、及び前記ソース信号入力端子９ｃ上にもゲート絶縁膜端子部７ｂとして残存している。
【００４１】
さらに、図４（ｃ）に示すように、その上に同じくＰ−ＣＶＤ法にて真性アモルファスシリコンであるｉａ−Ｓｉ層としてのｉａ−Ｓｉ膜８ａ、及びオーミツクコンタクト層であるリン（Ｐ）をドーピングしたｎ^＋ ａ−Ｓｉ層としてのｎ^＋ ａ−Ｓｉ膜８ｂを成膜する。
【００４２】
このとき、原料ガスとしてｉａ−Ｓｉ膜８ａは、ＳｉＨ_４ 又はＨ_２ を使用する。一方、ｎ^＋ ａ−Ｓｉ膜８ｂは、ＰＨ_３ ガスが０．５％混在しているＳｉＨ_４ 、Ｈ_２ ガスを使用する。
【００４３】
上記のように成膜したｉａ−Ｓｉ膜８ａ及びｎ^＋ ａ−Ｓｉ膜８ｂをフォトリソグラフィー法等の方法で、ゲート電極２ｂと重なるようにｉａ−Ｓｉ膜８ａ及びｎ^＋ ａ−Ｓｉ膜８ｂからなる第一の島状半導体層としてのＴＦＴ部島状半導体層８にパターン形成するのと同時に、図４（ｄ）に示すように、補助容量電極４ｂ上にゲート絶縁膜７を介してその一部が重畳するようにアモルファスシリコンからなる第二の島状半導体層としてのホール部島状半導体層２０を形成する。
【００４４】
次に、図５（ａ）（ｂ）（ｃ）（ｄ）に示すように、スパッタリング法等によりＴｉ、Ａｌ、Ｃｒ等の金属薄膜を基板全面に形成し、フォトリソグラフィー法を経て上記ＴＦＴ部島状半導体層８にその一端が重畳するドレイン電極１０と、ソース電極９ｂと、このソース電極９ｂに接続されるソース配線９と、さらに、このソース配線９に接続されるソース信号入力端子９ｃとが形成される。これら、ソース配線９、このソース配線９と一体のソース電極９ｂとソース信号入力端子９ｃ及びドレイン電極１０によりＴＦＴ１１が形成される。
【００４５】
このとき、図２（ａ）（ｂ）に示すように、ドレイン電極１０はその他端が前記補助容量電極４ｂ上のホール部島状半導体層２０と重なり、かつドレイン電極１０はホール部島状半導体層２０と重なる部分に切り欠き部１６が設けられ、ドレイン電極１０は、ホール部島状半導体層２０に一部重なった状態で切り欠き部１６の形状とすることによりホール部島状半導体層２０の一部が露出する形状でパターニングされる。なお、本実施の形態では、ドレイン電極１０には切り欠き部１６が形成されているが、必ずしもこれに限らず、例えば、下層を臨める貫通孔にて形成することも可能である。
【００４６】
次に、図５（ａ）（ｂ）（ｃ）（ｄ）に示すように、補助容量電極４ｂ上の切り欠き部１６又は貫通孔状パターンを備えたドレイン電極１０から露出したホール部島状半導体層２０のｎ^＋ ａ−Ｓｉ膜８ｂ部分をエッチング処理して除去するのと同時に、図５（ｄ）に示すように、補助容量電極４ｂの上方のホール部島状半導体層２０とその一端が重なり合うように形成されたドレイン電極１０をマスクとして、ホール部島状半導体層２０のｎ^＋ ａ−Ｓｉ膜８ｂをエッチング処理し分離する。
【００４７】
続いて、図６（ａ）（ｂ）（ｃ）（ｄ）に示すように、Ｐ−ＣＶＤ法でＳｉＨ_４ 、ＮＨ_３ 、Ｎ_２ ガスを使用し、ＳｉＮ_ｘ からなる第１の保護膜である保護膜層１２を図５（ａ）（ｂ）（ｃ）（ｄ）に示す状態の基板上の全面に形成する。
【００４８】
上記保護膜層１２上には絶縁性のある感光性アクリル系樹脂からなる樹脂絶縁膜１３がスピンコート法等により全面に塗布された後、露光装置を用いてマスクの所定のパターンに応じた領域を感光させ、現像工程において該感光領域の樹脂絶縁膜１３を除去する。
【００４９】
これによって、樹脂絶縁膜１３には、ゲート信号入力端子２ａ、補助容量信号入力端子４ａ、ソース信号入力端子９ｃ及びドレイン電極１０の各上のみが除去されたパターンであるコンタクトホール１５が形成され、次いで、図６（ｄ）に示すように、加熱処理等の処理を行ってこの樹脂絶縁膜１３を硬化させる。
【００５０】
ここで、図２（ａ）に示すように、ドレイン電極１０には、前述した通り、切り欠き部１６が設けられており、このドレイン電極１０はコンタクトホール１５を横切るような位置関係に配置される。
【００５１】
また、コンタクトホール１５内の側面とドレイン電極１０の切り欠き部１６のエッジによって囲まれる領域は、ホール部島状半導体層２０が露出した構造としている。
【００５２】
さらに、コンタクトホール１５の面積に占める露出したホール部島状半導体層２０の面積は１／３〜２／３程度が望ましく、大き過ぎるとドレイン電極１０は補助容量キャパシターを兼ねているため、ホール部島状半導体層２０のエッチング後の覆り膜厚のばらつきにより完成した液晶表示装置の表示品位を損なう。
【００５３】
また、小さすぎると本来の効果を得ることができなくなり、後述する画素表示電極１４で導通をとる際に、図９（ｂ）に示すように、コンタクトホール１１５の逆テーパー形状１１７を引き起こし導通不良という問題を生じる。
【００５４】
以上のような構成において、例えば、ＲＩＥモードのドライエッチャーにてＣＦ_４ 、Ｏ_２ 混合ガスを使用し、図７（ａ）（ｂ）（ｃ）（ｄ）に示すように、ソース配線９のソース信号入力端子９ｃ領域の保護膜層１２とゲート絶縁膜端子部７ｂを連続的にエッチングする。このとき同時に、上記コンタクトホール１５内もドライエッチングする。
【００５５】
上記コンタクトホール１５は、補助容量電極４ｂの上方にゲート絶縁膜７及びホール部島状半導体層２０を介して形成されたドレイン電極１０上に設けられる。また、ドレイン電極１０は切り欠き部１６を備え、コンタクトホール１５内の基底部のドレイン電極１０の切り欠き部１６からその一部が露出したホール部島状半導体層２０がエッチストッパーとなり、その下のゲート絶縁膜７は残存するが、外部入力端子であるソース信号入力端子９ｃ上の保護膜層１２はエッチング除去される。
【００５６】
また、図７（ａ）に示すように、前記ゲート信号入力端子２ａ上のゲート絶縁膜端子部７ｂと保護膜層１２も同時にエッチング除去される。
【００５７】
以上のように、本実施の形態に用いられるＴＦＴアレイ基板においては、図７（ａ）（ｂ）（ｄ）に示すように、樹脂絶縁膜１３と前記ソース配線９に接続されるソース信号入力端子９ｃとドレイン電極１０とが、保護膜層１２と前記ゲート絶縁膜端子部７ｂとをエッチング除去するマスクとなることが大きな特徴の一つである。これによって、マスク枚数を少なくすることができる。
【００５８】
すなわち、樹脂絶縁膜１３をマスクとして保護膜層１２とゲート絶縁膜端子部７ｂとを同時に、つまり同じマスクパターンによるパターニングが可能となることによって、保護膜層１２をエッチングするマクスパターンとゲート絶縁膜端子部７ｂをエッチングするマクスパターンとが不要となる。つまり、従来では、コンタクトホール１５の画素表示電極１４が段切れするので実用化ができなかったが、本実施の形態では、樹脂絶縁膜１３をマスクとして保護膜層１２及びゲート絶縁膜端子部７ｂの連続エッチングが可能となり、マスク２枚分の削減を図ることができる。
【００５９】
また、従来は、図９（ａ）に示すように、コンタクトホール１１５内ではドレイン電極１１０を形成するソース配線１０９の材料がゲート絶縁膜１０７の端部領域をエッチングするときに全くエッチングされないため、その上の保護膜層１１２が急速にサイドエッチングされてしまい、逆テーパー形状１１７となった。
【００６０】
しかし、本実施の形態のように、ドレイン電極１０に設けた切り欠き部１６からホール部島状半導体層２０を露出させておくと、各入力端子部上層のゲート絶縁膜７をエッチングしている間にもコンタクトホール１５内ではホール部島状半導体層２０がエッチングされるので、図７（ｄ）に示すように、樹脂絶縁膜１３への入り込みは最小に抑えられるため、保護膜層１２が樹脂絶縁膜１３下で順テーパー形状にエッチングできた。
【００６１】
最後に、図８（ａ）（ｂ）（ｃ）（ｄ）に示すように、画素表示電極１４となる例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：インジウムすず酸化物）等からなる透明導電膜をスパッタリング法等の方法で成膜し、これをフォトリソグラフィ法等の方法でパターン形成してドレイン電極１０と接続した画素表示電極１４を形成する。なお、画素表示電極１４を形成する際の透明導電膜は、必ずしもＩＴＯに限らず、例えば、Ａｌ、Ａｇ等の非光透過性の導電性膜を用いて反射型の表示電極としても良い。
【００６２】
また、図示しないが、以上のように形成されたアクティブマトリクス基板上に配向膜を成膜し、対向電極が形成され、該対向電極上に配向膜が形成されたカラーフィルター基板との間に液晶材を挟装する。
【００６３】
以上の製造方法によって、図１（ｂ）に示すように、ドレイン電極１０と画素表示電極１４とは、コンタクトホール１５内の接続部において逆テーパが生じないことから、段切れせずに接続することができた。
【００６４】
また、コンタクトホール１５を横切る形で切り欠き部１６を設けることにより、ドレイン電極１０上のコンタクトホール１５の外周部で保護膜層１２が樹脂絶縁膜１３の内側に入り込んだとしても、切り欠き部１６から露出したホール部島状半導体層２０上のコンタクトホール１５のエッジは、ホール部島状半導体層２０がゲート絶縁膜端子部７ｂよりもエッチング速度が遅い（１／３〜１／５）エッチング条件であれば、順テーパー形状となるので、こちらから導通を取ることができるので、信頼性は増している。
【００６５】
さらに、ホール部島状半導体層２０がゲート絶縁膜端子部７ｂよりもエッチング速度が遅いエッチング条件であればその下のゲート絶縁膜７の保護も可能となる。
【００６６】
このように、本実施の形態の液晶表示装置の製造方法では、液晶表示装置の製造する際には、先ず、画素へのスイッチングのためにソース電極９ｂ及びドレイン電極１０を備えるＴＦＴ１１を形成する。次いで、その上に保護膜層１２及び樹脂絶縁膜１３を積層し、この樹脂絶縁膜１３にコンタクトホール１５を形成する。その後、このコンタクトホール１５の下方の保護膜層１２をエッチング処理して除去し、このコンタクトホール１５の領域に液晶に電圧を印加するための画素表示電極１４をドレイン電極１０に接触させて形成する。
【００６７】
ここで、従来においては、コンタクトホール１５の下方の保護膜層１２をエッチング処理する際に、その下側にあるドレイン電極１０にてエッチングの進行が止まり、横方向にエッチング方向が移動することにより、保護膜層１２がコンタクトホール１５の領域を越えてエッチングされることになっていた。
【００６８】
そして、その結果、このコンタクトホール１５に上から画素表示電極１４を堆積させた場合に、コンタクトホール１５の基底部において、画素表示電極１４を形成するための堆積導電材が保護膜層１２の領域で段差を乗り越えられないので、画素表示電極１４に段切れが生じて、画素表示電極１４における電気的な接続ができなくなってしまうという問題点を有していた。
【００６９】
しかし、本実施の形態では、コンタクトホール１５の領域におけるドレイン電極１０に、下層を臨ませる切り欠き部１６又は貫通孔を形成しておく。そして、その後、ＴＦＴ１１を形成すべくＴＦＴ部島状半導体層８を形成する際に、コンタクトホール１５の領域においてもホール部島状半導体層２０を形成する。なお、このホール部島状半導体層２０は、ダミーとして形成するものである。
【００７０】
すなわち、ＴＦＴ１１を形成すべくＴＦＴ部島状半導体層８を形成する際に、コンタクトホール１５の領域においてもホール部島状半導体層２０を形成することによって、保護膜層１２をエッチング処理する際に、コンタクトホール１５の基底部には、上側から順に、保護膜層１２と、切り欠き部１６が形成されたドレイン電極１０と、ホール部島状半導体層２０とが積層されていることになる。
【００７１】
したがって、保護膜層１２をエッチング処理すると、先ず、保護膜層１２がエッチングされ、次いで、エッチングの方向はエッチングされ易いホール部島状半導体層２０に向かうので、保護膜層１２の横方向へのエッチングが回避され、順テーパーとなる。
【００７２】
そのため、エッチング処理した後に、画素表示電極１４の導電材を堆積させたときに、導電材が段切れすることがない。
【００７３】
この結果、画素表示電極１４に段切れが生じて、画素表示電極１４に断線が生じることを回避し得る液晶表示装置の製造方法を提供することができる。
【００７４】
また、本実施の形態の液晶表示装置の製造方法では、液晶表示装置を製造する工程は、ゲート配線２と、このゲート配線２に接続されるゲート電極２ｂと、補助容量配線４と、この補助容量配線４に接続される補助容量電極４ｂとを形成する工程と、上記ゲート配線２、ゲート電極２ｂ、補助容量配線４及び補助容量電極４ｂの各上にゲート絶縁膜７を形成する工程と、上記ゲート電極２ｂの上方にゲート絶縁膜７を介してｉａ−Ｓｉ膜８ａとｎ^＋ ａ−Ｓｉ膜８ｂとを積層したＴＦＴ部島状半導体層８を形成するとともに、このとき同時に、補助容量電極４ｂの上方にゲート絶縁膜７を介してｉａ−Ｓｉ膜８ａとｎ^＋ ａ−Ｓｉ膜８ｂとを積層したホール部島状半導体層２０を形成する工程と、上記ゲート電極２ｂの上方のＴＦＴ部島状半導体層８に対して、各一端がそれぞれ積層されるソース電極９ｂ及びドレイン電極１０とこのソース電極９ｂに接続されるソース線としてのソース配線９とを形成するとともに、このドレイン電極１０を上記補助容量電極４ｂの上方のホール部島状半導体層２０に対してもその他端が積層されるように形成しかつそのときその他端には切り欠き部１６又は貫通孔を形成する工程と、上記切り欠き部１６又は貫通孔を有するドレイン電極１０をマスクとして、補助容量電極４ｂの上方のホール部島状半導体層２０のｎ^＋ ａ−Ｓｉ膜８ｂをエッチング処理し除去する工程と、補助容量電極４ｂの上方のホール部島状半導体層２０におけるｎ^＋ ａ−Ｓｉ膜８ｂのエッチング処理と同時に、ゲート電極２ｂの上方のＴＦＴ部島状半導体層８の上に各一端がそれぞれ積層されたソース電極９ｂ及びドレイン電極１０をマスクとして、このＴＦＴ部島状半導体層８のｎ^＋ ａ−Ｓｉ膜８ｂをエッチング処理し分離する工程と、上記基板上の全面に保護膜層１２を形成する工程と、上記保護膜層１２の上に樹脂絶縁膜１３を形成する工程と、上記樹脂絶縁膜１３に、上記補助容量電極４ｂの上方におけるドレイン電極１０の切り欠き部１６又は貫通孔のパターンが横切るようにコンタクトホール１５を形成し、このとき同時に、ソース信号入力端子９ｃ、ゲート信号入力端子２ａ及び補助容量信号入力端子４ａ上の樹脂絶縁膜１３を除去する工程と、上記パターンニングされた樹脂絶縁膜１３とコンタクトホール１５内におけるドレイン電極１０の切り欠き部１６又は貫通孔のパターンとをエッチングマスクとして、上記ソース信号入力端子９ｃ、ゲート信号入力端子２ａ及び補助容量信号入力端子４ａ上の保護膜層１２と、コンタクトホール１５の基底部の保護膜層１２とを同時にエッチング除去する工程と、上記ゲート信号入力端子２ａ及び補助容量信号入力端子４ａの上のゲート絶縁膜７をエッチングして上記ゲート信号入力端子２ａの上のゲート絶縁膜７を除去するとともに、このとき同時に、上記ドレイン電極１０の切り欠き部１６又は貫通孔とコンタクトホール１５とによって囲まれる領域に露出したホール部島状半導体層２０のｉａ−Ｓｉ膜８ａを同時にエッチングする工程とからなっている。
【００７５】
したがって、樹脂絶縁膜１３のコンタクトホール１５の内側に、このコンタクトホール１５を横切るようにドレイン電極１０に切り欠き部１６又は貫通孔を形成し、ドレイン電極１０とその下層のゲート絶縁膜７との間にホール部島状半導体層２０を形成しておくことによって、このホール部島状半導体層２０は、保護膜層１２とドレイン電極１０とのエッチング選択性の中間の性質を有しているので、エッチングは下方のホール部島状半導体層２０に進み、横方向に進むことがない。
【００７６】
このため、エッチング処理によって、コンタクトホール１５の基底部には、順テーパー形状が得られるので、画素表示電極１４をコンタクトホール１５内及び樹脂絶縁膜１３の表面にかけて形成した場合に、画素表示電極１４がコンタクトホール１５内で段切れすることが防止できる。
【００７７】
この結果、画素表示電極１４に段切れが生じて、画素表示電極１４に断線が生じることを回避し得る液晶表示装置の製造方法を提供することができる。
【００７８】
また、従来では、コンタクトホール１５の画素表示電極１４が段切れするので実用化ができなかったが、本実施の形態では、樹脂絶縁膜１３をマスクとして保護膜層１２及びゲート絶縁膜端子部７ｂの連続エッチングが可能となり、マスク２枚分の削減を図ることができる。
【００７９】
また、本実施の形態の液晶表示装置の製造方法では、コンタクトホール１５内部のドレイン電極１０に形成される切り欠き部１６又は貫通孔は、少なくとも一部がコンタクトホール１５の領域よりも側方に延びて形成される。
【００８０】
このため、ドレイン電極１０とホール部島状半導体層２０との間で逆テーパーのエッチングが発生したとしても、樹脂絶縁膜１３とホール部島状半導体層２０との間に、樹脂絶縁膜１３よりもホール部島状半導体層２０のエッチング速度が遅い関係が成り立てば、順テーパーが形成され、ここからドレイン電極１０と画素表示電極１４との間の電気的接続が確保されることから、同様に、段切れすることを防止することができる。
【００８１】
また、本実施の形態の液晶表示装置の製造方法では、ドレイン電極１０の切り欠き部１６又は貫通孔のエッジとコンタクトホール１５のエッジとによって囲まれる領域に露出したホール部島状半導体層２０のｉａ−Ｓｉ膜８ａと、ゲート信号入力端子２ａ及びソース信号入力端子９ｃ側領域のゲート絶縁膜７とは、各エッチング速度の比と各膜厚との比が略同じである。すなわち、（ホール部島状半導体層２０のｉａ−Ｓｉ膜８ａのエッチング速度／ゲート絶縁膜７のエッチング速度）≒（ホール部島状半導体層２０のｉａ−Ｓｉ膜８ａ／ゲート絶縁膜７の膜厚）となっている。
【００８２】
この結果、ホール部島状半導体層２０の下のゲート絶縁膜７がアンダーエッチングとなるので、ゲート絶縁膜７がエッチングされて画素表示電極１４と補助容量電極４ｂとの間でリークすることによる輝点の発生を防止することができる。
【００８３】
【発明の効果】
本発明の液晶表示装置の製造方法は、以上のように、コンタクトホールの領域におけるドレイン電極に下層を臨ませる貫通孔又は切り欠き部を形成する一方、上記薄膜トランジスタを形成すべく第一の島状半導体層を形成する際に、コンタクトホールの領域においても第二の島状半導体層を形成する方法である。
【００８４】
それゆえ、薄膜トランジスタを形成すべく第一の島状半導体層を形成する際に、コンタクトホールの領域においても第二の島状半導体層を形成することによって、保護膜層をエッチング処理する際に、コンタクトホール基底部には、上側から順に、保護膜層と、貫通孔又は切り欠き部が形成されたドレイン電極と、第二の島状半導体層とが積層されていることになる。
【００８５】
したがって、保護膜層をエッチング処理すると、先ず、保護膜層がエッチングされ、次いで、エッチングの方向はエッチングされ易い第二の島状半導体層に向かうので、保護膜層の横方向へのエッチングが回避され、順テーパーとなる。
【００８６】
そのため、エッチング処理した後に、画素表示電極の導電材を堆積させたときに、導電材が段切れすることがない。
【００８７】
この結果、画素表示電極に段切れが生じて、画素表示電極に断線が生じることを回避し得る液晶表示装置の製造方法を提供することができるという効果を奏する。
【００８８】
本発明の液晶表示装置の製造方法は、以上のように、絶縁性基板上に、ゲート線と、このゲート線に接続されるゲート電極と、補助容量線と、この補助容量線に接続される補助容量電極とを形成する工程と、上記ゲート線、ゲート電極、補助容量線及び補助容量電極の各上にゲート絶縁膜を形成する工程と、上記ゲート電極の上方にゲート絶縁膜を介してｉａ−Ｓｉ層とｎ^＋ ａ−Ｓｉ層とを積層した第一の島状半導体層を形成するとともに、このとき同時に、補助容量電極の上方にゲート絶縁膜を介してｉａ−Ｓｉ層とｎ^＋ ａ−Ｓｉ層とを積層した第二の島状半導体層を形成する工程と、上記ゲート電極上方の第一の島状半導体層に対して、各一端がそれぞれ積層されるソース電極及びドレイン電極とこのソース電極に接続されるソース線とを形成するとともに、このドレイン電極を上記補助容量電極上方の第二の島状半導体層に対してもその他端が積層されるように形成しかつそのときその他端には貫通孔又は切り欠き部を形成する工程と、上記貫通孔又は切り欠き部を有するドレイン電極をマスクとして、上記補助容量電極上方の第二の島状半導体層のｎ^＋ ａ−Ｓｉ層をエッチング処理し除去する工程と、上記補助容量電極上方の第二の島状半導体層におけるｎ^＋ ａ−Ｓｉ層のエッチング処理と同時に、上記ゲート電極上方の第一の島状半導体層の上に各一端がそれぞれ積層されたソース電極及びドレイン電極をマスクとして、この第一の島状半導体層のｎ^＋ ａ−Ｓｉ層をエッチング処理し分離する工程と、上記基板上の全面に保護膜層を形成する工程と、上記保護膜層上に樹脂絶縁膜を形成する工程と、上記樹脂絶縁膜に、上記補助容量電極の上方におけるドレイン電極の貫通孔又は切り欠き部のパターンが横切るようにコンタクトホールを形成し、このとき同時に、ソース信号入力端子、ゲート入力信号端子及び補助容量入力端子上の樹脂絶縁膜を除去する工程と、上記パターンニングされた樹脂絶縁膜と上記コンタクトホール内におけるドレイン電極の貫通孔又は切り欠き部のパターンとをエッチングマスクとして、上記ソース信号入力端子、ゲート入力信号端子及び補助容量入力端子上の保護膜層と、コンタクトホール基底部の保護膜層とを同時にエッチング除去する工程と、上記ゲート信号入力端子及び補助容量信号入力端子上のゲート絶縁膜をエッチングして上記ゲート信号入力端子上のゲート絶縁膜を除去するとともに、このとき同時に、上記ドレイン電極の貫通孔又は切り欠き部とコンタクトホールとによって囲まれる領域に露出した上記第二の島状半導体層のｉａ−Ｓｉ層を同時にエッチングする工程と、からなる方法である。
【００８９】
それゆえ、樹脂絶縁膜のコンタクトホールの内側に、このコンタクトホールを横切るようにドレイン電極に貫通孔又は切り欠き部を形成し、ドレイン電極とその下層のゲート絶縁膜との間に第二の島状半導体層を形成しておくことによって、この第二の島状半導体層は、保護膜層とドレイン電極とのエッチング選択性の中間の性質を有しているので、エッチングは下方の第二の島状半導体層に進み、横方向に進むことがない。
【００９０】
このため、エッチング処理によって、コンタクトホール基底部には、順テーパー形状が得られるので、画素表示電極をコンタクトホール内及び樹脂絶縁膜の表面にかけて形成した場合に、画素表示電極がコンタクトホール内で段切れすることが防止できる。
【００９１】
この結果、画素表示電極に段切れが生じて、画素表示電極に断線が生じることを回避し得る液晶表示装置の製造方法を提供することができるという効果を奏する。
【００９２】
本発明の液晶表示装置の製造方法は、以上のように、上記記載の液晶表示装置の製造方法において、コンタクトホール内部のドレイン電極に形成される貫通孔又は切り欠き部は、少なくとも一部がコンタクトホールの領域よりも側方に延びて形成される方法である。
【００９３】
それゆえ、ドレイン電極と第二の島状半導体層との間で逆テーパーのエッチングが発生したとしても、樹脂絶縁膜と第二の島状半導体層との間に、樹脂絶縁膜よりも第二の島状半導体層のエッチング速度が遅い関係が成り立てば、順テーパーが形成され、ここからドレイン電極と画素表示電極との間の電気的接続が確保されることから、同様に、段切れすることを防止することができるという効果を奏する。
【００９４】
本発明の液晶表示装置の製造方法は、以上のように、上記記載の液晶表示装置の製造方法において、ドレイン電極の貫通孔又は切り欠き部のエッジとコンタクトホールのエッジとによって囲まれる領域に露出した第二の島状半導体層のｉａ−Ｓｉ層と、ゲート信号入力端子及びソース信号入力端子側領域のゲート絶縁膜とは、各エッチング速度の比と各膜厚との比が略同じである。すなわち、第二の島状半導体層エッチング速度／ゲート絶縁膜エッチング速度≒第二の島状半導体層の膜厚／ゲート絶縁膜の膜厚となっている方法である。
【００９５】
それゆえ、第二の島状半導体層下のゲート絶縁膜がアンダーエッチングとなるので、ゲート絶縁膜がエッチングされて画素表示電極と補助容量電極との間でのリークすることによる輝点の発生を防止することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明における液晶表示装置の実施の一形態を示すものであり、（ａ）は平面図、（ｂ）は（ａ）におけるＸ−Ｘ′線断面図である。
【図２】上記液晶表示装置を示すものであり、（ａ）は図１のＤ−Ｄ′線近傍の平面図、（ｂ）は（ａ）におけるＤ−Ｄ′線断面図である。
【図３】上記液晶表示装置の製造方法において、絶縁性基板にゲート電極を形成する製造工程を示すものであり、（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−Ｂ′線断面図、（ｃ）は図１のＣ−Ｃ′線断面図、（ｄ）は図１のＤ−Ｄ′線断面図である。
【図４】上記液晶表示装置の製造方法において、ＴＦＴ部島状半導体層及びホール部島状半導体層を形成するまでの製造工程を示すものであり、（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−Ｂ′線断面図、（ｃ）は図１のＣ−Ｃ′線断面図、（ｄ）は図１のＤ−Ｄ′線断面図である。
【図５】上記液晶表示装置の製造方法において、ＴＦＴを形成するまでの製造工程を示すものであり、（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−Ｂ′線断面図、（ｃ）は図１のＣ−Ｃ′線断面図、（ｄ）は図１のＤ−Ｄ′線断面図である。
【図６】上記液晶表示装置の製造方法において、樹脂絶縁膜を形成するまでの製造工程を示すものであり、（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−Ｂ′線断面図、（ｃ）は図１のＣ−Ｃ′線断面図、（ｄ）は図１のＤ−Ｄ′線断面図である。
【図７】上記液晶表示装置の製造方法において、コンタクトホールを形成してエッチング処理するまでの製造工程を示すものであり、（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−Ｂ′線断面図、（ｃ）は図１のＣ−Ｃ′線断面図、（ｄ）は図１のＤ−Ｄ′線断面図である。
【図８】上記液晶表示装置の製造方法において、画素表示電極を形成するまでの製造工程を示すものであり、（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−Ｂ′線断面図、（ｃ）は図１のＣ−Ｃ′線断面図、（ｄ）は図１のＤ−Ｄ′線断面図である。
【図９】従来の液晶表示装置の実施の一形態を示すものであり、（ａ）は平面図、（ｂ）は（ａ）におけるＹ−Ｙ′線断面図である。
【符号の説明】
１ 絶縁性基板
２ ゲート配線（ゲート線）
２ａ ゲート信号入力端子
２ｂ ゲート電極
４ 補助容量配線（補助容量線）
４ａ 補助容量信号入力端子（補助容量入力端子）
４ｂ 補助容量電極
７ ゲート絶縁膜
７ｂ ゲート絶縁膜端子部
８ａ ｉａ−Ｓｉ膜（ｉａ−Ｓｉ層）
８ｂ ｎ^＋ ａ−Ｓｉ膜（ｎ^＋ ａ−Ｓｉ層）
８ ＴＦＴ部島状半導体層（第一の島状半導体層）
９ ソース配線（ソース線）
９ｂ ソース電極
９ｃ ソース信号入力端子
１０ ドレイン電極
１１ ＴＦＴ（薄膜トランジスタ）
１２ 保護膜層
１３ 樹脂絶縁膜
１５ コンタクトホール
１６ 切り欠き部
２０ ホール部島状半導体層（第二の島状半導体層）

Claims (4)

1. 画素へのスイッチングのためにソース電極及びドレイン電極を備える薄膜トランジスタを形成し、その上に保護膜層及び樹脂絶縁膜を積層し、この樹脂絶縁膜にコンタクトホールを形成した後、このコンタクトホールの下方の上記保護膜層をエッチング処理して除去し、このコンタクトホールの領域に液晶に電圧を印加するための画素表示電極を上記ドレイン電極に接触させて形成する液晶表示装置の製造方法において、
   上記薄膜トランジスタを形成すべく第一の島状半導体層を形成する際に、コンタクトホールの領域においてもダミーとして第二の島状半導体層を形成し、
   次に、上記第一の島状半導体層にその一端が重なり、上記第二の島状半導体層にその他端が重なるようにドレイン電極を形成し、上記コンタクトホールの領域において、上記第二の島状半導体層に一部重なった状態で上記ドレイン電極の他端に下層を臨ませる貫通孔又は切り欠き部を形成し、
   その後、保護膜層及び樹脂絶縁膜を積層し、この樹脂絶縁膜に上記コンタクトホールを形成することを特徴とする液晶表示装置の製造方法。
2. 絶縁性基板上に、ゲート線と、このゲート線に接続されるゲート電極と、補助容量線と、この補助容量線に接続される補助容量電極とを形成する工程と、
   上記ゲート線、ゲート電極、補助容量線及び補助容量電極の各上にゲート絶縁膜を形成する工程と、
   上記ゲート電極の上方にゲート絶縁膜を介してｉａ−Ｓｉ層とｎ⁺ ａ−Ｓｉ層とを積層した第一の島状半導体層を薄膜トランジスタとして形成するとともに、このとき同時に、補助容量電極の上方にゲート絶縁膜を介してｉａ−Ｓｉ層とｎ⁺ ａ−Ｓｉ層とを積層した第二の島状半導体層をダミーとして形成する工程と、
   上記ゲート電極上方の第一の島状半導体層に対して、各一端がそれぞれ積層されるソース電極及びドレイン電極とこのソース電極に接続されるソース線とを形成するとともに、このドレイン電極を上記補助容量電極上方の第二の島状半導体層に対してもその他端が積層されるように形成しかつそのときその他端には下層を臨ませる貫通孔又は切り欠き部を形成する工程と、
   上記貫通孔又は切り欠き部を有するドレイン電極をマスクとして、上記補助容量電極上方の第二の島状半導体層のｎ⁺ ａ−Ｓｉ層をエッチング処理し除去する工程と、
   上記補助容量電極上方の第二の島状半導体層におけるｎ⁺ ａ−Ｓｉ層のエッチング処理と同時に、上記ゲート電極上方の第一の島状半導体層の上に各一端がそれぞれ積層されたソース電極及びドレイン電極をマスクとして、この第一の島状半導体層のｎ⁺ ａ−Ｓｉ層をエッチング処理し分離する工程と、
   上記基板上の全面に保護膜層を形成する工程と、
   上記保護膜層上に樹脂絶縁膜を形成する工程と、
   上記樹脂絶縁膜に、上記補助容量電極の上方におけるドレイン電極の貫通孔又は切り欠き部のパターンが横切るようにコンタクトホールを形成し、このとき同時に、ソース信号入力端子、ゲート入力信号端子及び補助容量入力端子上の樹脂絶縁膜を除去する工程と、
   上記パターンニングされた樹脂絶縁膜と上記コンタクトホール内におけるドレイン電極の貫通孔又は切り欠き部のパターンとをエッチングマスクとして、上記ソース信号入力端子、ゲート入力信号端子及び補助容量入力端子上の保護膜層と、コンタクトホール基底部の保護膜層とを同時にエッチング除去する工程と、
   上記ゲート信号入力端子及び補助容量信号入力端子上のゲート絶縁膜をエッチングして上記ゲート信号入力端子上のゲート絶縁膜を除去するとともに、このとき同時に、上記ドレイン電極の貫通孔又は切り欠き部とコンタクトホールとによって囲まれる領域に露出した上記第二の島状半導体層のｉａ−Ｓｉ層を同時にエッチングする工程と、
   からなることを特徴とする液晶表示装置の製造方法。
3. コンタクトホール内部のドレイン電極に形成される貫通孔又は切り欠き部は、少なくとも一部がコンタクトホールの領域よりも側方に延びて形成されることを特徴とする請求項２記載の液晶表示装置の製造方法。
4. ドレイン電極の貫通孔又は切り欠き部のエッジとコンタクトホールのエッジとによって囲まれる領域に露出した第二の島状半導体層のｉａ−Ｓｉ層と、ゲート信号入力端子及びソース信号入力端子側領域のゲート絶縁膜とは、各エッチング速度の比と各膜厚との比が略同じであることを特徴とする請求項２又は３記載の液晶表示装置の製造方法。

Images