KR101393611B1 - 반도체 디바이스용 반도체 기판의 제조방법, 반도체 디바이스용 반도체 기판의 제조장치, 반도체 디바이스의 제조방법 및 반도체 디바이스의 제조장치 - Google Patents

반도체 디바이스용 반도체 기판의 제조방법, 반도체 디바이스용 반도체 기판의 제조장치, 반도체 디바이스의 제조방법 및 반도체 디바이스의 제조장치 Download PDF

Info

Publication number
KR101393611B1
KR101393611B1 KR1020100049033A KR20100049033A KR101393611B1 KR 101393611 B1 KR101393611 B1 KR 101393611B1 KR 1020100049033 A KR1020100049033 A KR 1020100049033A KR 20100049033 A KR20100049033 A KR 20100049033A KR 101393611 B1 KR101393611 B1 KR 101393611B1
Authority
KR
South Korea
Prior art keywords
laser beam
single crystal
crystal wafer
semiconductor substrate
laser
Prior art date
Application number
KR1020100049033A
Other languages
English (en)
Other versions
KR20100130149A (ko
Inventor
카즈나리 쿠리타
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009133180A external-priority patent/JP2010283023A/ja
Priority claimed from JP2009136024A external-priority patent/JP2010283193A/ja
Priority claimed from JP2009136362A external-priority patent/JP2010283219A/ja
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20100130149A publication Critical patent/KR20100130149A/ko
Application granted granted Critical
Publication of KR101393611B1 publication Critical patent/KR101393611B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/0006—Working by laser beam, e.g. welding, cutting or boring taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting

Abstract

본 발명의 반도체 디바이스용 반도체기판의 제조방법에서는, 반도체기판 내부에서의 임의의 미소(微小)영역에 레이저 빔을 집광시킴으로써, 반도체기판 내부의 미소영역에 다광자 흡수를 발생시켜 상기 미소영역의 결정구조만 변화시킨 게터링 싱크를 형성한다.

Description

반도체 디바이스용 반도체 기판의 제조방법, 반도체 디바이스용 반도체 기판의 제조장치, 반도체 디바이스의 제조방법 및 반도체 디바이스의 제조장치{METHOD AND APPARATUS FOR MANUFACTURING SEMICONDUCTOR SUBSTRATE DEDICATED TO SEMICONDUCTOR DEVICE, AND METHOD AND APPARATUS FOR MANUFACTURING SEMOCONDUCTOR DEVICE}
본 발명은, 반도체 디바이스용 반도체기판의 제조방법, 반도체 디바이스용 반도체기판의 제조장치, 반도체 디바이스의 제조방법 및 반도체 디바이스의 제조장치에 관한 것이다. 자세하게는, 임의의 형상의 게터링 사이트를 단시간에 용이하게 형성할 수 있는 기술에 관한 것이다.
본원은, 2009년 6월 2일에 출원된 일본국 특허출원 제2009-133180호, 2009년 6월 5일에 출원된 일본국 특허출원 제2009-136024호 및 2009년 6월 5일에 출원된 일본국 특허출원 제2009-136362호에 대하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
최근, 휴대전화, 디지털 비디오 카메라 등의 대폭적인 슬림화에 따라, 이들 기기에 내장하는 반도체 디바이스, 예컨대 반도체 메모리의 슬림화가 진행되고 있다. 이러한 반도체 메모리는, 예컨대 실리콘 단결정으로 이루어지는 실리콘 기판(실리콘 웨이퍼)의 일면에 디바이스를 형성함으로써 제조된다. 반도체 메모리를 슬림화하기 위해서는, 실리콘 기판의 표면측에 디바이스를 형성한 후, 실리콘 기판의 이면측을 깎아 박막화하고, 예컨대 그 두께를 50㎛으로 한다.
이러한, 반도체 디바이스의 박후화(薄厚化) 공정에 있어서는, 실리콘 기판에 대한 중금속의 혼입이 우려된다. 실리콘 기판에 중금속 등의 불순물이 혼입되면, 리크 전류 등으로 인해 디바이스 특성이 현저히 열화(劣化)된다. 이 때문에, 실리콘 기판의 박후화 공정 후에 있어서 디바이스 형성영역에 중금속이 분산되는 것을 억제하는 것이 중요시되고 있다.
실리콘 기판으로부터 중금속을 제거하는 방법으로서, 종래부터 게터링법이 일반적으로 알려져 있다. 이는, 실리콘 기판에 게터링 사이트라 불리는 중금속의 포획영역을 형성하고, 어닐링 처리 등에 의해 상기 게터링 사이트에 중금속을 모음으로써, 소자형성영역의 중금속을 저감시키는 것이다.
이러한 게터링 사이트를 실리콘 기판에 형성하는 방법으로서, 예컨대, 실리콘 기판에 산소 석출물을 형성하는 IG(Intrinsic Gettering : 진성 게터링)법 (예컨대, 일본 특허공개공보 H6-338507호), 실리콘 기판의 이면측에 백 사이드 데미지 등의 게터링 사이트를 형성하는 EG(Extrinsic Gettering : 외인성(外因性) 게터링)법 (예컨대, 일본 특허공개공보 제2006-313922호) 등이 알려져 있다.
종래부터 행해지던 IG법은, 실리콘 기판에 디바이스를 형성하기 전(前)공정에서 이용되는 것으로서, 실리콘 기판에 확산된 중금속을 제거하기 위하여, 600℃ 이상의 열처리온도가 필요하다. 그러나, 실리콘 기판에 디바이스를 형성한 후에 행해지는 열처리온도는 400℃ 이하가 대부분이어서, 디바이스 형성 후의 박후화 공정에서 혼입된 중금속을 충분히 포획할 수 없다는 과제가 있었다.
또한, 최근의 반도체 디바이스의 박후화의 진행에 따라, 실리콘 기판은, 그 두께가 50∼40㎛ 이하, 나아가 30㎛ 정도일 것이 요구된다. 이러한 수준의 두께를 갖는 실리콘 기판에서는 박후화 공정에 있어서, 실리콘 기판에 형성된 게터링 싱크의 대부분이 깎여 버리기 때문에, 충분한 게터링 능력이 얻어지지 않는다는 과제가 있었다.
한편, 최근 주류가 되고 있는 300㎜ 웨이퍼 등의 대(大)구경 기판의 경우, 양면 연마가 이루어지고 있다. 따라서, 실리콘 기판의 이면측에 백 사이드 데미지 등의 게터링 사이트를 형성하는 EG법으로는, 이면측에 게터링 싱크를 형성하는 것 자체가 곤란하다.
본 발명은, 상기 사정을 감안하여 이루어진 것으로서, 중금속을 포획하는 게터링 사이트를 단시간에 용이하게 형성할 수 있는 반도체 디바이스용 반도체기판의 제조방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은, 반도체소자의 형성 후에 오염된 중금속을 간편하고도 확실하게 소자형성영역으로부터 제거할 수 있는 반도체 디바이스의 제조방법을 제공하는 것을 목적으로 한다.
본 발명자들의 연구에 따르면, 예컨대, 특정한 파장과 펄스 폭을 갖는 레이저 빔을, 실리콘 기판의 두께방향의 특정 위치에 집광시키고, 그 집광위치에 있어서의 실리콘 단결정의 성질을 개질(改質)함으로써, 게터링 싱크를 형성하는 방법이 고려된다.
상술한 바와 같은, 레이저 빔을 이용한 게터링 싱크의 형성은, 레이저 파워 및 레이저 스폿 지름 등의 레이저 조사(照射)조건에 강력하게 의존한다. 예컨대, 1㎜ 이하로 집광된 레이저 광은, 실리콘 단결정을 용융하기 위한 충분한 에너지를 갖기 때문에, 순식간에 가공 변질층, 즉 게터링 싱크를 형성할 수 있다.
그러나, 이러한 레이저 빔에 의한 게터링 싱크의 형성에 있어서는, 레이저 빔의 집광점 근방에서 실리콘 단결정이 순식간에 고온에 도달한다. 이 때문에, 집광점 근방에 열충격파가 발생하여 내부응력이 국소적으로 발생한다. 이러한 내부응력은, 후공정인 디바이스 형성공정 등의 열 프로세스에 의해 완화되며, 형성된 게터링 싱크로부터 전위(轉位)가 확대되어 디바이스 특성이 열화될 우려가 있는 것으로 판명되었다.
따라서, 본 발명의 다른 목적은, 게터링 사이트를 단시간에 용이하게 형성할 수 있는 동시에, 게터링 사이트의 형성에 따른 내부응력으로 인한 전위 결함의 발생우려가 적은 반도체 디바이스용 반도체기판의 제조방법을 제공하는 데에 있다.
더욱이, 본 발명의 다른 목적은, 중금속을 포획하는 게터링 사이트를 단시간에 용이하게 형성할 수 있는 반도체 디바이스의 제조장치를 제공하는 데에 있다. 더욱이, 상기 반도체기판의 제조장치에 있어서, 내부응력으로 인한 전위(轉位)의 발생을 억제하는 것도 목적으로 한다.
<제 1 양태>
상기 과제를 해결하기 위하여, 본 발명의 제 1 양태에서는 다음과 같은 반도체 디바이스용 반도체기판의 제조방법, 및 반도체 디바이스의 제조방법을 제공한다.
[A1] 본 발명의 제 1 양태에 있어서의 반도체 디바이스용 반도체기판의 제조방법은,
레이저 조사장치를 이용해 반도체기판의 일면에 레이저 빔을 입사시켜, 상기 반도체기판의 임의의 미소(微小)영역에 상기 레이저 빔을 집광시키는 다광자 흡수과정, 및
상기 다광자 흡수과정에 의해, 상기 미소영역의 결정구조를 변화시킨 게터링 싱크를 형성하는 공정을 가지며,
상기 게터링 싱크를, 상기 반도체기판의 일면에 대하여 평행하게 확대되며 또한 상기 반도체기판의 두께방향으로 연장되는 임의의 3차원 형상으로 형성하는 반도체 디바이스용 반도체기판의 제조방법이다.
[A2] 상기 게터링 싱크를, 정육면체형상, 직육면체형상, 또는 원기둥형상으로 형성하는 [A1]에 기재된 반도체 디바이스용 반도체기판의 제조방법.
[A3] 상기 게터링 싱크를, 상기 반도체기판의 두께방향을 따라, 서로 겹치는 위치에 복수 형성하는 [A1] 또는 [A2]에 기재된 반도체 디바이스용 반도체기판의 제조방법.
[A4] 상기 레이저 빔은, 펄스 폭 1.0×10-15∼1.0×10-8초, 파장 300∼1200㎚ 범위의 초단(超短) 펄스 레이저 빔인 [A1]∼[A3] 중 어느 하나에 기재된 반도체 디바이스용 반도체기판의 제조방법.
[A5] 상기 초단 펄스 레이저 빔을, 상기 미소영역에 있어서, 피크 출력 밀도가 1.0×106∼1.0×1011 W/㎠, 빔 지름이 1㎛∼10㎜의 범위가 되도록 제어하는, [A4]에 기재된 반도체 디바이스용 반도체기판의 제조방법.
[A6] 상기 반도체기판으로서, 단결정 실리콘으로 이루어지는 반도체기판을 이용하여, 적어도 비정질 구조의 실리콘을 상기 게터링 싱크로 형성하는, [A1]∼[A5] 중 어느 하나에 기재된 반도체 디바이스용 반도체기판의 제조방법.
[A7] 상기 게터링 싱크 형성공정은, 질소, 아르곤, 수소 중 적어도 어느 1종을 포함하는 비산화성 가스 분위기에서 수행하는, [A1]∼[A6] 중 어느 하나에 기재된 반도체 디바이스용 반도체기판의 제조방법.
[A8] 상기 반도체기판의 일면에, 에피텍셜 결정층을 형성하는 공정을 더욱 구비하는, [A1]∼[A7] 중 어느 하나에 기재된 반도체 디바이스용 반도체기판의 제조방법.
[A9] 본 발명의 제 1 양태에 있어서의 반도체 디바이스의 제조방법은,
[A1]∼[A8] 중 어느 하나에 기재된 반도체 디바이스용 반도체기판의 제조방법에 의해 얻어진 반도체기판의 각각의 게터링 싱크에 겹치는 위치에 반도체소자를 형성하는 공정과,
상기 반도체기판을 소정의 온도로 어닐링하여, 상기 게터링 싱크에 중금속을 포획시키는 게터링 공정을 적어도 구비한다.
<제 2 양태>
상기 과제를 해결하기 위하여, 본 발명의 제 2 양태에서는 다음과 같은 반도체 디바이스용 반도체기판의 제조방법, 및 반도체 디바이스용 반도체기판의 제조장치를 제공한다.
[B1] 본 발명의 제 2 양태에 있어서의 반도체 디바이스용 반도체기판의 제조방법은,
반도체기판을 400℃ 이상, 1000℃ 이하의 온도범위까지 가열하는 기판가열공정과,
상기 기판가열공정에 의해 가열된 반도체기판의 일면에 레이저 빔을 입사시켜, 상기 반도체기판의 임의의 미소영역에 상기 레이저 빔을 집광시키는 다광자 흡수과정과,
상기 다광자 흡수과정에 의해, 상기 미소영역의 결정구조를 변화시킨 게터링 싱크를 형성하는 공정을 적어도 구비한다.
[B2] 상기 레이저 빔은, 펄스 폭 1.0×10-15∼1.0×10-8초, 파장 300∼1200㎚ 범위의 초단 펄스 레이저 빔인 [B1]에 기재된 반도체 디바이스용 반도체기판의 제조방법.
[B3] 상기 초단 펄스 레이저 빔을, 상기 미소영역에 있어서, 피크 출력 밀도가 1.0×106∼1.0×1011 W/㎠, 빔 지름이 1㎛∼10㎜의 범위가 되도록 제어하는 [B2]에 기재된 반도체 디바이스용 반도체기판의 제조방법.
[B4] 상기 게터링 싱크 형성공정은, 질소, 아르곤, 수소 중 적어도 어느 1종을 포함하는 비산화성 가스 분위기에서 수행하는 [B1]∼[B3] 중 어느 하나에 기재된 반도체 디바이스용 반도체기판의 제조방법.
[B5] 상기 반도체기판의 일면에, 에피텍셜 결정층을 형성하는 공정을 더욱 구비하는 [B1]∼[B4] 중 어느 하나에 기재된 반도체 디바이스용 반도체기판의 제조방법.
[B6] 본 발명의 제 2 양태에 있어서의 반도체 디바이스용 반도체기판의 제조장치는,
펄스 폭 1.0×10-15∼1.0×10-8초, 파장 300∼1200㎚ 범위의 초단 펄스 레이저 빔을 반도체기판을 향해 조사하는 레이저 조사체와,
상기 반도체기판을 재치(載置)하는 스테이지와,
상기 반도체기판을 400℃ 이상, 1000℃ 이하의 온도범위까지 가열하는 기판가열수단을 구비한다.
[B7] 상기 기판가열수단은, 상기 스테이지를 가열하는 스테이지 가열장치인 [B6]에 기재된 반도체 디바이스용 반도체기판의 제조장치.
<제 3 양태>
상기 과제를 해결하기 위하여, 본 발명의 제 3 양태에서는 다음과 같은 반도체 디바이스용 반도체기판의 제조방법, 반도체 디바이스의 제조방법, 반도체 디바이스의 제조장치를 제공한다.
[C1] 본 발명의 제 3 양태에 있어서의 반도체 디바이스용 반도체기판의 제조방법은,
조사면으로부터 서로 평행한 복수의 광축으로 레이저 빔을 조사할 수 있는 레이저 조사장치를 이용해, 반도체기판의 일면의 적어도 2곳 이상에 동시에 레이저 빔을 입사시켜, 상기 반도체기판의 복수의 미소영역 각각에 상기 레이저 빔을 집광시키는 다광자 흡수과정, 및
상기 다광자 흡수과정에 의해, 상기 미소영역의 결정구조를 변화시킨 복수의 게터링 싱크를 형성하는 공정을 구비한다.
[C2] 상기 레이저 빔은, 펄스 폭 1.0×10-15∼1.0×10-8초, 파장 300∼1200㎚의 범위의 초단 펄스 레이저 빔인 [C1]에 기재된 반도체 디바이스용 반도체기판의 제조방법.
[C3] 상기 초단 펄스 레이저 빔을, 상기 미소영역에 있어서, 피크 출력 밀도가 1.0×106∼1.0×1011 W/㎠, 빔 지름이 1㎛∼10㎜의 범위가 되도록 제어하는 [C2]에 기재된 반도체 디바이스용 반도체기판의 제조방법.
[C4] 상기 반도체기판으로서, 단결정 실리콘으로 이루어지는 반도체기판을 이용하여, 적어도 비정질 구조의 실리콘을 상기 게터링 싱크로 형성하는, [C1]∼[C3] 중 어느 하나에 기재된 반도체 디바이스용 반도체기판의 제조방법.
[C5] 상기 게터링 싱크 형성공정은, 질소, 아르곤, 수소 중 적어도 어느 1종을 포함하는 비산화성 가스 분위기에서 수행하는 [C1]∼[C4] 중 어느 하나에 기재된 반도체 디바이스용 반도체기판의 제조방법.
[C6] 상기 반도체기판의 일면에, 에피텍셜 결정층을 형성하는 공정을 더욱 구비하는 [C1]∼[C5] 중 어느 하나에 기재된 반도체 디바이스용 반도체기판의 제조방법.
[C7] 본 발명의 제 3 양태에 있어서의 반도체 디바이스의 제조방법은,
상기 [C1]∼[C5] 중 어느 하나에 기재된 반도체 디바이스용 반도체기판의 제조방법에 의해 얻어진 반도체기판의 각각의 게터링 싱크에 겹치는 위치에 반도체소자를 형성하는 공정과,
상기 반도체기판을 소정의 온도로 어닐링하여, 상기 게터링 싱크에 중금속을 포획시키는 게터링 공정을 적어도 구비한다.
[C8] 본 발명의 제 3 양태에 있어서의 반도체 디바이스의 제조장치는,
펄스 폭 1.0×10-15∼1.0×10-8초, 파장 300∼1200㎚ 범위의 초단 펄스 레이저 빔을, 조사면으로부터 서로 평행한 복수의 광축으로 반도체기판을 향해 레이저를 조사하는 레이저 조사체를 구비한다.
[C9] 상기 레이저 조사체는, 적어도 1개의 레이저 광원과, 상기 레이저 광원으로부터 발생하는 초단 펄스 레이저 빔을 상기 조사면으로부터 복수의 광축으로 출사되도록 도광(導光)하는 복수의 도광부재를 구비하는 [C8]에 기재된 반도체 디바이스의 제조장치.
[C10] 상기 레이저 조사체는, 복수의 레이저 광원을 상기 조사면에 배열한 것인 [C8]에 기재된 반도체 디바이스의 제조장치.
본 발명의 제 1∼제 3 양태에서의 반도체 디바이스용 반도체기판의 제조방법에 따르면, 반도체기판의 내부에 있어서의 임의의 미소영역에 레이저 빔을 집광시킴으로써, 반도체기판 내부의 미소영역에 다광자 흡수과정을 발생시켜, 상기 미소영역의 결정구조만 변화시킨 게터링 싱크를 용이하게 형성할 수 있게 된다.
특히 제 1 양태에서는, 게터링 싱크의 형성공정에 있어서, 게터링 싱크의 형상을 반도체기판의 일면에 대하여 평행하게 확대되며 또한 반도체기판의 두께방향으로 연장되는 임의의 3차원 형상으로 형성한다. 따라서, 레이저 빔의 집광에 따른 결정 전위(轉位)의 발생 및 확대를 억제하여, 전위 결함이 적은 게터링 싱크를 형성할 수 있다.
또한, 본 발명의 제 1 양태의 반도체 디바이스의 제조방법에 따르면, 중금속이 확실히 포획된 고성능의 반도체 디바이스를 용이하고도 단시간에 제조할 수 있게 된다.
본 발명의 제 2 양태의 반도체 디바이스용 반도체기판의 제조방법에서는, 기판가열공정에 있어서 반도체기판을 소정의 온도범위, 예컨대 400℃ 이상, 1000℃ 이하로 가열한다. 따라서, 집광된 레이저 빔에 의한 반도체기판의 국소적인 온도의 급상승, 급강하와 같은 과대한 온도변화를 억제할 수 있다.
레이저 빔의 집광점 부근에서는, 실리콘 단결정이 순식간에 고온에 도달하기 때문에, 반도체기판이 예컨대 상온인 상태에서 레이저 빔을 입사시키면, 집광점 근방에 열충격파가 생겨 내부응력이 국소적으로 발생한다. 이러한 내부응력은, 후공정인 디바이스 형성공정 등의 열 프로세스에 의해 완화되며, 형성된 게터링 싱크로부터 전위가 확대됨에 따라 디바이스 특성이 열화되는 원인이 된다.
그러나, 본 발명의 제 2 양태에서 나타내는 바와 같이, 기판가열공정에 의해 반도체기판을 소정의 온도범위, 예컨대 400℃ 이상, 1000℃ 이하로 미리 가열하면, 레이저 빔 입사시의 집광점 근방의 최고도달온도와, 반도체기판 전체의 온도와의 온도 차를 작게 유지할 수 있다. 따라서, 레이저 빔을 이용한 게터링 사이트의 형성에 따른 급격한 온도변화를 방지하여 내부응력의 발생을 억제할 수 있다. 그리고, 전위 결함이 발생할 우려가 적은 반도체 디바이스용 반도체기판을 형성할 수 있게 된다.
또한, 본 발명의 제 2 양태의 반도체 디바이스용 반도체기판의 제조장치에서, 반도체기판을 400℃ 이상, 1000℃ 이하의 온도범위까지 가열하는 기판가열수단을 설치함으로써, 레이저 빔의 입사시에 있어서의 집광점 근방의 최고도달온도와, 반도체기판 전체의 온도와의 온도차를 작게 유지할 수 있다. 따라서, 레이저 빔을 이용한 게터링 사이트의 형성에 따른 급격한 온도변화를 방지하여 내부응력의 발생을 억제할 수 있다.
제 3 양태에서는, 게터링 싱크의 형성공정에 있어서, 조사면으로부터 서로 평행한 복수의 광축을 따라, 복수의 레이저 빔을 동시에(일시에) 조사한다. 따라서, 예컨대, 1개의 레이저 빔을 주사(走査)시키는 방법, 또는 반도체기판을 이동시키면서 레이저 빔을 조사하는 방법에 비해 단시간에 다수의 게터링 싱크를 동시에 대폭 형성할 수가 있다. 또한, 대구경의 단결정 웨이퍼라 하더라도, 조사면을 따라 형성하는 레이저 광원의 수를 증가시키면, 게터링 싱크의 형성시간을 전혀 늘리지 않고도 다수의 게터링 싱크를 일괄형성할 수 있게 된다.
또한, 본 발명의 제 3 양태의 반도체 디바이스의 제조방법에 따르면, 게터링 싱크의 형성공정에 있어서, 조사면으로부터 서로 평행한 복수의 광축을 따라, 복수의 레이저 빔을 동시에(일시에) 조사함으로써, 다수의 게터링 싱크를 단시간에 형성할 수 있다. 따라서, 중금속이 확실히 포획된 고성능의 반도체 디바이스를 단시간에 용이하게 제조할 수 있게 된다.
또한, 본 발명의 제 3 양태의 반도체 디바이스의 제조장치에 따르면, 조사면에 서로 평행한 복수의 광축으로 반도체기판을 향해 레이저를 조사하는 레이저 조사체를 구비하기 때문에, 복수의 레이저 빔을 동시에(일시에) 조사할 수 있어, 단시간에 다수의 게터링 싱크를 동시에 형성할 수 있게 된다.
도 1은 반도체 디바이스용 반도체기판의 일례를 나타내는 단면도이다.
도 2는 반도체 디바이스의 일례를 나타내는 단면도이다.
도 3A ∼ 도 3D는 본 발명의 제 1 양태에서의 반도체 디바이스용 반도체기판의 제조방법을 나타내는 단면도이다.
도 4는 제 1 양태에서의 반도체 디바이스의 제조장치의 일례를 나타내는 설명도이다.
도 5는 제 1 양태에서의 게터링 싱크의 형성공정을 나타내는 확대 단면도이다.
도 6A ∼ 도 6B는 제 1 양태에서의 게터링 싱크의 형상예를 나타내는 파단 사시도이다.
도 7A ∼ 도 7D는 본 발명의 제 2 양태에서의 반도체 디바이스용 반도체기판의 제조방법을 나타내는 단면도이다.
도 8A ∼ 도 8B는 본 발명의 제 2 양태에서의 반도체 디바이스용 반도체기판의 제조방법을 나타내는 단면도이다.
도 9는 본 발명의 제 2 양태에서의 반도체 디바이스용 반도체기판의 제조장치의 일례를 나타내는 설명도이다.
도 10은 제 2 양태에서의 게터링 싱크의 형성공정을 나타내는 확대 단면도이다.
도 11은 제 2 양태에서의 게터링 싱크의 형성예를 나타내는 사시도이다.
도 12A ∼ 도 12E는 본 발명의 제 3 양태에서의 반도체 디바이스용 반도체기판의 제조방법을 나타내는 단면도이다.
도 13은 제 3 양태에서의 게터링 싱크의 형성공정을 나타내는 확대 단면도이다.
도 14는 본 발명의 제 3 양태에서의 반도체 디바이스의 제조장치의 일례를 나타내는 설명도이다.
도 15는 제 3 양태에서의 레이저 조사체의 일례를 나타내는 사시도이다.
도 16은 본 발명의 제 3 양태에서의 반도체 디바이스의 제조장치의 다른 일례를 나타내는 설명도이다.
이하, 본 발명에 관한 반도체 디바이스용 반도체기판의 제조방법, 반도체 디바이스용 반도체기판의 제조장치, 반도체 디바이스의 제조방법 및 반도체 디바이스의 제조장치의 제 1 양태∼제 3 양태에 대하여 도면에 따라 설명하도록 한다.
한편, 제 1 양태∼제 3 양태는 발명의 취지를 보다 잘 이해시키기 위해 일례를 제시하여 설명하는 것이며, 특별한 지정이 없는 한, 본 발명을 한정하는 것은 아니다. 또한, 이하의 설명에서 이용되는 도면은, 본 발명의 특징을 이해하기 쉽게 하기 위하여 편의상, 주요부가 되는 부분을 확대하여 나타내는 경우가 있으므로, 각 구성요소의 치수비율 등이 실제와 같다고는 할 수 없다.
우선 맨 처음으로, 반도체 디바이스용 반도체기판의 구성예를 설명하도록 한다. 도 1은, 본 발명의 반도체 디바이스용 반도체기판을 나타내는 확대 단면도이다. 반도체 디바이스용 반도체기판(이하, 단순히 '반도체기판'이라 함 : 1)은, 단결정 웨이퍼(2)와, 상기 단결정 웨이퍼(2)의 일면(2a)에 형성된 에피텍셜층(3)을 구비한다. 그리고, 단결정 웨이퍼(2)의 일면(2a) 근방 부근에는, 반도체기판(1)의 중금속을 포획하는 복수의 게터링 싱크(4)가 형성되어 있다.
이러한 반도체기판(1)은, 반도체 디바이스용 기판, 예컨대 고체촬상소자 제조용 기판으로서 적합하게 이용될 수 있다. 단결정 웨이퍼(2)는 예컨대, 실리콘 단결정 웨이퍼이면 된다. 에피텍셜층(3)은, 단결정 웨이퍼(2)의 일면(2a)으로부터 성장시킨 실리콘의 에피텍셜 성장막이면 된다.
게터링 싱크(4)는, 실리콘 단결정의 일부를 비정질화시킨 비정질적(Amorphous like) 구조이면 된다. 게터링 싱크(4)는, 그 결정구조 내에 약간의 왜곡이 존재하는 것만으로 중금속을 포획하는 능력이 있어, 극히 일부를 비정질화하는 것만으로 게터링 싱크로서 기능할 수 있다.
또한, 이러한 게터링 싱크(4)는, 레이저 빔의 집광에 의해, 단결정 웨이퍼(2)의 일부에 다광자 흡수과정을 발생시켜 결정구조를 개질함으로써 형성된다.
게터링 싱크(4)는, 상기 반도체기판(1)을 이용하여 고체촬상소자를 형성할 때의, 적어도 각각의 반도체소자(예컨대, 고체촬상소자)의 형성영역(S)과 겹치는 위치에 형성되어 있으면 된다. 예컨대, 1개의 게터링 싱크(4)는, 직경(R)이 50∼150㎛, 두께(T)가 10∼150㎛ 크기의 원반형상으로 형성되어 있으면 된다. 또한, 게터링 싱크(4)의 형성깊이(D)는, 단결정 웨이퍼(2)의 일면(2a)으로부터 0.5∼2㎛ 정도가 바람직하다.
또한, 이러한 게터링 싱크(4)는, 단결정 웨이퍼(2)의 상층에 막형성된 에피텍셜층(3)에 형성하여도 무방하다. 에피텍셜층(3)에 게터링 싱크(4)를 형성하는 경우, 게터링 싱크(4)는 디바이스 형성측의 면으로 노출되지 않도록, 에피텍셜층 내부에 형성하는 것이 바람직하다.
다음으로, 반도체 디바이스용 반도체기판(1)을 이용한 반도체 디바이스의 구성예에 대해 설명한다. 한편, 이하의 제 1 양태∼제 3 양태에서는, 반도체 디바이스의 일례로서 고체촬상소자를 들기로 한다.
도 2는, 본 발명의 고체촬상소자용 에피텍셜 기판을 이용하여 작성된 고체촬상소자의 일례를 나타내는 단면도이다. 고체촬상소자(60)는, p+형의 반도체기판(실리콘 기판 : 2) 위에 p형의 에피텍셜층(3)을 형성하고, 더욱이, 단결정 웨이퍼(2)에 게터링 싱크(4)를 형성한 반도체기판(반도체 디바이스용 반도체기판 ; 1)을 이용한다.
에피텍셜층(3)의 소정 위치에는, 제 1의 ｎ형 웰영역(61)이 형성된다. 상기 제 1의 ｎ형 웰영역(61)의 내부에, 수직전송 레지스터를 구성하는 p형 전송채널영역(63), ｎ형 채널스톱영역(64) 및 제 2의 ｎ형 웰영역(65)이 각각 형성되어 있다.
더욱이, 게이트 절연막(62)의 소정 위치에는 전송전극(66)이 형성되어 있다. 또한, p형 전송채널영역(63)과 제 2의 ｎ형 웰영역(65)에, p형 및 ｎ형의 불순물을 선택적으로 주입함으로써, ｎ형의 양전하 축적영역(67)과 p형의 불순물 확산영역(68)을 적층시킨 포토 다이오드(반도체소자 : 69)가 형성된다. 그리고, 이들을 덮는 층간 절연막(71), 및 포토 다이오드(69)의 수직 상방을 제외한 표면을 덮는 차광막(72)을 구비하고 있다.
이러한 구성의 고체촬상소자(60)에서는, 단결정 웨이퍼(2)에 형성된 게터링 싱크(4)에 의해, 반도체기판(1)에 포함되는 중금속이 확실히 포획되어 있다. 따라서, 고체촬상소자(60)의 촬상특성을 저하시키는 요인인 포토 다이오드(반도체소자 : 69)의 암전류시의 리크전류를 억제할 수 있다.
즉, 이하의 제 1 양태∼제 3 양태에서 나타내는 반도체 디바이스용 반도체기판의 제조방법에 의해 얻어진 반도체기판(1)을 이용하여 고체촬상소자(60)를 형성함으로써 암전류시의 리크전류가 적은, 뛰어난 촬상특성을 갖는 고체촬상소자(60)를 실현할 수가 있다.
<제 1 양태>
다음으로, 본 발명의 제 1 양태에 따른 반도체 디바이스용 반도체기판의 제조방법, 및 이를 이용한 반도체 디바이스의 제조방법에 대해 설명하도록 한다. 도 3A∼도 3D는, 반도체 디바이스의 일례인 고체촬상소자의 제조방법을 단계적으로 나타내는 단면도이다.
반도체 디바이스용 반도체기판(이하, 단순히 '반도체기판'이라 함)을 제조할 때에는, 우선, 단결정 웨이퍼(2)를 준비한다(도 3A 참조). 단결정 웨이퍼(2)는, 예컨대, 실리콘 단결정 잉곳을 슬라이스하여 제조된 실리콘 단결정 웨이퍼이면 된다.
다음으로, 상기 단결정 웨이퍼(2)의 일면(2a)에, 예컨대, 에피텍셜층(3)을 형성한다(도 3B참조 : 에피텍셜 성장공정). 에피텍셜층(3)의 형성시에는, 예컨대, 에피텍셜 성장장치를 이용하여, 단결정 웨이퍼(2)를 소정 온도까지 가열하면서 원료 가스를 도입함으로써, 일면(2a)에 실리콘 단결정으로 이루어지는 에피텍셜층(3)을 성장시키면 된다.
다음으로, 에피텍셜층(3)이 형성된 단결정 웨이퍼(2)를 레이저 조사장치(120)에 세팅하고, CCD카메라(130)의 촬상 데이터에 근거하여 단결정 웨이퍼(2)를 이동시키면서 레이저 빔을 조사한다(도 3C 참조). 이 때, 레이저 발생장치(115 ; 도 3C에서는 도시 제외, 도 4 참조)로부터 출사된 레이저 빔은, 집광용 렌즈(집광수단 : 111)에 의해 집광점(초점)이 단결정 웨이퍼(2)의 일면(2a)으로부터, 예컨대 수 십 ㎛ 정도 깊은 위치가 되도록 집광된다. 이로써, 단결정 웨이퍼(2)의 결정구조가 개질되어 게터링 싱크(4)가 형성된다(게터링 싱크 형성공정). 한편, 이러한 게터링 싱크(4)의 형성공정은 후에 상세히 기술하도록 한다.
에피텍셜층(3)과 게터링 싱크(4)가 형성된 단결정 웨이퍼(2)는, 어닐링장치(180)에 의해 소정의 온도까지 더욱 가열된다(도 3D 참조 : 게터링 공정). 이로써, 단결정 웨이퍼(2) 내에 확산되어 있는 중금속이 게터링 싱크(4)에 모여, 소자형성부분에 중금속이 지극히 적은 반도체기판(반도체 디바이스용 반도체기판 : 1)이 얻어진다.
그 후, 상기 반도체기판(반도체 디바이스용 반도체기판 : 1)의 에피텍셜층(3)에 포개지도록 반도체 디바이스, 예컨대 포토 다이오드(반도체소자)를 형성하면(소자형성공정), 중금속에 의한 리크 전류가 적은, 뛰어난 특성을 가진 고체촬상소자(반도체 디바이스)를 얻을 수가 있다.
한편, 제 1 양태에서는 게터링 공정을 반도체소자의 형성 전에 미리 수행하였지만, 반도체소자를 형성한 후에 어닐링하여, 중금속을 게터링 싱크(4)에 모으도록 하여도 됨은 물론이다.
도 4는, 제 1 양태에서의, 단결정 웨이퍼에 게터링 싱크를 형성하기 위한 레이저 조사장치의 일례를 나타내는 모식도이다. 레이저 조사장치(120)는, 레이저 빔(Q1)을 펄스 발진하는 레이저 발생장치(115), 레이저 빔(Q1)의 펄스 등을 제어하는 펄스제어회로(Q스위치 ; 116), 레이저 빔(Q1)을 반사하여 레이저 빔(Q1)의 진행방향을 단결정 웨이퍼(2)를 향해 90°변환시키는 빔 스플리터(하프 미러 : 117a), 빔 스플리터(117a)에서 반사된 레이저 빔(Q1)을 집광시키는 집광용 렌즈(집광수단 : 111)를 구비하고 있다.
또한, 에피텍셜층(3)이 형성된 단결정 웨이퍼(2)를 재치(載置)하는 스테이지(140)를 구비한다. 상기 스테이지(140)는, 집광된 레이저 빔(Q2)을 단결정 웨이퍼(2)의 임의의 위치에서 집광시켜 초점을 맞추기 위하여, 스테이지 제어회로(145)에 의해, 연직방향(Z) 및 수평방향(X)으로 이동가능하도록 제어된다.
레이저 발생장치(115) 및 펄스제어회로(116)는, 특별한 한정은 없지만, 단결정 웨이퍼 내부에서의 임의의 위치의 결정구조를 개질하여 게터링 싱크를 형성할 수 있는 레이저 빔을 조사할 수 있으면 된다. 특히, 반도체 웨이퍼를 투과할 수 있는 파장영역이면서, 또한 단펄스 주기로의 발진이 가능한 티탄 사파이어 레이저를 이용하는 것이 적합하다. 한편, 표 1에는, 일반적인 반도체 웨이퍼 및 실리콘 웨이퍼의 각각에 있어서, 적합한 레이저 조사조건의 구체예가 제시되어 있다.
레이저 조사조건
웨이퍼 종류 반도체 웨이퍼 실리콘 웨이퍼
빔파장 300~1200nm 1000~1200nm
빔지름 0.1~100㎛ 0.5~1.0㎛
반복 주파수 0.001~100MHz 10~100MHz
펄스폭 1.0×10-15~1.0×10-8초 1.0×10-15~1.0×10-9초
출력 1~1000mJ/펄스 1~100mJ/펄스
※레이저 빔(Q1) 및 레이저 빔(Q2)에 있어서의 레이저 조사조건(실리콘에 대하여 투과가능한 레이저 조사조건)
레이저 빔(Q1) 및 레이저 빔(Q2)에 있어서의 펄스 폭은 보다 바람직하게는 1.0×10-14∼1.0×10-9초이며, 더욱 바람직하게는 1.0×10-10∼1.0×10-9초이다. 레이저 빔(Q1) 및 레이저 빔(Q2)에 있어서의 파장은, 보다 바람직하게는 1010∼1090㎚이며, 더욱 바람직하게는 1030∼1060㎚이다.
레이저 발생장치(115)에 의해 발생시킨 레이저 빔(Q1)은, 집광용 렌즈(111)에 의해 광로폭이 집속된다. 이 집속된 레이저 빔(Q2)이 단결정 웨이퍼(2)의 임의의 깊이 위치(D)에서 초점(G)을 결상(結像)(집광)하도록, 스테이지(140)가 연직방향(Z)으로 제어된다. 집광용 렌즈(111)는, 예컨대 배율이 10∼300배, N.A(개구 수)가 0.3∼0.9, 레이저 빔의 파장에 대한 투과율이 30∼60%의 범위인 것이 바람직하다.
레이저 조사장치(120)는, 더욱이 가시광 레이저 발생장치(119), 빔 스플리터(하프 미러 : 117b), CCD카메라(130), CCD카메라 제어회로(135), 결상용 렌즈(112), 중앙제어회로(150) 및 표시수단(151)을 구비하고 있다.
가시광 레이저 발생장치(119)에 의해 발생시킨 가시광 레이저 빔(Q3)은, 빔 스플리터(하프 미러 : 117b)에서 반사되고 90° 방향전환되어 단결정 웨이퍼(2)의 에피텍셜층(3)에 도달한다. 그리고, 에피텍셜층(3)의 표면에서 반사되어, 집광용 렌즈(111) 및 빔 스플리터(117a 및 117b)를 투과하여 결상용 렌즈(112)에 도달한다. 결상용 렌즈(112)에 도달한 가시광 레이저(Q3)는, 단결정 웨이퍼(2)의 표면화상으로서 CCD카메라(130)에 의해 촬상되며, 얻어진 촬상 데이터가 CCD카메라 제어회로(135)에 입력된다. 입력된 촬상 데이터에 근거하여, 스테이지 제어회로(145)는 스테이지(140)의 수평방향(X)의 이동량을 제어한다.
다음으로, 에피텍셜층(3)이 형성된 단결정 웨이퍼(2)에 게터링 싱크(4)를 형성하는 방법에 대해 상세히 기술한다. 도 5는, 레이저 빔에 의해 반도체 웨이퍼에 게터링 싱크를 형성하는 모습을 나타낸 모식도이다. 단결정 웨이퍼(2)에 게터링 싱크(4)를 형성할 때에는, 레이저 발생장치(115)로부터 출사된 레이저 빔(Q1)을 집광용 렌즈(집광수단 : 111)에 의해 집속시킨다. 집속된 레이저 빔(Q2)은, 실리콘에 대하여 투과가능한 파장영역이기 때문에, 에피텍셜층(3)의 표면에 도달한 후, 반사되지 않고 그대로 입사된다.
한편, 에피텍셜층(3)이 형성된 단결정 웨이퍼(2)에서는, 레이저 빔(Q2)의 집광점(초점 : G)이 단결정 웨이퍼(2)의 일면(2a)으로부터 소정의 깊이(D)가 되도록 위치결정된다. 이로써, 레이저 빔(Q2)의 집광점(초점 : G)을 맞춘 부위에서만 단결정 웨이퍼(2)에 다광자 흡수가 발생한다.
다광자 흡수과정에서는, 주지된 바와 같이, 극히 단시간에 다량의 광자가 특정한 부위(조사영역)에 조사됨에 따라, 조사영역에만 선택적으로 다량의 에너지가 흡수된다. 따라서, 조사영역의 결정결합이 변화되는 등의 반응이 야기된다. 제 1 양태에 있어서는, 단결정 웨이퍼(2) 내부의 임의의 영역에 레이저 빔을 집광시킴으로써, 그 집광점(초점)에 있어서, 단결정 구조의 반도체 웨이퍼를 개질하여, 부분적으로 비정질적인(Amorphous like) 결정구조를 생성시키게 된다. 이러한 결정구조의 개질은, 중금속의 포획작용이 발생하는 정도, 즉, 결정구조에 약간의 왜곡을 발생시키는 정도이면 된다.
이상과 같이, 본 발명의 제 1 양태에서는, 단결정 웨이퍼(2) 내부의 임의의 미소영역에 레이저 빔(Q1)을 집속시킨 레이저 빔(Q2)의 집광점(초점 : G)의 조사위치를 설정한다. 그리고, 상기 미소영역의 결정구조를 개질함으로써, 단결정 웨이퍼(2)의 임의의 미소영역에 게터링 싱크(4)를 형성할 수 있다.
게터링 싱크(4)를 형성하기 위한 레이저 빔은, 레이저 빔이 집광점(초점)에 도달하기 이전의 광로에 있어서는, 에피텍셜층(3)이나 단결정 웨이퍼(2)의 결정구조를 개질하지 않고서, 레이저 빔이 확실히 투과될 수 있는 조건으로 하는 것이 중요하다. 이러한 레이저 빔의 조사조건은, 반도체재료의 기초 물성값인 금제대(禁制帶 ; 에너지 밴드 갭)에 의해 결정된다. 예컨대, 실리콘 반도체의 금제대는, 1.1eV이기 때문에, 입사파장이 1000㎚ 이상인 경우, 투과성이 현저해진다. 이렇게 하여 레이저 빔의 파장은, 반도체재료의 금제대를 고려하여 결정할 수 있다.
레이저 빔의 발생장치로서는, YAG 레이저와 같은 고출력 레이저에서는, 소정의 깊이위치뿐만 아니라, 그 주변영역에도 열 에너지가 전달될 우려가 있기 때문에, 저출력 레이저를 이용하는 것이 바람직하다. 저출력 레이저로서는, 예컨대, 펨토초 레이저와 같은 초단(超短) 펄스 레이저가 적합하다.
상기 초단 펄스 레이저는, 반도체 레이저 등을 이용하여 티탄 사파이어 결정(고체 레이저 결정)을 여기(勵起)함으로써, 레이저 빔의 파장을 임의의 범위로 설정할 수 있다. 초단 펄스 레이저는, 여기 레이저 빔의 펄스 폭을 1.0×10- 15펨토초 이하로 할 수 있기 때문에, 그 밖의 레이저에 비해 여기에 의해 발생되는 열 에너지의 확산을 억제할 수 있어, 레이저 빔의 집광점(초점)에만 광 에너지를 집중시킬 수가 있다.
다광자 흡수과정에 의해 결정구조를 개질하여 형성한 게터링 싱크(4)는, 아마도 비정질적(Amorphous like) 결정구조로 되어 있을 것이라 추정된다.
이러한 비정질적 결정구조를 얻기 위해서는, 레이저 빔의 집광점(초점 : G)을 합치는 부위에서 국부적으로 급속가열·급속냉각을 실시할 필요가 있다. 표 1에 나타낸 바와 같은 특성을 갖는 초단 펄스 레이저는, 에너지량이 작은 레이저이지만, 집광용 렌즈(111)를 이용하여 집광함으로써, 단결정 웨이퍼(2)를 국부적으로 급속가열하기에 충분한 에너지가 된다. 레이저 빔의 집광점(초점 : G)의 온도는 9900∼10000K(9627∼9727℃)의 고온에 이른다. 또한, 집광점(초점 : G)에 있어서, 레이저 빔은 집광되어 있기 때문에, 단결정 웨이퍼(2)에 있어서의 레이저 빔의 입열(入熱)범위가 매우 좁다. 따라서, 단결정 웨이퍼(2)가 재치(載置)된 스테이지(140)의 이동, 혹은 레이저 빔의 주사에 의해 집광점(초점 : G)이 이동하면, 이동 전의 집광점(초점)에 있어서의 입열량이 급격히 감소하여 급속냉각효과가 얻어진다.
또한, 표 1에 나타낸 초단 펄스 레이저와 같이, 파장을 1000㎚으로 함으로써 에피텍셜층(3)이나 단결정 웨이퍼(2)에 대한 투과성이 향상되어, 에피텍셜층(3) 등의 결정조직에 영향을 주지 않고 레이저 빔의 집광점(초점)인 미소영역만 개질할 수가 있다. 이러한 결정구조의 개질부분이 반도체기판(2)의 게터링 싱크(4)로서 적합하게 이용될 수 있다.
한편, 레이저 빔의 파장이 1200㎚을 초과하면, 장파장 영역이기 때문에 광자 에너지(레이저 빔 에너지)가 낮아진다. 이 때문에, 레이저 빔을 집광시켜도 반도체기판 내부의 개질에 충분한 광자 에너지를 얻을 수 없게 될 우려가 있어, 레이저 빔의 파장은 1200㎚ 이하로 하는 것이 바람직하다.
제 1 양태에서는, 반도체 웨이퍼를 투과한 레이저 빔(Q2)이 집광점(초점 : G)에서 집광된다. 따라서, 집광점(초점 : G)에서 다광자 흡수가 일어난다. 집광점(초점 : G)에 있어서의 레이저 빔 지름은 1㎛ 이상이면서 10㎜ 이하인 것이 바람직하고, 1㎛ 이상 1㎜ 이하인 것이 보다 바람직하며, 피크 출력 밀도가 1.0×106 W/㎠ 이상 1.0×1011 W/㎠ 이하인 것이 바람직하고, 1.0×107 W/㎠ 이상 또한 1.0×1010 W/㎠ 이하인 것이 보다 바람직하다. 집광점(초점 : G)에 있어서의 빔 지름, 피크출력밀도가 상기 조건이면, 다광자 흡수의 효과를 거둘 수가 있다.
레이저 빔의 집광점(초점 : G)의 위치, 즉 단결정 웨이퍼(2)에 게터링 싱크(4)를 형성하는 위치는, 스테이지(140)를 상하이동 또는 수평 이동시킴으로써 제어할 수 있다. 한편, 스테이지(140)의 상하이동, 수평이동 이외에 집광수단(집광용 렌즈 : 111)의 위치를 제어하는 것에 의해서도 레이저 빔의 집광점(초점 : G)의 위치를 제어할 수가 있다. 게터링 싱크(4)의 형성밀도는, 이러한 레이저 빔의 집광점(초점 : G)의 이동, 즉, 주사피치(P)에 의해 설정할 수 있다.
일례로서, 반도체기판의 표면으로부터 2㎛의 위치를 개질하여 게터링 싱크(4)를 형성할 경우에는, 레이저 빔의 파장을 1080㎚로 설정하고, 투과율이 60%인 집광용 렌즈(배율 50배)를 이용하여 표면으로부터 2㎛의 위치에 레이저 빔을 결상(집광)시킨다. 그리고, 단결정 웨이퍼 내부에서 다광자 흡수를 발생시킴으로써 개질부분(게터링 싱크)을 형성할 수 있다.
한편, 게터링 싱크(4)의 형상은, 레이저 빔을 단결정 웨이퍼(2)의 일면을 따라 주사시키거나, 스테이지를 좌우로 미세하게 이동시키거나 함으로써 제어할 수 있다. 게터링 싱크(4)의 형성형상은, 단결정 웨이퍼(2)의 일면에 대해 평행하게 확대되면서, 또한 단결정 웨이퍼(2)의 두께방향으로 연장되는 임의의 3차원 형상으로 형성되면 된다. 게터링 싱크(4)의 구체적인 형상으로서는, 예컨대, 정육면체 형상, 직육면체 형상, 원기둥 형상 등을 들 수 있다.
도 6A∼도 6B는, 게터링 싱크의 형성 형상예를 나타내는 파단 사시도이다. 도 6A에 나타내는 반도체기판(191)에서 게터링 싱크(192)는, 반도체기판(191)의 일면(191a)에 대하여 원형을 이루고, 또한, 반도체기판(191)의 두께방향(U)으로 연장되는 3차원의 원통형상으로 형성되어 있다. 상기 원통형상의 게터링 싱크(192)는, 예컨대, 직경이 50∼150㎛, 두께가 10∼150㎛ 크기인 원통형상으로 형성되면 된다.
한편, 도 6B에 나타내는 반도체기판(195)에서 게터링 싱크(196)는, 반도체기판(195)의 일면(195a)에 대하여 직사각형을 이루고, 또한, 반도체기판(195)의 두께방향(U)으로 연장되는 3차원의 직육면체 형상으로 형성되어 있다. 상기 직육면체 형상의 게터링 싱크(196)는, 예컨대, 일면(195a)을 따라 확대되는 직사각형의 한 변이 50∼150㎛, 두께가 10∼150㎛ 크기인 직육면체 형상으로 형성되면 된다.
이외에도, 게터링 싱크를 예컨대 정육면체 형상, 타원체 형상, 구형(球形) 등, 임의의 3차원 형상으로 형성하면 된다. 또한, 이러한 3차원 형상의 게터링 싱크를, 반도체기판의 두께방향(U)을 따라, 서로 겹치는 위치에 복수 형성하는 것도 바람직하다. 이로써, 중금속의 게터링 능력을 더욱 향상시킬 수 있다. 이 경우, 레이저 빔의 초점위치를 반도체기판의 두께방향(U)을 따라 복수 부위 설정하여 형성할 수 있다.
<제 2 양태>
다음으로, 본 발명의 제 2 양태의 반도체 디바이스용 반도체기판의 제조방법, 및 반도체 디바이스용 반도체기판의 제조장치에 대해 설명하도록 한다. 도 7A∼도 7D는, 반도체 디바이스의 일례인 고체촬상소자의 제조방법을 단계적으로 나타내는 단면도이다.
반도체 디바이스용 반도체기판(이하, 단순히 '반도체기판'이라 함)을 제조할 때에는, 우선 단결정 웨이퍼(2)를 준비한다(도 7A 참조). 단결정 웨이퍼(2)는, 예컨대, 실리콘 단결정 잉곳을 슬라이스하여 제조된 실리콘 단결정 웨이퍼이면 된다.
다음으로, 상기 단결정 웨이퍼(2)의 일면(2a)에, 예컨대, 에피텍셜층(3)을 형성하는 것이 바람직하다(도 7B참조 : 에피텍셜 성장공정). 에피텍셜층(3)의 형성시에는, 예컨대, 에피텍셜 성장장치를 이용하여, 단결정 웨이퍼(2)를 소정 온도까지 가열하면서 원료가스를 도입하여, 일면(2a)에 실리콘 단결정으로 이루어진 에피텍셜층(3)을 성장시키면 된다.
다음으로, 도 7C에 나타내는 바와 같이, 에피텍셜층(3)이 형성된 단결정 웨이퍼(2)를 레이저 조사장치(220)의 챔버(246) 내에 형성된 스테이지(240)에 재치(載置)한다. 그리고, 스테이지(240)에 설치되어 있는 스테이지 가열장치(기판가열수단 : 248)를 작동시켜, 스테이지(240)를 통해 단결정 웨이퍼(2)를 소정의 온도까지 가열한다(기판가열공정).
이 때의 단결정 웨이퍼(2)의 가열온도는 400℃ 이상, 1000℃ 이하, 바람직하게는 400℃ 이상, 600℃ 이하이면 된다.
그리고, 도 7D에 나타내는 바와 같이, 스테이지 가열장치(기판가열수단 : 248)에 의해 소정의 온도까지 가열된 단결정 웨이퍼(2)를, CCD카메라(230)의 촬상 데이터에 근거하여 이동시키면서 레이저 빔을 조사한다(게터링 싱크 형성공정). 이 때, 레이저 발생장치(215 ; 도 7D에서 도시 제외, 도 9 참조)로부터 출사된 레이저 빔은, 집광용 렌즈(집광수단 : 211)에 의해 집광점(초점)이 단결정 웨이퍼(2)의 일면(2a)으로부터, 예컨대 수 십 ㎛ 정도 깊은 위치가 되도록 집광된다. 이로써, 단결정 웨이퍼(2)의 결정구조가 개질되어, 복수의 게터링 싱크(4)가 형성된다. 한편, 상기 게터링 싱크(4)의 형성공정은 추후 상세히 기술하도록 한다.
한편, 상기 게터링 싱크 형성공정에 있어서, 단결정 웨이퍼(2)를 수용하는 챔버(246) 내에, 질소, 아르곤, 수소 또는 이들 가스를 혼합한 혼합가스를 채워, 챔버(246) 내부를 비산화성 가스 분위기로 하는 것이 바람직하다. 이로써, 레이저 빔을 조사했을 때 발생한 열에 의해, 공기중의 산소와 단결정 웨이퍼가 화합하여 실리콘 산화막이 발생하는 것을 방지할 수가 있다.
이상의 공정에 의해 얻어진 반도체기판(반도체 디바이스용 반도체기판 : 1)은, 예컨대, 고체촬상소자의 제조에 적합하게 이용될 수 있다.
도 8A에 나타내는 바와 같이, 반도체기판(1)의 에피텍셜층(3)에 겹치도록 반도체 디바이스, 예컨대, 다수의 포토 다이오드(반도체소자 : 69)를 형성한다 (소자형성공정). 이 때, 각각의 포토 다이오드(69)는, 개개의 게터링 싱크(4)에 겹치는 위치에 형성하는 것이 특히 바람직하다.
그리고, 이러한 포토 다이오드(69)를 형성한 반도체기판(1)을 어닐링장치(280)에 도입하여 소정의 온도까지 가열한다(도 8B 참조 : 게터링공정). 이로써, 단결정 웨이퍼(2) 내에 확산되어 있는 중금속, 특히 포토 다이오드(반도체소자 : 69)의 형성영역에 존재하는 중금속이 게터링 싱크(4)에 모아진다. 따라서, 중금속으로 인한 리크 전류가 적은, 뛰어난 특성을 갖는 고체촬상소자(반도체 디바이스)를 얻을 수가 있다.
한편, 본 실시형태에서는 게터링 공정을 반도체소자의 형성 후에 수행하지만, 반도체소자의 형성 전에 미리 어닐링을 실시하여, 중금속을 게터링 싱크(4)에 모아 두도록 해도 됨은 물론이다.
도 9는 제 2 양태에 있어서의, 단결정 웨이퍼에 게터링 싱크를 형성하기 위한 레이저 조사장치의 일례를 나타내는 모식도이다. 레이저 조사장치(220)는, 레이저 빔(Q1)을 펄스 발진하는 레이저 발생장치(215), 레이저 빔(Q1)의 펄스 등을 제어하는 펄스제어회로(Q스위치 : 216), 레이저 빔(Q1)을 반사하여 레이저 빔(Q1)의 진행방향을 단결정 웨이퍼(2)를 향해 90°변환시키는 빔 스플리터(하프 미러 : 217a), 빔 스플리터(217a)에서 반사된 레이저 빔(Q1)을 집광시키는 집광용 렌즈(집광수단 : 211)를 구비하고 있다.
또한, 에피텍셜층(3)이 형성된 단결정 웨이퍼(2)를 재치(載置)하는 스테이지(240)를 구비한다. 상기 스테이지(240)는, 집광된 레이저 빔(Q2)을 단결정 웨이퍼(2)의 임의의 위치에서 집광시켜 초점을 맞추기 위하여, 스테이지 이동제어회로(245)에 의해, 연직방향(Z) 및 수평방향(X)으로 이동가능하도록 제어된다.
또한, 스테이지(240)에는, 스테이지(240)에 재치(載置)된 단결정 웨이퍼(2)를 가열하기 위한 스테이지 가열장치(기판가열수단 : 248)가 설치되어 있다. 상기 스테이지 가열장치(248)는, 스테이지 가열제어회로(247)에 의해 온도가 제어된다. 그리고, 스테이지 가열장치(248)는, 레이저 빔(Q2)의 조사시에, 단결정 웨이퍼(2)가 소정의 온도범위가 되도록 단결정 웨이퍼(2)를 가열한다. 레이저 빔(Q2) 조사시의, 단결정 웨이퍼(2)의 바람직한 가열온도범위는, 400℃ 이상, 1000℃ 이하, 바람직하게는 400℃ 이상, 600℃ 이하이면 된다.
레이저 발생장치(215) 및 펄스제어회로(216)는, 특별히 한정하지는 않지만, 단결정 웨이퍼 내부에서의 임의의 위치의 결정구조를 개질하여 게터링 싱크를 형성할 수 있는 레이저 빔을 조사할 수 있으면 된다. 특히, 반도체 웨이퍼를 투과할 수 있는 파장영역이며, 또한 단펄스 주기에서의 발진이 가능한 티탄 사파이어 레이저가 적합하다. 한편, 적합한 레이저 조사조건으로서, 제 1 양태의 표 1에서 예시된 레이저 조사조건을 들 수 있다.
또한, 표 1에 나타낸 조건 중에서도 특히, 레이저 빔(Q1) 및 레이저 빔(Q2)에 있어서의 펄스 폭은 보다 바람직하게는 1.0×10-14∼1.0×10-9초이며, 더욱 바람직하게는 1.0×10-10∼1.0×10-9초이다. 레이저 빔(Q1) 및 레이저 빔(Q2)에 있어서의 파장은, 보다 바람직하게는 1010∼1090㎚이며, 더욱 바람직하게는 1030∼1060㎚이다.
이상의 레이저 조사조건이면, 레이저 빔(Q1 및 Q2)이 반도체기판에 대하여 투과가능하다.
레이저 발생장치(215)에 의해 발생시킨 레이저 빔(Q1)은, 집광용 렌즈(211)에 의해 광로폭이 집속된다. 이 집속된 레이저 빔(Q2)이 단결정 웨이퍼(2)의 임의의 깊이 위치(D)에서 초점(G)을 결상(집광)하도록, 스테이지(240)가 연직방향(Z)으로 제어된다. 집광용 렌즈(211)는, 예컨대 배율이 10∼300배, N.A(개구 수)이 0.3∼0.9, 레이저 빔의 파장에 대한 투과율이 30∼60%의 범위인 것이 바람직하다.
레이저 조사장치(220)는, 더욱이 가시광 레이저 발생장치(219), 빔 스플리터(하프미러 ; 217b), CCD카메라(230), CCD카메라 제어회로(235), 결상용 렌즈(212), 중앙제어회로(250) 및 표시수단(251)을 구비하고 있다.
가시광 레이저 발생장치(219)에 의해 발생된 가시광 레이저 빔(Q3)은, 빔 스플리터(하프 미러 : 217b)에서 반사되고 90°방향전환되어 단결정 웨이퍼(2)의 에피텍셜층(3)에 도달한다. 그리고, 에피텍셜층(3)의 표면에서 반사되어, 집광용 렌즈(211) 및 빔 스플리터(217a 및 217b)를 투과하여 결상용 렌즈(212)에 도달한다. 결상용 렌즈(212)에 도달한 가시광 레이저(Q3)는, 단결정 웨이퍼(2)의 표면화상으로서 CCD카메라(230)에 의해 촬상되며, 얻어진 촬상 데이터가 CCD카메라 제어회로(235)에 입력된다. 입력된 촬상 데이터에 근거하여 스테이지 이동제어회로(245)는 스테이지(240)의 수평방향(X)의 이동량을 제어한다.
다음으로, 에피텍셜층(3)이 형성된 단결정 웨이퍼(2)에 게터링 싱크를 형성하는 방법을 상세히 기술한다. 도 10은, 레이저 빔에 의해 반도체 웨이퍼에 게터링 싱크(4)를 형성하는 모습을 나타낸 모식도이다. 단결정 웨이퍼(2)에 게터링 싱크(4)를 형성할 때에는, 레이저 발생장치(215)로부터 출사된 레이저 빔(Q1)을 집광용 렌즈(집광수단 : 211)에 의해 집속시킨다. 집속된 레이저 빔(Q2)은, 실리콘에 대하여 투과가능한 파장영역이기 때문에, 에피텍셜층(3)의 표면에 도달한 후, 반사되지 않고 그대로 입사된다.
한편, 에피텍셜층(3)이 형성된 단결정 웨이퍼(2)에서는, 레이저 빔(Q2)의 집광점(초점 : G)이 단결정 웨이퍼(2)의 일면(2a)으로부터 소정의 깊이(D)가 되도록 위치결정된다. 이로써, 레이저 빔(Q2)의 집광점(초점 : G)을 맞춘 부위만, 단결정 웨이퍼(2)에 다광자 흡수가 발생한다.
다광자 흡수과정에서는, 주지된 바와 같이, 극히 단시간에 다량의 광자가 특정한 부위(조사영역)에 조사됨에 따라, 조사영역에만 선택적으로 다량의 에너지가 흡수된다. 따라서, 조사영역의 결정결합이 변화되는 등의 반응이 야기된다. 제 2 양태에 있어서는, 단결정 웨이퍼(2) 내부의 임의의 영역에 레이저 빔을 집광시킴으로써, 상기 집광점(초점)에 있어서, 단결정구조의 반도체 웨이퍼를 개질하여 부분적으로 비정질적(Amorphous like) 결정구조를 생성시킨다. 이러한 결정구조의 개질은, 중금속의 포획작용이 발생하는 정도, 즉, 결정구조에 약간의 왜곡을 발생시키는 정도이면 된다.
그리고, 이러한 레이저 빔(Q2)에 의한 다광자 흡수과정에 있어서, 스테이지 가열장치(248)에 의해, 단결정 웨이퍼(2)가 소정의 온도범위, 예컨대 400℃ 이상, 1000℃ 이하, 바람직하게는 400℃ 이상, 600℃ 이하로 가열된다. 따라서, 집광된 레이저 빔(Q2)에 의한, 단결정 웨이퍼(2)의 국소적인 온도 급상승, 급강하와 같은 과대한 온도변화를 억제할 수가 있다.
레이저 빔(Q2)의 집광점(G) 부근에서는, 실리콘 단결정이 순식간에 고온에 도달한다. 이 때문에, 단결정 웨이퍼(2)가 예컨대 상온인 상태에서 레이저 빔(Q2)을 입사시키면, 집광점 근방에 열충격파가 발생하여 내부응력이 국소적으로 생기는 경우가 있다. 이러한 내부응력은, 후공정인 디바이스 형성공정 등의 열 프로세스에 의해 완화되며, 형성된 게터링 싱크로부터 전위가 확대되어 디바이스 특성이 열화되는 원인이 된다.
그러나, 본 발명의 제 2 양태에서는 스테이지 가열장치(248)에 의해, 단결정 웨이퍼(2)를 소정의 온도범위, 예컨대 400℃ 이상, 1000℃ 이하, 바람직하게는 400℃ 이상, 600℃ 이하로 미리 가열한다. 따라서, 레이저 빔(Q2)의 입사시에 있어서의 집광점 근방의 최고도달온도와, 단결정 웨이퍼(2) 전체의 온도와의 온도차를 작게 유지할 수 있다. 이에 따라, 레이저 빔을 이용한 게터링 사이트의 형성에 따른, 급격한 온도변화를 방지하여 내부응력의 발생을 억제할 수가 있다. 그리고, 전위결함의 발생 우려가 적은 반도체 디바이스용 반도체기판을 형성할 수 있게 된다.
한편, 상술한 실시형태에서는, 기판가열수단으로서 스테이지 가열장치(248)를 예시하였지만, 이것으로 한정되는 것은 물론 아니며, 단결정 웨이퍼(2)를 소정의 온도범위로 가열할 수 있는 구성이면, 어떠한 것이어도 무방하다. 예컨대, 단결정 웨이퍼(2)를 직접 가열하는 램프식 가열장치, 전열선 가열장치 등, 스테이지 이외의 부위에 기판가열수단을 설치할 수도 있다.
이상과 같이 본 발명의 제 2 양태에서는, 단결정 웨이퍼(2) 내부의 임의의 미소영역에 레이저 빔(Q1)을 집속시킨 레이저 빔(Q2)의 집광점(초점 : G)의 조사위치를 설정한다. 그리고, 상기 미소영역의 결정구조를 개질함으로써, 단결정 웨이퍼(2)의 임의의 미소영역에 게터링 싱크(4)를 형성할 수 있다.
게터링 싱크(4)를 형성하기 위한 레이저 빔은, 레이저 빔이 집광점(초점)에 도달하기 전의 광로에 있어서는, 에피텍셜층(3)이나 단결정 웨이퍼(2)의 결정구조를 개질하지 않고서, 레이저 빔이 확실히 투과될 수 있는 조건으로 하는 것이 중요하다. 이러한 레이저 빔의 조사조건은, 반도체재료의 기초 물성값인 금제대(에너지 밴드 갭)에 의해 결정된다. 예컨대, 실리콘 반도체의 금제대는, 1.1eV이기 때문에, 입사파장이 1000㎚ 이상인 경우, 투과성이 현저해진다. 이렇게 하여 레이저 빔의 파장은, 반도체재료의 금제대를 고려하여 결정할 수 있다.
레이저 빔의 발생장치로서는, YAG레이저와 같은 고출력 레이저에는 소정의 깊이위치뿐만 아니라, 그 주변영역에도 열 에너지가 전달될 우려가 있기 때문에, 저출력 레이저를 이용하는 것이 바람직하다. 저출력 레이저로서는 예컨대, 펨토초 레이저와 같은 초단 펄스 레이저가 적합하다.
상기 초단 펄스 레이저는, 반도체 레이저 등을 이용하여 티탄 사파이어 결정(고체 레이저 결정)을 여기함으로써, 레이저 빔의 파장을 임의의 범위로 설정할 수 있다. 초단 펄스 레이저는, 여기 레이저 빔의 펄스 폭을 1.0×10- 15펨토초 이하로 할 수 있기 때문에, 그 밖의 레이저에 비해 여기에 의해 발생되는 열 에너지의 확산을 억제할 수 있어, 레이저 빔의 집광점(초점)에만 광 에너지를 집중시킬 수가 있다.
다광자 흡수과정에 의해 결정구조를 개질하여 형성한 게터링 싱크(4)는, 비정질적(Amorphous like) 결정구조로 되어 있을 것이라 추정된다. 이러한 비정질적 결정구조를 얻기 위해서는, 레이저 빔의 집광점(초점 : G)을 합치는 부위에서 국부적으로 급속가열·급속냉각을 실시할 필요가 있다. 표 1에 나타낸 바와 같은 특성을 갖는 초단 펄스 레이저는, 에너지량이 작은 레이저이지만, 집광용 렌즈(211)를 이용하여 집광함에 따라, 단결정 웨이퍼(2)를 국부적으로 급속가열하기에 충분한 에너지가 된다.
레이저 빔의 집광점(초점 : G)의 온도는 9900∼10000K (9627∼9727℃)의 고온에 이른다. 또한, 집광점(초점 : G)에 있어서, 레이저 빔은 집광되어 있기 때문에 단결정 웨이퍼(2)에 있어서의 레이저 빔의 입열범위가 매우 좁다. 따라서, 단결정 웨이퍼(2)가 재치(載置)된 스테이지(240)의 이동, 혹은 레이저 빔의 주사에 따라 집광점(초점 : G)이 이동하면, 이동 전의 집광점(초점)에 있어서의 입열량이 급격히 감소하여 급속냉각효과가 얻어진다.
또한, 표 1에 나타낸 초단 펄스 레이저와 같이, 파장을 1000㎚으로 함으로써, 에피텍셜층(3)이나 단결정 웨이퍼(2)에 대한 투과성이 향상되어, 에피텍셜층(3) 등의 결정조직에 영향을 주지 않고, 레이저 빔의 집광점(초점)인 미소영역만 개질할 수가 있다. 이러한 결정구조의 개질부분이 반도체기판(2)의 게터링 싱크(4)로서 적합하게 이용될 수 있다.
한편, 레이저 빔의 파장이 1200㎚을 초과하면, 장파장 영역이기 때문에 광자 에너지(레이저 빔 에너지)가 낮아진다. 이 때문에, 레이저 빔을 집광시켜도 반도체기판 내부의 개질에 충분한 광자 에너지를 얻을 수 없게 될 우려가 있어, 레이저 빔의 파장은 1200㎚ 이하로 하는 것이 바람직하다.
제 2 양태에서는, 반도체 웨이퍼를 투과한 레이저 빔(Q2)이 집광점(초점 : G)에서 집광된다. 따라서, 집광점(초점 : G)에서 다광자 흡수가 일어난다.
집광점(초점 : G)에 있어서의 레이저 빔 지름은 1㎛ 이상이며 10㎜ 이하인 것이 바람직하고, 1㎛ 이상이며 1㎜ 이하인 것이 보다 바람직하고, 피크 출력 밀도가 1.0×106 W/㎠ 이상 1.0×1011 W/㎠ 이하인 것이 바람직하며, 1.0×107 W/㎠ 이상 1.0×1010 W/㎠ 이하인 것이 보다 바람직하다. 집광점(초점 : G)에 있어서의 빔 지름, 피크출력밀도가 상기한 조건이라면, 다광자 흡수의 효과를 거둘 수가 있다.
레이저 빔의 집광점(초점 : G)의 위치, 즉 단결정 웨이퍼(2)에 게터링 싱크(4)를 형성하는 위치는, 스테이지(240)를 상하이동 또는 수평이동시킴으로써 제어할 수 있다. 한편, 스테이지(240)의 상하이동, 수평이동 이외에도 집광수단(집광용 렌즈 : 211)의 위치를 제어하여 레이저 빔의 집광점(초점 : G)의 위치를 제어할 수도 있다.
일례로서, 반도체기판의 표면으로부터 2㎛의 위치를 개질하여 게터링 싱크(4)를 형성할 경우에는, 레이저 빔의 파장을 1080㎚로 설정하고, 투과율이 60%인 집광용 렌즈(배율 50배)를 이용하여 표면으로부터 2㎛의 위치에 레이저 빔을 결상(집광)시켜, 다광자 흡수과정을 발생시킴으로써 개질부분(게터링 싱크)을 형성할 수가 있다.
게터링 싱크(4)의 배열, 형상은, 레이저 빔을 단결정 웨이퍼(2)의 일면을 따라 주사시키거나, 스테이지를 좌우로 미세이동시키거나 함으로써 제어할 수 있다. 도 11은, 반도체기판에 있어서의 게터링 싱크의 형성 모습을 나타낸 모식도이다. 게터링 싱크(4)는, 반도체기판에서의 소자형성영역의 하부에 형성되면 된다. 예컨대, 레이저 빔(Q)으로 디바이스를 형성한 단결정 웨이퍼(2)의 타면(이면) 전역에 걸쳐 주사한다. 구체적으로는, 레이저 빔(Q)을 수평방향(X)으로 주사시키면서, 단결정 웨이퍼(2)의 가장자리부에 있어서, 레이저 주사위치를, 단결정 웨이퍼(2)의 면에 평행하며 또한 수평방향(X)과 직교하는 방향(Y)을 향해 어긋나게 하여 단결정 웨이퍼(2)의 전체면을 주사한다. 레이저 빔(Q)을 소정의 조건으로 조사해 가면, 단결정 웨이퍼(2) 전체에 복수의 게터링 싱크(4)를 형성할 수 있다.
이러한 게터링 싱크(4)의 형성밀도는, 레이저 빔(Q)의 주사 피치(P)에 따라 설정할 수 있다. 게터링 싱크(4)의 형성밀도는, 예컨대, 1.0×105∼1.0×106개/㎠의 범위가 적합하다. 이러한 게터링 싱크(4)의 형성밀도는, 단면 TEM(투과형 전자현미경)에 의한 관찰을 통해 얻어진 산소석출물의 개수에 의해 검증할 수 있다.
한편, 상술한 실시형태에서는, 레이저 빔의 조사방법으로서, 단일 광축의 레이저 빔을 이용하여 단결정 웨이퍼(2)를 이동시키면서 게터링 싱크(4)를 형성하였지만, 예컨대, 복수의 광축의 레이저 빔을 동시에(일시에) 조사하는 구성이어도 무방하다. 이러한 구성에 이용되는 레이저 빔 광원으로서는, 예컨대, 다수의 레이저 다이오드를 겹눈(compound eyes)형상으로 배열하여, 1회 조사에 의해 다수의 게터링 싱크를 동시에 형성하는 것을 들 수 있다.
<제 3 양태>
다음으로, 본 발명의 제 3 양태에 따른 반도체 디바이스용 반도체기판의 제조방법, 및 이것을 이용한 반도체 디바이스의 제조방법에 대해 설명하도록 한다. 도 12A∼도 12E는, 반도체 디바이스의 일례인 고체촬상소자의 제조방법을 단계적으로 나타낸 단면도이다.
고체촬상소자(반도체 디바이스)의 제조시에는, 우선 단결정 웨이퍼(2)를 준비한다(도 12A 참조). 단결정 웨이퍼(2)는 예컨대, 실리콘 단결정 잉곳을 슬라이스하여 제조된 실리콘 단결정 웨이퍼이면 된다.
이어서, 상기 단결정 웨이퍼(2)의 일면(2a)에 에피텍셜층(3)을 형성하는 것이 바람직하다(도 12B 참조 : 에피텍셜 성장공정). 에피텍셜층(3)의 형성시에는, 예컨대, 에피텍셜 성장장치를 이용하여 단결정 웨이퍼(2)를 소정 온도까지 가열하면서 원료가스를 도입하고, 단결정 웨이퍼(2)의 일면(2a)에 실리콘 단결정으로 이루어지는 에피텍셜층(3)을 성장시키면 된다.
다음으로, 에피텍셜층(3)이 형성된 단결정 웨이퍼(2)를 레이저 조사장치(320)에 세팅하고, 단결정 웨이퍼(2)의 일면(2a)을 향해 레이저 빔을 조사한다(도 12C 참조). 이 때, 도 13에 나타낸 바와 같이, 레이저 조사장치(320)를 구성하는 레이저 조사체(321)의 조사면(321a)에서는, 서로 평행한 복수의 광축(C)을 따라 복수의 레이저 빔(Q)이 단결정 웨이퍼(2)의 일면(2a)을 향해 동시에 조사된다.
레이저 조사체(321)의 조사면(321a)으로부터 동시에 출사된 복수의 레이저 빔(Q)은, 미리 집광용 렌즈 등의 집광수단(도시생략)에 의해, 집광점(초점)이 단결정 웨이퍼(2)의 일면(2a)으로부터 수십 ㎛ 정도 깊은 위치가 되도록 집광된다. 이에 따라, 단결정 웨이퍼(2)의 결정구조가 개질되어, 복수의 게터링 싱크(4)가 1회의 조사에 의해 동시에 형성된다(게터링 싱크 형성공정).
한편, 이러한 게터링 싱크 형성공정에 있어서, 단결정 웨이퍼(2)를 수용하는 챔버(343) 내에, 질소, 아르곤, 수소 또는 이들 가스를 혼합한 가스를 채워 챔버(343) 내부를 비산화성 가스 분위기로 하는 것이 바람직하다. 이로써, 레이저 빔(Q)을 조사했을 때에, 발생된 열에 의해 공기중의 산소와 단결정 웨이퍼(2)가 화합하여 실리콘 산화막이 생기는 것을 방지할 수가 있다.
이상의 공정에 의해, 본 발명의 반도체 디바이스용 반도체기판(1)이 얻어진다. 이러한 에피텍셜층(3)과 게터링 싱크(4)가 형성된 단결정 웨이퍼(2)로 이루어지는 반도체기판(1)을 이용하여 반도체 디바이스를 제조한다.
도 12D에 나타내는 바와 같이, 반도체기판(1)의 에피텍셜층(3)의 일면(3a)에, 복수의 반도체소자, 예컨대 포토 다이오드(반도체소자 : 69)를 다수 배열 형성한다(소자형성공정). 포토 다이오드(반도체소자 : 69)는, 앞서 설명한 도 2에 나타낸 바와 같은 구성이면 된다. 이 때, 개개의 포토 다이오드(반도체소자 : 69)는, 각각 게터링 싱크(4)에 겹치는 위치에 형성하면 된다.
그리고, 도 12E에 나타내는 바와 같이, 다수의 포토 다이오드(반도체소자 : 69)가 형성된 반도체기판(1)을 어닐링장치(380)에 도입하여 소정의 온도까지 가열한다(게터링공정). 이로써, 단결정 웨이퍼(2) 내에 확산되어 있는 중금속이 게터링 싱크(4)에 모아져 소자형성부분, 즉, 포토 다이오드(반도체소자 : 69) 형성영역에 중금속이 매우 적은 고체촬상소자(반도체 디바이스 : 60)를 얻을 수가 있다.
도 14는, 제 3 양태에 있어서의, 본 발명의 반도체 디바이스의 제조장치, 즉 반도체 웨이퍼에 게터링 싱크를 형성하기 위한 레이저 조사장치의 일례를 나타내는 모식도이다. 레이저 조사장치(반도체 디바이스의 제조장치 : 320)는, 조사면(321a)으로부터 서로 평행한 복수의 광축(C)으로 반도체기판(1)을 향해 레이저 빔을 조사하는 레이저 조사체(321)를 구비한다.
레이저 조사체(321)는, 예컨대, 단결정 웨이퍼(2)와 같거나 그보다 큰 대략 원형의 바닥면을 갖는 대략 원반형상으로 형성된다. 그리고, 단결정 웨이퍼(2)에 대면하는 조사면(321a)을 따라, 다수의 레이저 발생원, 예컨대 레이저 다이오드(315)가 설치되어 있다.
도 15에 나타낸 바와 같이, 레이저 다이오드(315)는, 대략 원형의 조사면(321a)으로 확대되도록 규칙적으로 배열되어 있다. 각각의 레이저 다이오드(315)의 형성위치는, 예컨대, 반도체기판(1)에 형성되는 반도체소자의 형성위치와 각각 합치되는(겹치는) 위치로 설정되면 된다.
다시 도 14를 참조하여, 레이저 조사장치(320)에는 단결정 웨이퍼(2)를 재치(載置)하는 스테이지(340), 및 상기 스테이지(340)와 레이저 조사체(321)를 기밀 수용하는 챔버(343)가 설치되어 있다. 또한, 레이저 조사체(321)로부터 조사되는 레이저 빔의 발진을 제어하는 펄스 제어부(316)를 구비하고 있다.
더욱이, 레이저 조사장치(320)는, 스테이지(340)를 상하이동시킴으로써, 단결정 웨이퍼(2)와 레이저 조사체(321)의 조사면(321a)과의 거리를 제어하여, 게터링 싱크(4)의 형성위치(깊이)를 제어하는 스테이지 제어부(345)를 구비하고 있다. 더욱이, 레이저 조사장치(320)는, 펄스 제어부(316)와 스테이지 제어부(345)를 포함하는 레이저 조사장치(320)를 제어하는 CPＵ(350) 등을 구비하고 있다.
복수의 레이저 다이오드(315)는, 특별히 한정하지는 않지만, 단결정 웨이퍼(2) 내부에서의 임의의 위치의 결정구조를 개질하여 게터링 싱크를 형성할 수 있는 파장영역의 레이저 빔을 조사할 수 있으면 된다.
한편, 적합한 레이저 조사조건으로서, 제 1 양태의 표 1에서 예시한 레이저 조사조건을 들 수 있다.
또한, 표 1에 나타낸 조건 중에서도 특히, 레이저 빔(Q1) 및 레이저 빔(Q2)에 있어서의 펄스 폭은 보다 바람직하게는 1.0×10-14∼1.0×10-9초이며, 더욱 바람직하게는 1.0×10-10∼1.0×10-9초이다. 레이저 빔(Q1) 및 레이저 빔(Q2)에 있어서의 파장은, 보다 바람직하게는 1010∼1090㎚이며, 더욱 바람직하게는 1030∼1060㎚이다.
이상의 레이저 조사조건이라면, 레이저 빔(Q1 및 Q2)이 반도체기판에 대하여 투과될 수 있다.
다음으로, 에피텍셜층(3)이 형성된 단결정 웨이퍼(2)에 게터링 싱크(4)를 형성하는 방법에 대해 상세히 기술하도록 한다. 도 13 및 도 14는, 레이저 빔에 의해 반도체 웨이퍼에 게터링 싱크(4)를 형성하는 모습을 나타낸 모식도이다.
단결정 웨이퍼(2)에 게터링 싱크(4)를 형성할 때에는, 에피텍셜층(3)이 형성된 단결정 웨이퍼(2)를 레이저 조사장치(320)의 스테이지(340)에 재치(載置)한다. 그리고, 레이저 조사체(321)의 조사면(321a)을 따라 다수 배열된 레이저 다이오드(315)로부터, 복수의 레이저 빔(Q)을 동시에 단결정 웨이퍼(2)의 일면(2a)을 향해 조사한다.
각각의 레이저 빔(Q)은, 예컨대 펄스 폭 1.0×10-15∼1.0×10-8초, 파장 300∼1200㎚ 범위의 초단 펄스 레이저 빔이면 된다. 이러한 레이저 빔(Q)은, 실리콘에 대하여 투과가능한 파장영역이기 때문에, 에피텍셜층(3)의 표면에 도달한 후, 반사되지 않고 그대로 입사된다.
한편, 에피텍셜층(3)이 형성된 단결정 웨이퍼(2)의 위치는, 레이저 빔(Q)의 집광점(초점)이 단결정 웨이퍼(2)의 일면(2a)으로부터 소정의 깊이(D)가 되도록, 스테이지(340)의 높이를 제어함으로써 결정된다. 이에 따라, 레이저 빔(Q)의 집광점(초점 : G)을 맞춘 부위만, 단결정 웨이퍼(2)에 다광자 흡수가 발생한다. 한편, 상기 레이저 빔(Q)의 집광점, 즉, 게터링 싱크(4)의 형성위치에서는, 레이저 빔(Q)의 피크출력밀도가 1.0×106∼1.0×1011 W/㎠의 범위가 되도록 제어되는 것이 바람직하다.
다광자 흡수과정에서는, 주지된 바와 같이, 극히 단시간에 다량의 광자가 특정한 부위(조사영역)에 조사됨에 따라, 조사영역에만 선택적으로 다량의 에너지가 흡수된다. 따라서, 조사영역의 결정결합이 변화되는 등의 반응이 야기된다.
제 3 양태에 있어서는, 단결정 웨이퍼(2) 내부의 임의의 영역에 레이저 빔을 집광시킴으로써, 그 집광점(초점)에 있어서, 단결정구조의 반도체 웨이퍼를 개질하여, 부분적으로 비정질적인(Amorphous like) 결정구조를 발생시킨다. 이러한 결정구조의 개질은, 중금속의 포획작용이 발생하는 정도, 즉, 결정구조에 약간의 왜곡을 발생시키는 정도이면 된다.
이상과 같이, 단결정 웨이퍼(2) 내부의 임의의 미소영역에 레이저 빔(Q)의 집광점(초점)을 설정하고, 이 미소영역의 결정구조를 개질함으로써, 단결정 웨이퍼(2)의 임의의 미소영역에 다수의 게터링 싱크(4)를 형성할 수가 있다.
또한, 상기 게터링 싱크 형성공정에 있어서, 단결정 웨이퍼(2)를 수용하는 챔버(343, 도 14 참조) 내에 질소, 아르곤, 수소 또는 이들 가스를 혼합한 혼합가스를 채워 챔버(343) 내부를 비산화성 가스 분위기로 하는 것이 바람직하다. 이로써, 레이저 빔을 조사했을 때, 발생된 열에 의해 공기중의 산소와 단결정 웨이퍼가 화합하여 실리콘 산화막이 발생하는 것을 방지할 수가 있다.
게터링 싱크(4)를 형성하기 위한 레이저 빔(Q)은, 레이저 빔(Q)이 집광점(초점)에 도달하기 전의 광로에서는, 에피텍셜층(3)이나 단결정 웨이퍼(2)의 결정구조를 개질하지 않고서, 레이저 빔이 확실히 투과될 수 있는 조건으로 하는 것이 중요하다.
이러한 레이저 빔의 조사조건은, 반도체재료의 기초 물성값인 금제대(에너지 밴드 갭)에 의해 결정된다. 예컨대, 실리콘 반도체의 금제대는 1.1eV이기 때문에 입사파장이 1000㎚ 이상인 경우, 투과성이 현저해진다. 이렇게 하여 레이저 빔의 파장은, 반도체재료의 금제대를 고려하여 결정할 수 있다.
레이저 빔(Q)은, 펨토초 레이저와 같은 초단 펄스 레이저가 적합하다. 상기 초단 펄스 레이저는, 여기 레이저 빔의 펄스 폭을 1.0×10- 15펨토초 이하로 할 수 있기 때문에, 그 밖의 레이저에 비해 여기에 의해 발생되는 열 에너지의 확산을 억제할 수 있어, 레이저 빔의 집광점(초점)에만 광 에너지를 집중시킬 수가 있다.
다광자 흡수과정에 의해 결정구조를 개질하여 형성된 게터링 싱크(4)는, 비정질적(Amorphous like) 결정구조로 되어 있는 것으로 추정된다. 이러한 비정질적 결정구조를 얻기 위해서는, 레이저 빔의 집광점(초점 : G)을 합치는 부위에서 국부적으로 급속가열·급속냉각을 실시할 필요가 있다. 표 1에 나타낸 바와 같은 특성을 갖는 초단 펄스 레이저는, 집광수단 등을 이용하여 집광함으로써, 단결정 웨이퍼(2)를 국부적으로 급속가열하기에 충분한 에너지가 된다.
레이저 빔의 집광점(초점 : G)의 온도는 9900∼10000K (9627∼9727℃)의 고온에 이른다. 또한, 집광점(초점 : G)에 있어서, 레이저 빔은 집광되어 있기 때문에, 단결정 웨이퍼(2)에서의 레이저 빔의 입열범위가 매우 좁다. 따라서, 단시간 조사한 후에 조사를 정지하면 집광점(초점 : G)에 있어서의 입열량이 급격히 감소하여 급속냉각효과가 얻어진다.
또한, 표 1에 나타낸 초단 펄스 레이저와 같이, 파장을 1000㎚로 함으로써, 에피텍셜층(3)이나 단결정 웨이퍼(2)에 대한 투과성이 향상되어, 에피텍셜층(3) 등의 결정조직에 영향을 주지 않고 레이저 빔의 집광점(초점)인 미소영역만 개질할 수가 있다. 이러한 결정구조의 개질부분이 단결정 웨이퍼(2)의 게터링 싱크(4)로서 적합하게 이용될 수 있다.
한편, 레이저 빔의 파장이 1200㎚을 초과하면, 장파장 영역이기 때문에 광자 에너지(레이저 빔 에너지)가 낮아진다. 이 때문에, 레이저 빔을 집광시켜도 반도체기판 내부의 개질에 충분한 광자 에너지를 얻을 수 없게 될 우려가 있어, 레이저 빔의 파장은 1200㎚ 이하로 하는 것이 바람직하다.
제 3 양태에서는, 반도체 웨이퍼를 투과한 레이저 빔(Q2)이 집광점(초점 : G)에서 집광된다. 따라서, 집광점(초점 : G)에서 다광자 흡수가 일어난다.
집광점(초점 : G)에 있어서의 레이저 빔 지름은 1㎛ 이상이며 10㎜ 이하인 것이 바람직하고, 1㎛ 이상 또한 1㎜ 이하인 것이 보다 바람직하며, 피크 출력 밀도가 1.0×106 W/㎠ 이상 1.0×1011 W/㎠ 이하인 것이 바람직하고, 1.0×107 W/㎠ 이상 1.0×1010 W/㎠ 이하인 것이 보다 바람직하다. 집광점(초점 : G)에서의 빔 지름, 피크출력밀도가 상기와 같은 조건이면 다광자 흡수의 효과를 거둘 수가 있다.
레이저 빔의 집광점(초점 : G)의 위치, 즉, 단결정 웨이퍼(2)에 게터링 싱크(4)를 형성하는 위치는, 스테이지(340)를 상하이동시킴으로써 제어할 수 있다. 한편, 스테이지(340)의 상하이동 이외에, 집광수단(도시생략)의 위치에 대한 제어에 의해서도 레이저 빔의 집광점(초점 : G)의 위치를 제어할 수가 있다.
일례로서, 반도체기판의 표면으로부터 2㎛의 위치를 개질하여 게터링 싱크(4)를 형성하는 경우에는, 레이저 빔의 파장을 1080㎚로 설정하고, 투과율이 60%인 집광용 렌즈(배율 50배)를 이용하여 표면으로부터 2㎛의 위치에 레이저 빔을 결상(집광)시켜, 다광자 흡수과정을 생성함으로써 개질부분(게터링 싱크)을 형성할 수 있다.
이와 같이, 단결정 웨이퍼(2)의 미소영역의 결정구조를 개질하여 얻어지는 게터링 싱크(4)는, 예컨대, 지름(R)이 50∼150㎛, 두께(T)가 10∼150㎛인 크기의 원반형상으로 형성되면 된다. 또한, 게터링 싱크(4)의 형성깊이(D)는, 단결정 웨이퍼(2)의 일면(2a)으로부터 0.5∼2㎛ 정도인 것이 바람직하다.
각각의 게터링 싱크(4)는, 적어도 반도체기판(1)에 고체촬상소자의 형성영역(S)과 겹치는 위치에 형성되어 있으면 된다. 게터링 싱크(4)는, 예컨대, 형성피치(P)가 0.1㎛∼10㎜의 간격으로 형성되면 된다.
반도체기판(1) 전체에 있어서의 게터링 싱크(4)의 형성밀도는, 레이저 조사장치(320)를 구성하는 레이저 조사체(321)의 조사면(321a)에 다수 배열된 레이저 다이오드(315)의 형성밀도(형성간격)에 따라 결정된다.
예컨대, 보다 작은 레이저 다이오드를 밀집되게 배열함으로써, 게터링 싱크(4)의 형성밀도를 높일 수 있다. 또한, 1회의 레이저 조사 후에, 단결정 웨이퍼(2)를 레이저 다이오드(315)의 형성피치(P)보다 작은 범위로 미세이동시키고, 다시 레이저를 조사함으로써 게터링 싱크(4)의 형성밀도를 높일 수도 있다.
이러한 게터링 싱크(4)의 형성밀도는, 예컨대, 1.0×105∼1.0×107개/㎠의 범위가 적합하다. 게터링 싱크(4)의 형성밀도는, 단면 TEM(투과형 전자현미경)에 의한 관찰을 통해 얻어진 산소석출물의 개수에 의해 검증할 수 있다.
이상과 같이, 본 발명의 반도체 디바이스용 반도체기판의 제조방법에 따르면, 반도체기판 내부에서의 임의의 미소영역에 레이저 빔을 집광시킴으로써, 반도체기판의 내부의 미소영역에 다광자 흡수를 발생시켜, 상기 미소영역의 결정구조만 변화시킨 게터링 싱크를 용이하게 형성할 수 있게 된다.
제 3 양태의 게터링 싱크의 형성공정에서는, 조사면으로부터 서로 평행한 복수의 광축을 따라, 복수의 레이저 빔을 동시에(일시에) 조사한다. 따라서, 예컨대, 1개의 레이저 빔을 주사시키거나, 반도체기판을 이동시키면서 레이저 빔을 조사하는 방법에 비해, 단시간에 다수의 게터링 싱크를 동시에 대폭 형성할 수 있다. 또한, 300㎜ 웨이퍼나, 450㎜ 웨이퍼 등 대구경의 단결정 웨이퍼라 하더라도, 조사면을 따라 형성되는 레이저 광원의 수를 증가시키면, 게터링 싱크의 형성시간을 전혀 늘리지 않고도 다수의 게터링 싱크를 일괄형성할 수 있게 된다.
그리고, 제 3 양태의 반도체 디바이스용 반도체기판의 제조방법을 반도체 디바이스의 제조방법에 적용함으로써, 다수의 게터링 싱크를 단시간에 형성할 수 있다. 즉, 중금속이 확실히 포획된 고성능의 반도체 디바이스를 단시간에 용이하게 제조할 수 있게 된다.
도 16은, 본 발명의 반도체 디바이스의 제조장치, 즉, 반도체 웨이퍼에 게터링 싱크를 형성하기 위한 레이저 조사장치의 다른 일례를 나타내는 모식도이다. 한편, 도 14에 나타내는 레이저 조사장치와 동일한 구성에 대해서는 동일한 부호를 사용하고 상세한 설명은 생략하기로 한다.
상기 레이저 조사장치(반도체 디바이스의 제조장치 : 390)는, 조사면(391a)으로부터 서로 평행한 복수의 광축(C)으로 반도체기판(1)을 향해 레이저 빔을 조사하는 레이저 조사체(391)를 구비한다.
레이저 조사체(391)는, 레이저 발생원, 예컨대 펨토초 레이저 등의 펄스 레이저 장치(393)와, 상기 펄스 레이저 장치(393)로부터 조사면(391a)을 향해 연장되는 다수의 도광부재(광 파이버 : 394)를 구비하고 있다. 각각의 도광부재(394)는, 그 일단이 펄스 레이저 장치(393)에 면하고, 타단이 조사면(391a)에 배열된다.
이러한 구성에 의해, 1개의 펄스 레이저 장치(393)로부터 출사된 레이저 빔은, 다수의 도광부재(광 파이버 : 394) 각각을 통해 조사면(391a)에 도달한다. 그리고, 조사면(391a)으로부터 서로 평행한 복수의 광축을 따라, 다수의 레이저 빔(Q)으로서 반도체기판(2)에 조사되어 다수의 게터링 싱크(4)를 동시에 형성할 수 있다.
이러한 구성의 레이저 조사장치(반도체 디바이스의 제조장치 : 390)에 따르면, 1개의 펄스 레이저 장치(레이저 광원)로부터 조사된 레이저 빔을, 도광부재에 의해 분할하여 조사면(391a)으로부터 다수의 레이저 빔(Q)으로서 조사할 수 있다. 따라서, 제어가 용이한 저비용의 레이저 조사장치로 할 수가 있다.
또한, 게터링 싱크(4)의 형성밀도를 변경할 때, 도광부재를 증감시키는 것만으로 충분하므로, 단결정 웨이퍼의 대구경화에 대해서도 저비용으로 대응할 수가 있다.
이상, 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 이들 실시예로 한정되는 것은 아니다. 본 발명의 취지를 벗어나지 않는 범위에서 구성의 부가, 생략, 치환 및 그 밖의 변경이 가능하다. 본 발명은 상술한 설명에 의해 한정되지 않으며, 첨부하는 청구범위에 의해서만 한정된다.
1 : 반도체기판(반도체 디바이스용 반도체기판)
2 : 단결정 웨이퍼
3 : 에피텍셜층
4 : 게터링 싱크
120, 220, 320 : 레이저 조사장치(반도체 디바이스의 제조장치)
121, 221, 321 : 레이저 조사체
121a, 221a, 321a : 조사면

Claims (26)

  1. 단결정 웨이퍼를 400℃ 이상, 1000℃ 이하의 온도범위까지 가열하는 기판가열공정과,
    상기 기판가열공정에 의해 가열된 단결정 웨이퍼의 일면에 레이저 빔을 입사시키고, 상기 단결정 웨이퍼의 임의의 미소영역에 상기 레이저 빔을 집광시키는 다광자 흡수과정과,
    상기 다광자 흡수과정에 의해, 상기 미소영역의 결정구조를 변화시킨 게터링 싱크를 형성하는 공정을 적어도 구비하는 반도체 디바이스용 반도체기판의 제조방법.
  2. 제 1항에 있어서,
    상기 레이저 빔은, 펄스 폭 1.0×10-15∼1.0×10-8초, 파장 300∼1200㎚의 범위의 초단 펄스 레이저 빔인 것을 특징으로 하는 반도체 디바이스용 반도체기판의 제조방법.
  3. 제 2항에 있어서,
    상기 초단 펄스 레이저 빔을, 상기 미소영역에 있어서, 피크 출력 밀도가 1.0×106∼1.0×1011 W/㎠, 빔 지름이 1㎛∼10㎜의 범위가 되도록 제어하는 반도체 디바이스용 반도체기판의 제조방법.
  4. 제 1항에 있어서,
    상기 게터링 싱크 형성공정은, 질소, 아르곤, 수소 중 적어도 어느 1종을 포함하는 비산화성 가스 분위기에서 수행하는 반도체 디바이스용 반도체기판의 제조방법.
  5. 제 1항에 있어서,
    상기 단결정 웨이퍼의 일면에, 에피텍셜 결정층을 형성하는 공정을 더욱 구비하는 반도체 디바이스용 반도체기판의 제조방법.
  6. 펄스 폭 1.0×10-15∼1.0×10-8초, 파장 300∼1200㎚의 범위의 초단 펄스 레이저 빔을 단결정 웨이퍼를 향해 조사하는 레이저 조사체와,
    상기 단결정 웨이퍼를 재치(載置)하는 스테이지와,
    상기 단결정 웨이퍼를 400℃ 이상, 1000℃ 이하의 온도범위까지 가열하는 기판가열수단을 적어도 구비하는 반도체 디바이스용 반도체기판의 제조장치.
  7. 제 6항에 있어서,
    상기 기판가열수단은, 상기 스테이지를 가열하는 스테이지 가열장치인 반도체 디바이스용 반도체기판의 제조장치.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
KR1020100049033A 2009-06-02 2010-05-26 반도체 디바이스용 반도체 기판의 제조방법, 반도체 디바이스용 반도체 기판의 제조장치, 반도체 디바이스의 제조방법 및 반도체 디바이스의 제조장치 KR101393611B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2009-133180 2009-06-02
JP2009133180A JP2010283023A (ja) 2009-06-02 2009-06-02 半導体デバイス向け半導体基板の製造方法、半導体デバイスの製造方法
JPJP-P-2009-136024 2009-06-05
JPJP-P-2009-136362 2009-06-05
JP2009136024A JP2010283193A (ja) 2009-06-05 2009-06-05 半導体デバイス向け半導体基板の製造方法、半導体デバイス向け半導体基板の製造装置
JP2009136362A JP2010283219A (ja) 2009-06-05 2009-06-05 半導体デバイス向け半導体基板の製造方法、半導体デバイスの製造方法、半導体デバイスの製造装置

Publications (2)

Publication Number Publication Date
KR20100130149A KR20100130149A (ko) 2010-12-10
KR101393611B1 true KR101393611B1 (ko) 2014-05-12

Family

ID=43220712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100049033A KR101393611B1 (ko) 2009-06-02 2010-05-26 반도체 디바이스용 반도체 기판의 제조방법, 반도체 디바이스용 반도체 기판의 제조장치, 반도체 디바이스의 제조방법 및 반도체 디바이스의 제조장치

Country Status (3)

Country Link
US (1) US8357592B2 (ko)
KR (1) KR101393611B1 (ko)
TW (1) TWI420580B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9281197B2 (en) 2008-10-16 2016-03-08 Sumco Corporation Epitaxial substrate for solid-state imaging device with gettering sink, semiconductor device, back illuminated solid-state imaging device and manufacturing method thereof
JP2011086828A (ja) * 2009-10-16 2011-04-28 Sumco Corp 半導体装置およびその製造方法
JP6410490B2 (ja) * 2014-06-27 2018-10-24 株式会社ディスコ デバイスウェーハの評価方法
TWI618218B (zh) * 2017-01-26 2018-03-11 日月光半導體製造股份有限公司 半導體封裝結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990014341A (ko) * 1997-07-30 1999-02-25 야마자키 순페이 반도체 장치 제조 방법
JP2003264194A (ja) * 2002-03-11 2003-09-19 Hamamatsu Photonics Kk レーザゲッタリング方法及び半導体基板
KR20070069187A (ko) * 2004-10-20 2007-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사방법, 레이저 조사장치, 및 반도체장치제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0251280A3 (en) * 1986-06-30 1989-11-23 Nec Corporation Method of gettering semiconductor wafers with a laser beam
JP4613886B2 (ja) 1993-03-30 2011-01-19 ソニー株式会社 固体撮像素子の製造方法、及び半導体基板の製造方法
JP3384506B2 (ja) * 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
JP2002231628A (ja) * 2001-02-01 2002-08-16 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP2003338468A (ja) 2002-03-12 2003-11-28 Hamamatsu Photonics Kk 発光素子の製造方法、発光ダイオード、及び半導体レーザ素子
JP5334354B2 (ja) * 2005-05-13 2013-11-06 シャープ株式会社 半導体装置の製造方法
JP5219334B2 (ja) * 2005-11-30 2013-06-26 株式会社Ｓｕｍｃｏ 半導体基板の製造方法および品質評価方法
JP2008108792A (ja) * 2006-10-23 2008-05-08 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2010062291A (ja) * 2008-09-03 2010-03-18 Sumco Corp 半導体基板及びその製造方法
JP2010062452A (ja) * 2008-09-05 2010-03-18 Sumco Corp 半導体基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990014341A (ko) * 1997-07-30 1999-02-25 야마자키 순페이 반도체 장치 제조 방법
JP2003264194A (ja) * 2002-03-11 2003-09-19 Hamamatsu Photonics Kk レーザゲッタリング方法及び半導体基板
KR20070069187A (ko) * 2004-10-20 2007-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사방법, 레이저 조사장치, 및 반도체장치제조방법

Also Published As

Publication number Publication date
US8357592B2 (en) 2013-01-22
TW201108313A (en) 2011-03-01
TWI420580B (zh) 2013-12-21
US20100304552A1 (en) 2010-12-02
KR20100130149A (ko) 2010-12-10

Similar Documents

Publication Publication Date Title
US8124501B2 (en) Method of producing semiconductor wafer
US8309436B2 (en) Method of producing epitaxial substrate with gettering for solid-state imaging device, and method of producing solid-state imaging device using same substrate
TW200304857A (en) Slicing method for the treatment object
JP6680494B2 (ja) レーザ加工方法及びレーザ加工装置
KR101393611B1 (ko) 반도체 디바이스용 반도체 기판의 제조방법, 반도체 디바이스용 반도체 기판의 제조장치, 반도체 디바이스의 제조방법 및 반도체 디바이스의 제조장치
TW200307322A (en) Semiconductor substrate, semiconductor chip and production method for a semiconductor device
TWI419203B (zh) 具吸附槽之固態攝影元件用磊晶基板、半導體裝置、背照式固態攝影元件及其製造方法
US20150017817A1 (en) Laser processing apparatus and laser processing method
TW200417438A (en) Laser processing method
JP5517832B2 (ja) レーザアニール装置及びレーザアニール方法
JP2010283193A (ja) 半導体デバイス向け半導体基板の製造方法、半導体デバイス向け半導体基板の製造装置
JP2010283219A (ja) 半導体デバイス向け半導体基板の製造方法、半導体デバイスの製造方法、半導体デバイスの製造装置
JP5544734B2 (ja) シリコンウェーハの製造方法、エピタキシャルウェーハの製造方法、および固体撮像素子の製造方法
JP2010098107A (ja) 裏面照射型固体撮像素子の製造方法、固体撮像素子用エピタキシャル基板
TW200417437A (en) Laser processing method
KR101244352B1 (ko) 실리콘 웨이퍼, 에피택셜 웨이퍼 및 고체촬상소자의 제조방법, 그리고 실리콘 웨이퍼의 제조장치
JP2010283023A (ja) 半導体デバイス向け半導体基板の製造方法、半導体デバイスの製造方法
KR101375228B1 (ko) 게터링싱크를 갖는 고체촬상소자용 에피택셜 기판, 반도체 디바이스, 이면조사형 고체촬상소자 및 이들의 제조방법
JP2010098106A (ja) 半導体デバイスの製造方法、半導体デバイス
JP5600948B2 (ja) シリコンウェーハ及びエピタキシャルウェーハの製造方法
JP2011159696A (ja) シリコンウェーハ及びエピタキシャルウェーハの製造方法
JP2011159698A (ja) シリコンウェーハの製造装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20130314

Effective date: 20140224

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180420

Year of fee payment: 5