JP2010098106A - 半導体デバイスの製造方法、半導体デバイス - Google Patents
半導体デバイスの製造方法、半導体デバイス Download PDFInfo
- Publication number
- JP2010098106A JP2010098106A JP2008267342A JP2008267342A JP2010098106A JP 2010098106 A JP2010098106 A JP 2010098106A JP 2008267342 A JP2008267342 A JP 2008267342A JP 2008267342 A JP2008267342 A JP 2008267342A JP 2010098106 A JP2010098106 A JP 2010098106A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- laser beam
- semiconductor device
- gettering sink
- gettering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】ゲッタリングシンクを短時間で容易に形成できるとともに、ゲッタリングシンクの形成時に重金属汚染の懸念がない半導体デバイスの製造方法を提供する。
【解決手段】半導体基板をレーザ照射装置にセットし、半導体基板を移動させつつレーザビームを照射する。この時、レーザビームは、集光用レンズ(集光手段)によって集光点(焦点)が半導体基板の一面から数十μm程度深い位置になるように集光される。これにより、半導体基板の結晶構造が改質され、ゲッタリングシンクが形成される。
【選択図】図2
【解決手段】半導体基板をレーザ照射装置にセットし、半導体基板を移動させつつレーザビームを照射する。この時、レーザビームは、集光用レンズ(集光手段)によって集光点(焦点)が半導体基板の一面から数十μm程度深い位置になるように集光される。これにより、半導体基板の結晶構造が改質され、ゲッタリングシンクが形成される。
【選択図】図2
Description
本発明は、半導体デバイスの製造方法、および半導体デバイスに係り、半導体デバイスに対してゲッタリングサイトを短時間で容易に形成することが可能な技術に関する。
近年、携帯電話、デジタルビデオカメラ等の大幅な薄型化に伴って、これらの機器へ内蔵する半導体デバイス、例えば半導体メモリの薄型化が進んでいる。こうした半導体メモリは、例えばシリコン単結晶からなるシリコン基板(シリコンウェーハ)の一面にデバイスを形成することにより製造される。半導体メモリを薄型化するためには、シリコン基板の表面側にデバイスを形成した後、シリコン基板の裏面側を削って、例えば50μm程度まで厚みを薄厚化する。
このような、半導体デバイスの薄厚化工程において、シリコン基板への重金属の混入が懸念されている。シリコン基板に重金属などの不純物が混入すると、リーク電流などにより、デバイス特性が著しく劣化する。このため、シリコン基板の薄厚化工程後におけるデバイス形成領域の重金属の分散を抑制することが重要になっている。
シリコン基板から重金属を除去する方法として、従来から、ゲッタリング法が一般的に知られている。これは、シリコン基板にゲッタリングサイトと呼ばれる重金属の捕捉領域を形成し、アニール処理などによってこのゲッタリングサイトに重金属を集めることによって、素子形成領域の重金属を低減させるものである。こうしたゲッタリングサイトをシリコン基板に形成する方法として、例えば、シリコン基板に酸素析出物を形成するIG(イントリンシックゲッタリング)法(例えば、特許文献1)、シリコン基板の裏面側にバックサイドダメージなどのゲッタリングサイトを形成するEG(エキシントリックゲッタリング)法(例えば、特許文献2)などが知られている。
特開平6−338507号公報
特開2006−313922号公報
従来から行われていたIG法は、シリコン基板にデバイスを形成する前工程で用いられるものであり、シリコン基板に拡散した重金属を除去するために、600℃以上の熱処理温度が必要である。しかしながら、シリコン基板にデバイスを形成した後に行われる熱処理温度は400℃以下が殆どであり、デバイス形成後の薄厚化工程において混入した重金属を充分に捕捉できないという課題があった。
また、近年の半導体デバイスの薄厚化の進行によって、その厚みが50〜40μm以下、更には30μm程度が要求される。このようなレベルの厚みでは、薄厚化工程において、シリコン基板に形成したゲッタリングシンクの大部分が削り取られてしまうため、充分なゲッタリング能力が得られないという課題があった。
一方、シリコン基板の裏面側にバックサイドダメージなどのゲッタリングサイトを形成するEG法では、近年主流となりつつある300mmウェーハなどの大口径基板の場合、両面研磨されているために、裏面側にゲッタリングシンクを形成すること自体が困難である。
本発明は、上記の事情に鑑みてなされたもので、半導体デバイスの形成後に汚染された重金属を簡便かつ確実にデバイスの形成領域から除去可能な半導体デバイスの製造方法を提供する。
また本発明は、薄厚化しても重金属による特性劣化の懸念が無い半導体デバイスを提供することを目的とする。
上記課題を解決するために、本発明は次のような半導体デバイスの製造方法、半導体デバイスを提供する。
すなわち、本発明の半導体デバイスの製造方法は、半導体基板の一面に絶縁膜を形成する工程と、前記半導体基板の他面から集光手段を介してレーザビームを入射させ、前記半導体基板の任意の微小領域に該レーザビームを集光させることにより、該微小領域に多光子吸収過程を生じさせ、該微小領域の結晶構造を変化させたゲッタリングシンクを形成する工程と、前記半導体基板を所定の温度でアニールし、前記ゲッタリングシンクに重金属を捕獲させる工程と、を少なくとも備えたことを特徴とする。
すなわち、本発明の半導体デバイスの製造方法は、半導体基板の一面に絶縁膜を形成する工程と、前記半導体基板の他面から集光手段を介してレーザビームを入射させ、前記半導体基板の任意の微小領域に該レーザビームを集光させることにより、該微小領域に多光子吸収過程を生じさせ、該微小領域の結晶構造を変化させたゲッタリングシンクを形成する工程と、前記半導体基板を所定の温度でアニールし、前記ゲッタリングシンクに重金属を捕獲させる工程と、を少なくとも備えたことを特徴とする。
前記レーザビームは、前記半導体基板を透過可能な波長域であり、前記集光手段は、前記半導体基板の厚み方向における任意の位置に、前記レーザビームを集光させることが好ましい。前記レーザビームは、パルス幅1.0×10−15〜1.0×10−8秒、波長300〜1200nmの範囲の超短パルスレーザビームであることが好ましい。
前記半導体基板は単結晶シリコンからなり、前記ゲッタリングシンクは少なくともその一部にアモルファス構造のシリコンを含むことが好ましい。前記ゲッタリングシンクは、デバイスの形成領域と重なる位置に少なくとも形成されていることが好ましい。
また、本発明の半導体デバイスは、前記半導体デバイスの製造方法により製造されてなることを特徴とする。前記ゲッタリングシンクは、密度1.0×105〜1.0×106個/cm2の範囲で形成されてなることが好ましい。
本発明の半導体デバイスの製造方法によれば、半導体基板に向けて集光手段を介してレーザビームを入射させ、半導体基板の内部における任意の微小領域にレーザビームを集光させることによって、半導体基板の内部の微小領域に多光子吸収過程を生じさせ、該微小領域の結晶構造だけを変化させたゲッタリングシンクを容易に、かつ短時間で形成することが可能になる。
これによって、従来のようにゲッタリングシンクを形成するために、長時間の熱処理が不要となり、半導体デバイスの製造工程を簡略化し、製造コストを低減することができる。また、300mmウェーハなどに代表される両面研磨基板であっても、半導体基板の内部に容易にゲッタリングシンクを形成することが可能となる。
また、本発明の半導体デバイスによれば、薄厚化しても重金属のゲッタリング能力に優れ、リーク電流の少ない優れた特性をもつ半導体デバイスを提供できる。
以下、本発明に係る半導体デバイス、およびその製造方法の最良の実施形態について、半導体デバイスの一例としてNAND型フラッシュメモリを挙げ、図面に基づき説明する。なお、本実施形態は発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
図1は、本発明の半導体デバイスの一例であるNAND型フラッシュメモリを示す拡大断面図である。NAND型フラッシュメモリ(半導体デバイス)1は、p+型の半導体基板2と、この半導体基板2の一面2aに形成された第一の絶縁膜3とを備える。また、第一の絶縁膜3の一面3aには、フローティングゲート5、第二の絶縁膜6、コントロールゲート7が、順に重ねて形成されている。
また、半導体基板2の一面2a側における、フローティングゲート5の形成領域の周囲には、n+型のソース領域8、ドレイン領域9がそれぞれ形成される。そして、半導体基板2におけるデバイスの形成領域Sと重なる位置、例えば、フローティングゲート5、第二の絶縁膜6、コントロールゲート7等が積層された領域にに重なる位置に、半導体基板2の重金属を捕捉するゲッタリングシンク4が形成されている。
半導体基板2は、例えば、シリコン単結晶ウェーハであればよい。また、第一の絶縁膜3は、シリコン単結晶ウェーハの表面を酸化させたSiO2膜であればよい。第二の絶縁膜6は、例えば、窒化シリコン(SiN)膜であればよい。
ゲッタリングシンク4は、シリコン単結晶の一部をアモルファス化させた(アモルファスライク)構造であればよい。ゲッタリングシンク4は、その結晶構造中に僅かな歪みが存在するだけで重金属を捕捉する能力があり、ごく一部をアモルファス化するだけでゲッタリングシンクとしての役割を果たすことができる。なお、こうしたゲッタリングシンク4は、レーザビームの集光により、半導体基板2の一部に多光子吸収過程を生じさせて結晶構造を改質する事によって形成される。このようなゲッタリングシンク4の形成方法は、後ほど半導体デバイスの製造方法にて詳述する。
ゲッタリングシンク4は、少なくとも個々のデバイスの形成領域Sと重なる位置に形成されていればよい。例えば、1つのゲッタリングシンク4は、直径Rが50〜150μm、厚みTが10〜150μmの大きさの円盤状に形成されていればよい。また、ゲッタリングシンク4の形成深さDは、半導体基板2の一面2aから0.5〜2μm程度が好ましい。
以上のような構成のNAND型フラッシュメモリ1は、コントロールゲート7に制御電圧が印加されると、p+型の半導体基板2から第一の絶縁膜3をトンネルしてフローティングゲート5に向けて電子が注入される。これによって、データの書込状態となる。このフローティングゲート5は、第一の絶縁膜3や第二の絶縁膜6などの絶縁体に囲まれているため、電源が切断されても記憶状態が保持される。
一方、p+型の半導体基板2に所定の電圧を印加することによって、フローティングゲート5に保持されていた電子は、絶縁膜3をトンネルして半導体基板2に向けて移動する。これによって、データの消去状態となる。電子が注入される。
このようなNAND型フラッシュメモリ1は、半導体基板2に形成されたゲッタリングシンク4によって、重金属が確実に捕捉されているため、NAND型フラッシュメモリ1の特性を低下させる要因であるリーク電流を抑制することができる。よって、リーク電流の少ない、優れた記憶特性を持つNAND型フラッシュメモリ1を実現することができる。
なお、本発明の半導体デバイスは、上述したようなNAND型フラッシュメモリに限定されるものではなく、例えばNOR型フラッシュメモリなどのフラッシュメモリ、あるいはDRAMなどの半導体メモリに代表される各種の半導体デバイスにも同様に適用できる。
次に、本発明の半導体デバイスの製造方法について、上述したNAND型フラッシュメモリを一例として挙げて説明する。図2は、半導体デバイスの製造方法の概要を段階的に示した断面図である。NAND型フラッシュメモリ(半導体デバイス)を製造するにあたっては、まず半導体基板2を用意する(図2(a)参照)。半導体基板2は、例えば、シリコン単結晶インゴットをスライスして製造されたシリコン単結晶ウェーハであればよい。
次に、この半導体基板2の一面2aに第一の絶縁膜3を形成する(図2(b)参照)。この第一の絶縁膜3は、例えばシリコン単結晶ウェーハの一面を酸化させたシリコン酸化膜(SiO2)であればよい。こうしたシリコン酸化膜3の形成にあたっては、例えば、アニール装置を用いて、半導体基板の2を所定温度まで加熱して、その表面を酸化させれば良い。
次に、例えば、フォトリソグラフィ等によって、半導体基板2の一面2aにフローティングゲート5、第二の絶縁膜6、コントロールゲート7、およびソース領域8、ドレイン領域9などからなるデバイス(NANDメモリ素子)を形成する(図2(c)参照)。
次に、デバイス(NANDメモリ素子)を形成した半導体基板2の他面(裏面)2b側からレーザービームを照射して、ゲッタリングシンク4を形成する(図2(d)参照)。図3は、半導体基板にゲッタリングシンクを形成するためのレーザー照射装置の一例を示す模式図である。レーザー照射装置20は、レーザビームQ1をパルス発振するレーザ発生装置15、レーザビームQ1のパルス等を制御するパルス制御回路(Qスイッチ)16、レーザビームQ1を反射してレーザビームQ1の進行方向を半導体基板2に向けて90°変換させるビームスプリッタ(ハーフミラー)17a、ビームスプリッタ17aで反射されたレーザビームQ1を集光する集光用レンズ(集光手段)11を備えている。
また、デバイスを形成した半導体基板2を載置するステージ40を備える。このステージ40は、集光されたレーザビームQ2を半導体基板2の任意の位置で集光させて焦点を合わせるために、ステージ制御回路45によって、鉛直方向Yおよび水平方向Xに移動可能に制御される。
レーザ発生装置15およびパルス制御回路16は、特に限定はされないが、半導体基板の内部における任意の位置の結晶構造を改質してゲッタリングシンクを形成できるレーザビームを照射できれば良く、半導体基板を透過可能な波長域で、かつ短パルス周期での発振が可能なチタンサファイヤレーザが好適である。なお、表1に、一般的な半導体基板、およびシリコン基板のそれぞれにおいて、好適なレーザ照射条件の具体例を示す。
レーザ発生装置15で発生させたレーザビームQ1は、集光用レンズ11により光路幅を収束され、この収束されたレーザビームQ2が半導体基板20の任意の深さ位置Gで焦点を結像する(集光される)ように、ステージ40が鉛直方向Yで制御される。集光用レンズ11は、例えば倍率が10〜300倍、N.Aが0.3〜0.9、レーザビームの波長に対する透過率が30〜60%の範囲が好ましい。
レーザー照射装置20は、さらに可視光レーザ発生装置19、ビームスプリッタ(ハーフミラー)17b、CCDカメラ30、CCDカメラ制御回路35、結像用レンズ12、中央制御回路50、および表示手段51とを備えている。
可視光レーザ発生装置19で発生させた可視光レーザビームQ3は、ビームスプリッタ(ハーフミラー)17bで反射されて90°方向を転換し、半導体基板2に達する。そして、半導体基板2の表面(他面2b側)で反射され、集光用レンズ11およびビームスプリッタ17aおよび17bを透過して結像用レンズ12に到達する。結像用レンズ12に到達した可視光レーザQ3は、半導体基板2の表面画像としてCCDカメラ30で撮像され、撮像データがCCDカメラ制御回路35に入力される。入力された撮像データに基づいて、ステージ制御回路45はステージ40の水平方向Xの移動量を制御する。
次に、デバイスを形成した半導体基板2にゲッタリングシンクを形成する方法を詳述する。半導体基板2の内部にゲッタリングシンクを形成する際には、まず、ステージ40に対して他面2b側が上面(レーザー入射面)になるように半導体基板2を載置する。そして、レーザ発生装置15から出射されたレーザビームQ1を集光用レンズ(集光手段)11によって収束させる。収束されたレーザビームQ2は、シリコンに対して透過可能な波長域であるため、半導体基板2の他面2bに達した後、反射せずにそのまま入射する。
一方、半導体基板2は、レーザビームQ2の集光点(焦点)が半導体基板2の一面2aから所定の深さDになるように位置決めされる。これにより、レーザビームQ2の集光点(焦点)だけ、半導体基板2は多光子吸収過程が生じる。
多光子吸収過程は、周知のように、ごく短時間に多量の光子が特定の部位(照射領域)に照射することによって、照射領域だけに選択的に多量のエネルギーが吸収され、これにより、照射領域の結晶結合が変化するなどの反応を引き起こすものである。本発明においては、半導体基板2の内部の任意の領域にレーザビームを集光させることによって、この集光点(焦点)において、単結晶構造の半導体ウェーハを改質し、部分的にアモルファスライクな結晶構造を生じさせる。こうした結晶構造の改質は、重金属の捕捉作用が生じる程度、即ち、結晶構造に僅かな歪を生じさせる程度で良い。
以上のように、半導体基板2の内部の任意の微小領域にレーザビームQ1を収束させたレーザビームQ2の集光点(焦点)を設定し、この微小領域の結晶構造を改質することによって、半導体基板2の任意の微小領域にゲッタリングシンク4を形成することができる。
ゲッタリングシンク4を形成するためのレーザビームは、レーザビームが集光点(焦点)に至るよりも前の光路においては、半導体基板2の結晶構造を改質することなく、レーザビームが確実に透過可能な条件とすることが重要である。こうしたレーザビームの照射条件は、半導体材料の基礎物性値である禁制帯(エネルギーバンドギャップ)により決定される。例えば、シリコン半導体の禁制帯は、1.1eVであるため入射波長が1000nm以上の場合、透過性が顕著となる。このようにしてレーザビームの波長は、半導体材料の禁制帯を考慮して決定することができる。
レーザビームの発生装置としては、YAGレーザのような高出力レーザでは、所定の深さ位置だけではなく、その周辺領域にも熱エネルギーが伝達する虞があるため、低出力レーザを用いることが好ましい。低出力レーザとしては、例えば、フェムト秒レーザのような超短パルスレーザが好適である。
この超短パルスレーザは、半導体レーザなどを用いてチタンサファイヤ結晶(固体レーザ結晶)を励起することによって、レーザビームの波長を任意の範囲に設定することができる。超短パルスレーザは、励起レーザビームのパルス幅を1.0×10−15フェムト秒以下にすることができるため、その他のレーザと比較して励起によって生じる熱エネルギーの拡散を抑制でき、レーザビームの集光点(焦点)のみに光エネルギーを集中させることができる。
多光子吸収過程により結晶構造を改質して形成したゲッタリングシンク4は、おそらくアモルファスライクな結晶構造になっているものと推定される。このようなアモルファスライクの結晶構造を得るには、レーザビームが集光点(焦点)Gを局部的に急速加熱・急速冷却する必要がある。表1に示したような特性を持つ超短パルスレーザは、エネルギー量の小さいレーザであるが、集光用レンズ11を用い集光することによって、半導体基板20を局部的に急速加熱するのに十分なエネルギーとなる。レーザビームが集光点(焦点)Gの温度は9900〜10000Kの高温に達する。また、集光されているために入熱範囲が大変狭く、半導体基板2を載置したステージの移動、あるいはレーザビームの走査によって集光点(焦点)が移動すると、移動前の集光点(焦点)における入熱量は急激に減少し、急速冷却効果が得られる。
また、表1に示した超短パルスレーザのように、波長を1000nmとすることによって、半導体基板2に対する透過性が高められ、ゲッタリングシンク4を形成したい領域以外の結晶組織に影響を与えることなく、レーザビームの集光点(焦点)である微小領域だけを改質することができる。この結晶構造の改質部分が半導体基板2のゲッタリングシンク4として好適に利用できる。なお、レーザビームの波長が1200nmを超えると、長波長領域であるために光子エネルギー(レーザビームエネルギー)が低くなる。このため、レーザビームを集光させても半導体基板内部の改質に十分な光子エネルギーを得ることができない虞があり、レーザビームの波長は1200nm以下とすることが好ましい。
レーザビームの集光点(焦点)Gの位置、すなわち半導体基板2にゲッタリングシンク4を形成する位置は、ステージを上下動させることによって制御できる。なお、ステージを上下動以外にも、集光手段(集光用レンズの)位置を制御することでもレーザビームの集光点(焦点)Gの位置を制御できる。
一例として、半導体基板の表面から2μmの位置を改質してゲッタリングシンク4を形成する場合には、レーザビームの波長を1080nmに設定し、透過率が60%の集光用レンズ(倍率50倍)を用いて表面から2μmの位置にレーザビームを結像(集光)させ、多光子吸収過程を生じさせることにより改質部分(ゲッタリングシンク)を形成することができる。
このように、半導体基板2の微小領域の結晶構造を改質して得られるゲッタリングシンク4は、例えば、直径Rが50〜150μm、厚みTが10〜150μmの大きさの円盤状に形成されればよい。また、ゲッタリングシンク4の形成深さDは、半導体基板2の一面2aから0.5〜2μm程度が好ましい。
それぞれのゲッタリングシンク4は、半導体基板2の素子形成領域Sと重なる位置に少なくとも形成されていればよい。ゲッタリングシンク4は、例えば、形成ピッチが0.1〜10μmの間隔で形成されればよい。なお、ゲッタリングシンク4は、上述したように間欠的に形成されている以外にも、例えば、半導体基板に対して所定の深さで、半導体基板全体に均一に形成されているのも好ましい。
図4は、半導体基板におけるゲッタリングシンクの形成の様子を示した模式図である。ゲッタリングシンク4は、半導体基板における素子形成領域の下部に形成されればよい。例えば、レーザビームQがデバイスを形成した半導体基板2の他面(裏面)の全域に渡って走査されるように、周縁部でY方向にずらしつつX方向に沿って走査させ、レーザビームQを所定の条件で照射していけば、半導体基板2の全体にゲッタリングシンク4,4・・を形成することができる。
こうしたゲッタリングシンク4の形成密度は、レーザビームQの走査ピッチBによって設定することができる。ゲッタリングシンク4の形成密度は、例えば、1.0×105〜1.0×106個/cm2の範囲が好適である。こうしたゲッタリングシンク4の形成密度は、断面TEM(透過型電子顕微鏡)による観察で得られた酸素析出物の個数によって検証できる。
以上のようにしてゲッタリングシンク4が形成された半導体基板2は、更にアニール装置80によって所定の温度まで加熱される(図2(e)参照)。これにより、半導体基板2内に拡散している重金属がゲッタリングシンク4に集められ、素子形成部分に重金属が極めて少ないNAND型フラッシュメモリ(半導体デバイス)を得ることができる。
なお、こうしたアニール装置によるゲッタリングシンク4への重金属の捕捉は、半導体基板2を他面2b側から研削して薄厚化した後に行うのが好ましい。これによって、薄厚化工程で重金属に汚染されても、デバイスの形成領域の重金属を確実に取り除き、薄厚化しても重金属によるリークなどの特性劣化のない半導体デバイスを提供することができる。
以上のように、本発明の半導体デバイスの製造方法によれば、半導体基板に向けて集光手段を介してレーザビームを入射させ、半導体基板の内部における任意の微小領域にレーザビームを集光させることによって、半導体基板の内部の微小領域に多光子吸収過程を生じさせ、該微小領域の結晶構造だけを変化させたゲッタリングシンクを容易に、かつ短時間で形成することが可能になる。
これによって、従来のようにゲッタリングシンクを形成するために、長時間の熱処理が不要となり、また、薄厚化工程しても重金属を確実に取り除くことができる。また、300mmウェーハなどに代表される両面研磨基板であっても、半導体基板の内部に容易にゲッタリングシンクを形成することが可能となる。
本発明の実施例として、基板直径が300mm、厚さが0.725mmのシリコンウェーハ(半導体基板)に対して、表2に示す条件のレーザビームを照射し、シリコンウェーハの表面から深さ2μmの位置に、密度10−6/cm2の改質部分(ゲッタリングシンク)を形成したシリコンウェーハを作製した。
上述した実施例における改質部分のゲッタリング効果を確認するため、従来の比較例1として、レーザビームを照射しないこと以外は、上述した実施例と同一のシリコンウェーハを用意した。
また、長時間熱処理による酸素析出部を形成したシリコンウェーハのゲッタリング効果と比較するため、従来の比較例2として、10時間、および20時間の熱処理を施すこと以外は上述した比較例1と同一のシリコンウェーハを用意した。
また、長時間熱処理による酸素析出部を形成したシリコンウェーハのゲッタリング効果と比較するため、従来の比較例2として、10時間、および20時間の熱処理を施すこと以外は上述した比較例1と同一のシリコンウェーハを用意した。
そして、上記した実施例、比較例1、および比較例2の各サンプルについて、ゲッタリング効果を次に示す方法で評価した。
まず、各サンプルを、アンモニア水と過酸化水素水の混合溶液および塩酸と過酸化水素水の混合溶液で洗浄した後、スピンコート汚染法により、重金属であるニッケルで1.0×1012atoms/cm2程度表面汚染させた。次に、縦型熱処理炉で1000℃、1時間、窒素雰囲気中で拡散熱処理を施し、その後、Wright液(48% HF:30ml、69% HNO3:30ml、CrO3 1g+H2O 2ml、酢酸:60ml)により各サンプルの表面をエッチングした。そして、表面のエッチピット(ニッケルシリサイドがエッチングされて形成されるピット)の個数を光学顕微鏡により観察してエッチピット密度(個/cm2)を測定することにより、各サンプルのゲッタリング能力を評価した。
まず、各サンプルを、アンモニア水と過酸化水素水の混合溶液および塩酸と過酸化水素水の混合溶液で洗浄した後、スピンコート汚染法により、重金属であるニッケルで1.0×1012atoms/cm2程度表面汚染させた。次に、縦型熱処理炉で1000℃、1時間、窒素雰囲気中で拡散熱処理を施し、その後、Wright液(48% HF:30ml、69% HNO3:30ml、CrO3 1g+H2O 2ml、酢酸:60ml)により各サンプルの表面をエッチングした。そして、表面のエッチピット(ニッケルシリサイドがエッチングされて形成されるピット)の個数を光学顕微鏡により観察してエッチピット密度(個/cm2)を測定することにより、各サンプルのゲッタリング能力を評価した。
なお、この方法におけるエッチピット密度の測定限界は1.0×103個/cm2である。ゲッタリング能力の評価は、エッチピット密度が1.0×103個/cm2以下(測定限界以下)を良好、1.0×103個/cm2を超え1.0×105個/cm2未満を可、1.0×105個/cm2以上を不可とした。
また、比較例2に関して、ゲッタリングシンクとなる酸素析出部の形成に必要な時間を次のように評価した。
各サンプルを(110)方向でへき開してWright液でエッチングした後、へき開面(サンプル断面)を光学顕微鏡することにより酸素析出物の密度(個/cm2)を観察することで評価した。ゲッタリング能力の評価は、上述した実施例1と同様に、ニッケル元素での表面汚染によるゲッタリング能力評価を実施した。
各サンプルを(110)方向でへき開してWright液でエッチングした後、へき開面(サンプル断面)を光学顕微鏡することにより酸素析出物の密度(個/cm2)を観察することで評価した。ゲッタリング能力の評価は、上述した実施例1と同様に、ニッケル元素での表面汚染によるゲッタリング能力評価を実施した。
検証の結果、比較例1ではエッチピット密度が1.0×105個/cm2となり、ゲッタリング効果が認められなかった。
比較例2では、10時間の熱処理を施したサンプルでは、酸素析出物の密度が1.0×104個/cm2で、エッチピット密度も1.0×105個/cm2と殆どゲッタリング効果が認められなかった。また、20時間の熱処理を施したサンプルでも、酸素析出物の密度が1.0×105個/cm2で、エッチピット密度は1.0×104個/cm2となり多少のゲッタリング効果が認められるにとどまった。
比較例2では、10時間の熱処理を施したサンプルでは、酸素析出物の密度が1.0×104個/cm2で、エッチピット密度も1.0×105個/cm2と殆どゲッタリング効果が認められなかった。また、20時間の熱処理を施したサンプルでも、酸素析出物の密度が1.0×105個/cm2で、エッチピット密度は1.0×104個/cm2となり多少のゲッタリング効果が認められるにとどまった。
これに対し、本発明の実施例では、エッチピット密度が1.0×103個/cm2以下と十分なゲッタリング効果が認められた。
以上の結果から、本発明のように、レーザビームを短時間照射して半導体基板の所定深さ位置だけに多光子吸収過程を生じさせて結晶構造を改質することにより、優れたゲッタリングシンク能力のあるゲッタリングシンクを任意の位置に容易に形成できることを確認された。
以上の結果から、本発明のように、レーザビームを短時間照射して半導体基板の所定深さ位置だけに多光子吸収過程を生じさせて結晶構造を改質することにより、優れたゲッタリングシンク能力のあるゲッタリングシンクを任意の位置に容易に形成できることを確認された。
1 半導体デバイス、2 半導体基板、3 第一の絶縁膜(絶縁膜)、4 ゲッタリングシンク。
Claims (7)
- 半導体基板の一面に絶縁膜を形成する工程と、
前記半導体基板の他面から集光手段を介してレーザビームを入射させ、前記半導体基板の任意の微小領域に該レーザビームを集光させることにより、該微小領域に多光子吸収過程を生じさせ、該微小領域の結晶構造を変化させたゲッタリングシンクを形成する工程と、
前記半導体基板を所定の温度でアニールし、前記ゲッタリングシンクに重金属を捕獲させる工程と、
を少なくとも備えたことを特徴とする半導体デバイスの製造方法。 - 前記レーザビームは、前記半導体基板を透過可能な波長域であり、前記集光手段は、前記半導体基板の厚み方向における任意の位置に、前記レーザビームを集光させることを特徴とする請求項1記載の半導体デバイスの製造方法。
- 前記レーザビームは、パルス幅1.0×10−15〜1.0×10−8秒、波長300〜1200nmの範囲の超短パルスレーザビームであることを特徴とする請求項1または2記載の半導体デバイスの製造方法。
- 前記半導体基板は単結晶シリコンからなり、前記ゲッタリングシンクは少なくともその一部にアモルファス構造のシリコンを含むことを特徴とする請求項1ないし3いずれか1項記載の半導体デバイスの製造方法。
- 前記ゲッタリングシンクは、デバイスの形成領域と重なる位置に少なくとも形成されていることを特徴とする請求項1ないし4いずれか1項記載の半導体デバイスの製造方法。
- 請求項1ないし5いずれ1項に記載の半導体デバイスの製造方法により製造されてなることを特徴とする半導体デバイス。
- 前記ゲッタリングシンクは、密度1.0×105〜1.0×106個/cm2の範囲で形成されてなることを特徴とする請求項6記載の半導体デバイス。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008267342A JP2010098106A (ja) | 2008-10-16 | 2008-10-16 | 半導体デバイスの製造方法、半導体デバイス |
TW098135130A TWI419203B (zh) | 2008-10-16 | 2009-10-16 | 具吸附槽之固態攝影元件用磊晶基板、半導體裝置、背照式固態攝影元件及其製造方法 |
PCT/JP2009/005428 WO2010044279A1 (ja) | 2008-10-16 | 2009-10-16 | ゲッタリングシンクを有する固体撮像素子用エピタキシャル基板、半導体デバイス、裏面照射型固体撮像素子およびそれらの製造方法 |
US13/124,578 US9281197B2 (en) | 2008-10-16 | 2009-10-16 | Epitaxial substrate for solid-state imaging device with gettering sink, semiconductor device, back illuminated solid-state imaging device and manufacturing method thereof |
KR1020117009538A KR101375228B1 (ko) | 2008-10-16 | 2009-10-16 | 게터링싱크를 갖는 고체촬상소자용 에피택셜 기판, 반도체 디바이스, 이면조사형 고체촬상소자 및 이들의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008267342A JP2010098106A (ja) | 2008-10-16 | 2008-10-16 | 半導体デバイスの製造方法、半導体デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010098106A true JP2010098106A (ja) | 2010-04-30 |
Family
ID=42259591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008267342A Pending JP2010098106A (ja) | 2008-10-16 | 2008-10-16 | 半導体デバイスの製造方法、半導体デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010098106A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010161107A (ja) * | 2009-01-06 | 2010-07-22 | Tokyo Seimitsu Co Ltd | 半導体装置製造方法 |
JP2013157454A (ja) * | 2012-01-30 | 2013-08-15 | Hamamatsu Photonics Kk | レーザ加工方法、半導体デバイスの製造方法及びレーザ加工装置 |
-
2008
- 2008-10-16 JP JP2008267342A patent/JP2010098106A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010161107A (ja) * | 2009-01-06 | 2010-07-22 | Tokyo Seimitsu Co Ltd | 半導体装置製造方法 |
JP2013157454A (ja) * | 2012-01-30 | 2013-08-15 | Hamamatsu Photonics Kk | レーザ加工方法、半導体デバイスの製造方法及びレーザ加工装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5365063B2 (ja) | シリコンウェーハの製造方法 | |
WO2010044279A1 (ja) | ゲッタリングシンクを有する固体撮像素子用エピタキシャル基板、半導体デバイス、裏面照射型固体撮像素子およびそれらの製造方法 | |
JP2003264194A (ja) | レーザゲッタリング方法及び半導体基板 | |
JP2010283220A (ja) | 固体撮像素子用エピタキシャル基板の製造方法、固体撮像素子の製造方法 | |
KR101393611B1 (ko) | 반도체 디바이스용 반도체 기판의 제조방법, 반도체 디바이스용 반도체 기판의 제조장치, 반도체 디바이스의 제조방법 및 반도체 디바이스의 제조장치 | |
JP5918160B2 (ja) | ゲッタリング半導体ウエハおよびその製造方法 | |
JP2010098106A (ja) | 半導体デバイスの製造方法、半導体デバイス | |
JP2010098107A (ja) | 裏面照射型固体撮像素子の製造方法、固体撮像素子用エピタキシャル基板 | |
JP2010283219A (ja) | 半導体デバイス向け半導体基板の製造方法、半導体デバイスの製造方法、半導体デバイスの製造装置 | |
KR101244352B1 (ko) | 실리콘 웨이퍼, 에피택셜 웨이퍼 및 고체촬상소자의 제조방법, 그리고 실리콘 웨이퍼의 제조장치 | |
JP5544734B2 (ja) | シリコンウェーハの製造方法、エピタキシャルウェーハの製造方法、および固体撮像素子の製造方法 | |
JP2010098105A (ja) | 固体撮像素子用エピタキシャル基板の製造方法、固体撮像素子用エピタキシャル基板 | |
JP2010283193A (ja) | 半導体デバイス向け半導体基板の製造方法、半導体デバイス向け半導体基板の製造装置 | |
JP5600948B2 (ja) | シリコンウェーハ及びエピタキシャルウェーハの製造方法 | |
JP2010283023A (ja) | 半導体デバイス向け半導体基板の製造方法、半導体デバイスの製造方法 | |
JP2011159696A (ja) | シリコンウェーハ及びエピタキシャルウェーハの製造方法 | |
JP6922851B2 (ja) | ゲッタリング層の形成方法 | |
JP2011159698A (ja) | シリコンウェーハの製造装置 | |
JP2011159687A (ja) | シリコンウェーハ及びエピタキシャルウェーハの製造方法 |