KR101390910B1 - 박막 트랜지스터 액정디스플레이 어레이기판 및 그 제조방법 - Google Patents

박막 트랜지스터 액정디스플레이 어레이기판 및 그 제조방법 Download PDF

Info

Publication number
KR101390910B1
KR101390910B1 KR1020110119470A KR20110119470A KR101390910B1 KR 101390910 B1 KR101390910 B1 KR 101390910B1 KR 1020110119470 A KR1020110119470 A KR 1020110119470A KR 20110119470 A KR20110119470 A KR 20110119470A KR 101390910 B1 KR101390910 B1 KR 101390910B1
Authority
KR
South Korea
Prior art keywords
thin film
black matrix
electrode
common electrode
base substrate
Prior art date
Application number
KR1020110119470A
Other languages
English (en)
Other versions
KR20120083836A (ko
Inventor
김원석
김영민
김필석
Original Assignee
청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
보에 테크놀로지 그룹 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드, 보에 테크놀로지 그룹 컴퍼니 리미티드 filed Critical 청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Publication of KR20120083836A publication Critical patent/KR20120083836A/ko
Application granted granted Critical
Publication of KR101390910B1 publication Critical patent/KR101390910B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/16—Materials and properties conductive

Abstract

본 발명은 일종의 TFT-LCD 어레이 기판 및 그 제조방법에 관한 것으로서, 어레이 기판은 기판과; 베이스 기판에 형성되면서 화소전극, 박막 트랜지스터와 공통전극이 내부에 형성되는 화소영역을 한정하는 게이트라인과 데이터라인 및; 도전 박막 재료로 제조되며, 상기 공통전극과 전기적으로 접속되는 블랙매트릭스를 포함한다.

Description

박막 트랜지스터 액정디스플레이 어레이기판 및 그 제조방법{Array substrate of thin film transistor liquid crystal display and method for manufacturing the same}
본 발명은 일종의 박막 트랜지스터 액정디스플레이 어레이기판 및 그 제조방법에 관한 것이다.
박막트랜지스터 액정디스플레이(Thin Film Transistor Liquid Crystal Display, 약칭 TFT-LCD) 기술에서, 고급 초차원 스위칭기술 (Advanced-Super Dimensional Switching; 약칭 : AD-SDS)은 LCD 화질을 개선하는 기술 중 하나다.
AD-SDS 기술은 동일한 평면 내의 화소전극 가장자리에 발생하는 평행전기장 및 화소전극층과 공통전극층 사이에 발생하는 수직전기장을 통해 다차원 공간의 복합 전기장을 형성하여, 액정 유닛 내부의 화소전극 사이, 전극 바로 위 등 모든 배향 액정분자들이 전부 회전 변환될 수 있도록 함으로써, 평면 배향 액정의 작업효율을 높임과 아울러 투광 효율을 증대시키는 기술이다. 고급 초차원 스위칭기술은 TFT-LCD 화면품질을 향상시킬 수 있으며, 높은 투과율, 넓은 시야각, 높은 개구율, 낮은 색수차, 짧은 응답시간, 푸시 무라(push Mura)가 없는 등의 장점을 지닌다.
TFT-LCD의 본체 구조는 함께 조립되어 액정이 그 사이에 설치되는 어레이 기판과 컬러필터 기판을 포함한다. 어레이 기판 상에 게이트라인들, 데이터라인들, 화소전극들, 박막 트랜지스터들 및 스트립 구조의 공통전극들이 형성된다. 컬러필터 기판 상에는 컬러 수지 패턴과 블랙 매트릭스 패턴이 형성되며, 상기 블랙 매트릭스 패턴은 주로 광누출 영역을 차단하기 위한 것이다. 초기의 AD-SDS TFT-LCD구조에서, 컬러필터 기판 상의 블랙 매트릭스 패턴은 통상적으로 수지재료로 제조되며, 블랙 매트릭스 너비는 주로 어레이 기판 상의 데이터라인 너비를 고려하여 설계된다. LCD 개구율에 대한 요구가 부단히 높아짐에 따라, 데이터라인의 너비 좁아지게 되어 수지재료의 블랙 매트릭스는 점차 개구율 증가를 방해하는 주요 요인 중 하나가 되고 있다.
개구율을 향상시키기 위하여, 금속재료를 이용하여 블랙 매트릭스 패턴을 형성하는 방안이 제시되었다. 이러한 방안은 비록 블랙 매트릭스 너비를 감소시킬 수는 있으나, AD-SDS 작업모드 하에서, 금속 블랙 매트릭스는 전기장을 왜곡시킬 수 있어 TFT-LCD의 디스플레이 품질에 영향을 준다. 전기장의 왜곡을 극복하기 위하여, 컬러필터 기판 상의 블랙 매트릭스를 어레이 기판 상의 공통전극과 전기적으로 접속시키는 해결방안이 제시되었다. 구체적으로, 컬러필터 기판과 어레이 기판을 제조할 때, 각각 피복층에 비어홀을 개설하여 전송 도트(transfer dot)를 형성하고, 전송 도트를 통해 컬러필터 기판 상의 블랙 매트릭스를 어레이 기판상의 공통전극과 도통시키는 것이다. 그러나, 실제 사용에서 상기 방안은 생산원가가 높은 단점이 있을 뿐만 아니라, 공통전극이 지연되는 등의 단점도 있는 것으로 나타났다. 먼저, 전송 도트의 제작에는 박막 패턴을 형성하는 생산설비를 추가해야 하고, 공정 과정을 늘려야 하기 때문에, 생산원가가 증가된다. 그 다음, 공통전극과 블랙 매트릭스는 각각 다른 기판 위에 위치되어, 전송 도트를 통해 접속되기 때문에, 이러한 구조 형식은 공통전극의 심각한 지연을 초래하게 되어, 대형 크기의 디스플레이와 액정 TV 등 분야에서는 사용이 어렵다.
본 발명이 해결하고자 하는 과제는, 종래 기술에서 생산원가가 높고 공통전극이 지연되는 기술 결함을 효과적으로 해결할 수 있는 일종의 TFT-LCD 어레이 기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 실시예에서는 베이스 기판과, 상기 베이스 기판에 형성되면서 내부에 화소전극, 박막 트랜지스터 및 상기 화소전극과 함께 다차원 공간 복합 전기장을 형성하는 공통전극이 형성되는 화소영역을 한정하는 게이트라인과 데이터라인, 및 도전 박막재료로 제조되어 상기 공통전극과 전기적으로 접속되는 블랙 매트릭스를 포함하는 일종의 TFT-LCD 어레이 기판을 제공한다.
본 발명의 또 다른 일 실시예에서는 단계 1로서, 베이스 기판에 게이트라인, 데이터라인, 화소전극과 박막 트랜지스터를 형성하는 단계와; 단계 2로서, 상기 단계 1이 완료된 베이스 기판에 공통전극과 블랙 매트릭스를 형성하여, 상기 블랙 매트릭스를 상기 공통전극과 전기적으로 접속시키는 단계를 포함하는 일종의 TFT-LCD 어레이 기판의 제조방법을 제공한다.
본 발명에 따르면, 블랙 매트릭스 패턴을 어레이 기판에 설치하고, 블랙 매트릭스를 공통전극과 접속시킴을 통해, 블랙 매트릭스로 광누출 영역을 효과적을 차단하도록 할 뿐만 아니라, 공통전극의 접속 버스 역할을 하도록 함으로써, 종래 구조의 생산원가가 높고 공통전극이 지연되는 기술 결함을 효과적으로 해결할 수 있는 일종의 TFT-LCD 어레이 기판 및 그 제조방법이 제공된다.
도 1은 본 발명인 TFT-LCD 어레이 기판의 제 1실시예의 평면도이다.
도 2는 도 1 중 A1-A1 방향의 단면도이다.
도 3은 도 1 중 B1-B1 방향의 단면도이다.
도 4는 본 발명인 TFT-LCD 어레이 기판의 제 1실시예의 제 1차 패턴형성 공정 후의 평면도이다.
도 5는 도 4 중 A2-A2 방향의 단면도이다.
도 6은 본 발명인 TFT-LCD 어레이 기판의 제 1실시예의 제 2차 패턴형성 공정 후의 평면도이다.
도 7은 도 6 중 A3-A3 방향의 단면도이다.
도 8은 본 발명인 TFT-LCD 어레이 기판의 제 1실시예의 제 3차 패턴형성 공정 후의 평면도이다.
도 9는 도 8 중 A4-A4 방향의 단면도이다.
도 10은 도 8 중 B4-B4 방향의 단면도이다.
도 11은 본 발명인 TFT-LCD 어레이 기판의 제 1실시예의 제 4차 패턴형성 공정 후의 평면도이다.
도 12는 도 11 중 A5-A5 방향의 단면도이다.
도 13은 도 11 중 B5-B5 방향의 단면도이다.
도 14는 본 발명인 TFT-LCD 어레이 기판의 제 1실시예의 제 5차 패턴형성 공정 후의 평면도이다.
도 15는 도 14 중 A6-A6 방향의 단면도이다.
도 16은 도 14 중 B6-B6 방향의 단면도이다.
도 17은 본 발명인 TFT-LCD 어레이 기판의 제 1실시예의 제 5차 패턴형성 공정 중 포토레지스트 노광 현상 후B6-B6 방향의 단면도이다.
도 18은 본 발명인 TFT-LCD 어레이 기판의 제 1실시예의 제 5차 패턴형성 공정 중 제 1차 식각 공정 후 B6-B6 방향의 단면도이다.
도 19는 본 발명인 TFT-LCD 어레이 기판의 제 1실시예의 제 5차 패턴형성 공정 중 애싱 공정 후 B6-B6 방향의 단면도이다.
도 20은 본 발명인 TFT-LCD 어레이 기판의 제 1실시예의 제 5차 패턴형성 공정 중 제 2차 식각 공정 후의 B6-B6 방향의 단면도이다.
도 21은 본 발명인 TFT-LCD 어레이 기판의 제 2실시예의 평면도이다.
도 22는 도 21 중 C1-C1 방향의 단면도이다.
도 23은 도 21 중 D1-D1 방향의 단면도이다.
이하 첨부도면과 실시예를 통해, 본 발명의 기술방안에 대하여 좀 더 구체적으로 상세히 설명하고자 한다. 도면 중 각 층의 박막두께와 영역의 크기와 형상은 TFT-LCD 어레이 기판의 실제 비율을 반영하지 않으며, 목적은 단지 본 발명의 내용을 설명하기 위한 것이다.
도 1은 본 발명의 실시예의 TFT-LCD 어레이 기판의 평면도로서, 하나의 화소유닛의 구조를 반영한 것이고, 도 2는 도 1 중 A1-A1방향의 단면도이며, 도 3은 도 1 중 B1-B1 방향의 단면도이다.
도 1 ~ 도 3에 도시된 바와 같이, 본 발명의 실시예 중의 TFT-LCD 어레이 기판의 본체구조는 베이스 기판(1)에 형성되는 게이트라인(11), 데이터라인(12), 화소전극(13), 공통전극(14), 블랙 매트릭스(9)와 박막트랜지스터(T)를 포함한다. 게이트라인(11)과 데이터라인(12)은 서로 교차되면서 화소영역을 한정하며; 각각의 화소영역 내에 화소전극(13), 공통전극(14)과 박막 트랜지스터(T)가 형성된다. 게이트라인(11)은 박막트랜지스터(T)에게 접속(on)신호 또는 차단(off)신호를 제공한다. 데이터라인(12)은 박막 트랜지스터(T)를 통해 화소전극(13)에게 데이터 신호를 제공함으로써 디스플레이를 실행하게 된다. 공통전극(14)은 다수의 순차적으로 배열되는 전극 스트립으로서, 하부의 화소전극(13)과 함께 다차원 공간 복합 전기장(multi-dimensional space composite field)을 형성한다. 금속박막 재료로 제조되는 블랙 매트릭스(9)는 게이트라인(11), 데이터라인(12)과 박막 트랜지스터(T)의 상방에 형성됨과 아울러, 공통전극(14)과 접속되어, 광누출 영역을 차단할 뿐만 아니라, 공통전극(14)의 접속 버스 역할을 한다.
구체적으로, 본 발명의 실시예의 TFT-LCD 어레이 기판은 베이스 기판(1)에 형성되는 게이트라인(11)과 게이트 전극(2)을 구비하여, 게이트 전극(2)이 게이트라인(11)과 접속되고; 게이트 절연층(3)은 게이트라인(11)과 게이트 전극(2)에 형성되면서 전체 베이스 기판(1)을 덮으며; 박막 트랜지스터의 활성층(반도체층(4)과 도핑 반도체층(5)의 적층 포함)은 게이트 절연층(3)에 형성되면서 게이트 전극(2)의 상방에 위치하고; 화소전극(13)은 게이트 절연층(3)에 형성되면서 각 화소영역 내에 위치하며; 박막 트랜지스터의 소스전극(6)의 일단은 활성층에 위치하고, 타단은 데이터라인(12)과 접속되며, 드레인전극(7)의 일단은 활성층에 위치하고, 타단은 화소전극(13)과 접속되며, 소스전극(6)과 드레인전극(7) 사이에 TFT의 채널영역이 형성된다. 상기 채널영역 중 도핑 반도체층(5)은 완전히 식각되고, 일부 두께의 반도체층(4) 역시 식각되어, 상기 채널영역에 반도체층(4)이 노출되고; 부동태화층(8)은 상기 구조에 형성되면서 전체 베이스 기판(1)을 덮으며; 공통전극(14)은 부동태화층(8)에 형성되고; 블랙 매트릭스(9)는 상기 구조에 형성되면서 게이트라인(11), 데이터라인(12)과 박막 트랜지스터의 상방에 형성되어, 동시에 공통전극(14)과 직접 접속된다.
상기 실시예 중의 화소전극(13)은 플레이트(plate shape)형이나, 화소전극(13)은 다수의 서로 평행한 슬릿을 구비하여 공통전극(14)의 스트립형 전극과 대응되도록 할 수도 있고; 또는 화소전극(13)은 또한 다수의 서로 평행한 스트립형 전극으로 구성되면서, 화소전극(13)의 스트립형 전극 사이의 공간이 공통전극(14)의 스트립형 전극과 서로 대응되도록 할 수도 있다.
도 4~도 13은 본 발명인 TFT-LCD 어레이 기판의 제1 실시예의 제조과정도로서, 본 발명의 기술방안을 좀 더 구체적으로 설명하고 있다. 상기 실시예에서는 플레이트형 화소전극을 형성하는 것을 예로 들었다. 이하 설명 중, 본 발명에서 칭하는 패턴형성 공정은 포토레지스트 도포, 마스킹, 포토레지스트 노광과 현상, 포토레지스트를 사용하여 패턴을 식각하고 포토레지스트를 박리하는 등 공정을 포함하며, 포토레지스트는 양성 포토레지스트를 예로 들었다.
도 4는 본 발명인 TFT-LCD 어레이기판의 제1 실시예 중 제1차 패턴형성 공정 후의 평면도로서, 반영된 것은 하나의 화소유닛 구조이며, 도 5는 도 4중 A2-A2방향의 단면도이다.
먼저, 마그네트론 스퍼터링 또는 열증발법을 이용하여, 베이스기판(1)(예를 들어 유리기판 또는 석영기판)에 게이트 금속박막을 증착하고, 도 4와 도 5에 도시된 바와 같이, 일반 마스크를 이용하여 패턴형성 공정을 통해 상기 게이트 금속박막에 게이트라인(11)과 게이트 전극(2)을 포함하는 패턴을 형성하여, 게이트 전극(2)을 게이트라인(11)과 접속시킨다.
도 6은 본 발명인 TFT-LCD 어레이 기판의 제1 실시예 중 제2차 패턴형성 공정 후의 평면도로서, 반영된 것은 하나의 화소유닛의 구조이며, 도 7은 도 6중 A3-A3 방향의 단면도이다.
상기 도 4에 도시된 패턴형성이 완료된 기판에, 플라즈마 증강 화학기상 증착(약칭 PECVD)법을 이용하여 순차적으로 게이트 절연층, 반도체 박막과 도핑 반도체 박막을 증착하고, 일반 마스크를 이용하여 패턴형성공정을 통해 게이트 절연층, 반도체 박막과 도핑 반도체 박막의 적층 구조에 패터닝함으로써 박막 트랜지스터를 포함하는 활성층의 패턴을 형성한다. 도 6과 도 7에 도시된 바와 같이, 활성층은 반도체층(4)과 도핑 반도체층(5)의 적층을 포함하여, 게이트 절연층에 형성되면서 게이트 전극(2)의 상부에 위치한다.
도 8은 본 발명인 TFT-LCD 어레이 기판의 제1 실시예의 제3차 패턴형성 공정 후의 평면도로서, 반영된 것은 하나의 화소유닛의 구조이며, 도 9는 도 8 중 A4-A4방향의 단면도이고, 도 10은 도 8 중 B4-B4 방향의 단면도이다.
도 6에 도시된 패턴형성이 완료된 베이스 기판에 마그네트론 스퍼터링 또는 열증발법을 이용하여 투명 도전 박막을 증착하고, 도 8~도 10에 도시된 바와 같이, 보통 마스크를 이용하여 패턴형성 공정을 통해 투명 반도체 박막에 패터닝함으로써, 화소 영역 내에 화소전극(13)을 포함하는 패턴을 형성한다.
도 11은 본 발명인 TFT-LCD 어레이 기판의 제1실시예의 제4차 패턴형성 공정 후의 평면도로서, 반영하고자 하는 것은 하나의 화소유닛 구조이고, 도 12는 도 11중 A5-A5 방향의 단면도이며, 도 13은 도 11 중 B5-B5 방향의 단면도이다.
상기 도 8에 도시된 패턴형성이 완료된 기판에, 마그네트론 스퍼터링 또는 열증발법을 이용하여 소스-드레인 금속 박막을 증착하고, 도 11~도 13에 도시된 바와 같이, 일반 마스크를 이용하여 패턴형성 공정을 통해 상기 소스-드레인 금속 박막에 패터닝함으로써, 데이터라인(12) 및 박막 트랜지스터의 소스전극(6), 드레인전극(7)과 채널영역 등을 포함하는 패턴을 형성한다. 본 회차의 패턴형성 공정 후, 박막 트랜지스터의 소스전극(6)의 일단은 활성층에 위치하면서 타단은 데이터라인(12)과 접속되도록 하고, 드레인전극(7)의 일단은 활성층에 위치하면서 타단은 화소전극(13)과 직접 접속되도록 하며, 소스전극(6)과 드레인전극(7) 사이에 채널영역을 형성한 후, 상기 채널영역의 도핑 반도체층(5)을 완전히 식각하고, 또한 일부 두께의 반도체층(4) 역시 식각하여, 채널영역의 반도체층(4)을 노출시킨다.
도 14는 본 발명인 TFT-LCD 어레이 기판의 제1 실시예의 제5차 패턴형성 공정 후의 평면도로서, 반영된 것은 하나의 화소유닛의 구조이며, 도 15는 도 14 중 A6-A6 방향의 단면도이고, 도 16은 도 14 중 B6- B6 방향의 단면도이다.
도 11에 도시된 패턴형성이 완료된 기판에, PECVD법을 이용하여 부동태화층(passivation layer, 8)을 증착하며, 부동태화층(8)으로 전체 베이스 기판(1)을 덮는다. 그런 다음 마그네트론 스퍼터링 또는 열증발법을 이용하여 투명 도전 박막을 증착하고, 도 14~도 16에 도시된 바와 같이, 일반 마스크를 이용하여 패턴형성 공정을 통해 상기 투명 도전 박막에 패터닝함으로써 공통전극(14)을 포함하는 패턴을 형성한다. 화소영역 내의 공통전극(14)은 다수의 평행하면서 순차적으로 배열되는 전극 스트립으로서, 화소전극(13)과 함께 다차원 공간 복합 전기장을 형성하며, 다수의 전극 스트립의 단부는 게이트라인(11) 상방에 설치되되, 그것과 절연되는 동시에, 데이터라인(12) 상방에도 공통전극(14)의 전극 스트립이 형성된다.
마지막으로, 상기 도 14에 도시된 패턴형성이 완료된 기판에, 마그네트론 스퍼터링 또는 열증발법을 이용하여 블랙 매트릭스 금속박막을 증착한다. 블랙 매트릭스 금속박막은 Mo, Al, Ti, Cr, Ta, Cu 또는 AlNd 등 금속을 이용할 수 있다. 패턴형성 공정을 통하여 상기 매트릭스 금속 박막에 패터닝함으로써 블랙 매트릭스(9)을 포함하는 패턴을 형성하며, 또한 블랙 매트릭스(9)를 공통전극(4)에 덮어 그것과 직접 전기적으로 접속시켜 제6차 패턴형성 공정을 완성하며, 이와 같이 획득된 제품은 도 1~도 3에 도시된 바와 같다. 본 회차의 패턴형성 공정 후, 블랙 매트릭스(9)는 게이트라인(11), 데이터라인(12), 소스전극(6)과 드레인전극(7)의 상방에 형성되며, 다수의 전극 스트립을 구비한 공통전극(14)이 게이트라인(11)상방에 설치되어 있기 때문에, 게이트라인(11) 상방의 블랙 매트릭스(9)가 다수의 전극 스트립을 압박하면서, 블랙 매트릭스(9)와 공통전극(14)의 직접적인 전기적 접속을 실현할 수 있게 되어, 블랙 매트릭스(9)로 광누출 영역을 효과적으로 차단할 수 있을 뿐만 아니라, 공통전극(14)의 접속 버스 역할을 할 수 있다. 본 회차의 패턴형성 공정에서, 공통전극은 투명 도전 박막 재료이고, 블랙 매트릭스는 금속 박막 재료이기 때문에, 금속 박막 식각 속도가 빠르면서 투명 도전 박막 식각 속도는 느린 식각액을 선택하면 본 회차의 패턴형성 과정을 실현할 수 있다.
본 실시예의 블랙 매트릭스는 금속재료이므로, 블랙 매트리스에 발생하는 광반사를 방지하기 위하여, 블랙 매트릭스 표면에 한 층의 반사방지층을 더 추가할 수 있다.
설명해야 할 점은, 도 1에 도시된 구조는 단지 본 실시예인 TFT-LCD 어레이 기판의 구조 형식 중 하나일 뿐으로서, 본 실시예의 설계 사상을 근거로 한 상응하는 구조의 변형이 더 있을 수 있다는 것이다. 예를 들어, 본 실시예의 기술방안 중, 블랙 매트릭스 패턴을 게이트라인 상방에만 설치하고, 기타 위치(예를 들어 데이터라인과 박막 트랜지스터 등 위치) 상방에는 블랙 매트릭스를 설치하지 않을 수 있는데, 단 이러한 위치들은 컬러필터 기판 상의 대응위치의 다른 블랙 매트릭스에 의해 차단된다. 또한 블랙 매트릭스 패턴을 데이터라인 상방에만 설치하고, 기타 위치(예를 들어 게이트라인과 박막 트랜지스터 등 위치) 상방에는 블랙 매트릭스를 설치하지 않을 수 있으며, 단 이러한 위치들은 컬러필터 기판 상의 대응위치의 다른 블랙 매트릭스에 의해 차단된다. 이때 전극 스트립 구조를 지닌 공통전극은 접속 스트립을 통해 서로 접속되면서 블랙 매트릭스와 접속된다. 또한, 블랙 매트릭스 패턴을 게이트라인과 데이터라인 상방에만 설치하고, 기타 위치(예를 들어 박막 트랜지스터 등 위치)에는 블랙 매트릭스를 설치하지 않을 수 있는데, 이러한 위치들은 컬러필터 기판 상의 대응위치의 블랙 매트릭스에 의해 차단된다. 이밖에, 상기 도 8에 도시된 패턴형성으로 얻어진 화소전극 중 다수의 서로 평행한 슬릿을 형성하거나, 또는 화소전극 역시 다수의 서로 평행하게 연장되는 다수의 스트립 형상의 전극을 형성할 수도 있다.
더 나아가, 도 4~도 16에 도시된 제조과정 역시 단지 본 실시예의 TFT-LCD 어레이 기판의 제조방법 중 하나일 뿐으로서, 실제 응용에서는 패턴 형성공정을 가감하여 새로운 제조 과정을 형성할 수 있다. 예를 들어 제5차 패턴형성 공정에서 하프톤(half-tone) 또는 그레이톤(gray-tone) 마스크를 이용하여 일차 패턴형성 공정을 통해 공통전극과 블랙 매트릭스 패턴을 동시에 형성할 수도 있다. 이하 상기 제조과정에 대하여 간단히 설명한다.
도 17은 본 발명인 TFT-LCD 어레이 기판의 제1실시예의 제5차 패턴형성 공정 중 포토레지스트 노광 현상 후 B6-B6 방향의 단면도이다.
먼저 PECVD법을 이용하여 부동태화층(8)을 증착한 후, 마그네트론 스퍼터링 또는 열증발법을 이용하여 투명 도전 박막(21)과 블랙 매트릭스 금속 박막(22)을 연속 증착한다. 블랙 매트릭스 금속 박막(22)에 한 층의 포토레지스트(20)를 도포하고, 하프톤 또는 그레이톤 마스크를 이용하여 포토레지스트(20)를 노광, 현상한 후, 도 17에 도시된 바와 같이, 포토레지스트(20)에 비노광영역 A(포토레지스트가 완전히 남아있는 영역), 완전 노광영역 B(포토레지스트가 완전히 제거된 영역)과 부분 노광영역 C(포토레지스트가 부분적으로 남아있는 영역)를 형성한다. 그 중 비노광영역 A는 블랙 매트릭스 패턴이 소재하는 영역에 대응되고, 부분 노광영역 C는 공통전극 패턴이 소재하는 영역에 대응되며, 완전 노광영역 B는 상기 패턴 이외의 영역에 대응되며, 비노광영역 A의 포토레지스트 두께는 부분 노광영역 C의 포토레지스트 두께보다 두껍다.
도 18은 본 발명인 TFT-LCD 어레이 기판의 제1실시예의 제5차 패턴형성 공정 중 제1차 식각공정 후 B6-B6 방향의 단면도이다. 도 18에 도시된 바와 같이, 제1차 식각공정을 통해 완전노광영역 B의 블랙 매트릭스 금속 박막(22)과 투명 도전 박막(21)을 식각하여 블랙 매트릭스(9)를 포함하는 패턴이 형성된다.
도 19는 본 발명인 TFT-LCD 어레이 기판의 제1실시예의 제5차 패턴형성 공정 중 애싱 공정 후 B6-B6 방향의 단면도로서, 도 19에 도시된 바와 같이, 애싱 공정을 통해, 부분 노광영역 C의 포토레지스트를 제거하여 상기 영역의 블랙 매트릭스 금속 박막(22)을 노출시키는 동시에, 비노광 영역 A중의 포토레지스트 두께를 얇아지도록 한다.
도 20은 본 발명인 TFT-LCD 어레이 기판의 제 1실시예의 제 5차 패턴형성 공정 중 제 2차 식각 공정 후 B6-B6 방향의 단면도이다. 도 20에 도시된 바와 같이, 제 2차 식각 공정을 통해 부분 노광영역 C의 블랙 매트릭스 금속 박막(22)을 완전히 식각하여 공통전극(14)을 포함하는 패턴을 형성한다.
마지막으로 도 3에 도시된 바와 같이, 나머지 포토레지스트를 박리하여 본 발명인 TFT-LCD 어레이 기판의 제 1실시예의 제 5차 패턴형성공정을 완료한다.
도 21은 본 발명인 TFT-LCD 어레이 기판의 제 2실시예의 평면도로서, 반영된 것은 하나의 화소유닛의 구조이며, 도 22는 도 21 중 C1-C1 방향의 단면도이고, 도 23은 도 21 중 D1-D1 방향의 단면도이다.
도 21~도 23에 도시된 바와 같이, 본 실시예는 전술한 제 1실시예의 일종의 구조 변형으로서, 본체 구조는 전술한 제 1실시예와 기본적으로 동일하며, 다른 점은 본 실시예에서는 공통전극이 블랙 매트릭스 위에 위치한다는 것으로서, 즉 전극 스트립 구조의 공통전극이 블랙 매트릭스에 설치되어 공통전극과 블랙 매트릭스의 직접적인 접속을 실현한다. 본 실시예의 제조과정 역시 전술한 제1 실시예의 제조과정과 기본적으로 동일하며, 다른 점은, 본 실시예에서는 부동태화층에 먼저 블랙 매트릭스 패턴을 형성한 후, 다시 공통전극 패턴을 형성하고, 또한 공통전극을 블랙 매트릭스와 접속시킨다는데 있다. 마찬가지로, 본 실시예에서 블랙 매트릭스 표면에 반사방지층을 도포할 수 있고, 블랙 매트릭스 패턴을 게이트라인, 데이터라인 또는 게이트라인과 데이터라인 상방에만 설치할 수도 있는데, 여기서는 설명을 생략한다.
본 발명의 실시예에서는 블랙 매트릭스 패턴을 어레이 기판에 설치하고, 블랙 매트릭스를 공통전극과 접속시킴을 통해, 블랙 매트릭스로 광누출 영역을 효과적을 차단하도록 할 뿐만 아니라, 공통전극의 접속 버스 역할을 하도록 함으로써, 종래 구조의 생산원가가 높고 공통전극이 지연되는 기술 결함을 효과적으로 해결할 수 있는 일종의 TFT-LCD 어레이 기판을 제공한다. 금속 박막 재료의 블랙 매트릭스가 게이트라인, 데이터라인, 소스전극과 드레인전극의 상방에 형성되기 때문에 블랙매트릭스 너비를 효과적으로 감소시킬 수 있고 개구율을 향상시킬 수 있다. 블랙매트릭스와 공통전극은 모두 어레이 기판에 설치되면서 직접 접속되기 때문에, 종래 구조에 존재하는 공통전극이 지연되는 단점을 완전히 해결할 수 있어, 대형 치수의 디스플레이와 액정 TV 등 분야에 광범위하게 응용될 수 있다.
본 발명인 TFT-LCD 어레이 기판 제조방법의 실시예는
단계 1: 기판에 게이트라인, 데이터라인, 화소전극가 박막 트랜지스터를 포함하는 패턴을 형성하는 단계와;
단계 2: 상기 단계 1이 완료된 기판에 공통전극과 블랙 매트릭스를 포함하는 패턴을 형성하고, 상기 블랙 매트릭스를 상기 공통전극과 전기적으로 접속시키는 단계;를 포함한다.
본 발명의 실시예에서는 블랙매트릭스 패턴을 어레이 기판에 설치하고, 블랙매트릭스를 공통전극과 접속시킴을 통해, 블랙 매트릭스로 광누출 영역을 효과적을 차단하도록 할 뿐만 아니라, 공통전극의 접속 버스 역할을 하도록 함으로써, 종래 구조의 생산원가가 높고 공통전극이 지연되는 기술 결함을 효과적으로 해결할 수 있는 일종의 TFT-LCD 어레이 기판의 제조방법을 제공한다. 어레이 기판에 블랙 매트릭스 패턴을 제작함에 있어 종래의 공정 설비와 공정 흐름을 이용할 수 있어, 별도의 생산설비를 추가할 필요가 없는 동시에, 컬러필터 기판에 블랙 매트릭스를 제작하는 설비와 공정을 줄일 수 있으며, 따라서 본 발명은 생산 원가를 효과적으로 절감할 수 있다.
상기 단계 1은 더 나아가,
단계 11: 베이스 기판에 게이트 금속박막을 증착하고, 패턴형성 공정을 통해 게이트라인과 게이트 전극을 포함하는 패턴을 형성하는 단계와;
단계 12: 상기 단계 11이 완료된 베이스 기판에 순차적으로 게이트 절연층, 반도체 박막과 도핑 반도체 박막을 증착하고, 패턴형성 공정을 통해, 반도체층과 도핑 반도체층의 적층을 포함하고 게이트 절연층에 형성되면서 게이트 전극의 상방에 위치하는 활성층을 포함하는 패턴을 형성하는 단계와;
단계 13: 상기 단계 12가 완료된 기판에 투명 도전 박막을 증착하고, 패턴형성 공정을 통해 화소전극을 포함하는 패턴을 형성하는 단계와;
단계 14: 상기 단계 13이 완료된 기판에 소스-드레인 금속 박막을 증착하고, 패턴형성 공정을 통해 데이터라인 및 박막 트랜지스터의 소스전극, 드레인 전극과 채널 영역을 포함하는 패턴을 형성하여, 상기 소스전극의 일단을 활성층에 위치시키고, 타단은 데이터라인과 접속시키며, 상기 드레인전극의 일단을 활성층에 위치시키고, 타단은 화소전극과 직접 접속시키며, 상기 소스전극과 드레인 전극 사이에 채널영역을 형성하는 단계;를 포함한다.
상기 제조과정은 이미 도 4~도 13에 도시된 기술방안에서 상세히 소개하였으므로, 여기서는 설명을 생략한다.
본 발명인 TFT-LCD 어레이 기판 제조방법의 실시예의 제1 예시에서, 단계 2는
단계 211: 상기 단계 1이 완료된 베이스 기판에 부동태화층과 투명 도전 박막을 증착하고, 일반 마스크를 이용하여 패턴 형성 공정을 통해 상기 투명 도전 박막에 패터닝함으로써 다수의 순차적으로 배열되는 전극 스트립을 구비하는 공통전극을 포함하는 패턴을 형성하는 단계와;
단계 212: 상기 단계 211이 완료된 기판에 블랙 매트릭스 금속 박막을 증착하고, 일반 마스크를 이용하여 패턴 형성 공정을 통해 상기 블랙 매트릭스 금속박막에 공통전극과 접속되는 블랙 매트릭스를 포함하는 패턴을 형성하는 단계;를 포함한다.
본 예시는 일종의 2차 패턴형성 공정을 이용하여 블랙 매트릭스와 공통전극 패턴을 형성하는 기술방안으로서, 블랙 매트릭스는 공통전극 상방에 위치한다. 상기 제조과정은 이미 전술한 도 14~도 16에 도시된 기술방안에서 상세히 소개하였다.
본 발명인 TFT-LCD 어레이 기판 제조방법의 실시예의 제2 예시에서, 단계 2는
단계 221: 상기 단계 1이 완료된 베이스 기판에 먼저 부동태화층을 증착한 다음, 투명 도전 박막과 블랙 매트릭스 금속 박막을 연속 증착하는 단계와;
단계 222: 블랙 매트릭스 금속 박막에 한 층의 포토레지스트를 도포하는 단계와;
단계 223: 하프톤 또는 그레이톤 마스크를 이용하여 포토레지스트를 노광, 현상한 후 포토레지스트에 포토레지스트가 완전히 남아있는 영역, 포토레지스트가 완전히 제거된 영역과 포토레지스트가 부분적으로 남아있는 영역을 형성하여; 그 중 포토레지스트가 완전히 남아있는 영역은 블랙 매트릭스 패턴이 소재하는 영역에 대응되고, 포토레지스트가 부분적으로 남아있는 영역은 공통전극 패턴이 소재하는 영역에 대응되며, 포토레지스트가 완전히 제거된 영역은 상기 패턴 이외의 영역에 대응되도록 하는 단계와;
단계 224: 제1차 식각 공정을 통해 포토레지스트가 완전히 제거된 영역의 블랙 매트릭스 금속 박막과 투명 도전 박막을 식각하여 블랙 매트릭스를 포함하는 패턴을 형성하는 단계와;
단계 225: 애싱 공정을 통해 포토레지스트가 부분적으로 남아있는 영역의 포토레지스트를 제거하여, 상기 영역의 블랙 매트릭스 금속 박막을 노출시키는 단계와;
단계 226: 제2차 식각 공정을 통해 포토레지스트가 부분적으로 남아있는 영역의 블랙 매트릭스 금속 박막을 완전히 식각하여, 공통전극을 포함하는 패턴을 형성하는 단계와;
단계 227: 나머지 포토레지스트를 박리하는 단계;를 포함한다.
본 예시는 일종의 1차 패턴형성공정을 이용하여 블랙 매트릭스와 공통전극 패턴을 동시에 형성하는 기술방안이며, 블랙 매트릭스를 공통전극 상방에 위치시킨 것으로서, 상기 제조과정은 이미 전술한 도 17~도 20에 제시된 기술방안에서 상세히 소개하였다.
본 발명인 TFT-LCD 어레이 기판 제조방법의 실시예의 제3 예시에서, 단계 2는
단계 231: 상기 단계 1이 완료된 기판에 부동태화층과 블랙 매트릭스 금속 박막을 증착하고, 일반 마스크를 이용하여 패턴형성 공정을 통해 상기 블랙 매트릭스 금속 박막에 블랙 매트릭스를 포함하는 패턴을 형성하는 단계와;
단계 232: 상기 단계 231이 완료된 기판에 투명 도전 박막을 증착하고, 일반 마스크를 이용하여 패턴형성 공정을 통해 상기 투명 도전 박막에 다수의 순차적으로 배열되는 전극 스트립을 구비하면서 블랙 매트릭스와 접속되는 공통전극을 포함하는 패턴을 형성하는 단계;를 포함한다.
본 예시는 일종의 2차 패턴형성 공정을 이용하여 블랙 매트릭스와 공통전극 패턴을 형성하는 기술방안이며, 공통전극은 블랙 매트릭스 상방에 위치한다.
본 발명의 실시예 중 블랙 매트릭스는 금속 재료이기 때문에, 블랙 매트릭스에 발생하는 광반사를 방지하기 위하여, 단계 2 이후에 블랙 매트릭스 표면에 한 층의 반사방지층을 설치하는 단계를 추가할 수 있다.
본 발명의 실시예에서, 상기 블랙 매트릭스는 탄소나노튜브 재료와 같은 비금속 도전 박막 재료로도 제조될 수 있다.
블랙 매트릭스를 구성하는 도전 박막 재료의 도전성은 공통전극의 도전성보다 강할 수 있다.
블랙 매트릭스는 또한 공통전극과 수평으로 접속되어 동일한 층에 형성될 수 있다.
마지막으로, 이상의 발명은 단지 본 발명의 기술방안을 설명하기 위한 것으로서 제한적인 것은 아니며, 가능한 한 바람직한 발명을 참조하여 본 발명에 대해 상세하게 설명한 것으로서, 본 분야의 보통 기술자라면, 본 발명의 기술방안을 수정하거나 또는 동등하게 치환할 수 있으나, 본 발명의 기술방안의 정신과 범위를 벗어나서는 안 됨을 마땅히 이해하여야 할 것이다.
1: 베이스 기판 2: 게이트 전극
3: 게이트 절연층 4: 반도체층
5: 도핑 반도체층 6: 소스전극
7: 드레인전극 8: 부동태화층
9: 블랙 매트릭스 11: 게이트라인
12: 데이터라인 13: 화소전극
14: 공통전극 20: 포토레지스트
21: 투명 도전 박막 22: 블랙 매트릭스 금속 박막

Claims (19)

  1. 박막 트랜지스터 액정디스플레이 어레이 기판에 있어서,
    베이스 기판;
    상기 베이스 기판에 형성되면서, 화소전극, 박막 트랜지스터 및 상기 화소전극과 함께 다차원 공간 복합 전기장을 형성하는 공통전극이 각각 내부에 설치되는 화소영역들을 한정하는 게이트라인들과 데이터라인들; 및
    도전성 재료로 제조되며, 상기 공통전극과 전기적으로 접속되는 블랙 매트릭스;를 포함하고,
    상기 박막 트랜지스터는 게이트전극, 활성층, 소스전극과 드레인전극을 포함하며, 또한 부동태화층(passivation layer)이 상기 박막 트랜지스터에 형성되면서 전체 베이스 기판을 덮고,
    상기 블랙 매트릭스는 상기 부동태화층 상에 형성되고, 상기 공통전극은 다수의 순차적으로 배열되는 전극 스트립을 포함하며, 상기 블랙 매트릭스 상에 형성되는 것을 특징으로 하는 박막 트랜지스터 액정디스플레이 어레이 기판.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 블랙 매트릭스와 공통전극은 각기 다른 패턴형성 공정으로 형성되는 것을 특징으로 하는 박막 트랜지스터 액정디스플레이 어레이 기판.
  7. 제 1항에 있어서,
    상기 블랙 매트릭스는 상기 게이트라인 및/또는 데이터라인의 상방에 위치하는 부분을 포함하는 것을 특징으로 하는 박막 트랜지스터 액정디스플레이 어레이 기판.
  8. 제 7항에 있어서,
    상기 블랙 매트릭스는 상기 박막 트랜지스터의 상방에 위치하는 부분을 포함하는 것을 특징으로 하는 박막 트랜지스터 액정디스플레이 어레이 기판.
  9. 제 7항에 있어서,
    상기 블랙 매트릭스 표면에 반사방지층이 설치되는 것을 특징으로 하는 박막 트랜지스터 액정디스플레이 어레이 기판.
  10. 제 1항에 있어서,
    상기 블랙 매트릭스는 금속박막 재료로 제작되는 것을 특징으로 하는 박막 트랜지스터 액정디스플레이 어레이 기판.
  11. 제 1항에 있어서,
    상기 블랙 매트릭스는 탄소나노튜브 재료로 제작되는 것을 특징으로 하는 박막 트랜지스터 액정디스플레이 어레이 기판.
  12. 제 1항에 있어서,
    상기 블랙 매트릭스로 제작되는 도전 재료의 도전성은 공통전극의 도전성보다 강한 것을 특징으로 하는 박막 트랜지스터 액정디스플레이 어레이 기판.
  13. 박막 트랜지스터 액정디스플레이 어레이 기판의 제조방법에 있어서,
    단계 1: 베이스 기판 상에 게이트라인, 데이터라인, 화소전극과 박막 트랜지스터를 형성하는 단계; 및
    단계 2: 상기 단계 1이 완료된 상기 베이스 기판에 공통전극과 블랙 매트릭스를 형성하고, 상기 블랙 매트릭스를 상기 공통전극과 전기적으로 접속시키는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터 액정디스플레이 어레이 기판의 제조방법.
  14. 제 13항에 있어서,
    상기 베이스 기판에 상기 게이트라인, 상기 데이터라인, 상기 화소전극과 상기 박막 트랜지스터를 형성하는 단계는,
    상기 베이스 기판에 게이트 금속박막을 증착하고, 상기 게이트 금속박막을 패터닝하여 상기 게이트라인과 상기 게이트 전극을 형성하는 단계;
    상기 베이스 기판에 순차적으로 게이트 절연층, 반도체 박막 및 도핑 반도체 박막을 증착하고, 패터닝하여 상기 게이트 절연층 상에 형성되면서 상기 게이트 전극의 상방에 위치하며 반도체층과 도핑 반도체층의 적층을 포함하는 상기 박막 트랜지스터의 활성층을 형성하는 단계;
    상기 베이스 기판에 투명 도전 박막을 증착하고, 상기 투명 도전 박막을 패터닝하여 화소 전극을 형성하는 단계;
    상기 베이스 기판에 소스-드레인 금속 박막을 증착하고, 상기 소스-드레인 박막을 패터닝하여 상기 데이터라인, 소스전극, 드레인전극과 상기 박막 트랜지스터의 채널영역을 형성하며, 상기 소스전극의 일단이 상기 활성층에 위치하면서 타단은 상기 데이터라인과 접속되도록 하고, 상기 드레인 전극의 일단이 상기 활성층에 위치하면서 타단은 상기 화소전극과 직접 접속되도록 하며, 상기 소스전극과 상기 드레인 전극 사이에 상기 채널영역을 형성하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터 액정디스플레이 어레이 기판의 제조방법.
  15. 제 13항에 있어서,
    상기 공통전극과 상기 블랙 매트릭스를 형성하는 단계는,
    상기 단계 1이 완료된 상기 베이스 기판에 부동태화층과 투명 도전 박막을 순차적으로 증착하고, 상기 투명 도전 박막을 패터닝하여 다수의 순차적으로 배열되는 전극 스트립을 구비한 상기 공통전극을 형성하는 단계;
    상기 공통전극이 완성된 상기 베이스 기판에 블랙 매트릭스 도전 박막을 증착하고, 상기 블랙매트릭스 도전 박막을 패터닝하여 상기 공통전극과 전기적으로 접속되는 상기 블랙 매트릭스를 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 액정디스플레이 어레이 기판의 제조방법.
  16. 제 13항에 있어서,
    상기 공통전극과 상기 블랙 매트릭스를 형성하는 단계는,
    상기 단계 1이 완료된 상기 베이스 기판에 먼저 부동태화층을 증착한 다음, 투명 도전 박막과 블랙매트릭스 금속 박막을 연속 증착하는 단계;
    상기 블랙 매트릭스 금속 박막에 포토레지스트층을 도포하는 단계;
    하프톤 또는 그레이톤 마스크를 이용하여 상기 포토레지스트층을 노광, 현상하여 포토레지스트가 완전히 남아있는 영역, 포토레지스트가 완전히 제거된 영역 및 포토레지스트가 부분적으로 남아있는 영역을 형성하며; 상기 포토레지스트가 완전히 남아있는 영역은 블랙 매트릭스 패턴이 소재하는 영역에 대응되고, 상기 포토레지스트가 부분적으로 남아있는 영역은 공통전극 패턴이 소재하는 영역에 대응되며, 상기 포토레지스트가 완전히 제거된 영역은 상기 패턴 이외의 영역에 대응되도록 하는 단계;
    제1차 식각 공정을 통해 상기 포토레지스트가 완전히 제거된 영역의 상기 블랙 매트릭스 금속 박막과 상기 투명 도전 박막을 식각하여 상기 블랙 매트릭스를 형성하는 단계;
    애싱 공정을 통해 상기 포토레지스트가 부분적으로 남아있는 영역의 포토레지스트를 제거하여, 상기 영역의 상기 블랙 매트릭스 금속 박막을 노출시키는 단계;
    제2차 식각 공정을 통해 상기 포토레지스트가 부분적으로 남아있는 영역의 상기 블랙 매트릭스 금속 박막을 완전히 식각하여, 상기 공통전극을 형성하는 단계; 및
    나머지 포토레지스트를 박리하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터 액정디스플레이 어레이 기판의 제조방법.
  17. 제 13항에 있어서,
    상기 공통전극과 상기 블랙 매트릭스를 형성하는 단계는,
    상기 단계 1이 완료된 상기 베이스 기판에 부동태화층과 블랙매트릭스 도전 박막을 증착하고, 상기 블랙매트릭스 도전 박막을 패터닝하여 상기 블랙 매트릭스를 형성하는 단계; 및
    상기 블랙 매트릭스가 형성된 상기 베이스 기판에 투명 도전 박막을 증착하고, 상기 투명 도전 박막을 패터닝하여 다수의 순차적으로 배열되는 전극 스트립을 구비하면서 상기 블랙 매트릭스와 전기적으로 접속되는 상기 공통전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터 액정디스플레이 어레이 기판의 제조방법.
  18. 제 17항에 있어서,
    상기 블랙 매트릭스 도전 박막은 금속 박막 재료 또는 탄소나노튜브 재료인 것을 특징으로 하는 박막 트랜지스터 액정디스플레이 어레이 기판의 제조방법.
  19. 제 17항에 있어서,
    상기 블랙 매트릭스로 제작되는 도전 박막 재료의 도전성은 상기 공통전극의 도전성보다 강한 것을 특징으로 하는 박막 트랜지스터 액정디스플레이 어레이 기판의 제조방법.
KR1020110119470A 2011-01-18 2011-11-16 박막 트랜지스터 액정디스플레이 어레이기판 및 그 제조방법 KR101390910B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2011100202423A CN102156368A (zh) 2011-01-18 2011-01-18 薄膜晶体管液晶显示阵列基板及其制造方法
CN201110020242.3 2011-01-18

Publications (2)

Publication Number Publication Date
KR20120083836A KR20120083836A (ko) 2012-07-26
KR101390910B1 true KR101390910B1 (ko) 2014-04-30

Family

ID=44437921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110119470A KR101390910B1 (ko) 2011-01-18 2011-11-16 박막 트랜지스터 액정디스플레이 어레이기판 및 그 제조방법

Country Status (4)

Country Link
US (1) US8692258B2 (ko)
JP (1) JP6030296B2 (ko)
KR (1) KR101390910B1 (ko)
CN (1) CN102156368A (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102707355A (zh) 2011-10-24 2012-10-03 京东方科技集团股份有限公司 一种半反半透彩色滤光片及其制作方法
CN102495493A (zh) * 2011-12-02 2012-06-13 深圳市华星光电技术有限公司 液晶面板的制作方法及液晶面板、液晶显示装置
US8749738B2 (en) 2011-12-02 2014-06-10 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal panel and manufacturing method thereof, and liquid crystal display
KR101859483B1 (ko) * 2012-03-06 2018-06-27 엘지디스플레이 주식회사 입체 영상 표시 장치 및 그 제조 방법
CN102790012A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板、显示装置
CN102967971B (zh) * 2012-11-02 2015-09-23 京东方科技集团股份有限公司 阵列基板以及显示装置
CN103985713B (zh) * 2013-03-20 2017-02-08 上海天马微电子有限公司 Tft阵列基板及其制造方法
EP2790058B1 (en) 2013-04-10 2019-06-12 Samsung Display Co., Ltd. Horizontal-electric-field type active matrix liquid crystal display with reduced parasitic pixel capacitance
CN103226272B (zh) * 2013-04-16 2015-07-22 合肥京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
TWI649606B (zh) * 2013-06-05 2019-02-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
US10180700B2 (en) * 2013-07-01 2019-01-15 Lg Display Co., Ltd. Display device
CN103474432B (zh) * 2013-08-28 2016-01-06 合肥京东方光电科技有限公司 一种阵列基板及其制备方法和显示装置
CN103472646B (zh) * 2013-08-30 2016-08-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
JP2015090435A (ja) 2013-11-06 2015-05-11 株式会社ジャパンディスプレイ 液晶表示装置
CN103943637B (zh) * 2014-04-10 2016-08-31 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN104269414B (zh) * 2014-09-25 2018-03-09 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN104360550A (zh) 2014-11-18 2015-02-18 深圳市华星光电技术有限公司 液晶显示器及其阵列基板
JP2016191892A (ja) * 2015-03-31 2016-11-10 株式会社ジャパンディスプレイ 液晶表示装置
CN104880879A (zh) * 2015-06-19 2015-09-02 京东方科技集团股份有限公司 Coa阵列基板及其制造方法、显示装置
CN105097943A (zh) * 2015-06-24 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN105607337A (zh) * 2016-03-15 2016-05-25 武汉华星光电技术有限公司 一种彩膜基板的制作方法以及彩膜基板、液晶显示面板
CN105895639A (zh) * 2016-06-29 2016-08-24 京东方科技集团股份有限公司 阵列基板及其制备方法、显示器件
CN105954919A (zh) * 2016-07-11 2016-09-21 京东方科技集团股份有限公司 液晶显示面板及其制作方法以及显示装置
CN106066551A (zh) * 2016-08-12 2016-11-02 京东方科技集团股份有限公司 一种阵列基板及显示装置
US20190355836A1 (en) * 2018-05-21 2019-11-21 Wuhan China Star Optoelectronics Technology Co., Ltd. Manufacturing method for amorphous silicon tft substrate
KR20210090309A (ko) 2020-01-09 2021-07-20 삼성디스플레이 주식회사 블랙 매트릭스 조성물 및 이를 포함하는 표시 장치
CN112981315A (zh) * 2021-02-05 2021-06-18 惠州市聚飞光电有限公司 一种黑矩阵形成方法、显示模组及显示装置
US11740471B2 (en) 2020-12-04 2023-08-29 Meta Platforms Technologies, Llc Display device with transparent illuminator
CN114063355B (zh) 2022-01-18 2022-05-10 惠科股份有限公司 一种阵列基板和显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6466281B1 (en) * 1999-08-23 2002-10-15 Industrial Technology Research Institute Integrated black matrix/color filter structure for TFT-LCD
JP2003207808A (ja) * 2002-10-21 2003-07-25 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3087841B2 (ja) * 1996-10-29 2000-09-11 日本電気株式会社 広視野角液晶表示装置
JP3883244B2 (ja) * 1997-01-23 2007-02-21 エルジー フィリップス エルシーディー カンパニー リミテッド 液晶表示装置
EP1255240B1 (en) * 1997-02-17 2005-02-16 Seiko Epson Corporation Active matrix electroluminescent display with two TFTs and storage capacitor in each pixel
JPH11337976A (ja) * 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JP4152623B2 (ja) * 2001-01-29 2008-09-17 株式会社日立製作所 液晶表示装置
TW575775B (en) * 2001-01-29 2004-02-11 Hitachi Ltd Liquid crystal display device
JP3750055B2 (ja) * 2001-02-28 2006-03-01 株式会社日立製作所 液晶表示装置
JP2003295207A (ja) * 2002-03-29 2003-10-15 Nec Lcd Technologies Ltd 横電界方式のアクティブマトリクス型液晶表示装置
KR100539623B1 (ko) * 2003-06-25 2005-12-28 엘지.필립스 엘시디 주식회사 버텀 게이트형 폴리 실리콘 박막트랜지스터 소자의 제조방법
KR100930919B1 (ko) * 2003-06-30 2009-12-10 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 그 제조방법
US7612373B2 (en) * 2004-06-30 2009-11-03 Lg Display Co., Ltd. Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor
KR101107269B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
JP2006281189A (ja) * 2005-04-04 2006-10-19 Mikuni Denshi Kk インクジェット塗布溶液と乾燥方法
CN100517033C (zh) 2005-12-07 2009-07-22 群康科技(深圳)有限公司 液晶显示面板
JP4946135B2 (ja) * 2006-01-31 2012-06-06 カシオ計算機株式会社 液晶表示素子
KR101261608B1 (ko) * 2006-04-26 2013-05-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5061505B2 (ja) 2006-05-25 2012-10-31 日本電気株式会社 横電界方式のアクティブマトリクス型液晶表示装置
KR20080003078A (ko) * 2006-06-30 2008-01-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR101182322B1 (ko) 2006-06-30 2012-09-20 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
TWI414864B (zh) * 2007-02-05 2013-11-11 Hydis Tech Co Ltd 邊緣電場切換模式之液晶顯示器
CN101295090B (zh) * 2007-04-27 2010-12-29 群康科技(深圳)有限公司 液晶显示装置
KR101427588B1 (ko) * 2007-06-14 2014-08-08 삼성디스플레이 주식회사 액정조성물과 이를 포함하는 액정표시장치
JP5348521B2 (ja) * 2008-06-27 2013-11-20 株式会社ジャパンディスプレイ 液晶表示パネル
CN101650526B (zh) * 2008-08-13 2012-05-30 北京京东方光电科技有限公司 掩模板及其制造方法
TWI444758B (zh) * 2009-06-19 2014-07-11 Au Optronics Corp 薄膜電晶體元件與用於定義薄膜電晶體元件之光罩及薄膜電晶體元件之製作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6466281B1 (en) * 1999-08-23 2002-10-15 Industrial Technology Research Institute Integrated black matrix/color filter structure for TFT-LCD
JP2003207808A (ja) * 2002-10-21 2003-07-25 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置

Also Published As

Publication number Publication date
US8692258B2 (en) 2014-04-08
JP2012150437A (ja) 2012-08-09
JP6030296B2 (ja) 2016-11-24
CN102156368A (zh) 2011-08-17
KR20120083836A (ko) 2012-07-26
US20120181557A1 (en) 2012-07-19

Similar Documents

Publication Publication Date Title
KR101390910B1 (ko) 박막 트랜지스터 액정디스플레이 어레이기판 및 그 제조방법
KR101335007B1 (ko) 박막 트랜지스터 액정디스플레이 어레이기판 및 그 제조방법
US8319928B2 (en) Liquid crystal display device and method of manufacturing the same
EP2770369B1 (en) Pixel unit, array substrate, and manufacturing method for array substrate
JP6342132B2 (ja) アレイ基板、ディスプレイパネル及びアレイ基板の製造方法
US9515028B2 (en) Array substrate, method of manufacturing the same and display device
US8269938B2 (en) Fringe field switching mode liquid crystal display device and fabrication method thereof
US8670099B2 (en) Liquid crystal display comprising two pixel regions juxtaposed along a signal line wherein a first pixel electrode is formed in one pixel region and a first common electrode is formed in the other pixel region
WO2017054394A1 (zh) 阵列基板及其制作方法、显示装置
CN102012590B (zh) Ffs型tft-lcd阵列基板及其制造方法
KR101447397B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 및 전자 장치
WO2016177213A1 (zh) 阵列基板及其制造方法、显示装置
JP2010211206A (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
US20080012017A1 (en) Array substrate for liquid crystal display device and method of fabricating the same
WO2015027632A1 (zh) 一种阵列基板、显示装置及阵列基板的制造方法
US9791755B2 (en) Color filter-on-array substrate, display device, and method for manufacturing the color filter-on-array substrate
WO2014166181A1 (zh) 薄膜晶体管及其制造方法、阵列基板及其制造方法、显示装置
US9690146B2 (en) Array substrate, its manufacturing method, and display device
US8003451B2 (en) Method of manufacturing array substrate of liquid crystal display device
US7696027B2 (en) Method of fabricating display substrate and method of fabricating display panel using the same
KR20120072817A (ko) 액정 표시 장치 및 이의 제조 방법
KR101888437B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
US11886063B2 (en) Display panel motherboard, cutting method and manufacturing method thereof, display panel, and display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190418

Year of fee payment: 6