CN111968525A - 一种覆晶薄膜、显示基板及显示装置 - Google Patents

一种覆晶薄膜、显示基板及显示装置 Download PDF

Info

Publication number
CN111968525A
CN111968525A CN202011011674.3A CN202011011674A CN111968525A CN 111968525 A CN111968525 A CN 111968525A CN 202011011674 A CN202011011674 A CN 202011011674A CN 111968525 A CN111968525 A CN 111968525A
Authority
CN
China
Prior art keywords
chip
substrate
film
pins
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011011674.3A
Other languages
English (en)
Inventor
张爽
武卫红
李非凡
都阿娟
黄小霞
高亮
杨虎飞
杨恩建
孙浩
王彬
王东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202011011674.3A priority Critical patent/CN111968525A/zh
Publication of CN111968525A publication Critical patent/CN111968525A/zh
Priority to US17/223,165 priority patent/US11469211B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请提供了一种覆晶薄膜、显示基板及显示装置，其中，覆晶薄膜包括第一衬底；设置在第一衬底一侧的多个驱动芯片以及与多个驱动芯片连接的多个第一引脚；其中，多个第一引脚用于绑定显示基板，第一引脚的数量大于或等于各驱动芯片的通道数量之和。本申请技术方案通过在覆晶薄膜的第一衬底上设置多颗驱动芯片，这样可以减少显示装置中覆晶薄膜的数量，增大覆晶薄膜之间的间距，从而满足工艺生产需求。

Description

一种覆晶薄膜、显示基板及显示装置
技术领域
本发明涉及显示技术领域，特别是涉及一种覆晶薄膜、显示基板及显示装置。
背景技术
目前，中大尺寸显示产品(Pad，NB)一般需要绑定多颗驱动芯片，驱动芯片可以通过COF(Chip On Film，覆晶薄膜)结构绑定到显示基板上。随着显示产品的分辨率越来越高，出现了不同尺寸的显示产品(如14.0″，13.3″，13.4″)分辨率相同的情况。分辨率相同的显示基板需要绑定相同数量的驱动芯片来驱动显示基板进行显示，例如，分辨率为3840*2160 UHD的显示基板，需要6颗1920通道的驱动芯片。对于分辨率高的显示基板，由于需要绑定多颗驱动芯片，因此需要的COF数量较多，当显示基板的横向尺寸较小时，就会出现COF之间间距较小的问题，不能满足工艺生产需求。
发明内容
本发明提供一种覆晶薄膜、显示基板及显示装置，以增大覆晶薄膜之间的间距，满足工艺生产需求。
为了解决上述问题，本发明公开了一种覆晶薄膜，所述覆晶薄膜包括：
第一衬底；
设置在所述第一衬底一侧的多个驱动芯片，以及与所述多个驱动芯片连接的多个第一引脚；
其中，所述多个第一引脚用于绑定显示基板，所述第一引脚的数量大于或等于各所述驱动芯片的通道数量之和。
在一种可选的实现方式中，所述覆晶薄膜包括两个或三个所述驱动芯片。
在一种可选的实现方式中，所述多个第一引脚沿第一方向排列，所述多个第一引脚排列成预设数量排，所述预设数量大于或等于2。
在一种可选的实现方式中，所述预设数量为3。
在一种可选的实现方式中，任意两个所述驱动芯片在所述第一方向上的间距大于或等于4mm，且小于或等于8mm。
在一种可选的实现方式中，任意两个所述驱动芯片在垂直于所述第一方向上的间距大于或等于4mm。
在一种可选的实现方式中，所述驱动芯片与所述第一衬底的第一边界之间的距离大于或等于2mm，所述第一边界为所述第一衬底垂直于所述第一方向的边界。
为了解决上述问题，本发明还公开了一种显示基板，应用于任一实施例所述的覆晶薄膜，所述显示基板包括绑定区域，所述绑定区域的显示基板包括：
第二衬底；
设置在所述第二衬底一侧的一个或多个焊盘，各所述焊盘包括多个第二引脚，各所述第二引脚用于绑定不同的第一引脚。
在一种可选的实现方式中，所述显示基板包括多个所述焊盘，相邻的两个所述焊盘之间的间距大于或等于4mm。
在一种可选的实现方式中，当所述第一引脚排列成预设数量排时，所述第二引脚沿所述第一方向排列成所述预设数量排。
为了解决上述问题，本发明还公开了一种显示装置，包括任一实施例所述的覆晶薄膜以及任一实施例所述的显示基板，所述覆晶薄膜位于所述显示基板的绑定区域。
在一种可选的实现方式中，所述显示装置包含多个所述覆晶薄膜，所述显示基板中的焊盘数量与所述覆晶薄膜的数量相同，各所述覆晶薄膜位于不同的焊盘上。
在一种可选的实现方式中，相邻的两个所述覆晶薄膜之间的间距大于或等于4mm。
与现有技术相比，本发明包括以下优点：
本申请技术方案提供了一种覆晶薄膜、显示基板及显示装置，其中，覆晶薄膜包括第一衬底；设置在第一衬底一侧的多个驱动芯片以及与多个驱动芯片连接的多个第一引脚；其中，多个第一引脚用于绑定显示基板，第一引脚的数量大于或等于各驱动芯片的通道数量之和。本申请技术方案通过在覆晶薄膜的第一衬底上设置多颗驱动芯片，这样可以减少显示装置中覆晶薄膜的数量，增大覆晶薄膜之间的间距，从而满足工艺生产需求。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1示出了相关技术中的一种显示装置的结构示意图；
图2示出了相关技术中的另一种显示装置的结构示意图；
图3示出了本申请实施例提供的一种覆晶薄膜的平面结构示意图；
图4示出了本申请实施例提供的另一种覆晶薄膜的平面结构示意图；
图5示出了本申请实施例提供的一种显示基板的平面结构示意图；
图6示出了本申请实施例提供的另一种显示基板的平面结构示意图；
图7示出了本申请实施例提供的一种显示装置的平面结构示意图；
图8示出了本申请实施例提供的另一种显示装置的平面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参照图1示出了相关技术中的一种14.0”显示装置的结构示意图，参照图2示出了相关技术中的一种13.4”显示装置的结构示意图。两种显示装置的分辨率均为3840*2160，都是通过6片COF(Chip On Film，覆晶薄膜)将6颗驱动芯片(1920通道)绑定到显示基板上，每个覆晶薄膜上设置一个驱动芯片，并且两种模组所采用的覆晶薄膜COF的X向尺寸相同。发明人发现，由于两种显示装置中显示基板的X向尺寸不同，导致小尺寸的显示基板(如13.4”)上的覆晶薄膜COF之间的间距太小，如图2所示，不能满足COF间距≥4mm的生产工艺需求。
为了增大覆晶薄膜之间的间距，本申请一实施例提供了一种覆晶薄膜，参照图3和图4，该覆晶薄膜包括：第一衬底31；设置在第一衬底31一侧的多个驱动芯片32以及与多个驱动芯片32连接的多个第一引脚33；其中，多个第一引脚33用于绑定显示基板，第一引脚33的数量大于或等于各驱动芯片32的通道数量之和。
在具体实现中，可以在第一衬底31上设置两个以上的驱动芯片32，驱动芯片32通过通道与第一引脚33连接。其中，通道具体可以为驱动芯片32的信号输出通道。
本实施例提供的覆晶薄膜，通过设置多颗驱动芯片，可以减少显示装置中覆晶薄膜数量，增大覆晶薄膜之间的间距，在绑定覆晶薄膜的工艺过程中，能够避免高温对已绑定完成的覆晶薄膜产生不良影响，从而满足工艺生产需求。
在一种可选的实现方式中，本实施例提供的覆晶薄膜可以包括两个驱动芯片32。
如图3所示，在第一衬底31上沿第一方向并列绑定两个驱动芯片32，与每个覆晶薄膜只包括一个驱动芯片32的技术相比，可以缩小两个驱动芯片32所占用的第一方向尺寸，并且能够将显示装置中的覆晶薄膜数量减少一半，例如对于图1和图2所示的显示装置，仅需要绑定三个覆晶薄膜即可(如图7所示)，因此，采用包括两个驱动芯片的覆晶薄膜，可以减少显示装置中覆晶薄膜数量，增大覆晶薄膜之间的间距，从而满足工艺生产需求。
在一种可选的实现方式中，本实施例提供的覆晶薄膜可以包括三个驱动芯片32。
如图4所示，在第一衬底31上绑定三个驱动芯片32，与每个覆晶薄膜上只包括一个驱动芯片32的技术相比，可以缩小三个驱动芯片32所占用的第一方向尺寸，并且能够将显示装置中的覆晶薄膜数量减少三分之二，例如对于图1和图2所示的显示装置，仅需要绑定两个覆晶薄膜即可(如图8所示)，因此，采用包括三个驱动芯片的覆晶薄膜，可以减少显示装置中覆晶薄膜数量，增大覆晶薄膜之间的间距，从而满足工艺生产需求。
参照图3和图4，多个第一引脚33沿第一方向排列，多个第一引脚33可以排列成预设数量排，考虑到覆晶薄膜的第一方向尺寸限制，预设数量可以大于或等于2。例如，预设数量可以为3，即多个第一引脚33可以排列成三排。
由于覆晶薄膜包括多个驱动芯片，多个驱动芯片的信号输出通道总数较多，因此所需要的第一引脚33的数量也较多，若将多个第一引脚33排列成一排，会导致第一引脚33之间的间距太小，对后续的绑定工艺要求较高，因此，为了不增大后续的绑定工艺难度，可以将多个第一引脚33排列成两排、三排或者更多排。
在一种可选的实现方式中，参照图3和图4，第一衬底31上任意两个驱动芯片32在第一方向上的间距A可以大于或等于4mm，且小于或等于8mm。这样，既能避免驱动芯片的通道之间相互干扰，也能确保覆晶薄膜的尺寸能够满足工艺需求。
在一种可选的实现方式中，参照图4，任意两个驱动芯片32在垂直于第一方向上的间距B可以大于或等于4mm。
在一种可选的实现方式中，参照图3和图4，驱动芯片32与第一衬底31的第一边界之间的距离C可以大于或等于2mm，其中，第一边界为第一衬底31垂直于第一方向的边界，即图3和图4中覆晶薄膜的左右两个边界。
本实施例提供的覆晶薄膜，通过在第一衬底上同时设置两颗或者三颗驱动芯片，从而可以减少显示装置中覆晶薄膜数量，增大覆晶薄膜间距，满足工艺生产需求。
本申请另一实施例还提供了一种显示基板，应用于任一实施例所述的覆晶薄膜，参照图5和图6，该显示基板包括绑定区域，绑定区域的显示基板包括：第二衬底51；设置在第二衬底51一侧的一个或多个焊盘52，各焊盘52包括多个第二引脚53，各第二引脚53用于绑定不同的第一引脚33。
在具体实现中，各焊盘52中第二引脚53的数量可以与覆晶薄膜中第一引脚33的数量相同，各第二引脚53用于与不同的第一引脚33进行绑定。
本实施例提供的显示基板，通过在绑定区域设置与覆晶薄膜对应的焊盘结构，从而可以在显示基板的焊盘上绑定上述的覆晶薄膜，由于上述的覆晶薄膜包括多颗驱动芯片，因此可以减少显示基板所需绑定的覆晶薄膜的数量，增大覆晶薄膜之间的间距，在绑定覆晶薄膜的工艺过程中，能够减少高温对已绑定完成的覆晶薄膜产生不良影响，满足工艺生产需求。
在一种可选的实现方式中，本实施例提供的显示基板可以包括多个焊盘52，相邻的两个焊盘52之间的间距D可以大于或等于4mm。由于绑定区域中的焊盘用于绑定覆晶薄膜，因此当相邻的两个焊盘之间的间距大于或等于4mm时，可以确保覆晶薄膜之间的间距大于或等于4mm，满足工艺需求。
在一种可选的实现方式中，当第一引脚33排列成预设数量排时，第二引脚53沿第一方向排列成预设数量排。例如，当覆晶薄膜中第一引脚33沿第一方向排列成两排时，焊盘52中的第二引脚53沿第一方向排列成两排；当覆晶薄膜中第一引脚33沿第一方向排列成三排时，焊盘52中的第二引脚53沿第一方向排列成三排。
本申请另一实施例还提供了一种显示装置，参照图7和图8，该显示装置包括任一实施例所述的覆晶薄膜71以及任一实施例所述的显示基板72，覆晶薄膜71位于显示基板72的绑定区域。
在具体实现中，覆晶薄膜71绑定在显示基板72中的焊盘上，显示基板72中的焊盘与覆晶薄膜71一一对应，焊盘中的第二引脚与覆晶薄膜71中的第一引脚一一对应。
在一种可选的实现方式中，显示装置可以包含多个覆晶薄膜71，显示基板72中的焊盘数量与覆晶薄膜71的数量相同，各覆晶薄膜71位于不同的焊盘上。
如图7所示的显示装置包括三个覆晶薄膜71，各覆晶薄膜71包括两个驱动芯片，显示基板72中包括三个焊盘，各焊盘中的第二引脚数量可以与覆晶薄膜中的第一引脚数量相同；如图8所示的显示装置包括两个覆晶薄膜71，各覆晶薄膜71包括三个驱动芯片，显示基板72中包括两个焊盘，各焊盘中的第二引脚数量可以与覆晶薄膜中的第一引脚数量相同。与图1和图2相比，图7和图8示出的显示装置中的覆晶薄膜间距明显增大，可以满足工艺生产需求。
在一种可选的实现方式中，显示装置中相邻的两个覆晶薄膜之间的间距可以大于或等于4mm。这样，在绑定覆晶薄膜的工艺过程中，能够彻底避免高温对已绑定完成的覆晶薄膜产生不良影响。
需要说明的是，本实施例中的显示装置可以为：显示基板、电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有2D或3D显示功能的产品或部件。
本实施例提供了一种覆晶薄膜、显示基板及显示装置，其中，覆晶薄膜包括第一衬底；设置在第一衬底一侧的多个驱动芯片以及与多个驱动芯片连接的多个第一引脚；其中，多个第一引脚用于绑定显示基板，第一引脚的数量大于或等于各驱动芯片的通道数量之和。本申请技术方案通过在覆晶薄膜上设置多颗驱动芯片，这样可以减少显示装置中覆晶薄膜的数量，增大覆晶薄膜之间的间距，从而满足工艺生产需求。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语″包括″、″包含″或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句″包括一个......″限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种覆晶薄膜、显示基板及显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (13)

1.一种覆晶薄膜，其特征在于，所述覆晶薄膜包括：
第一衬底；
设置在所述第一衬底一侧的多个驱动芯片，以及与所述多个驱动芯片连接的多个第一引脚；
其中，所述多个第一引脚用于绑定显示基板，所述第一引脚的数量大于或等于各所述驱动芯片的通道数量之和。
2.根据权利要求1所述的覆晶薄膜，其特征在于，所述覆晶薄膜包括两个或三个所述驱动芯片。
3.根据权利要求1或2所述的覆晶薄膜，其特征在于，所述多个第一引脚沿第一方向排列，所述多个第一引脚排列成预设数量排，所述预设数量大于或等于2。
4.根据权利要求3所述的覆晶薄膜，其特征在于，所述预设数量为3。
5.根据权利要求3所述的覆晶薄膜，其特征在于，任意两个所述驱动芯片在所述第一方向上的间距大于或等于4mm，且小于或等于8mm。
6.根据权利要求3所述的覆晶薄膜，其特征在于，任意两个所述驱动芯片在垂直于所述第一方向上的间距大于或等于4mm。
7.根据权利要求3所述的覆晶薄膜，其特征在于，所述驱动芯片与所述第一衬底的第一边界之间的距离大于或等于2mm，所述第一边界为所述第一衬底垂直于所述第一方向的边界。
8.一种显示基板，其特征在于，应用于如权利要求1至7任一项所述的覆晶薄膜，所述显示基板包括绑定区域，所述绑定区域的显示基板包括：
第二衬底；
设置在所述第二衬底一侧的一个或多个焊盘，各所述焊盘包括多个第二引脚，各所述第二引脚用于绑定不同的第一引脚。
9.根据权利要求8所述的显示基板，其特征在于，所述显示基板包括多个所述焊盘，相邻的两个所述焊盘之间的间距大于或等于4mm。
10.根据权利要求8所述的显示基板，其特征在于，当所述第一引脚排列成预设数量排时，所述第二引脚沿所述第一方向排列成所述预设数量排。
11.一种显示装置，其特征在于，包括如权利要求1至7任一项所述的覆晶薄膜以及如权利要求8至10任一项所述的显示基板，所述覆晶薄膜位于所述显示基板的绑定区域。
12.根据权利要求11所述的显示装置，其特征在于，所述显示装置包含多个所述覆晶薄膜，所述显示基板中的焊盘数量与所述覆晶薄膜的数量相同，各所述覆晶薄膜位于不同的焊盘上。
13.根据权利要求12所述的显示装置，其特征在于，相邻的两个所述覆晶薄膜之间的间距大于或等于4mm。
CN202011011674.3A 2020-09-23 2020-09-23 一种覆晶薄膜、显示基板及显示装置 Pending CN111968525A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011011674.3A CN111968525A (zh) 2020-09-23 2020-09-23 一种覆晶薄膜、显示基板及显示装置
US17/223,165 US11469211B2 (en) 2020-09-23 2021-04-06 Chip-on-film structure, displaying base plate and displaying device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011011674.3A CN111968525A (zh) 2020-09-23 2020-09-23 一种覆晶薄膜、显示基板及显示装置

Publications (1)

Publication Number Publication Date
CN111968525A true CN111968525A (zh) 2020-11-20

Family

ID=73386790

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011011674.3A Pending CN111968525A (zh) 2020-09-23 2020-09-23 一种覆晶薄膜、显示基板及显示装置

Country Status (2)

Country Link
US (1) US11469211B2 (zh)
CN (1) CN111968525A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113178132A (zh) * 2021-04-01 2021-07-27 Tcl华星光电技术有限公司 覆晶薄膜组、显示面板及显示模组
CN115798375A (zh) * 2022-11-14 2023-03-14 惠科股份有限公司 覆晶薄膜、显示面板及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116862A (ja) * 1996-10-11 1998-05-06 Texas Instr Japan Ltd テープキャリアパッケージ
KR101387922B1 (ko) * 2007-07-24 2014-04-22 삼성디스플레이 주식회사 구동 칩, 이를 갖는 구동 칩 패키지 및 표시 장치
US20130063912A1 (en) * 2011-09-14 2013-03-14 Liang-Chan Liao Cof packaging method and structure for lcd driver chips
TWI744575B (zh) * 2018-05-11 2021-11-01 瑞鼎科技股份有限公司 應用於顯示器之驅動裝置的封裝結構

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113178132A (zh) * 2021-04-01 2021-07-27 Tcl华星光电技术有限公司 覆晶薄膜组、显示面板及显示模组
WO2022205551A1 (zh) * 2021-04-01 2022-10-06 Tcl华星光电技术有限公司 覆晶薄膜组、显示面板及显示模组
CN115798375A (zh) * 2022-11-14 2023-03-14 惠科股份有限公司 覆晶薄膜、显示面板及显示装置

Also Published As

Publication number Publication date
US11469211B2 (en) 2022-10-11
US20220093563A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
US9753340B2 (en) Display device
US6300997B1 (en) Liquid crystal display device having an IC chip mounted on a narrow film wiring board
US7732933B2 (en) Semiconductor chip and TAB package having the same
CN105513498B (zh) 一种覆晶薄膜及显示装置
WO2020087819A1 (zh) 显示面板及显示装置
US11069320B2 (en) Chip-on-film and display device
CN111176037A (zh) 覆晶薄膜组、覆晶薄膜组的绑定方法和显示装置
CN111968525A (zh) 一种覆晶薄膜、显示基板及显示装置
WO2021031093A1 (zh) 具有窄下边框的显示面板及电子设备
CN111653200B (zh) 一种阵列基板、显示面板及显示装置
TWI326373B (en) Liquid crystal display with cascade design and a circuit pattern thereon
CN113193017A (zh) 显示面板和显示装置
CN112530291A (zh) 驱动芯片、驱动模块、显示装置
CN212847477U (zh) 一种覆晶薄膜、显示基板及显示装置
CN103187385A (zh) 薄膜覆晶封装的衬底
US10939564B2 (en) Circuit board, display device and method for manufacturing the same
CN111025707A (zh) 液晶显示器
US7936570B2 (en) Liquid crystal display device
US20130161616A1 (en) Substrate for Chip on Film
CN107329335B (zh) 阵列基板与显示面板
JP2002246404A (ja) バンプ付き半導体素子
CN214505479U (zh) 电子元件及电子装置
CN214671527U (zh) 驱动芯片、驱动模块、显示装置
TWI323378B (en) Pad structure and a display substrate and a liquid crystal display device comprising the same
WO2023159592A1 (zh) 一种电路板、显示基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination