KR101378478B1 - 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치 - Google Patents

반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR101378478B1
KR101378478B1 KR1020137010684A KR20137010684A KR101378478B1 KR 101378478 B1 KR101378478 B1 KR 101378478B1 KR 1020137010684 A KR1020137010684 A KR 1020137010684A KR 20137010684 A KR20137010684 A KR 20137010684A KR 101378478 B1 KR101378478 B1 KR 101378478B1
Authority
KR
South Korea
Prior art keywords
gas
layer
film
raw material
substrate
Prior art date
Application number
KR1020137010684A
Other languages
English (en)
Other versions
KR20130057491A (ko
Inventor
요스케 오타
요시로 히로세
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20130057491A publication Critical patent/KR20130057491A/ko
Application granted granted Critical
Publication of KR101378478B1 publication Critical patent/KR101378478B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45561—Gas plumbing upstream of the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 처리실 내의 기판에 대하여 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 공정과, 처리실 내의 기판에 대하여 소정 원소 및 아미노기를 포함하는 제2 원료를 공급하는 공정을 교호적으로 소정 횟수 수행하는 것에 의해 기판 상에 소정 원소, 질소 및 탄소를 포함하는 제1층을 형성하는 공정; 및 처리실 내의 기판에 대하여 산소 함유 가스, 또는 산소 함유 가스 및 수소 함유 가스를 공급하는 것에 의해 제1층을 산화하여 제2층을 형성하는 공정;을 교호적으로 소정 횟수 수행하는 것에 의해 기판 상에 소정 원소를 포함하는 산탄질화막, 산탄화막 또는 산화막을 형성하는 공정을 포함한다.

Description

반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치{SEMICONDUCTOR DEVICE MANUFACTURING METHOD, SUBSTRATE PROCESSING METHOD, AND SUBSTRATE PROCESSING DEVICE}
본 발명은 기판 상에 박막을 형성하는 공정을 포함하는 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치에 관한 것이다.
게이트 전극의 사이드 월 스페이서(SWS) 등을 구성하는 절연막 등의 박막에는 불화수소(HF)에 대한 높은 내성과 저유전율이 요구된다. 그렇기 때문에 절연막으로서 실리콘 질화막(SiN막)에 탄소(C)를 첨가한 실리콘 탄질화막(SiCN막)이나, 산소(O)를 더 첨가한 실리콘 산탄질화막(SiOCN막) 등이 이용되고 있다. 이와 같은 절연막은 높은 스텝 커버리지 특성이 요구되기 때문에 처리 가스를 동시에 공급하는 일반적인 CVD(Chemical Vapor Deposition)법이 아닌, 처리 가스를 교호적(交互的)으로 공급하는 ALD(Atomic Layer Deposition)법 등의 교호 공급법에 의해 형성되는 경우가 많다.
전술한 SiCN막이나 SiOCN막 등의 절연막에 대하여 HF에 대한 내성을 더 향상시키거나, 유전율을 더 저하시키기 위해서는 막 중의 질소 농도를 감소시켜 탄소 농도를 증가시키거나 산소 농도를 증가시키는 방법이 유효하다. 하지만 종래의 교호 공급법에서 예컨대 탄소 농도가 질소 농도를 넘을 수 있는 막을 형성하는 것은 곤란했다. 또한 사이드 월 스페이서 등을 구성하는 절연막을 형성할 때에는 성막 온도의 저온화가 요구되지만, 종래의 교호 공급법에서의 성막 온도는 600℃ 전후이기 때문에 예컨대 550℃ 이하의 저온 영역에서 전술한 절연막 등의 박막을 형성하는 것은 곤란했다.
따라서 본 발명의 목적은 저온 영역에서 양질의 박막을 형성할 수 있는 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치를 제공하는 데 있다.
본 발명의 일 형태에 의하면,
처리실 내의 기판에 대하여 소정 원소 및 할로겐기(基)를 포함하는 제1 원료를 공급하는 공정과, 상기 처리실 내의 상기 기판에 대하여 상기 소정 원소 및 아미노기를 포함하는 제2 원료를 공급하는 공정을 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소, 질소 및 탄소를 포함하는 제1층을 형성하는 공정; 및
상기 처리실 내의 상기 기판에 대하여 산소 함유 가스, 또는 산소 함유 가스 및 수소 함유 가스를 공급하는 것에 의해 상기 제1층을 산화하여 제2층을 형성하는 공정;
을 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소를 포함하는 산탄질화막, 산탄화막 또는 산화막을 형성하는 공정을 포함하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 다른 형태에 의하면,
처리실 내의 기판에 대하여 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 공정과, 상기 처리실 내의 상기 기판에 대하여 상기 소정 원소 및 아미노기를 포함하는 제2 원료를 공급하는 공정을 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소, 질소 및 탄소를 포함하는 제1층을 형성하는 공정; 및
상기 처리실 내의 상기 기판에 대하여 산소 함유 가스, 또는 산소 함유 가스 및 수소 함유 가스를 공급하는 것에 의해 상기 제1층을 산화하여 제2층을 형성하는 공정;
을 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소를 포함하는 산탄질화막, 산탄화막 또는 산화막을 형성하는 공정을 포함하는 기판 처리 방법이 제공된다.
본 발명의 또 다른 형태에 의하면,
기판을 수용하는 처리실;
상기 처리실 내의 기판에 대하여 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 제1 원료 공급계;
상기 처리실 내의 기판에 대하여 상기 소정 원소 및 아미노기를 포함하는 제2 원료를 공급하는 제2 원료 공급계;
상기 처리실 내의 기판에 대하여 산소 함유 가스, 또는 산소 함유 가스 및 수소 함유 가스를 공급하는 반응 가스 공급계; 및
상기 처리실 내의 기판에 대하여 상기 제1 원료를 공급하는 처리와, 상기 처리실 내의 상기 기판에 대하여 상기 제2 원료를 공급하는 처리를 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소, 질소 및 탄소를 포함하는 제1층을 형성하는 처리와, 상기 처리실 내의 상기 기판에 대하여 상기 산소 함유 가스, 또는 상기 산소 함유 가스 및 상기 수소 함유 가스를 공급하는 것에 의해 상기 제1층을 산화하여 제2층을 형성하는 처리를 교호적으로 소정 횟수 수행하는 것에 의해, 상기 기판 상에 상기 소정 원소를 포함하는 산탄질화막, 산탄화막 또는 산화막을 형성하도록 상기 제1 원료 공급계, 상기 제2 원료 공급계 및 상기 반응 가스 공급계를 제어하는 제어부;
를 포함하는 기판 처리 장치가 제공된다.
본 발명에 의하면, 저온 영역에서 양질의 박막을 형성하는 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치를 제공할 수 있다.
도 1은 본 실시 형태에서 바람직하게 이용되는 기판 처리 장치의 종형(縱型) 처리로의 개략 구성도로서, 처리로 부분을 종단면도로 도시하는 도면.
도 2는 본 실시 형태에서 바람직하게 이용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 도 1의 A-A선 단면도로 도시하는 도면.
도 3은 본 실시 형태의 제1 시퀀스에서의 성막 플로우를 도시하는 도면.
도 4는 본 실시 형태의 제2 시퀀스에서의 성막 플로우를 도시하는 도면.
도 5는 본 실시 형태의 제1 시퀀스에서의 가스 공급의 타이밍을 도시하는 도면.
도 6은 본 실시 형태의 제2 시퀀스에서의 가스 공급의 타이밍을 도시하는 도면.
도 7은 본 실시 형태의 제3 시퀀스에서의 가스 공급의 타이밍을 도시하는 도면.
도 8은 본 실시 형태의 제4 시퀀스에서의 가스 공급의 타이밍을 도시하는 도면.
도 9는 그 외의 실시 형태에서의 가스 공급의 타이밍을 도시하는 도면.
도 10은 그 외의 실시 형태에서의 가스 공급의 타이밍을 도시하는 도면.
도 11은 본 발명의 실시예1에 따른 XRF의 측정 결과를 도시하는 그래프.
도 12는 본 발명의 실시예2에 따른 XPS 스펙트럼의 측정 결과를 도시하는 그래프.
도 13은 본 발명의 실시예2에 따른 에칭 레이트의 측정 결과를 도시하는 그래프.
도 14는 본 발명의 실시예2에 따른 비유전율의 측정 결과를 도시하는 그래프.
도 15는 본 발명의 실시예3에 따른 O농도, C농도 및 N농도의 측정 결과를 도시하는 그래프.
도 16은 본 실시 형태에서 바람직하게 이용되는 기판 처리 장치의 컨트롤러의 개략 구성도.
이하, 본 발명의 실시 형태를 도면에 기초하여 설명한다.
도 1은 본 실시 형태에서 바람직하게 이용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로(202) 부분을 종단면도로 도시하고, 도 2는 본 실시 형태에서 바람직하게 이용되는 종형 처리로의 개략 구성도이며, 처리로(202) 부분을 도 1의 A-A선 단면도로 도시한다.
도 1에 도시되는 바와 같이 처리로(202)는 가열 수단(가열 기구)으로서의 히터(207)를 포함한다. 히터(207)는 원통 형상이며, 보지판(保持板)으로서의 히터 베이스(도시되지 않음)에 지지되는 것에 의해 수직으로 설치된다. 또한 히터(207)는 후술하는 바와 같이 가스를 열로 활성화시키는 활성화 기구로서도 기능한다.
히터(207)의 내측에는 히터(207)와 동심원 형상으로 반응 용기(처리 용기)를 구성하는 반응관(203)이 배설(配設)된다. 반응관(203)은 예컨대 석영(SiO2) 또는 탄화실리콘(SiC) 등의 내열성 재료로 이루어지고, 상단이 폐색되고 하단이 개구(開口)된 원통 형상으로 형성된다. 반응관(203)의 통중공부(筒中空部)에는 처리실(201)이 형성되고, 기판으로서의 웨이퍼(200)를 후술하는 보트(217)에 의해 수평 자세로 수직 방향에 다단으로 정렬한 상태에서 수용 가능하도록 구성된다.
처리실(201) 내에는 제1 노즐(249a), 제2 노즐(249b), 제3 노즐(249c)이 반응관(203)의 하부를 관통하도록 설치된다. 제1 노즐(249a), 제2 노즐(249b), 제3 노즐(249c)에는 제1 가스 공급관(232a), 제2 가스 공급관(232b), 제3 가스 공급관(232c)이 각각 접속된다. 또한 제3 가스 공급관(232c)에는 제4 가스 공급관(232d)이 접속된다. 이와 같이 반응관(203)에는 3개의 노즐(249a, 249b, 249c)과, 4개의 가스 공급관(232a, 232b, 232c, 232d)이 설치되고, 처리실(201) 내로 복수 종류, 여기서는 4종류의 가스를 공급할 수 있도록 구성된다.
또한 반응관(203)의 하방에 반응관(203)을 지지하는 금속제의 매니폴드를 설치하고, 각 노즐을 이 금속제의 매니폴드의 측벽을 관통하도록 설치해도 좋다. 이 경우, 이 금속제의 매니폴드에 후술하는 배기관(231)을 더 설치해도 좋다. 또한 이 경우에서도 배기관(231)을 금속제의 매니폴드에 설치하지 않고, 반응관(203)의 하부에 설치해도 좋다. 이와 같이 처리로(202)의 노구부(爐口部)를 금속제로 하고, 이 금속제의 노구부에 노즐 등을 설치해도 좋다.
제1 가스 공급관(232a)에는 상류 방향부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(241a, MFC) 및 개폐 밸브인 밸브(243a)가 설치된다. 또한 제1 가스 공급관(232a)의 밸브(243a)보다 하류측에는 제1 불활성 가스 공급관(232e)이 접속된다. 이 제1 불활성 가스 공급관(232e)에는 상류 방향부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(241e) 및 개폐 밸브인 밸브(243e)가 설치된다. 또한 제1 가스 공급관(232a)의 선단부(先端部)에는 전술한 제1 노즐(249a)이 접속된다. 제1 노즐(249a)은 반응관(203)의 내벽과 웨이퍼(200) 사이에서의 원호 형상의 공간에 반응관(203)의 내벽의 하부로부터 상부를 따라 웨이퍼(200)의 적재 방향 상방을 향해서 상승[立上]하도록 설치된다. 즉 제1 노즐(249a)은 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에 웨이퍼 배열 영역을 따르도록 설치된다. 제1 노즐(249a)은 L자형의 롱 노즐로서 구성되고, 그 수평부는 반응관(203)의 하부 측벽을 관통하도록 설치되고, 그 수직부는 적어도 웨이퍼 배열 영역의 일단측(一端側)으로부터 타단측(他端側)을 향해서 상승하도록 설치된다. 제1 노즐(249a)의 측면에는 가스를 공급하는 가스 공급공(250a)이 설치된다. 가스 공급공(250a)은 반응관(203)의 중심을 향하도록 개구된다. 이 가스 공급공(250a)은 반응관(203)의 하부로부터 상부에 걸쳐서 복수 설치되고, 각각이 동일한 개구 면적을 가지고 또한 같은 개구 피치로 설치된다. 주로 제1 가스 공급관(232a), 매스 플로우 컨트롤러(241a), 밸브(243a), 제1 노즐(249a)에 의해 제1 가스 공급계가 구성된다. 또한 주로 제1 불활성 가스 공급관(232e), 매스 플로우 컨트롤러(241e), 밸브(243e)에 의해 제1 불활성 가스 공급계가 구성된다.
제2 가스 공급관(232b)에는 상류 방향부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(241b, MFC) 및 개폐 밸브인 밸브(243b)가 설치된다. 또한 제2 가스 공급관(232b)의 밸브(243b)보다 하류측에는 제2 불활성 가스 공급관(232f)이 접속된다. 이 제2 불활성 가스 공급관(232f)에는 상류 방향부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(241f) 및 개폐 밸브인 밸브(243f)가 설치된다. 또한 제2 가스 공급관(232b)의 선단부에는 전술한 제2 노즐(249b)이 접속된다. 제2 노즐(249b)은 반응관(203)의 내벽과 웨이퍼(200) 사이에서의 원호 형상의 공간에 반응관(203)의 내벽의 하부로부터 상부를 따라 웨이퍼(200)의 적재 방향 상방을 향해서 상승하도록 설치된다. 즉 제2 노즐(249b)은 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에 웨이퍼 배열 영역을 따르도록 설치된다. 제2 노즐(249b)은 L자형의 롱 노즐로서 구성되고, 그 수평부는 반응관(203)의 하부 측벽을 관통하도록 설치되고, 그 수직부는 적어도 웨이퍼 배열 영역의 일단측으로부터 타단측을 향해서 상승하도록 설치된다. 제2 노즐(249b)의 측면에는 가스를 공급하는 가스 공급공(250b)이 설치된다. 가스 공급공(250b)은 반응관(203)의 중심을 향하도록 개구된다. 이 가스 공급공(250b)은 반응관(203)의 하부로부터 상부에 걸쳐서 복수 설치되고, 각각이 동일한 개구 면적을 가지고, 또한 같은 개구 피치로 설치된다. 주로 제2 가스 공급관(232b), 매스 플로우 컨트롤러(241b), 밸브(243b), 제2 노즐(249b)에 의해 제2 가스 공급계가 구성된다. 또한 주로 제2 불활성 가스 공급관(232f), 매스 플로우 컨트롤러(241f), 밸브(243f)에 의해 제2 불활성 가스 공급계가 구성된다.
제3 가스 공급관(232c)에는 상류 방향부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(241c, MFC) 및 개폐 밸브인 밸브(243c)가 설치된다. 또한 제3 가스 공급관(232c)의 밸브(243c)보다 하류측에는 제4 가스 공급관(232d)이 접속된다. 이 제4 가스 공급관(232d)에는 상류 방향부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(241d) 및 개폐 밸브인 밸브(243d)가 설치된다. 또한 제3 가스 공급관(232c)에서의 제4 가스 공급관(232d)과의 접속 개소보다 하류측에는 제3 불활성 가스 공급관(232g)이 접속된다. 이 제3 불활성 가스 공급관(232g)에는 상류 방향부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(241g) 및 개폐 밸브인 밸브(243g)가 설치된다. 또한 제3 가스 공급관(232c)의 선단부에는 전술한 제3 노즐(249c)이 접속된다. 제3 노즐(249c)은 반응관(203)의 내벽과 웨이퍼(200) 사이에서의 원호 형상의 공간에 반응관(203)의 내벽의 하부로부터 상부를 따라 웨이퍼(200)의 적재 방향 상방을 향해서 상승하도록 설치된다. 즉 제3 노즐(249c)은 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에 웨이퍼 배열 영역을 따르도록 설치된다. 제3 노즐(249c)은 L자형의 롱 노즐로서 구성되고, 그 수평부는 반응관(203)의 하부 측벽을 관통하도록 설치되고, 그 수직부는 적어도 웨이퍼 배열 영역의 일단측으로부터 타단측을 향해서 상승하도록 설치된다. 제3 노즐(249c)의 측면에는 가스를 공급하는 가스 공급공(250c)이 설치된다. 가스 공급공(250c)은 반응관(203)의 중심을 향하도록 개구된다. 이 가스 공급공(250c)은 반응관(203)의 하부로부터 상부에 걸쳐서 복수 설치되고, 각각이 동일한 개구 면적을 가지고 또한 같은 개구 피치로 설치된다. 주로 제3 가스 공급관(232c), 매스 플로우 컨트롤러(241c), 밸브(243c), 제3 노즐(249c)에 의해 제3 가스 공급계가 구성된다. 또한 주로 제4 가스 공급관(232d), 매스 플로우 컨트롤러(241d), 밸브(243d), 제3 노즐(249c)에 의해 제4 가스 공급계가 구성된다. 또한 주로 제3 불활성 가스 공급관(232g), 매스 플로우 컨트롤러(241g), 밸브(243g)에 의해 제3 불활성 가스 공급계가 구성된다.
이와 같이 본 실시 형태에서의 가스 공급의 방법은 반응관(203)의 내벽과, 적재된 복수 매의 웨이퍼(200)의 단부(端部)로 정의되는 원호 형상의 세로로 긴 공간 내에 배치한 노즐(249a, 249b, 249c)을 경유하여 가스를 반송하고, 노즐(249a, 249b, 249c)에 각각 개구된 가스 공급공(250a, 250b, 250c)으로부터 웨이퍼(200)의 근방에서 처음 반응관(203) 내에 가스를 분출시키고, 반응관(203) 내에서의 가스의 주된 흐름을 웨이퍼(200)의 표면과 평행한 방향, 즉 수평 방향으로 한다. 이와 같은 구성으로 하는 것에 의해 각 웨이퍼(200)에 균일하게 가스를 공급할 수 있고, 각 웨이퍼(200)에 형성되는 박막의 막 두께를 균일하게 할 수 있는 효과가 있다. 또한 반응 후의 잔류 가스는 배기구, 즉 후술하는 배기관(231)의 방향을 향해서 흐르지만, 이 잔류 가스가 흐르는 방향은 배기구의 위치에 의해 적절히 특정된 것이며, 수직 방향에 한정되지 않는다.
제1 가스 공급관(232a)으로부터는 소정 원소 및 할로겐기(基)를 포함하는 제1 원료로서, 예컨대 적어도 실리콘(Si) 원소와 클로로기를 포함하는 제1 원료 가스인 클로로실란계 원료 가스가 매스 플로우 컨트롤러(241a), 밸브(243a), 제1 노즐(249a)을 개재하여 처리실(201) 내에 공급된다. 여기서 클로로실란계 원료란 클로로기를 포함하는 실란계 원료를 말하며, 적어도 실리콘(Si) 및 염소(Cl)를 포함하는 원료다. 클로로실란계 원료 가스로서는 예컨대 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스를 이용할 수 있다. 또한 HCDS와 같이 상온 상압 하에서 액체 상태인 액체 원료를 이용하는 경우에는 액체 원료를 기화기나 버블러 등의 기화 시스템에 의해 기화하여 원료 가스(HCDS가스)로서 공급한다.
제2 가스 공급관(232b)으로부터는 소정 원소 및 아미노기(아민기)를 포함하는 제2 원료로서, 예컨대 적어도 실리콘(Si) 원소와 아미노기를 포함하는 제2 원료 가스인 아미노실란계 원료 가스가 매스 플로우 컨트롤러(241b), 밸브(243b), 제2 노즐(249b)을 개재하여 처리실(201) 내에 공급된다. 여기서 아미노실란계 원료란 아미노기를 포함하는 실란계 원료(메틸기나 에틸기도 함유하는 실란계 원료이기도 하다)를 말하며, 적어도 실리콘(Si), 질소(N) 및 탄소(C)를 포함하는 원료다. 아미노실란계 원료 가스로서는 예컨대 트리스디메틸아미노실란(Si[N(CH3)2]3H, 약칭: 3DMAS) 가스를 이용할 수 있다. 또한 3DMAS와 같이 상온 상압 하에서 액체 상태인 액체 원료를 이용하는 경우에는 액체 원료를 기화기나 버블러 등의 기화 시스템에 의해 기화하여 원료 가스(3DMAS가스)로서 공급한다.
제3 가스 공급관(232c)으로부터는 예컨대 산소(O)를 포함하는 가스(산소 함유 가스)가 매스 플로우 컨트롤러(241c), 밸브(243c), 제3 노즐(249c)을 개재하여 처리실(201) 내에 공급된다. 산소 함유 가스로서는 예컨대 산소(O2) 가스를 이용할 수 있다.
제4 가스 공급관(232d)으로부터는 예컨대 수소(H)를 포함하는 가스(수소 함유 가스)가 매스 플로우 컨트롤러(241d), 밸브(243d), 제3 가스 공급관(232c), 제3 노즐(249c)을 개재하여 처리실(201) 내에 공급된다. 수소 함유 가스로서는 예컨대 수소(H2) 가스를 이용할 수 있다.
불활성 가스 공급관(232e, 232f, 232g)으로부터는 예컨대 질소(N2) 가스가 각각 매스 플로우 컨트롤러(241e, 241f, 241g), 밸브(243e, 243f, 243g), 가스 공급관(232a, 232b, 232c), 가스 노즐(249a, 249b, 249c)을 개재하여 처리실(201) 내에 공급된다.
또한 예컨대 각 가스 공급관으로부터 전술과 같은 가스를 각각 흘리는 경우, 제1 가스 공급계에 의해 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 제1 원료 공급계, 즉 제1 원료 가스 공급계로서의 클로로실란계 원료 가스 공급계가 구성된다. 또한 제2 가스 공급계에 의해 소정 원소 및 아미노기를 포함하는 제2 원료를 공급하는 제2 원료 공급계, 즉 제2 원료 가스 공급계로서의 아미노실란계 원료 가스 공급계가 구성된다. 또한 클로로실란계 원료 가스 공급계, 아미노실란계 원료 가스 공급계를 각각 단순히 클로로실란계 원료 공급계, 아미노실란계 원료 공급계라고도 칭한다. 또한 제3 가스 공급계에 의해 산소 함유 가스 공급계가 구성된다. 또한 제4 가스 공급계에 의해 수소 함유 가스 공급계가 구성된다. 또한 산소 함유 가스, 수소 함유 가스를 총칭하여 반응 가스라고 칭하는 경우, 산소 함유 가스 공급계, 수소 함유 가스 공급계에 의해 반응 가스 공급계가 구성된다.
반응관(203)에는 처리실(201) 내의 분위기를 배기하는 배기관(231)이 설치된다. 도 2에 도시하는 바와 같이 횡단면시에서 배기관(231)은 반응관(203)의 제1 노즐(249a)의 가스 공급공(250a), 제2 노즐(249b)의 가스 공급공(250b) 및 제3 노즐(249c)의 가스 공급공(250c)이 설치되는 측과 대향하는 측, 즉 웨이퍼(200)를 개재하여 가스 공급공(250a, 250b, 250c)과는 반대측에 설치된다. 또한 도 1에 도시하는 바와 같이 종단면시에서 배기관(231)은 가스 공급공(250a, 250b, 250c)이 설치되는 개소보다도 하방에 설치된다. 이 구성에 의해 가스 공급공(250a, 250b, 250c)으로부터 처리실(201) 내의 웨이퍼(200)의 근방에 공급된 가스는 수평 방향, 즉 웨이퍼(200)의 표면과 평행한 방향을 향해서 흐른 뒤, 하방을 향해서 흘러 배기관(231)으로부터 배기된다. 처리실(201) 내에서의 가스의 주된 흐름이 수평 방향으로 향하는 흐름이 된다는 것은 전술한 바와 같다.
배기관(231)에는 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller)밸브(244)를 개재하여 진공 배기 장치로서의 진공 펌프(246)가 접속된다. 주로 배기관(231), APC밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 또한 진공 펌프(246)를 배기계에 포함시켜서 생각해도 좋다. 또한 APC밸브(244)는 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐하는 것에 의해 처리실(201) 내의 진공 배기 및 진공 배기 정지를 수행할 수 있고, 또한 진공 펌프(246)를 작동시킨 상태에서 밸브 개도(開度)를 조절하는 것에 의해 처리실(201) 내의 압력을 조정할 수 있도록 구성되는 밸브다. 배기계는 진공 펌프(246)를 작동시키면서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 APC밸브(244)의 밸브의 개도를 조절하는 것에 의해 처리실(201) 내의 압력이 소정의 압력(진공도)이 되도록 진공 배기할 수 있도록 구성된다.
반응관(203)의 하방에는 반응관(203)의 하단 개구를 기밀하게 폐색 가능한 노구 개체(蓋體)로서의 씰 캡(219)이 설치된다. 씰 캡(219)은 반응관(203)의 하단에 수직 방향 하측으로부터 당접(當接)되도록 이루어진다. 씰 캡(219)은 예컨대 스텐레스 등의 금속으로 이루어지고, 원반 형상으로 형성된다. 씰 캡(219)의 상면에는 반응관(203)의 하단과 당접하는 씰 부재로서의 O링(220)이 설치된다. 씰 캡(219)의 처리실(201)과 반대측에는 보트를 회전시키는 회전 기구(267)가 설치된다. 회전 기구(267)의 회전축(255)은 씰 캡(219)을 관통하여 후술하는 보트(217)에 접속되고, 보트(217)를 회전시키는 것에 의해 웨이퍼(200)를 회전시키도록 구성된다. 씰 캡(219)은 반응관(203)의 외부에 수직으로 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되고, 이에 의해 보트(217)를 처리실(201) 내외에 대하여 반입 반출하는 것이 가능하다. 즉 보트 엘리베이터(115)는 보트(217), 즉 웨이퍼(200)를 처리실(201) 내외에 반송하는 반송 장치(반송 기구)로서 구성된다.
기판 지지구로서의 보트(217)는 예컨대 석영이나 탄화규소 등의 내열성 재료로 이루어지고, 복수 매의 웨이퍼(200)를 수평 자세로, 또한 서로 중심을 맞춘 상태로 정렬시켜서 다단으로 지지하도록 구성된다. 또한 보트(217)의 하부에는 예컨대 석영이나 탄화규소 등의 내열성 재료로 이루어지는 단열 부재(218)가 설치되고, 히터(207)로부터의 열이 씰 캡(219)측에 전달되기 어렵도록 구성된다. 또한 단열 부재(218)는 석영이나 탄화규소 등의 내열성 재료로 이루어지는 복수 매의 단열판과, 이들을 수평 자세로 다단으로 지지하는 단열판 홀더에 의해 구성해도 좋다.
반응관(203) 내에는 온도 검출기로서의 온도 센서(263)가 설치되고, 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)로의 통전 상태를 조정하는 것에 의해 처리실(201) 내의 온도가 원하는 온도 분포가 되도록 구성된다. 온도 센서(263)는 노즐(249a, 249b, 249c)과 마찬가지로 L자형으로 구성되고, 반응관(203)의 내벽을 따라 설치된다.
도 16에 도시되는 바와 같이 제어부(제어 수단)인 컨트롤러(121)는 CPU(121a, Central Processing Unit) , RAM(121b, Random Access Memory), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성된다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는 내부 버스(121e)를 개재하여 CPU(121a)와 데이터 교환 가능하도록 구성된다. 컨트롤러(121)에는 예컨대 터치패널 등으로서 구성된 입출력 장치(122)가 접속된다.
기억 장치(121c)는 예컨대 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성된다. 기억 장치(121c) 내에는 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 순서나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하도록 격납된다. 또한 프로세스 레시피는 후술하는 기판 처리 공정에서의 각 순서를 컨트롤러(121)에 실행시켜 소정 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. 이하, 이 프로세스 레시피나 제어 프로그램 등을 총칭하여 단순히 프로그램이라고도 부른다. 또한 본 명세서에서 프로그램이라는 단어를 이용한 경우는 프로세스 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그 양방(兩方)을 포함하는 경우가 있다. 또한 RAM(121b)은 CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보지되는 메모리 영역(work area)으로서 구성된다.
I/O 포트(121d)는 전술한 매스 플로우 컨트롤러(241a, 241b, 241c, 241d, 241e, 241f, 241g), 밸브(243a, 243b, 243c, 243d, 243e, 243f, 243g), 압력 센서(245), APC밸브(244), 진공 펌프(246), 히터(207), 온도 센서(263), 회전 기구(267), 보트 엘리베이터(115) 등에 접속된다.
CPU(121a)는 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행하는 것과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라 기억 장치(121c)로부터 프로세스 레시피를 판독하도록 구성된다. 그리고 CPU(121a)는 판독한 프로세스 레시피의 내용을 따르도록 매스 플로우 컨트롤러(241a, 241b, 241c, 241d, 241e, 241f, 241g)에 의한 각종 가스의 유량 조정 동작, 밸브(243a, 243b, 243c, 243d, 243e, 243f, 243g)의 개폐 동작, APC밸브(244)의 개폐 동작 및 APC밸브(244)에 의한 압력 센서(245)에 기초하는 압력 조정 동작, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 진공 펌프(246)의 기동 및 정지, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작 등을 제어하도록 구성된다.
또한 컨트롤러(121)는 전용의 컴퓨터로서 구성되는 경우에 한정되지 않고, 범용의 컴퓨터로서 구성되어도 좋다. 예컨대 전술한 프로그램을 격납한 외부 기억 장치(123)[예컨대 자기(磁氣) 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광(光)디스크, MO 등의 광자기 디스크, USB메모리나 메모리 카드 등의 반도체 메모리]를 준비하고, 이와 같은 외부 기억 장치(123)를 이용하여 범용 컴퓨터에 프로그램을 인스톨하는 것 등에 의해 본 실시 형태에 따른 컨트롤러(121)를 구성할 수 있다. 또한 컴퓨터에 프로그램을 공급하기 위한 수단은 외부 기억 장치(123)를 개재하여 공급하는 경우에 한정되지 않는다. 예컨대 인터넷이나 전용 회선 등의 통신 수단을 이용하여 외부 기억 장치(123)를 개재하지 않고 프로그램을 공급해도 좋다. 또한 기억 장치(121c)나 외부 기억 장치(123)는 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하, 이들을 총칭하여 단순히 기록 매체라고도 부른다. 또한 본 명세서에서 기록 매체라는 단어를 이용한 경우는 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그 양방을 포함하는 경우가 있다.
다음으로 전술한 기판 처리 장치의 처리로를 이용하여 반도체 장치(디바이스)의 제조 공정의 일 공정으로서 기판 상에 절연막을 성막하는 시퀀스예에 대하여 설명한다. 또한 이하의 설명에서 기판 처리 장치를 구성하는 각(各) 부(部)의 동작은 컨트롤러(121)에 의해 제어된다.
또한 종래의 CVD(Chemical Vapor Deposition)법이나 ALD(Atomic Layer Deposition)법에서는 예컨대 CVD법의 경우, 형성하는 막을 구성하는 복수의 원소를 포함하는 복수 종류의 가스를 동시에 공급하고, 또한 ALD법의 경우, 형성하는 막을 구성하는 복수의 원소를 포함하는 복수 종류의 가스를 교호적으로 공급한다. 그리고 가스 공급 시의 가스 공급 유량, 가스 공급 시간, 처리 온도 등의 공급 조건을 제어하는 것에 의해 SiO2막이나 Si3N4막을 형성한다. 그와 같은 기술에서는 예컨대 SiO2막을 형성하는 경우, 막의 조성비가 화학량론 조성인 O/Si≒2가 되도록, 또한 예컨대 Si3N4막을 형성하는 경우, 막의 조성비가 화학량론 조성인 N/Si≒1.33이 되도록 하는 것을 목적으로 하여 공급 조건을 제어한다.
이에 대하여 본 발명의 실시 형태에서는 형성하는 막의 조성비가 화학량론 조성, 또는 화학량론 조성과는 다른 소정의 조성비가 되도록 하는 것을 목적으로 하여 공급 조건을 제어한다. 예컨대 형성하는 막을 구성하는 복수의 원소 중 적어도 하나의 원소가 다른 원소보다도 화학량론 조성에 대하여 과잉이 되도록 하는 것을 목적으로 하여 공급 조건을 제어한다. 이하, 형성하는 막을 구성하는 복수의 원소의 비율, 즉 막의 조성비를 제어하면서 성막을 수행하는 시퀀스예에 대하여 설명한다.
본 실시 형태의 성막 시퀀스에서는, 처리실(201) 내의 웨이퍼(200)에 대하여 클로로실란계 원료와 아미노실란계 원료를 교호적으로 공급하는 것에 의해 웨이퍼(200) 상에 실리콘, 질소 및 탄소를 포함하는 제1층을 형성하는 공정; 및 처리실(201) 내의 웨이퍼(200)에 대하여 산소 함유 가스를 공급하는 것에 의해 제1층을 산화하여 제2층으로서 실리콘 산탄질화층 또는 실리콘 산탄화층을 형성하는 공정;을 교호적으로 수행하는 것에 의해 웨이퍼(200) 상에 소정 조성 및 소정 막 두께의 실리콘 산탄질화막 또는 실리콘 산탄화막을 형성한다.
여기서 「클로로실란계 원료와 아미노실란계 원료를 교호적으로 공급한다」는 것은 클로로실란계 원료 및 아미노실란계 원료 중 일방의 원료를 공급하고, 그 후, 타방의 원료를 공급하고, 이를 1세트로 한 경우, 이 세트를 1회 수행하는 경우와, 이 세트를 복수 회 반복하는 경우의 양방을 포함한다. 즉 이 세트를 1회 이상(소정 횟수) 수행하는 것을 의미한다. 또한 이 세트를 1회 수행하는 경우가 후술하는 제1 시퀀스에 상당하고, 이 세트를 복수 회 반복하는 경우가 후술하는 제2 시퀀스에 상당한다.
또한 「제1층을 형성하는 공정과 제2층을 형성하는 공정을 교호적으로 수행한다」는 것은 제1층을 형성하는 공정과 제2층을 형성하는 공정을 1사이클로 한 경우, 이 사이클을 1회 수행하는 경우와, 이 사이클을 복수 회 반복하는 경우의 양방을 포함한다. 즉 이 사이클을 1회 이상(소정 횟수) 수행하는 것을 의미한다.
(제1 시퀀스)
우선 본 실시 형태의 제1 시퀀스에 대하여 설명한다. 도 3은 본 실시 형태의 제1 시퀀스에서의 성막 플로우를 도시하는 도면이다. 도 5는 본 실시 형태의 제1 시퀀스에서의 가스 공급의 타이밍을 도시하는 도면이다.
본 실시 형태의 제1 시퀀스에서는, 처리실(201) 내의 웨이퍼(200)에 대하여 클로로실란계 원료 및 아미노실란계 원료 중 일방의 원료를 공급하고, 그 후, 타방의 원료를 공급하는 것에 의해 웨이퍼(200) 상에 실리콘, 질소 및 탄소를 포함하는 제1층을 형성하는 공정; 및 처리실(201) 내의 웨이퍼(200)에 대하여 산소 함유 가스를 공급하는 것에 의해 제1층을 산화하여 제2층으로서 실리콘 산탄질화층 또는 실리콘 산탄화층을 형성하는 공정;을 교호적으로 수행하는 것에 의해 웨이퍼(200) 상에 소정 조성 및 소정 막 두께의 실리콘 산탄질화막 또는 실리콘 산탄화막을 형성한다.
또한 도 3 및 도 5는 제1층을 형성할 때에 처리실(201) 내의 웨이퍼(200)에 대하여 클로로실란계 원료를 공급하고, 그 후, 아미노실란계 원료를 공급하는 예, 즉 클로로실란계 원료를 아미노실란계 원료보다도 먼저 공급하는 예를 도시한다.
이하, 본 실시 형태의 제1 시퀀스를 구체적으로 설명한다. 여기서는 클로로실란계 원료 가스로서 HCDS가스를, 아미노실란계 원료 가스로서 3DMAS가스를, 산소 함유 가스로서 O2가스를 이용하여 도 3의 성막 플로우 및 도 5의 시퀀스에 의해 웨이퍼(200) 상에 절연막으로서 실리콘 산탄질화막(SiOCN막) 또는 실리콘 산탄화막(SiOC막)을 형성하는 예에 대하여 설명한다.
복수 매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)되면, 도 1에 도시되는 바와 같이 복수 매의 웨이퍼(200)를 지지한 보트(217)는 보트 엘리베이터(115)에 의해 들어올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서 씰 캡(219)은 O링(220)을 개재하여 반응관(203)의 하단을 밀봉한 상태가 된다.
처리실(201) 내가 원하는 압력(진공도)이 되도록 진공 펌프(246)에 의해 진공 배기된다. 이 때 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC밸브(244)가 피드백 제어된다(압력 조정). 또한 진공 펌프(246)는 적어도 웨이퍼(200)에 대한 처리가 종료할 때까지 상시 작동시킨 상태를 유지한다. 또한 처리실(201) 내가 원하는 온도가 되도록 히터(207)에 의해 가열된다. 이 때 처리실(201) 내가 원하는 온도 분포가 되도록 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)로의 통전 상태가 피드백 제어된다(온도 조정). 또한 히터(207)에 의한 처리실(201) 내의 가열은 적어도 웨이퍼(200)에 대한 처리가 종료할 때까지 계속해서 수행된다. 계속해서 회전 기구(267)에 의한 보트(217) 및 웨이퍼(200)의 회전을 시작한다. 또한 회전 기구(267)에 의한 보트(217) 및 웨이퍼(200)의 회전은 적어도 웨이퍼(200)에 대한 처리가 완료할 때까지 계속해서 수행된다.
(실리콘 산탄질화막 또는 실리콘 산탄화막 형성 공정)
그 후, 다음 3개의 스텝, 즉 스텝1∼3을 순차 실행한다.
[스텝1]
제1 가스 공급관(232a)의 밸브(243a)를 열어 제1 가스 공급관(232a) 내에 HCDS가스를 흘린다. 제1 가스 공급관(232a) 내를 흐른 HCDS가스는 매스 플로우 컨트롤러(241a)에 의해 유량 조정된다. 유량 조정된 HCDS가스는 제1 노즐(249a)의 가스 공급공(250a)으로부터 처리실(201) 내로 공급되고, 배기관(231)으로부터 배기된다. 이 때 웨이퍼(200)에 대하여 HCDS가스가 공급된다(HCDS가스 공급). 이 때 동시에 밸브(243e)를 열어 불활성 가스 공급관(232e) 내에 N2가스 등의 불활성 가스를 흘린다. 불활성 가스 공급관(232e) 내를 흐른 N2가스는 매스 플로우 컨트롤러(241e)에 의해 유량 조정된다. 유량 조정된 N2가스는 HCDS가스와 함께 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 또한 이 때 제2 노즐(249b), 제3 노즐(249c) 내로의 HCDS가스의 침입을 방지하기 위해서 밸브(243f, 243g)를 열어 제2 불활성 가스 공급관(232f), 제3 불활성 가스 공급관(232g) 내에 N2가스를 흘린다. N2가스는 제2 가스 공급관(232b), 제3 가스 공급관(232c), 제2 노즐(249b), 제3 노즐(249c)을 개재하여 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다.
이 때 APC밸브(244)를 적절히 조정하여 처리실(201) 내의 압력을 예컨대 1∼13,300Pa, 바람직하게는 20∼1,330Pa의 범위 내의 압력으로 한다. 매스 플로우 컨트롤러(241a)로 제어하는 HCDS가스의 공급 유량은 예컨대 1∼1,000sccm의 범위 내의 유량으로 한다. 매스 플로우 컨트롤러(241e, 241f, 241g)로 제어하는 N2가스의 공급 유량은 각각 예컨대 100∼10,000sccm의 범위 내의 유량으로 한다. HCDS가스를 웨이퍼(200)에 대하여 공급하는 시간, 즉 가스 공급 시간(조사 시간)은 예컨대 1∼120초, 바람직하게는 1∼60초의 범위 내의 시간으로 한다. 이 때 히터(207)의 온도는 웨이퍼(200)의 온도가 예컨대 250∼700℃, 바람직하게는 350∼650℃, 보다 바람직하게는 350∼600℃의 범위 내의 온도가 될 수 있는 온도로 설정한다. 또한 웨이퍼(200)의 온도가 250℃ 미만이 되면 웨이퍼(200) 상에 HCDS가 화학 흡착하기 어려워져 실용적인 성막 속도를 얻지 못하는 경우가 있다. 웨이퍼(200)의 온도를 250℃ 이상으로 하는 것에 의해 이를 해소하는 것이 가능해진다. 또한 웨이퍼(200)의 온도를 350℃ 이상으로 하는 것에 의해 웨이퍼(200) 상에 HCDS를 보다 충분히 흡착시키는 것이 가능해지고, 보다 충분한 성막 속도를 얻을 수 있다. 또한 웨이퍼(200)의 온도가 700℃를 넘으면 CVD 반응이 강해지는[기상(氣相) 반응이 지배적이 되는] 것에 의해 막 두께 균일성이 악화되기 쉬워져 그 제어가 곤란해진다. 웨이퍼(200)의 온도를 700℃ 이하로 하는 것에 의해 막 두께 균일성의 악화를 억제할 수 있어 그 제어가 가능해진다. 특히 웨이퍼(200)의 온도를 650℃ 이하, 또한 600℃ 이하로 하는 것에 의해 표면 반응이 지배적이 되고 막 두께 균일성을 확보하기 쉬워져 그 제어가 용이해진다. 따라서 웨이퍼(200)의 온도는 250∼700℃, 바람직하게는 350∼650℃, 보다 바람직하게는 350∼600℃의 범위 내의 온도로 하는 것이 좋다.
HCDS가스의 공급에 의해 웨이퍼(200)[표면의 하지막(下地膜)] 상에 예컨대 1원자층 미만으로부터 수원자층 정도의 두께의 실리콘 함유층이 형성된다. 실리콘 함유층은 HCDS의 화학 흡착층이어도 좋고, 실리콘층(Si층)이어도 좋고, 그 양방을 포함해도 좋다. 단, 실리콘 함유층은 실리콘(Si) 및 염소(Cl)를 포함하는 층인 것이 바람직하다. 여기서 실리콘층이란 실리콘(Si)에 의해 구성되는 연속적인 층 외에 불연속적인 층이나, 이들이 중첩되어 이루어지는 실리콘 박막도 포함하는 총칭이다. 또한 Si에 의해 구성되는 연속적인 층을 실리콘 박막이라고 부르는 경우도 있다. 또한 실리콘층을 구성하는 Si는 Cl과의 결합이 완전히 끊이지 않은 것도 포함한다. 또한 HCDS가스의 흡착층은 HCDS가스의 가스 분자의 연속적인 화학 흡착층 외에 불연속적인 화학 흡착층도 포함한다. 즉 HCDS가스의 흡착층은 HCDS분자로 구성되는 1분자층 또는 1분자층 미만의 두께의 화학 흡착층을 포함한다. 또한 HCDS가스의 흡착층을 구성하는 HCDS(Si2Cl6)분자는 Si와 Cl의 결합이 일부 끊긴 것(SixCly분자)도 포함한다. 즉 HCDS의 흡착층은 Si2Cl6분자 및/또는 SixCly분자의 연속적인 화학 흡착층이나 불연속적인 화학 흡착층을 포함한다. 또한 1원자층 미만의 두께의 층이란 불연속적으로 형성되는 원자층을 의미하고, 1원자층의 두께의 층이란 연속적으로 형성되는 원자층을 의미한다. 또한 1분자층 미만의 두께의 층이란 불연속적으로 형성되는 분자층을 의미하고, 1분자층의 두께의 층이란 연속적으로 형성되는 분자층을 의미한다. HCDS가스가 자기(自己)분해(열분해)하는 조건 하, 즉 HCDS의 열분해 반응이 발생하는 조건 하에서는 웨이퍼(200) 상에 Si가 퇴적하는 것에 의해 실리콘층이 형성된다. HCDS가스가 자기분해(열분해)하지 않는 조건 하, 즉 HCDS의 열분해 반응이 발생하지 않는 조건 하에서는 웨이퍼(200) 상에 HCDS가스가 흡착하는 것에 의해 HCDS가스의 흡착층이 형성된다. 또한 웨이퍼(200) 상에 HCDS가스의 흡착층을 형성하는 것보다 웨이퍼(200) 상에 실리콘층을 형성하는 것이 성막 레이트를 높일 수 있어 바람직하다. 웨이퍼(200) 상에 형성되는 실리콘 함유층의 두께가 수원자층을 넘으면, 후술하는 스텝2 및 스텝3에서의 개질의 작용이 실리콘 함유층 전체에 전달되지 않는다. 또한 웨이퍼(200) 상에 형성 가능한 실리콘 함유층의 두께의 최소값은 1원자층 미만이다. 따라서 실리콘 함유층의 두께는 1원자층 미만으로부터 수원자층 정도로 하는 것이 바람직하다. 또한 실리콘 함유층의 두께를 1원자층 이하, 즉 1원자층 또는 1원자층 미만으로 하는 것에 의해 후술하는 스텝2 및 스텝3에서의 개질 반응의 작용을 상대적으로 높일 수 있어 스텝2 및 스텝3의 개질 반응에 요하는 시간을 단축할 수 있다. 스텝1의 실리콘 함유층 형성에 요하는 시간도 단축할 수 있다. 결과적으로 1사이클당의 처리 시간을 단축할 수 있고, 토탈에서의 처리 시간을 단축하는 것도 가능해진다. 즉 성막 레이트를 높이는 것도 가능해진다. 또한 실리콘 함유층의 두께를 1원자층 이하로 하는 것에 의해 막 두께 균일성의 제어성을 높이는 것도 가능해진다.
실리콘 함유층이 형성된 후, 제1 가스 공급관(232a)의 밸브(243a)를 닫고, HCDS가스의 공급을 정지한다. 이 때 배기관(231)의 APC밸브(244)는 연 상태로 하여 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 미반응 또는 실리콘 함유층 형성에 기여한 후의 HCDS가스를 처리실(201) 내로부터 배제한다(잔류 가스 제거). 또한 이 때 밸브(243e, 243f, 243g)는 연 상태로 하여 불활성 가스로서의 N2가스의 처리실(201) 내로의 공급을 유지한다. N2가스는 퍼지 가스로서 작용하고, 이에 의해 처리실(201) 내에 잔류하는 미반응 또는 실리콘 함유층 형성에 기여한 후의 HCDS가스를 처리실(201) 내로부터 배제하는 효과를 높일 수 있다. 또한 이 때 처리실(201) 내에 잔류하는 가스를 완전히 배제하지 않아도 좋고, 처리실(201) 내를 완전히 퍼지하지 않아도 좋다. 처리실(201) 내에 잔류하는 가스가 미량이면, 그 후에 수행되는 스텝2에서 악영향이 발생하지 않는다. 이 때 처리실(201) 내에 공급하는 N2가스의 유량도 대유량으로 할 필요는 없고, 예컨대 반응관(203)[처리실(201)]의 용적과 같은 정도의 양을 공급하는 것에 의해 스텝2에서 악영향이 발생하지 않을 정도의 퍼지를 수행할 수 있다. 이와 같이 처리실(201) 내를 완전히 퍼지하지 않는 것에 의해 퍼지 시간을 단축하여 스루풋을 향상시킬 수 있다. 또한 N2가스의 소비도 필요 최소한으로 억제하는 것이 가능해진다.
클로로실란계 원료 가스로서는 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스 외에 테트라클로로실란, 즉 실리콘테트라클로라이드(SiCl4, 약칭: STC) 가스, 트리클로로실란(SiHCl3, 약칭: TCS) 가스, 디클로로실란(SiH2Cl2, 약칭: DCS) 가스, 모노클로로실란(SiH3Cl, 약칭: MCS) 가스 등의 무기 원료를 이용해도 좋다. 불활성 가스로서는 N2가스 외에 Ar가스, He가스, Ne가스, Xe가스 등의 희가스를 이용해도 좋다.
[스텝2]
스텝1이 종료되고 처리실(201) 내의 잔류 가스를 제거한 후, 제2 가스 공급관(232b)의 밸브(243b)를 열어 제2 가스 공급관(232b) 내에 3DMAS가스를 흘린다. 제2 가스 공급관(232b) 내를 흐른 3DMAS가스는 매스 플로우 컨트롤러(241b)에 의해 유량 조정된다. 유량 조정된 3DMAS가스는 제2 노즐(249b)의 가스 공급공(250b)으로부터 처리실(201) 내로 공급되고, 배기관(231)으로부터 배기된다. 이 때 웨이퍼(200)에 대하여 3DMAS가스가 공급된다(3DMAS가스 공급). 이 때 동시에 밸브(243f)를 열어 제2 불활성 가스 공급관(232f) 내에 불활성 가스로서의 N2가스를 흘린다. 제2 불활성 가스 공급관(232f) 내를 흐른 N2가스는 매스 플로우 컨트롤러(241f)에 의해 유량 조정된다. 유량 조정된 N2가스는 3DMAS가스와 함께 처리실(201) 내로 공급되고, 배기관(231)으로부터 배기된다. 또한 이 때 제1 노즐(249a), 제3 노즐(249c) 내로의 3DMAS가스의 침입을 방지하기 위해서 밸브(243e, 243g)를 열어 제1 불활성 가스 공급관(232e), 제3 불활성 가스 공급관(232g) 내에 N2가스를 흘린다. N2가스는 제1 가스 공급관(232a), 제3 가스 공급관(232c), 제1 노즐(249a), 제3 노즐(249c)을 개재하여 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다.
이 때 APC밸브(244)를 적절히 조정하여 처리실(201) 내의 압력을 예컨대 1∼13,300Pa, 바람직하게는 20∼1,330Pa의 범위 내의 압력으로 한다. 매스 플로우 컨트롤러(241b)로 제어하는 3DMAS가스의 공급 유량은 예컨대 1∼1,000sccm의 범위 내의 유량으로 한다. 매스 플로우 컨트롤러(241f)로 제어하는 N2가스의 공급 유량은 예컨대 100∼10,000sccm의 범위 내의 유량으로 한다. 3DMAS가스를 웨이퍼(200)에 대하여 공급하는 시간, 즉 가스 공급 시간(조사 시간)은 예컨대 1∼120초, 바람직하게는 1∼60초의 범위 내의 시간으로 한다. 이 때의 히터(207)의 온도는 스텝1과 마찬가지로 웨이퍼(200)의 온도가 예컨대 250∼700℃, 바람직하게는 350∼650℃, 보다 바람직하게는 350∼600℃의 범위 내의 온도가 될 수 있는 온도로 설정한다.
3DMAS가스의 공급에 의해 스텝1에서 웨이퍼(200) 상에 형성된 실리콘 함유층과 3DMAS가스가 반응한다. 이에 의해 실리콘 함유층은 실리콘(Si), 질소(N) 및 탄소(C)를 포함하는 제1층으로 변화한다(개질된다). 제1층은 1원자층 미만으로부터 수원자층 정도의 두께의 Si, N 및 C를 포함하는 층이 된다. 또한 제1층은 Si성분의 비율과 C성분의 비율이 비교적 많은 층, 즉 Si리치(rich)이며 또한 C리치의 층이 된다.
그 후, 제2 가스 공급관(232b)의 밸브(243b)를 닫고 3DMAS가스의 공급을 정지한다. 이 때 배기관(231)의 APC밸브(244)는 연 상태로 하여 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 미반응 또는 반응에 기여한 후의 3DMAS가스나 반응 부생성물을 처리실(201) 내로부터 배제한다(잔류 가스 제거). 또한 이 때 밸브(243f, 243e, 243g)는 연 상태로 하여 불활성 가스로서의 N2가스의 처리실(201) 내로의 공급을 유지한다. N2가스는 퍼지 가스로서 작용하고, 이에 의해 처리실(201) 내에 잔류하는 미반응 또는 제1층 형성으로 기여한 후의 3DMAS가스나 반응 부생성물을 처리실(201) 내로부터 배제하는 효과를 높일 수 있다. 또한 이 때 처리실(201) 내에 잔류하는 가스를 완전히 배제하지 않아도 좋고, 처리실(201) 내를 완전히 퍼지하지 않아도 좋다. 처리실(201) 내에 잔류하는 가스가 미량이면, 그 후에 수행되는 스텝3에서 악영향이 발생하지 않는다. 이 때 처리실(201) 내에 공급하는 N2가스의 유량도 대유량으로 할 필요는 없고, 예컨대 반응관(203)[처리실(201)]의 용적과 같은 정도의 양을 공급하는 것에 의해 스텝3에서 악영향이 발생하지 않을 정도의 퍼지를 수행할 수 있다. 이와 같이 처리실(201) 내를 완전히 퍼지하지 않는 것에 의해 퍼지 시간을 단축하여 스루풋을 향상시킬 수 있다. 또한 N2가스의 소비도 필요 최소한으로 억제하는 것이 가능해진다.
아미노실란계 원료 가스로서는 3DMAS가스 외에 테트라키스디메틸아미노실란(Si[N(CH3)2]4, 약칭: 4DMAS) 가스, 비스디에틸아미노실란(Si[N(C2H5)2]2H2, 약칭: 2DEAS) 가스, 비스터셔리부틸아미노실란(SiH2[NH(C4H9)]2, 약칭: BTBAS) 가스 등의 유기 원료를 이용해도 좋다. 불활성 가스로서는 N2가스 외에 Ar가스, He가스, Ne가스, Xe가스 등의 희가스를 이용해도 좋다.
[스텝3]
스텝2가 종료되고 처리실(201) 내의 잔류 가스를 제거한 후, 제3 가스 공급관(232c)의 밸브(243c)를 열어 제3 가스 공급관(232c) 내에 O2가스를 흘린다. 제3 가스 공급관(232c) 내를 흐른 O2가스는 매스 플로우 컨트롤러(241c)에 의해 유량 조정된다. 유량 조정된 O2가스는 제3 노즐(249c)의 가스 공급공(250c)으로부터 처리실(201) 내로 공급된다. 처리실(201) 내에 공급된 O2가스는 열로 활성화되고 배기관(231)으로부터 배기된다. 이 때 웨이퍼(200)에 대하여 열로 활성화된 O2가스가 공급된다(O2가스 공급). 이 때 동시에 밸브(243g)를 열어 제3 불활성 가스 공급관(232g) 내에 N2가스를 흘린다. N2가스는 O2가스와 함께 처리실(201) 내에 공급되고 배기관(231)으로부터 배기된다. 또한 이 때 제1 노즐(249a), 제2 노즐(249b) 내로의 O2가스의 침입을 방지하기 위해서 밸브(243e, 243f)를 열어 제1 불활성 가스 공급관(232e), 제2 불활성 가스 공급관(232f) 내에 N2가스를 흘린다. N2가스는 제1 가스 공급관(232a), 제2 가스 공급관(232b), 제1 노즐(249a), 제2 노즐(249b)을 개재하여 처리실(201) 내에 공급되고 배기관(231)으로부터 배기된다.
이 때 APC밸브(244)를 적절히 조정하여 처리실(201) 내의 압력을 예컨대 1∼3,000Pa의 범위 내의 압력으로 한다. 처리실(201) 내의 압력을 이와 같은 비교적 높은 압력대로 하는 것에 의해 O2가스를 비(非)플라즈마로 열적으로 활성화시키는 것이 가능해진다. 또한 O2가스를 열로 활성화시켜서 공급하는 것에 의해 소프트한 반응을 발생시킬 수 있어 후술하는 산화를 소프트하게 수행할 수 있다. 매스 플로우 컨트롤러(241c)로 제어하는 O2가스의 공급 유량은 예컨대 100∼10,000sccm의 범위 내의 유량으로 한다. 매스 플로우 컨트롤러(241g, 241e, 241f)로 제어하는 N2가스의 공급 유량은 각각 예컨대 100∼10,000sccm의 범위 내의 유량으로 한다. 이 때 처리실(201) 내에서의 O2가스의 분압은 0.01∼2,970Pa의 범위 내의 압력으로 한다. 열로 활성화시킨 O2가스를 웨이퍼(200)에 대하여 공급하는 시간, 즉 가스 공급 시간(조사 시간)은 예컨대 1∼120초, 바람직하게는 1∼60초의 범위 내의 시간으로 한다. 이 때의 히터(207)의 온도는 스텝1 및 스텝2와 마찬가지로 웨이퍼(200)의 온도가 예컨대 250∼700℃, 바람직하게는 350∼650℃, 보다 바람직하게는 350℃∼600℃의 범위 내의 온도가 될 수 있는 온도로 설정한다.
이 때 처리실(201) 내에 흘리는 가스는 처리실(201) 내의 압력을 높이는 것에 의해 열적으로 활성화된 O2가스이며, 처리실(201) 내에는 HCDS가스도 3DMAS가스도 흘리지 않는다. 따라서 O2가스는 기상 반응을 일으키지 않고, 활성화된 O2가스는 스텝2에서 웨이퍼(200) 상에 형성된 Si, N 및 C를 포함하는 제1층의 적어도 일부와 반응한다. 이에 의해 제1층은 산화되어 제2층으로서의 실리콘 산탄질화층(SiOCN층) 또는 실리콘 산탄화층(SiOC층)으로 개질된다.
또한 O2가스를 열로 활성화시켜서 처리실(201) 내에 흘리는 것에 의해 제1층을 열 산화하여 SiOCN층 또는 SiOC층으로 개질(변화)시킬 수 있다. 이 때 제1층에 O성분을 부가하면서 제1층을 SiOCN층 또는 SiOC층으로 개질시킨다. 또한 이 때 O2가스에 의한 열 산화의 작용에 의해 제1층에서의 Si-O결합이 증가하는 한편, Si-N결합, Si-C결합 및 Si-Si결합이 감소하여 제1층에서의 N성분의 비율, C성분의 비율 및 Si성분의 비율이 감소한다. 그리고 이 때 열 산화 시간을 연장하거나, 열 산화에서의 산화력을 높이는 것에 의해 N성분의 대부분을 탈리(脫離)시켜서 N성분을 불순물 수준에까지 감소시키거나 N성분을 실질적으로 소멸시키는 것이 가능해진다. 즉 산소 농도를 증가시키는 방향으로, 또한 질소 농도, 탄소 농도 및 실리콘 농도를 감소시키는 방향으로 조성비를 변화시키면서 제1층을 SiOCN층 또는 SiOC층으로 개질시킬 수 있다. 또한 이 때 처리실(201) 내의 압력이나 가스 공급 시간 등의 처리 조건을 제어하는 것에 의해 SiOCN층 또는 SiOC층에서의 O성분의 비율, 즉 산소 농도를 미(微)조정할 수 있어, SiOCN층 또는 SiOC층의 조성비를 보다 치밀하게 제어할 수 있다.
또한 스텝1 및 스텝2에 의해 형성된 제1층에서의 C성분은 N성분에 비해서 리치의 상태에 있다는 것이 판명되었다. 예컨대 한 실험에서는 탄소 농도가 질소 농도의 2배 이상이 되는 경우도 있었다. 즉 O2가스에 의한 열 산화의 작용에 의해 제1층에서의 N성분이 완전히 탈리하기 전에, 즉 N성분이 잔류한 상태에서 산화를 정지하는 것에 의해 제1층에는 C성분과 N성분이 잔류하여 제1층은 SiOCN층으로 개질된다. 또한 O2가스에 의한 열 산화의 작용에 의해 제1층에서의 N성분의 대부분이 탈리가 끝난 단계에서도 제1층에는 C성분이 잔류하고, 이 상태에서 산화를 정지하는 것에 의해 제1층은 SiOC층으로 개질된다. 또한 후술하는 제3 시퀀스와 같이 산화력을 높일 수 있다면, N성분의 대부분이 탈리가 끝난 후에서도 산화를 계속하고, C성분의 대부분이 탈리가 끝난 단계에서 산화를 정지하는 것에 의해 제1층은 SiO층으로 개질된다. 즉, 가스 공급 시간(산화 처리 시간)이나 산화력을 제어하는 것에 의해 C성분의 비율, 즉 탄소 농도를 제어할 수 있어, SiOCN층, SiOC층 및 SiO층 중 어느 하나의 층을 조성비를 제어하면서 형성할 수 있다. 또한 이 때 처리실(201) 내의 압력이나 가스 공급 시간 등의 처리 조건을 제어하는 것에 의해 SiOCN층, SiOC층 또는 SiO층에서의 O성분의 비율, 즉 산소 농도를 미조정할 수 있어, SiOCN층, SiOC층 또는 SiO층의 조성비를 보다 치밀하게 제어할 수 있다.
또한 이 때 제1층의 산화 반응은 포화시키지 않는 것이 바람직하다. 예컨대 스텝1 및 스텝2에서 1원자층 또는 1원자층 미만의 두께의 제1층을 형성한 경우에는 그 제1층의 일부를 산화시키는 것이 바람직하다. 이 경우, 1원자층 또는 1원자층 미만의 두께의 제1층 전체를 산화시키지 않도록 제1층의 산화 반응이 불포화가 되는 조건 하에서 산화를 수행한다.
또한 제1층의 산화 반응을 불포화로 하기 위해서는 스텝3에서의 처리 조건을 전술한 처리 조건으로 하면 좋지만, 또한 스텝3에서의 처리 조건을 다음 처리 조건으로 하는 것에 의해 제1층의 산화 반응을 불포화로 하는 것이 용이해진다.
웨이퍼 온도: 500∼600℃
처리실 내 압력: 133∼2,666Pa
O2가스 분압: 33∼2,515Pa
O2가스 공급 유량: 1,000∼5,000sccm
N2가스 공급 유량: 300∼3,000sccm
O2가스 공급 시간: 6∼60초
그 후, 제3 가스 공급관(232c)의 밸브(243c)를 닫고, O2가스의 공급을 정지한다. 이 때 배기관(231)의 APC밸브(244)는 연 상태로 하여 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 미반응 또는 반응에 기여한 후의 O2가스나 반응 부생성물을 처리실(201) 내로부터 배제한다(잔류 가스 제거). 또한 이 때 밸브(243g, 243e, 243f)는 연 상태로 하여 불활성 가스로서의 N2가스의 처리실(201) 내로의 공급을 유지한다. N2가스는 퍼지 가스로서 작용하고, 이에 의해 처리실(201) 내에 잔류하는 미반응 또는 제2층의 형성에 기여한 후의 O2가스나 반응 부생성물을 처리실(201) 내로부터 배제하는 효과를 높일 수 있다. 또한 이 때 처리실(201) 내에 잔류하는 가스를 완전히 배제하지 않아도 좋고, 처리실(201) 내를 완전히 퍼지하지 않아도 좋다. 처리실(201) 내에 잔류하는 가스가 미량이면, 그 후에 수행되는 스텝1에서 악영향이 발생하지 않는다. 이 때 처리실(201) 내에 공급하는 N2가스의 유량도 대유량으로 할 필요는 없고, 예컨대 반응관(203)[처리실(201)]의 용적과 같은 정도의 양을 공급하는 것에 의해 스텝1에서 악영향이 발생하지 않을 정도의 퍼지를 수행할 수 있다. 이와 같이 처리실(201) 내를 완전히 퍼지하지 않는 것에 의해 퍼지 시간을 단축하여 스루풋을 향상시킬 수 있다. 또한 N2가스의 소비도 필요 최소한으로 억제하는 것이 가능해진다.
산소 함유 가스로서는 O2가스 외에 아산화질소(N2O) 가스, 일산화질소(NO) 가스, 이산화질소(NO2) 가스, 오존(O3) 가스, 수소(H2) 가스+산소(O2) 가스, H2가스+O3가스, 수증기(H2O) 가스, 일산화탄소(CO) 가스, 이산화탄소(CO2) 가스 등을 이용해도 좋다. 불활성 가스로서는 N2가스 외에 Ar가스, He가스, Ne가스, Xe가스 등의 희가스를 이용해도 좋다.
전술한 스텝1∼스텝3을 1사이클로 하고, 이 사이클을 1회 이상(소정 횟수) 수행하는 것에 의해 웨이퍼(200) 상에 소정 조성 및 소정 막 두께의 실리콘 산탄질화막(SiOCN막) 또는 실리콘 산탄화막(SiOC막)을 성막할 수 있다. 또한 전술한 사이클은 복수 회 반복하는 것이 바람직하다. 즉 1사이클당 형성하는 SiOCN층 또는 SiOC층의 두께를 원하는 막 두께보다 작게 하여, 전술한 사이클을 원하는 막 두께가 될 때까지 복수 회 반복하는 것이 바람직하다.
소정 조성을 포함하는 소정 막 두께의 SiOCN막 또는 SiOC막을 형성하는 성막 처리가 이루어지면, 밸브(243e, 243f, 243g)를 열어 제1 불활성 가스 공급관(232e), 제2 불활성 가스 공급관(232f), 제3 불활성 가스 공급관(232g)의 각각으로부터 불활성 가스로서의 N2가스를 처리실(201) 내에 공급하고 배기관(231)으로부터 배기한다. N2가스는 퍼지 가스로서 작용하고, 이에 의해 처리실(201) 내가 불활성 가스로 퍼지되어 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되어(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
그 후, 보트 엘리베이터(115)에 의해 씰 캡(219)이 하강되고 반응관(203)의 하단이 개구되는 것과 함께, 처리 완료된 웨이퍼(200)가 보트(217)에 지지된 상태에서 반응관(203)의 하단으로부터 반응관(203)의 외부로 반출(보트 언로드)된다. 그 후, 처리 완료된 웨이퍼(200)는 보트(217)로부터 취출(取出)된다(웨이퍼 디스차지).
(제2 시퀀스)
다음으로 본 실시 형태의 제2 시퀀스에 대하여 설명한다. 산소 함유 가스로서 예컨대 O2가스를 이용하는 경우나, 저온 영역, 예컨대 550℃ 이하의 온도대에서 성막하는 경우에는 전술한 제1 시퀀스를 이용하는 것에 의해 SiOCN막 또는 SiOC막을 성막할 수 있다. 이에 대하여 산소 함유 가스로서 O2가스보다 산화력이 강한 가스를 이용하는 경우나, 비교적 높은 온도 영역에서 성막하는 경우에는 이하에 나타내는 제2 시퀀스를 이용하여 SiOCN막 또는 SiOC막을 성막해도 좋다. 도 4는 본 실시 형태의 제2 시퀀스에서의 성막 플로우를 도시하는 도면이다. 도 6은 본 실시 형태의 제2 시퀀스에서의 가스 공급의 타이밍을 도시하는 도면이다.
본 실시 형태의 제2 시퀀스에서는, 처리실(201) 내의 웨이퍼(200)에 대하여 클로로실란계 원료 및 아미노실란계 원료 중 일방의 원료를 공급하고, 그 후, 타방의 원료를 공급하고, 이를 교호적으로 복수 회 반복하는 것에 의해 웨이퍼(200) 상에 실리콘, 질소 및 탄소를 포함하는 제1층을 형성하는 공정; 및 처리실(201) 내의 웨이퍼(200)에 대하여 산소 함유 가스를 공급하는 것에 의해 제1층을 산화하여 제2층으로서 실리콘 산탄질화층 또는 실리콘 산탄화층을 형성하는 공정;을 교호적으로 수행하는 것에 의해 웨이퍼(200) 상에 소정 조성 및 소정 막 두께의 실리콘 산탄질화막 또는 실리콘 산탄화막을 형성한다.
또한 도 4 및 도 6은 제1층을 형성할 때에 처리실(201) 내의 웨이퍼(200)에 대하여 클로로실란계 원료를 공급하고, 그 후, 아미노실란계 원료를 공급하고, 이를 교호적으로 복수 회 반복하는 예, 즉 클로로실란계 원료를 아미노실란계 원료보다도 먼저 공급하는 예를 도시한다.
즉 본 시퀀스에서는 전술한 제1 시퀀스에서의 스텝1 및 스텝2를 1세트로 하여 이 세트를 복수 회 반복한 후, 스텝3을 수행하고, 이를 1사이클로 하여 이 사이클을 소정 횟수 수행하는 것에 의해 웨이퍼(200) 상에 절연막으로서 실리콘 산탄질화막(SiOCN막) 또는 실리콘 산탄화막(SiOC막)을 형성한다. 도 6은 전술한 스텝1 및 스텝2를 1세트로 하여 이 세트를 2회 수행한 후, 스텝3을 수행하고, 이를 1사이클로 하여 이 사이클을 n회 수행하는 것에 의해 웨이퍼(200) 상에 소정 막 두께의 SiOCN막 또는 SiOC막을 성막하는 예를 도시한다. 또한 본 시퀀스와 제1 시퀀스의 차이점은 전술한 스텝1 및 스텝2를 1세트로 하여 이 세트를 복수 회 반복한 후, 스텝3을 수행하는 점뿐이며, 그 외는 제1 시퀀스와 마찬가지로 수행할 수 있다. 또한 본 시퀀스에서의 처리 조건도 전술한 제1 시퀀스와 마찬가지의 처리 조건으로 할 수 있다.
이와 같이 스텝1 및 스텝2를 1세트로 하여 이 세트를 복수 회 반복한 후, 스텝3을 수행하고, 이를 1사이클로 하여 이 사이클을 소정 횟수 수행하는 것에 의해 SiOCN막 또는 SiOC막의 산소 성분에 대한 실리콘 성분, 탄소 성분 및 질소 성분의 비율을 적절하게(리치 방향으로) 제어할 수 있어, SiOCN막 또는 SiOC막의 조성비의 제어성을 보다 향상시킬 수 있다. 또한 세트 횟수를 늘리는 것에 의해 1사이클당 형성하는 제1층의 층수를 세트 횟수만큼 늘릴 수 있어, 사이클 레이트를 향상시키는 것이 가능해진다. 또한 이에 의해 성막 레이트도 향상시킬 수 있다.
(제3 시퀀스)
다음으로 본 실시 형태의 제3 시퀀스에 대하여 설명한다. 전술한 제1 시퀀스에서는 스텝3에서 산소 함유 가스를 이용하여 제1층을 열 산화하는 예에 대하여 설명하였지만, 이하에 나타내는 제3 시퀀스와 같이 스텝3에서 산소 함유 가스와 수소 함유 가스를 이용하여 제1층을 열 산화해도 좋다. 도 7은 본 실시 형태의 제3 시퀀스에서의 가스 공급의 타이밍을 도시하는 도면이다.
본 실시 형태의 제3 시퀀스에서는, 처리실(201) 내의 웨이퍼(200)에 대하여 클로로실란계 원료 및 아미노실란계 원료 중 일방의 원료를 공급하고, 그 후, 타방의 원료를 공급하는 것에 의해 웨이퍼(200) 상에 실리콘, 질소 및 탄소를 포함하는 제1층을 형성하는 공정; 및 감압 하에 있는 처리실(201) 내의 웨이퍼(200)에 대하여 산소 함유 가스와 수소 함유 가스를 공급하는 것에 의해 제1층을 산화하여 제2층으로서 실리콘 산탄화층 또는 실리콘 산화층을 형성하는 공정;을 교호적으로 수행하는 것에 의해 웨이퍼(200) 상에 소정 조성 및 소정 막 두께의 실리콘 산탄화막 또는 실리콘 산화막을 형성한다.
또한 도 7은 제1층을 형성할 때에 처리실(201) 내의 웨이퍼(200)에 대하여 클로로실란계 원료를 공급하고, 그 후, 아미노실란계 원료를 공급하는 예, 즉 클로로실란계 원료를 아미노실란계 원료보다도 먼저 공급하는 예를 도시한다.
즉 본 시퀀스에서는 전술한 제1 시퀀스의 스텝3에서 산소 함유 가스와 함께 수소 함유 가스를 공급한다. 본 시퀀스와 제1 시퀀스의 차이점은 이 점뿐이며, 그 외는 제1 시퀀스와 마찬가지로 수행할 수 있다. 본 시퀀스에서는 제3 가스 공급관(232c)의 밸브(243c)를 열고, 제3 가스 공급관(232c) 내에 O2가스를 흘릴 때, 제4 가스 공급관(232d)의 밸브(243d)를 또한 열어 제4 가스 공급관(232d) 내에 H2가스를 흘리는 것에 의해 감압 하에 있는 처리실(201) 내의 가열된 웨이퍼(200)에 대하여 열로 활성화시킨 O2가스와 H2가스를 함께 공급한다. 또한 제4 가스 공급관(232d) 내를 흐른 H2가스는 매스 플로우 컨트롤러(241d)에 의해 유량 조정된다. 본 시퀀스의 스텝3에서 매스 플로우 컨트롤러(241d)로 제어하는 H2가스의 공급 유량은 예컨대 100∼5,000sccm의 범위 내의 유량으로 한다. 본 시퀀스에서의 그 이외의 처리 조건은 전술한 제1 시퀀스와 마찬가지의 처리 조건으로 할 수 있다.
이와 같이 스텝3에서 대기압 미만의 압력(감압) 하에 있는 처리실(201) 내의 가열된 웨이퍼(200)에 대하여 산소 함유 가스와 함께 수소 함유 가스를 공급하는 것에 의해 처리실(201) 내에서 산소 함유 가스와 수소 함유 가스가 반응하여 원자상 산소(O) 등의 산소를 포함하는 수분(H2O) 비함유의 산화종이 생성되고, 이 산화종에 의해 제1층을 산화할 수 있다. 이 경우, 산소 함유 가스 단체로 산화하는 경우나 수증기(H2O)로 산화하는 경우보다도 높은 산화력으로 산화를 수행할 수 있다. 이 때 제1층에 O성분을 부가하면서, 산화종의 에너지에 의해 제1층에서의 C성분과 N성분의 두 성분을 탈리시키는 것에 의해 제1층을 SiO층으로 개질시킬 수 있다. 또한 이 때 산화종에 의한 열 산화의 작용에 의해 제1층에서의 Si-O결합이 증가하는 한편, Si-N결합, Si-C결합 및 Si-Si결합이 감소하여, 제1층에서의 N성분의 비율, C성분의 비율 및 Si성분의 비율이 감소한다. 특히 N성분 및 C성분은 그 대부분이 탈리되는 것에 의해 불순물 수준에까지 감소하거나 실질적으로 소멸한다. 즉 산소 농도를 증가시키는 방향으로, 또한 질소 농도, 탄소 농도 및 실리콘 농도를 감소시키는 방향으로 조성비를 변화시키면서 제1층을 SiO층으로 개질시킬 수 있다. 그리고 그 결과, 웨이퍼(200) 상에 절연막으로서 실리콘 산화막(SiO막)을 형성할 수 있다.
단, 제3 시퀀스에서도 예컨대 450℃ 이하의 저온 영역에서 성막하는 등의 경우에는 산화종의 생성량을 적게 할 수 있어 산화력을 약화시키는 것도 가능하다. 그리고 제1층에서의 C성분을 불순물 수준에까지 감소시키지 않고 잔류시켜 제1층을 SiOC층으로 개질하는 것도 가능하다. 그 결과, 웨이퍼(200) 상에 절연막으로서 실리콘 산탄화막(SiOC막)도 형성할 수 있다.
(제4 시퀀스)
다음으로 본 실시 형태의 제4 시퀀스에 대하여 설명한다. 전술한 제2 시퀀스에서는 스텝3에서 산소 함유 가스를 이용하여 제1층을 열 산화하는 예에 대하여 설명하였지만, 이하에 나타내는 제4 시퀀스와 같이 스텝3에서 산소 함유 가스와 수소 함유 가스를 이용하여 제1층을 열 산화해도 좋다. 도 8은 본 실시 형태의 제4 시퀀스에서의 가스 공급의 타이밍을 도시하는 도면이다.
본 실시 형태의 제4 시퀀스에서는, 처리실(201) 내의 웨이퍼(200)에 대하여 클로로실란계 원료 및 아미노실란계 원료 중 일방의 원료를 공급하고, 그 후, 타방의 원료를 공급하고, 이를 교호적으로 복수 회 반복하는 것에 의해 웨이퍼(200) 상에 실리콘, 질소 및 탄소를 포함하는 제1층을 형성하는 공정; 및 감압 하에 있는 처리실(201) 내의 웨이퍼(200)에 대하여 산소 함유 가스와 수소 함유 가스를 공급하는 것에 의해 제1층을 산화하여 제2층으로서 실리콘 산탄질화층 또는 실리콘 산탄화층을 형성하는 공정;을 교호적으로 수행하는 것에 의해 웨이퍼(200) 상에 소정 조성 및 소정 막 두께의 실리콘 산탄질화막 또는 실리콘 산탄화막을 형성한다.
또한 도 8은 제1층을 형성할 때에 처리실(201) 내의 웨이퍼(200)에 대하여 클로로실란계 원료를 공급하고, 그 후, 아미노실란계 원료를 공급하고, 이를 교호적으로 복수 회 반복하는 예, 즉 클로로실란계 원료를 아미노실란계 원료보다도 먼저 공급하는 예를 도시한다.
즉 본 시퀀스에서는 전술한 제2 시퀀스의 스텝3에서 산소 함유 가스와 함께 수소 함유 가스를 공급한다. 본 시퀀스와 제2 시퀀스의 차이점은 이 점뿐이며, 그 외는 제2 시퀀스와 마찬가지로 수행할 수 있다. 본 시퀀스에서는 제3 가스 공급관(232c)의 밸브(243c)를 열고, 제3 가스 공급관(232c) 내에 O2가스를 흘릴 때, 제4 가스 공급관(232d)의 밸브(243d)를 또한 열고 제4 가스 공급관(232d) 내에 H2가스를 흘리는 것에 의해, 감압 하에 있는 처리실(201) 내의 가열된 웨이퍼(200)에 대하여 열로 활성화시킨 O2가스와 H2가스를 공급한다. 또한 본 시퀀스에서의 처리 조건은 전술한 제3 시퀀스와 마찬가지의 처리 조건으로 할 수 있다.
이와 같이 스텝3에서 감압 하에 있는 처리실(201) 내의 가열된 웨이퍼(200)에 대하여 산소 함유 가스와 함께 수소 함유 가스를 공급하는 것에 의해 처리실(201) 내에서 산소 함유 가스와 수소 함유 가스가 반응하여, 원자상 산소(O) 등의 산소를 포함하는 수분(H2O) 비함유의 산화종이 생성되어, 제3 시퀀스와 마찬가지로 산소 함유 가스 단체로 산화하는 경우나 수증기(H2O)로 산화하는 경우보다도 높은 산화력으로 산화를 수행할 수 있다. 그리고 이 때 산화종에 의한 열 산화의 작용에 의해 제1층에서의 Si-O결합이 증가하는 한편, Si-N결합, Si-C결합 및 Si-Si결합이 감소하여, 제1층에서의 N성분의 비율, C성분의 비율 및 Si성분의 비율이 감소한다.
단, 제4 시퀀스에서는 제2 시퀀스와 마찬가지로 스텝1 및 스텝2를 1세트로 하고 이 세트를 복수 회 반복한 후에 스텝3을 수행하기 때문에 스텝3에서 산화시키는 제1층의 두께를 두껍게 할 수 있다. 즉 스텝3에서 산화시키는 제1층에서의 Si성분, C성분 및 N성분의 비율을 증가시킬 수 있다. 이로 인해 스텝3에서 제1층에서의 C성분이나 N성분이 불순물 수준에까지 감소하거나 실질적으로 소멸하지 않도록 할 수 있어, 이와 같은 성분을 층 중에 잔류시키는 것이 가능해진다. 그리고 그 결과, 웨이퍼(200) 상에 절연막으로서 실리콘 산탄질화막(SiOCN막) 또는 실리콘 산탄화막(SiOC막)을 형성할 수 있다. 또한 세트 횟수를 늘리는 것에 의해 1사이클당 형성하는 제1층의 층수를 세트 횟수만큼 늘릴 수 있어 사이클 레이트를 향상시키는 것이 가능해진다. 또한 이에 의해 성막 레이트도 향상시킬 수 있다.
본 실시 형태의 제1 시퀀스∼제4 시퀀스에 의하면, 클로로실란계 원료나 아미노실란계 원료를 이용하여 절연막을 형성하는 경우에 저온 영역에서 실리콘 밀도가 높은 원하는 조성의 실리콘 절연막을 형성할 수 있다. 또한 이상적 양론비의 실리콘 절연막도 형성할 수 있다. 또한 발명자들의 실험에 의하면, 클로로실란계 원료 단체를 이용하는 경우, 500℃ 이하의 온도대에서는 생산 효율을 만족시키는 성막 레이트로 웨이퍼 상에 실리콘을 퇴적시키는 것은 곤란했다. 또한 아미노실란계 원료 단체를 이용하는 경우, 500℃ 이하의 온도대에서는 웨이퍼 상으로의 실리콘의 퇴적도 확인되지 않았다. 하지만 본 실시 형태의 수법에 의하면, 500℃ 이하의 저온 영역에서도 생산 효율을 만족시키는 성막 레이트로 양질의 실리콘 절연막을 형성하는 것이 가능해진다.
또한 성막 온도를 저온화시키면, 통상적으로 분자의 운동 에너지가 저하하여 클로로실란계 원료에 포함되는 염소나 아미노실란계 원료에 포함되는 아민의 반응·탈리가 발생하기 어려워져, 이들의 리간드가 웨이퍼 표면 상에 잔류한다. 그리고 이와 같은 잔류한 리간드가 입체 장해(障害)가 되는 것에 의해 웨이퍼 표면 상으로의 실리콘의 흡착이 저해되어, 실리콘 밀도가 저하하고 막의 열화가 야기된다. 하지만 그와 같은 반응·탈리가 진행되기 어려운 조건 하에서도 2개의 실란 소스, 즉 클로로실란계 원료와 아미노실란계 원료를 적절히 반응시키는 것에 의해 그와 같은 잔류 리간드를 탈리시키는 것이 가능해진다. 그리고 그와 같은 잔류 리간드의 탈리에 의해 입체 장해가 해소되고, 이에 의해 개방된 사이트에 실리콘을 흡착시키는 것이 가능해져 실리콘 밀도를 높이는 것이 가능해진다. 이와 같이 하여 500℃ 이하의 저온 영역에서도 실리콘 밀도가 높은 막을 형성할 수 있게 될 것으로 생각된다.
또한 본 실시 형태의 제1 시퀀스∼제4 시퀀스에 의하면, 클로로실란계 원료를 공급하고, 그 후, 아미노실란계 원료를 공급하여 웨이퍼 상에 Si, N 및 C를 포함하는 제1층, 즉 실리콘 절연층을 형성한 후, 산소 함유 가스를 포함하는 가스를 더 공급하였기 때문에 실리콘 절연층의 질소 농도, 탄소 농도, 산소 농도를 조정할 수 있어, 조성비를 제어하면서 원하는 특성을 가지는 실리콘 절연막을 형성할 수 있다.
또한 본 실시 형태의 수법에 의해 형성한 실리콘 절연막을 사이드 월 스페이서로서 사용하는 것에 의해 리크 전류가 적고 가공성이 뛰어난 디바이스 형성 기술을 제공하는 것이 가능해진다.
또한 본 실시 형태의 수법에 의해 형성한 실리콘 절연막을 에칭 스토퍼로서 사용하는 것에 의해 가공성이 뛰어난 디바이스 형성 기술을 제공하는 것이 가능해진다.
본 실시 형태에 의하면, 저온 영역에서도 플라즈마를 이용하지 않고, 이상적 양론비의 실리콘 절연막을 형성할 수 있다. 또한 플라즈마를 이용하지 않고 실리콘 절연막을 형성할 수 있기 때문에, 예컨대 DPT의 SADP막 등, 플라즈마 데미지가 염려되는 공정으로의 적응도 가능해진다.
또한 전술한 실시 형태에서는 각 시퀀스에서 Si, N 및 C를 포함하는 제1층을 형성할 때에 처리실(201) 내의 웨이퍼(200)에 대하여 클로로실란계 원료를 공급하고, 그 후, 아미노실란계 원료를 공급하는 예에 대하여 설명하였지만, 원료를 흘리는 방법은 반대이어도 좋다. 즉 아미노실란계 원료를 공급하고, 그 후, 클로로실란계 원료를 공급해도 좋다. 즉, 클로로실란계 원료 및 아미노실란계 원료 중 일방의 원료를 공급하고, 그 후, 타방의 원료를 공급하면 좋다. 이와 같이 원료를 흘리는 순서를 바꾸는 것에 의해 각 시퀀스에서 형성되는 박막의 막질이나 조성비를 변화시키는 것도 가능하다.
또한 클로로실란계 원료와 아미노실란계 원료를 흘리는 순서뿐만 아니라, 클로로실란계 원료 및 아미노실란계 원료를 포함하는 모든 가스를 흘리는 순서를 변경하는 것에 의해 각 시퀀스에서 형성되는 박막의 막질이나 조성비를 변화시키는 것도 가능하다.
또한 전술한 실시 형태에서는 각 시퀀스에서 Si, N 및 C를 포함하는 제1층을 형성할 때에 클로로실란계 원료와 아미노실란계 원료를 이용하는 예에 대하여 설명하였지만, 클로로실란계 원료 대신에 클로로실란계 원료 이외의 할로겐계의 리간드를 가지는 실란계 원료를 이용해도 좋다. 예컨대 클로로실란계 원료 대신에 플루오르실란계 원료를 이용해도 좋다. 여기서 플루오르실란계 원료란 할로겐기로서의 플루오르기를 포함하는 실란계 원료를 말하며, 적어도 실리콘(Si) 및 불소(F)를 포함하는 원료다. 플루오르실란계 원료 가스로서는 예컨대 테트라플루오르실란, 즉 실리콘테트라플루오라이드(SiF4) 가스나 헥사플루오르디실란(Si2F6) 가스 등의 불화 규소 가스를 이용할 수 있다. 이 경우, 각 시퀀스에서 Si, N 및 C를 포함하는 제1층을 형성할 때에 처리실(201) 내의 웨이퍼(200)에 대하여 플루오르실란계 원료를 공급하고, 그 후, 아미노실란계 원료를 공급하거나 아미노실란계 원료를 공급하고, 그 후, 플루오르실란계 원료를 공급한다.
또한 전술한 실시 형태에서는 각 시퀀스에서 Si, N 및 C를 포함하는 제1층을 형성할 때에 처리실(201) 내의 웨이퍼(200)에 대하여 클로로실란계 원료를 공급하고, 그 후, 아미노실란계 원료를 공급하는 예에 대하여 설명하였지만, 도 9 및 도 10과 같이 클로로실란계 원료와 아미노실란계 원료를 동시에 처리실(201) 내의 웨이퍼(200)에 대하여 공급하여 CVD 반응을 발생시켜도 좋다.
도 9 및 도 10은 클로로실란계 원료와 아미노실란계 원료를 동시에 공급하는 본 발명의 다른 실시 형태에서의 가스 공급의 타이밍을 도시하는 도면이다. 또한 이 경우에서의 처리 조건도 전술한 실시 형태의 각 시퀀스에서의 처리 조건과 마찬가지의 처리 조건으로 하면 좋다.
도 9 및 도 10의 시퀀스는 처리실(201) 내의 웨이퍼(200)에 대하여 클로로실란계 원료(HCDS)와 아미노실란계 원료(3DMAS)를 동시에 공급하는 것에 의해 웨이퍼(200) 상에 실리콘, 질소 및 탄소를 포함하는 제1층을 형성하는 공정; 및 처리실(201) 내의 웨이퍼(200)에 대하여 반응 가스로서 산소 함유 가스(O2)를 공급하는 것에 의해 제1층을 개질하여 제2층으로서 실리콘 산탄질화층(SiOCN층) 또는 실리콘 산탄화층(SiOC층)을 형성하는 공정;을 교호적으로 소정 횟수 수행하는 것에 의해 소정 조성 및 소정 막 두께의 실리콘 산탄질화막(SiOCN막) 또는 실리콘 산탄화막(SiOC막)을 형성하는 예다. 또한 도 9는 제1층을 형성하는 공정에서 HCDS와 3DMAS를 동시에 공급하는 공정을 1회 수행하는 경우를 도시하고, 도 10은 제1층을 형성하는 공정에서 HCDS와 3DMAS를 동시에 공급하는 공정을 복수 회(2회) 수행하는 경우를 도시한다.
이와 같이 처리실(201) 내의 웨이퍼(200)에 대하여 클로로실란계 원료와 아미노실란계 원료를 순차 공급하지 않고 동시에 공급해도 전술한 실시 형태와 마찬가지의 작용 효과를 얻을 수 있다. 단, 전술한 실시 형태와 같이 각 원료를 순차 공급하는 것이, 즉 클로로실란계 원료와 아미노실란계 원료를, 그들 사이에 처리실(201) 내의 퍼지를 개재하여 교호적으로 공급하는 것이 클로로실란계 원료와 아미노실란계 원료를 표면 반응이 지배적인 조건 하에서 적절히 반응시킬 수 있어 막 두께 제어의 제어성을 높일 수 있다.
또한 전술한 실시 형태에서는 각 시퀀스에서 처리실 내에서 웨이퍼 상에 한 번에 1종류의 박막[단막(單膜)]을 형성하는 예에 대하여 설명하였지만, 전술한 각 시퀀스를 적절히 조합하는 것에 의해 처리실 내에서 웨이퍼 상에 한 번에 2종류 이상의 박막의 적층막도 형성할 수 있다. 예컨대 처리실 내에서 제1 시퀀스(도 5)와 제2 시퀀스(도 6)를 인시츄(in-situ)로 교호적으로 수행하는 것에 의해 SiOCN막과 SiOC막이 교호적으로 적층된 적층막을 형성할 수 있다. 또한 예컨대 처리실 내에서 제1 시퀀스(도 5)와 제3 시퀀스(도 7)를 인시츄로 교호적으로 수행하는 것에 의해 SiOCN막과 SiOC막이 교호적으로 적층된 적층막이나, SiOCN막과 SiO막이 교호적으로 적층된 적층막이나, SiOC막과 SiO막이 교호적으로 적층된 적층막을 형성할 수 있다. 또한 SiO막과 SiOC막과 SiOCN막이 적층된 적층막도 형성할 수 있다.
이와 같이 본 발명은 단막뿐만 아니라, 적층막을 형성하는 경우에도 바람직하게 적용할 수 있고, 이 경우에서도 전술한 실시 형태와 마찬가지의 작용 효과를 얻을 수 있다.
또한 전술한 실시 형태에서는 산탄질화막, 산탄화막, 산화막으로서, 반도체 원소인 실리콘을 포함하는 실리콘계 절연막(SiOCN막, SiOC막, SiO막)을 형성하는 예에 대하여 설명하였지만, 본 발명은 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 탄탈(Ta), 알루미늄(Al), 몰리브덴(Mo) 등의 금속 원소를 포함하는 금속계 박막을 형성하는 경우에도 적용할 수 있다.
예컨대 본 발명은 티타늄 산탄질화막(TiOCN막), 티타늄 산탄화막(TiOC막), 티타늄 산화막(TiO막)이나, 이들을 조합하거나 혼합시킨 Ti계 박막이나, 이들의 적층막을 형성하는 경우에도 적용할 수 있다.
또한 예컨대 본 발명은 지르코늄 산탄질화막(ZrOCN막), 지르코늄 산탄화막(ZrOC막), 지르코늄 산화막(ZrO막)이나, 이들을 조합하거나 혼합시킨 Zr계 박막이나, 이들의 적층막을 형성하는 경우에도 적용할 수 있다.
또한 예컨대 본 발명은 하프늄 산탄질화막(HfOCN막), 하프늄 산탄화막(HfOC막), 하프늄 산화막(HfO막)이나, 이들을 조합하거나 혼합시킨 Hf계 박막이나, 이들의 적층막을 형성하는 경우에도 적용할 수 있다.
또한 예컨대 본 발명은 탄탈 산탄질화막(TaOCN막), 탄탈 산탄화막(TaOC막), 탄탈 산화막(TaO막)이나, 이들을 조합하거나 혼합시킨 Ta계 박막이나, 이들의 적층막을 형성하는 경우에도 적용할 수 있다.
또한 예컨대 본 발명은 알루미늄 산탄질화막(AlOCN막), 알루미늄 산탄화막(AlOC막), 알루미늄 산화막(AlO막)이나, 이들을 조합하거나 혼합시킨 Al계 박막이나, 이들의 적층막을 형성하는 경우에도 적용할 수 있다.
또한 예컨대 본 발명은 몰리브덴 산탄질화막(MoOCN막), 몰리브덴 산탄화막(MoOC막), 몰리브덴 산화막(MoO막)이나, 이들을 조합하거나 혼합시킨 Mo계 박막이나, 이들의 적층막을 형성하는 경우에도 적용할 수 있다.
이 경우, 전술한 실시 형태에서의 클로로실란계 원료 대신에 금속 원소 및 할로겐기를 포함하는 원료(제1 원료)를 이용하고, 아미노실란계 원료 대신에 금속 원소 및 아미노기를 포함하는 원료(제2 원료)를 이용하여 전술한 실시 형태와 마찬가지의 시퀀스에 의해 성막을 수행할 수 있다. 제1 원료로서는 예컨대 금속 원소 및 클로로기를 포함하는 원료나, 금속 원소 및 플루오르기를 포함하는 원료를 이용할 수 있다.
즉 이 경우, 처리실(201) 내의 웨이퍼(200)에 대하여 금속 원소 및 할로겐기를 포함하는 원료를 공급하는 공정과, 처리실(201) 내의 웨이퍼(200)에 대하여 금속 원소 및 아미노기를 포함하는 원료를 공급하는 공정을 교호적으로 소정 횟수 수행하는 것에 의해 웨이퍼(200) 상에 금속 원소, 질소 및 탄소를 포함하는 제1층을 형성하는 공정; 및 처리실(201) 내의 웨이퍼(200)에 대하여 산소 함유 가스, 또는 산소 함유 가스 및 수소 함유 가스를 공급하는 것에 의해 제1층을 산화하여 제2층으로서 금속 산탄질화층, 금속 산탄화층 또는 금속 산화층을 형성하는 공정;을 교호적으로 소정 횟수 수행하는 것에 의해 웨이퍼(200) 상에 소정 조성 및 소정 막 두께의 금속 산탄질화막, 금속 산탄화막 또는 금속 산화막을 형성한다.
예컨대 금속계 박막으로서, Ti계 박막을 형성하는 경우에는 제1 원료로서 티타늄테트라클로라이드(TiCl4) 등의 Ti 및 클로로기를 포함하는 원료나, 티타늄테트라플루오라이드(TiF4) 등의 Ti 및 플루오르기를 포함하는 원료를 이용할 수 있다. 제2 원료로서는 테트라키스에틸메틸아미노티타늄(Ti[N(C2H5)(CH3)]4, 약칭: TEMAT), 테트라키스디메틸아미노티타늄(Ti[N(CH3)2]4, 약칭: TDMAT), 테트라키스디에틸아미노티타늄(Ti[N(C2H5)2]4, 약칭: TDEAT) 등의 Ti 및 아미노기를 포함하는 원료를 이용할 수 있다. 산소 함유 가스나 수소 함유 가스로서는 전술한 실시 형태와 마찬가지의 가스를 이용할 수 있다. 또한 이 때의 처리 조건은 예컨대 전술한 실시 형태와 마찬가지의 처리 조건으로 할 수 있다.
또한 예컨대 금속계 박막으로서, Zr계 박막을 형성하는 경우에는 제1 원료로서 지르코늄테트라클로라이드(ZrCl4) 등의 Zr 및 클로로기를 포함하는 원료나, 지르코늄테트라플루오라이드(ZrF4) 등의 Zr 및 플루오르기를 포함하는 원료를 이용할 수 있다. 제2 원료로서는 테트라키스에틸메틸아미노지르코늄(Zr[N(C2H5)(CH3)]4, 약칭: TEMAZ), 테트라키스디메틸아미노지르코늄(Zr[N(CH3)2]4, 약칭: TDMAZ), 테트라키스디에틸아미노지르코늄(Zr[N(C2H5)2]4, 약칭: TDEAZ) 등의 Zr 및 아미노기를 포함하는 원료를 이용할 수 있다. 산소 함유 가스나 수소 함유 가스로서는 전술한 실시 형태와 마찬가지의 가스를 이용할 수 있다. 또한 이 때의 처리 조건은 예컨대 전술한 실시 형태와 마찬가지의 처리 조건으로 할 수 있다.
또한 예컨대 금속계 박막으로서 Hf계 박막을 형성하는 경우에는 제1 원료로서 하프늄테트라클로라이드(HfCl4) 등의 Hf 및 클로로기를 포함하는 원료나, 하프늄테트라플루오라이드(HfF4) 등의 Hf 및 플루오르기를 포함하는 원료를 이용할 수 있다. 제2 원료로서는 테트라키스에틸메틸아미노하프늄(Hf[N(C2H5)(CH3)]4, 약칭: TEMAH), 테트라키스디메틸아미노하프늄(Hf[N(CH3)2]4, 약칭: TDMAH), 테트라키스디에틸아미노하프늄(Hf[N(C2H5)2]4, 약칭: TDEAH) 등의 Hf 및 아미노기를 포함하는 원료를 이용할 수 있다. 산소 함유 가스나 수소 함유 가스로서는 전술한 실시 형태와 마찬가지의 가스를 이용할 수 있다. 또한 이 때의 처리 조건은 예컨대 전술한 실시 형태와 마찬가지의 처리 조건으로 할 수 있다.
이와 같이 본 발명은 실리콘계 박막뿐만 아니라, 금속계 박막의 성막에도 적용할 수 있고, 이 경우에서도 전술한 실시 형태와 마찬가지의 작용 효과를 얻을 수 있다.
즉 본 발명은 반도체 원소나 금속 원소 등의 소정 원소를 포함하는 박막을 형성하는 경우에 적용할 수 있다.
또한 전술한 실시 형태에서는 한 번에 복수 매의 기판을 처리하는 뱃치식의 기판 처리 장치를 이용하여 성막하는 예에 대하여 설명하였지만 본 발명은 이에 한정되지 않고, 한 번에 1매 또는 여러 매의 기판을 처리하는 매엽식의 기판 처리 장치를 이용하여 성막하는 경우에도 바람직하게 적용할 수 있다.
또한 전술한 각 실시 형태나 각 변형예나 각 응용예 등은 적절히 조합하여 이용할 수 있다.
또한 본 발명은 예컨대 기존의 기판 처리 장치의 프로세스 레시피를 변경하는 것에 의해서도 실현된다. 프로세스 레시피를 변경하는 경우에는 본 발명에 따른 프로세스 레시피를 전기 통신 회선이나 상기 프로세스 레시피를 기록한 기록 매체를 개재하여 기존의 기판 처리 장치에 인스톨하거나, 또한 기존의 기판 처리 장치의 입출력 장치를 조작하여 그 프로세스 레시피 자체를 본 발명에 따른 프로세스 레시피로 변경하는 것도 가능하다.
한편, 종래의 CVD법의 경우, 형성하는 박막을 구성하는 복수의 원소를 포함하는 복수 종류의 가스를 동시에 공급한다. 이 경우, 형성하는 박막의 조성비를 제어하기 위해서는 예컨대 가스 공급 시의 가스 공급 유량비를 제어하는 방법이 있다. 또한 이 경우, 가스 공급 시의 기판 온도, 처리실 내 압력, 가스 공급 시간 등의 공급 조건을 제어해도 형성하는 박막의 조성비는 제어할 수 없다.
또한 ALD법의 경우, 형성하는 박막을 구성하는 복수의 원소를 포함하는 복수 종류의 가스를 교호적으로 공급한다. 이 경우, 형성하는 박막의 조성비를 제어하기 위해서는 예컨대 각 가스 공급 시의 가스 공급 유량, 가스 공급 시간을 제어하는 방법이 있다. 또한 ALD법의 경우, 원료 가스의 공급은 원료 가스의 기판 표면 상으로의 흡착 포화를 목적으로 하기 때문에 처리실 내의 압력 제어가 필요하지 않다. 즉 원료 가스의 흡착 포화는 반응 온도에 대하여 원료 가스가 흡착하는 소정 압력 이하에서 발생하고 처리실 내의 압력을 그 소정 압력 이하로만 하면, 어떤 압력값으로도 원료 가스의 흡착 포화를 실현할 수 있다. 그렇기 때문에 통상적으로는 ALD법에 의해 성막하는 경우, 처리실 내의 압력은 가스 공급량에 대한 기판 처리 장치의 배기 능력에 맞는 압력으로 이루어진다. 처리실 내 압력을 변화시키는 경우, 원료 가스의 기판 표면 상으로의 화학 흡착을 저해하거나, CVD 반응으로 근접되는 것도 생각되기 때문에, ALD법에 의한 성막을 적절하게 수행할 수 없다. 또한 ALD법에 의해 소정의 막 두께의 박막을 형성하기 위해서는 ALD반응(흡착 포화, 표면 반응)을 반복해서 수행하기 때문에 각각의 ALD반응이 포화할 때까지 각각의 ALD반응을 충분히 수행하지 않으면, 퇴적이 불충분해져 충분한 퇴적 속도를 얻지 못하는 경우도 예상된다. 따라서 ALD법의 경우, 처리실 내의 압력 제어에 의해 박막의 조성비를 제어하는 것은 어려울 것이다.
이에 대하여 본 실시 형태에서는 모든 시퀀스에서 각 스텝에서의 처리실 내의 압력이나 가스 공급 시간을 제어하는 것에 의해 박막 조성비를 제어(미조정)한다. 또한 바람직하게는 처리실 내의 압력, 또는 압력 및 가스 공급 시간을 제어하는 것에 의해 박막 조성비를 제어하는 것이 좋다.
각 스텝에서의 처리실 내의 압력을 제어하는 것에 의해 박막의 조성비를 제어하는 경우, 다른 기판 처리 장치 사이에서의 기기 차이[機差]의 영향을 적게 할 수 있다. 즉 다른 기판 처리 장치 사이에서도 마찬가지의 제어에 의해 마찬가지로 박막의 조성비를 제어하는 것이 가능해진다. 이 경우에 각 스텝에서의 가스 공급 시간도 제어하면, 박막의 조성비를 미조정할 수 있어 박막의 조성비 제어의 제어성을 높일 수 있다. 또한 각 스텝에서의 처리실 내의 압력을 제어하는 것에 의해 성막 레이트를 높이면서 박막의 조성비를 제어하는 것도 가능해진다. 즉 처리실 내의 압력을 제어하는 것에 의해 예컨대 각 시퀀스에서의 스텝1에서 형성하는 실리콘 함유층의 성장 레이트를 높이면서 박막의 조성비를 제어하는 것도 가능해진다. 이와 같이 본 실시 형태에 의하면, 다른 기판 처리 장치 사이에서도 마찬가지의 제어에 의해 마찬가지로 박막의 조성비를 제어 할 수 있을 뿐만 아니라, 박막의 조성비 제어의 제어성도 높일 수 있고, 또한 성막 레이트, 즉 생산성도 향상시킬 수 있다.
한편, 예컨대 ALD법에 의한 성막에서 각 스텝에서의 가스 공급 유량이나 가스 공급 시간을 제어하는 것에 의해 박막의 조성비를 제어하는 경우, 다른 기판 처리 장치 사이에서의 기기 차이의 영향이 커진다. 즉 다른 기판 처리 장치 사이에서 마찬가지의 제어를 수행해도, 마찬가지로 박막의 조성비를 제어하지 못한다. 예컨대 다른 기판 처리 장치 사이에서 가스 공급 유량, 가스 공급 시간을 같은 유량값, 시간으로 설정한 경우에서도 기기 차이에 의해 처리실 내의 압력이 마찬가지의 압력값으로는 되지 않는다. 따라서 이 경우, 처리실 내의 압력이 기판 처리 장치마다 변하기 때문에 원하는 조성비 제어를 다른 기판 처리 장치 사이에서 마찬가지로 수행하지 못한다. 또한 처리실 내의 압력이 기판 처리 장치마다 변하는 것에 의해 원료 가스의 기판 표면 상으로의 화학 흡착을 저해하거나, CVD 반응으로 근접되는 것도 예상되어, ALD법에 의한 성막을 적절히 수행하지 못하는 경우도 있다.
〔실시예〕
〔실시예1〕
전술한 실시 형태에서의 제1 시퀀스에 의해 스텝3에서의 산소 함유 가스의 가스종 및 산소 함유 가스의 공급 시간을 각각 바꿔서 웨이퍼 상에 SiOCN막 또는 SiOC막을 형성하고, 그 때에 형성되는 각각의 막의 O농도, C농도 및 N농도를 XRF로 측정하였다. 또한 본 실시예에서는 클로로실란계 원료 가스로서 HCDS가스를 아미노실란계 원료 가스로서 3DMAS가스를 산소 함유 가스로서 O2가스, NO가스, N2O가스를 이용하여 도 3 및 도 5의 시퀀스에 의해 SiOCN막 또는 SiOC막을 형성하였다. 그 때의 각 스텝에서의 처리 조건은 다음과 같이 설정하였다.
(스텝1)
처리실 내 온도: 550℃
처리실 내 압력: 399Pa(3Torr)
HCDS가스 공급 유량: 200sccm
HCDS가스 조사 시간: 12초
(스텝2)
처리실 내 온도: 550℃
처리실 내 압력: 10Pa(0.075Torr)
3DMAS가스 공급 유량: 200sccm
3DMAS가스 조사 시간: 6초
(스텝3)
처리실 내 온도: 550℃
처리실 내 압력: 10Pa(0.075Torr)
산소 함유 가스 공급 유량: 1,000sccm
산소 함유 가스 조사 시간: 0∼30초
도 11은 본 실시예에 따른 XRF의 측정 결과를 도시하는 그래프이며, 횡축은 산소 함유 가스의 공급 시간(초)을 도시하고, 종축은 O농도, C농도 및 N농도[임의 단위(a.u.)]를 도시한다. 도면에서의 ●표시는 O농도를, ○표시는 C농도를, □표시는 N농도를 각각 도시한다. 또한 도면에서의 실선은 산소 함유 가스로서 O2가스를 이용한 경우를, 파선은 산소 함유 가스로서 NO가스를 이용한 경우를, 일점쇄선은 산소 함유 가스로서 N2O가스를 이용한 경우를 각각 도시한다. 또한 Oxidation Gas Flow time(s)=0이란 산소 함유 가스를 공급하지 않은 경우, 즉, 도 3의 시퀀스의 스텝1과 스텝2를 교호적으로 반복하는 시퀀스에 의해 Si, C 및 N을 포함하는 물질(이하, 단순히 SiCN이라고 부른다)을 형성한 경우(비교예)를 도시한다.
도 11에 도시하는 바와 같이 산소 함유 가스를 공급하지 않은 경우(비교예)에서는 C농도가 높아 C리치의 SiCN이 형성된다는 것을 알 수 있다. 또한 N농도보다도 C농도가 2배 이상 더 높다는 것을 알 수 있다. 또한 도 11에 의하면, SiCN에 O가 포함되는 것처럼 보이지만, 이는 SiCN과 하지의 계면이나 SiCN의 표면에서 검출된 것이며, SiCN 중의 성분이 아니기 때문에 여기서는 고려하지 않는다. 이에 대하여 산소 함유 가스를 공급한 경우(실시예)에서는 산소 함유 가스로서 O2가스, NO가스, N2O가스 중 어느 하나를 이용한 경우에서도 산소 함유 가스를 공급하는 것에 의해 산화가 발생하여 SiCN이 SiOCN막으로 변한다는 것을 알 수 있다. 또한 산소 함유 가스의 공급 시간을 길게 할수록 산화가 진행하여 O농도(●표시)가 증가하고 C농도(○표시) 및 N농도(□표시)가 감소한다는 것을 알 수 있다. 그리고 산소 함유 가스의 공급 시간을 어느 정도 길게 하고, 산화가 어느 정도 진행하였을 때 N성분이 불순물 수준이 되고, 산소 함유 가스 공급 시간을 더욱 길게 하는 것에 의해 산화가 더 진행하여 N성분이 실질적으로 소멸하여 SiOC막이 형성된다는 것을 알 수 있다. 또한 막 중의 O농도는 산소 함유 가스로서 O2가스를 이용한 경우가 가장 높고(실선), NO가스를 이용한 경우가 다음으로 높고(파선), N2O가스를 이용한 경우가 다음으로 높다(일점쇄선)는 것을 알 수 있다. 또한 막 중의 C농도는 산소 함유 가스로서 O2가스나 NO가스를 이용한 경우(실선 및 파선)가 N2O가스를 이용한 경우(일점쇄선)보다 더 낮아진다는 것을 알 수 있다.
즉, 본 실시예에서는 스텝3에서의 산소 함유 가스에 의한 열 산화의 작용에 의해 O성분의 비율이 증가하면서 또한 C성분의 비율이 감소하면서, 또한 N성분의 비율이 감소하면서 SiOCN막이 형성된다는 것을 알 수 있다. 또한 스텝3에서의 산소 함유 가스에 의한 열 산화의 작용에 의해 O성분의 비율이 증가하면서, 또한 C성분의 비율이 감소하면서, 또한 N성분의 비율이 불순물 수준에까지 감소(또는 실질적으로 소멸)하면서 SiOC막이 형성된다는 것을 알 수 있다. 또한 본 실시예에서 형성된 SiOCN막 및 SiOC막의 성막 레이트는 산소 함유 가스로서 O2가스, NO가스, N2O가스 중 어느 하나를 이용한 경우에서도 0.61Å/사이클 이상이 되고, 또한 웨이퍼 면내 막 두께 균일성은 1.7% 이하가 되었다. 즉 550℃와 같은 저온 영역에서도 생산 효율을 만족시키는 성막 레이트로 조성비를 제어하면서 양질의 실리콘 절연막을 형성할 수 있다는 것이 판명되었다.
〔실시예2〕
전술한 실시 형태에서의 제1 시퀀스에 의해 웨이퍼 상에 SiOC막을 형성하고, SiOC막의 O농도, C농도 및 N농도를 XPS로 측정하였다. 또한 그 SiOC막의 에칭 레이트 및 비유전율k를 측정하였다. 또한 본 실시예에서는 클로로실란계 원료 가스로서 HCDS가스를 아미노실란계 원료 가스로서 3DMAS가스를 산소 함유 가스로서 N2O가스를 이용하여, 도 3 및 도 5의 시퀀스에 의해 SiOC막을 형성하였다. 그 때의 각 스텝에서의 처리 조건은 실시예1과 마찬가지로 하였다.
또한 비교예1로서 HCDS가스의 공급, 프로필렌(C3H6) 가스의 공급, 암모니아(NH3) 가스의 공급 및 O2가스의 공급을 1사이클로 하고 이 사이클을 n회 반복하는 교호 공급법에 의해 웨이퍼 상에 SiOCN막을 형성하고, SiOCN막의 O농도, C농도 및 N농도를 XPS로 측정하였다. 또한 비교예1에 따른 SiOCN막의 에칭 레이트 및 비유전율k를 측정하였다.
또한 비교예2로서 DCS가스의 공급 및 NH3가스의 공급을 1사이클로 하고 이 사이클을 n회 반복하는 교호 공급법에 의해 SiN막을 형성하고, SiN막의 에칭 레이트 및 비유전율k를 측정하였다.
도 12는 본 실시예에 따른 SiOC막 및 비교예1에 따른 SiOCN막의 XPS 스펙트럼의 측정 결과를 도시하는 그래프다. 도 12의 종축은 농도(%)를 도시하고, 횡축은 O, C, N의 각 원소를 도시한다. 도 12에 의하면, 본 실시예에 따른 SiOC막이 비교예1에 따른 SiOCN막보다 O농도가 더 높고 또한 C농도가 높고 N농도가 낮아진다는 것을 알 수 있다. 특히, 본 실시예에 따른 SiOC막에서는 N농도가 불순물 수준에까지 저하한다는 것을 알 수 있다. 이로부터 비교예1에 따른 SiOCN막은 산화를 진행시키면, N보다도 먼저 C가 불순물 수준에까지 감소하거나 실질적으로 소멸하는 것에 의해 SiON막으로 변화한다는 것을 알 수 있다. 한편, 본 실시예에 따른 SiOC막은 산화에 의해 SiOCN막의 N이 불순물 수준에까지 감소하는 것에 의해 SiOC막으로 변화한 것이다. 즉 본 실시예에서는 산화를 진행시키면, SiOCN막 중에서 C보다도 먼저 N이 불순물 수준에까지 감소하거나 실질적으로 소멸하는 것에 의해 SiOCN막이 SiOC막으로 변화한다는 것을 알 수 있다.
도 13은 본 실시예에 따른 SiOC막, 비교예1에 따른 SiOCN막, 비교예2에 따른 SiN막을 농도 1%의 불화수소(HF) 수용액을 이용하여 에칭하였을 때의 에칭 레이트 및 150℃의 열 인산 수용액을 이용하여 에칭하였을 때의 에칭 레이트의 측정 결과를 각각 도시하는 그래프다. 도 13의 종축은 에칭 레이트[임의 단위(a.u.)]를 도시하고, 횡축은 실시예 및 비교예1, 비교예2를 도시한다. 도 13에 의하면, HF수용액 및 열 인산 수용액 중 어느 하나를 이용한 경우에서도 본 실시예에 따른 SiOC막의 에칭 레이트는 비교예1에 따른 SiOCN막 및 비교예2에 따른 SiN막의 에칭 레이트와 비교해서 가장 낮다는 것을 알 수 있다. 즉 본 실시예에 따른 SiOC막은 HF 및 열 인산에 대하여 각각 높은 내성을 가진다는 것을 알 수 있다. 이는 C농도가 높으면 HF내성이 향상하고, N농도가 낮으면 열 인산 내성이 향상한다는 일반적인 막 특성과도 모순되지 않는 결과이다. 또한 본 실시예에 따른 SiOC막의 1% HF수용액에 대한 에칭 레이트는 10Å/min 이하였다.
도 14는 본 실시예에 따른 SiOC막, 비교예1에 따른 SiOCN막, 비교예2에 따른 SiN막의 비유전율k의 측정 결과를 각각 도시하는 그래프다. 도 14의 횡축은 광학적 막 두께(nm)를 도시하고, 종축은 전기적 막 두께인 EOT, 즉 등가 산화막 두께(nm)를 도시한다. 즉 도 14는 각각의 막의 광학적 막 두께와 전기적 막 두께의 관계를 도시한다. 도면에서의 ●표시는 본 실시예에 따른 SiOC막, ○표시는 비교예1에 따른 SiOCN막, □표시는 비교예2에 따른 SiN막의 광학적 막 두께에 대한 등가 산화막 두께를 각각 도시한다. 비유전율k는 그래프의 경사로부터 산출해낼 수 있다. 경사가 커질수록 비유전율k는 작아지고, 경사가 1일 때에 열 산화막(SiO2막)의 비유전율k와 동등해진다. 도 14에 의하면, 본 실시예에 따른 SiOC막의 비유전율k는 4.6이 되고, 비교예1에 따른 SiOCN막의 비유전율k는 5.5가 되고, 비교예2에 따른 SiN막의 비유전율k는 7.1이 된다는 것을 알 수 있다. 즉 본 실시예에 따른 SiOC막은 비유전율 5이하를 실현할 수 있다는 것을 깨달았다.
이로부터 본 실시예에서는 550℃ 이하의 저온 영역에서 HF 및 열 인산에 대하여 각각 높은 내성을 가지고 비유전율 5이하의 SiOC막을 형성할 수 있다는 것을 알 수 있다.
〔실시예3〕
전술한 실시 형태에서의 제3 시퀀스에 의해 웨이퍼 상에 SiO막을 형성하여 샘플1로 하고, 그 SiO막의 O농도, C농도 및 N농도를 측정하였다. 또한 샘플1에서는 클로로실란계 원료 가스로서 HCDS가스를, 아미노실란계 원료 가스로서 3DMAS가스를, 산소 함유 가스로서 O2가스를, 수소 함유 가스로서 H2가스를 이용하여, 도 7의 시퀀스에 의해 SiO막을 형성하였다. 샘플1에서는 스텝1, 스텝2 및 스텝3을 1사이클로 하고, 이 사이클을 복수 회 수행하였다. 또한 그 때의 각 스텝에서의 처리 조건은 다음과 같이 설정하였다.
(스텝1)
처리실 내 온도: 550℃
처리실 내 압력: 399Pa(3Torr)
HCDS가스 공급 유량: 180sccm
HCDS가스 조사 시간: 18초
(스텝2)
처리실 내 온도: 550℃
처리실 내 압력: 399Pa(3Torr)
3DMAS가스 공급 유량: 50sccm
3DMAS가스 조사 시간: 12초
(스텝3)
처리실 내 온도: 550℃
처리실 내 압력: 10Pa(0.075Torr)
O2가스 공급 유량: 5,000sccm
H2가스 공급 유량: 500sccm
O2가스+H2가스 조사 시간: 6초
또한 전술한 실시 형태에서의 제4 시퀀스에 의해 웨이퍼 상에 SiOCN막을 형성하여 샘플2∼샘플4로 하고, 각 샘플에서의 SiOCN막의 O농도, C농도 및 N농도를 측정하였다. 샘플2, 샘플3, 샘플4는 각각 처리실 내의 상부, 중앙부, 하부에 배치된 웨이퍼 상에 형성된 SiOCN막의 샘플이다. 또한 샘플2∼샘플4에서는 클로로실란계 원료 가스로서 HCDS가스를, 아미노실란계 원료 가스로서 3DMAS가스를, 산소 함유 가스로서 O2가스를, 수소 함유 가스로서 H2가스를 이용하여, 도 8의 시퀀스에 의해 SiOCN막을 형성하였다. 샘플2∼샘플4에서는 스텝1 및 스텝2를 1세트로 하여 이 세트를 3회 수행한 후, 스텝3을 수행하고, 이를 1사이클로 하여, 이 사이클을 복수 회 수행하였다. 또한 그 때의 각 스텝에서의 처리 조건은 다음과 같이 설정하였다.
(스텝1)
처리실 내 온도: 500℃
처리실 내 압력: 399Pa(3Torr)
HCDS가스 공급 유량: 180sccm
HCDS가스 조사 시간: 18초
(스텝2)
처리실 내 온도: 500℃
처리실 내 압력: 399Pa(3Torr)
3DMAS가스 공급 유량: 50sccm
3DMAS가스 조사 시간: 24초
(스텝3)
처리실 내 온도: 500℃
처리실 내 압력: 10Pa(0.075Torr)
O2가스 공급 유량: 5,000sccm
H2가스 공급 유량: 500sccm
O2가스+H2가스 조사 시간: 6초
도 15는 각 샘플1∼샘플4에서의 O농도, C농도 및 N농도의 측정 결과를 도시하는 그래프다. 도 15의 종축은 Intensity, 즉 각 원소의 강도[임의 단위(a.u.)]를 도시하고, 횡축은 각 샘플을 도시한다.
도 15에 의하면, 제3 시퀀스를 이용한 샘플1에서는 막 중으로부터 C성분 및 N성분이 탈리하는 것에 의해 SiO막이 형성된다는 것을 알 수 있다. 즉, 스텝3에서의 산화종에 의한 열 산화의 작용에 의해 막 중에서의 C성분 및 N성분의 비율이 불순물 수준에까지 현저하게 감소하거나 실질적으로 소멸하는 것에 의해 SiO막이 형성된다는 것을 알 수 있다.
또한 도 15에 의하면, 제4 시퀀스를 이용한 샘플2∼샘플4에서는 SiOCN막이 형성된다는 것을 알 수 있다. 즉, 스텝1 및 스텝2를 1세트로 하여 이 세트를 복수 회 반복한 후에 스텝3을 수행하는 것에 의해 막 중으로부터의 C성분 및 N성분의 탈리가 억제되고, 이와 같은 성분이 막 중에 잔류하여 SiOCN막이 형성된다는 것을 알 수 있다. 또한 도 15에서의 샘플2, 샘플3, 샘플4는 각각 처리실 내의 상부, 중앙부, 하부에 배치된 웨이퍼 상에 형성된 SiOCN막의 샘플이며, 각각의 SiOCN막의 조성비가 대략 같기 때문에 웨이퍼 사이에서 균일하게 조성비를 제어할 수 있다는 것을 알 수 있다.
또한 도 15에 의하면, 처리 조건에 의해 SiOC막도 형성 가능하다는 것을 알 수 있다. 즉, 샘플1에서는 각 스텝에서의 처리 조건을 전술한 조건으로 하는 것에 의해 SiO막을 형성하고, 샘플2∼샘플4에서는 각 스텝에서의 처리 조건을 전술한 조건으로 하는 것에 의해 SiOCN막을 형성하였지만, 이 도 15에 도시하는 데이터는 성막 시퀀스나 처리 조건에 의해 막 중의 C농도 및 N농도의 제어가 가능하다는 것을 가리킨다. 즉 도 15에 의해 성막 시퀀스를 소정의 시퀀스로 하거나, 각 스텝에서의 처리 조건을 소정의 조건으로 하는 것에 의해 예컨대 SiOC막을 형성하는 것처럼 조성비를 제어할 수 있다는 것을 알 수 있다.
이하에 본 발명의 바람직한 형태에 대하여 부기(附記)한다.
(부기1)
본 발명의 일 형태에 의하면,
처리실 내의 기판에 대하여 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 공정과, 상기 처리실 내의 상기 기판에 대하여 상기 소정 원소 및 아미노기를 포함하는 제2 원료를 공급하는 공정을 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소, 질소 및 탄소를 포함하는 제1층을 형성하는 공정; 및
상기 처리실 내의 상기 기판에 대하여 산소 함유 가스, 또는 산소 함유 가스 및 수소 함유 가스를 공급하는 것에 의해 상기 제1층을 산화하여 제2층을 형성하는 공정;
을 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소를 포함하는 산탄질화막, 산탄화막 또는 산화막을 형성하는 공정을 포함하는 반도체 장치의 제조 방법이 제공된다.
(부기2)
부기1의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 제1층을 형성하는 공정에서는 상기 제1 원료를 공급하는 공정과 상기 제2 원료를 공급하는 공정을 교호적으로 1회 수행하고,
상기 제2층을 형성하는 공정에서는 상기 산소 함유 가스를 공급하고,
상기 제1층을 형성하는 공정과 상기 제2층을 형성하는 공정을 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소를 포함하는 산탄질화막 또는 산탄화막을 형성한다.
(부기3)
부기1의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 제1층을 형성하는 공정에서는 상기 제1 원료를 공급하는 공정과 상기 제2 원료를 공급하는 공정을 교호적으로 복수 회 수행하고,
상기 제2층을 형성하는 공정에서는 상기 산소 함유 가스를 공급하고,
상기 제1층을 형성하는 공정과 상기 제2층을 형성하는 공정을 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소를 포함하는 산탄질화막 또는 산탄화막을 형성한다.
(부기4)
부기1의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 제1층을 형성하는 공정에서는 상기 제1 원료를 공급하는 공정과 상기 제2 원료를 공급하는 공정을 교호적으로 1회 수행하고,
상기 제2층을 형성하는 공정에서는 상기 산소 함유 가스 및 상기 수소 함유 가스를 공급하고,
상기 제1층을 형성하는 공정과 상기 제2층을 형성하는 공정을 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소를 포함하는 산화막을 형성한다.
(부기5)
부기1의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 제1층을 형성하는 공정에서는 상기 제1 원료를 공급하는 공정과 상기 제2 원료를 공급하는 공정을 교호적으로 복수 회 수행하고,
상기 제2층을 형성하는 공정에서는 상기 산소 함유 가스 및 상기 수소 함유 가스를 공급하고,
상기 제1층을 형성하는 공정과 상기 제2층을 형성하는 공정을 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소를 포함하는 산탄질화막 또는 산탄화막을 형성한다.
(부기6)
부기1의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 제2층을 형성하는 공정에서는 상기 처리실 내의 상기 기판에 대하여 열로 활성화시킨 상기 산소 함유 가스, 또는 열로 활성화시킨 상기 산소 함유 가스 및 상기 수소 함유 가스를 공급한다.
(부기7)
부기1의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 제2층을 형성하는 공정에서는 상기 제1층의 산화 반응을 불포화로 한다.
(부기8)
부기1의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 제1 원료가 클로로실란계 원료 또는 플루오르실란계 원료를 포함하고,
상기 제2 원료가 아미노실란계 원료를 포함한다.
(부기9)
본 발명의 다른 형태에 의하면,
처리실 내의 기판에 대하여 실리콘 및 할로겐기를 포함하는 제1 원료를 공급하는 공정과, 상기 처리실 내의 상기 기판에 대하여 실리콘 및 아미노기를 포함하는 제2 원료를 공급하는 공정을 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 실리콘, 질소 및 탄소를 포함하는 제1층을 형성하는 공정; 및
상기 처리실 내의 상기 기판에 대하여 산소 함유 가스, 또는 산소 함유 가스 및 수소 함유 가스를 공급하는 것에 의해 상기 제1층을 산화하여 제2층을 형성하는 공정;
을 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 실리콘 산탄질화막, 실리콘 산탄화막 또는 실리콘 산화막을 형성하는 공정을 포함하는 반도체 장치의 제조 방법이 제공된다.
(부기10)
본 발명의 또 다른 형태에 의하면,
처리실 내의 기판에 대하여 클로로실란계 원료 또는 플루오르실란계 원료를 공급하는 공정과, 상기 처리실 내의 상기 기판에 대하여 아미노실란계 원료를 공급하는 공정을 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 실리콘, 질소 및 탄소를 포함하는 제1층을 형성하는 공정; 및
상기 처리실 내의 상기 기판에 대하여 산소 함유 가스, 또는 산소 함유 가스 및 수소 함유 가스를 공급하는 것에 의해 상기 제1층을 산화하여 제2층을 형성하는 공정;
을 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 실리콘 산탄질화막, 실리콘 산탄화막 또는 실리콘 산화막을 형성하는 공정을 포함하는 반도체 장치의 제조 방법이 제공된다.
(부기11)
본 발명의 또 다른 형태에 의하면,
처리실 내의 기판에 대하여 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 공정과, 상기 처리실 내의 상기 기판에 대하여 상기 소정 원소 및 아미노기를 포함하는 제2 원료를 공급하는 공정을 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소, 질소 및 탄소를 포함하는 제1층을 형성하는 공정; 및
상기 처리실 내의 상기 기판에 대하여 산소 함유 가스, 또는 산소 함유 가스 및 수소 함유 가스를 공급하는 것에 의해 상기 제1층을 산화하여 제2층을 형성하는 공정;
을 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소를 포함하는 산탄질화막, 산탄화막 또는 산화막을 형성하는 공정을 포함하는 기판 처리 방법이 제공된다.
(부기12)
본 발명의 또 다른 형태에 의하면,
기판을 수용하는 처리실;
상기 처리실 내의 기판에 대하여 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 제1 원료 공급계;
상기 처리실 내의 기판에 대하여 상기 소정 원소 및 아미노기를 포함하는 제2 원료를 공급하는 제2 원료 공급계;
상기 처리실 내의 기판에 대하여 산소 함유 가스, 또는 산소 함유 가스 및 수소 함유 가스를 공급하는 반응 가스 공급계; 및
상기 처리실 내의 기판에 대하여 상기 제1 원료를 공급하는 처리와, 상기 처리실 내의 상기 기판에 대하여 상기 제2 원료를 공급하는 처리를 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소, 질소 및 탄소를 포함하는 제1층을 형성하는 처리와, 상기 처리실 내의 상기 기판에 대하여 상기 산소 함유 가스, 또는 상기 산소 함유 가스 및 상기 수소 함유 가스를 공급하는 것에 의해 상기 제1층을 산화하여 제2층을 형성하는 처리를 교호적으로 소정 횟수 수행하는 것에 의해, 상기 기판 상에 상기 소정 원소를 포함하는 산탄질화막, 산탄화막 또는 산화막을 형성하도록 상기 제1 원료 공급계, 상기 제2 원료 공급계 및 상기 반응 가스 공급계를 제어하는 제어부;
를 포함하는 기판 처리 장치가 제공된다.
(부기13)
본 발명의 또 다른 형태에 의하면,
기판 처리 장치의 처리실 내의 기판에 대하여 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 순서와, 상기 처리실 내의 상기 기판에 대하여 상기 소정 원소 및 아미노기를 포함하는 제2 원료를 공급하는 순서를 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소, 질소 및 탄소를 포함하는 제1층을 형성하는 순서; 및
상기 처리실 내의 상기 기판에 대하여 산소 함유 가스, 또는 산소 함유 가스 및 수소 함유 가스를 공급하는 것에 의해 상기 제1층을 산화하여 제2층을 형성하는 순서;
를 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소를 포함하는 산탄질화막, 산탄화막 또는 산화막을 형성하는 순서를 컴퓨터에 실행시키기 위한 프로그램이 제공된다.
(부기14)
본 발명의 또 다른 형태에 의하면,
기판 처리 장치의 처리실 내의 기판에 대하여 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 순서와, 상기 처리실 내의 상기 기판에 대하여 상기 소정 원소 및 아미노기를 포함하는 제2 원료를 공급하는 순서를 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소, 질소 및 탄소를 포함하는 제1층을 형성하는 순서; 및
상기 처리실 내의 상기 기판에 대하여 산소 함유 가스, 또는 산소 함유 가스 및 수소 함유 가스를 공급하는 것에 의해 상기 제1층을 산화하여 제2층을 형성하는 순서;
를 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소를 포함하는 산탄질화막, 산탄화막 또는 산화막을 형성하는 순서를 컴퓨터에 실행시키기 위한 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체가 제공된다.
121: 컨트롤러 200: 웨이퍼
201: 처리실 202: 처리로
203: 반응관 207: 히터
231: 배기관 232a: 제1 가스 공급관
232b: 제2 가스 공급관 232c: 제3 가스 공급관
232d: 제4 가스 공급관

Claims (10)

  1. 처리실 내의 기판에 대하여 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 공정과, 상기 처리실 내의 상기 기판에 대하여 상기 소정 원소 및 아미노기를 포함하는 제2 원료를 공급하는 공정을 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소, 질소 및 탄소를 포함하는 제1층을 형성하는 공정; 및
    상기 처리실 내의 상기 기판에 대하여 산소 함유 가스, 또는 산소 함유 가스 및 수소 함유 가스를 공급하는 것에 의해 상기 제1층을 산화하여 제2층을 형성하는 공정;
    을 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소를 포함하는 산탄질화막, 산탄화막 또는 산화막을 형성하는 공정을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 제1층을 형성하는 공정에서는 상기 제1 원료를 공급하는 공정과 상기 제2 원료를 공급하는 공정을 교호적으로 1회 수행하고,
    상기 제2층을 형성하는 공정에서는 상기 산소 함유 가스를 공급하고,
    상기 제1층을 형성하는 공정과 상기 제2층을 형성하는 공정을 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소를 포함하는 산탄질화막 또는 산탄화막을 형성하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 제1층을 형성하는 공정에서는 상기 제1 원료를 공급하는 공정과 상기 제2 원료를 공급하는 공정을 교호적으로 복수 회 수행하고,
    상기 제2층을 형성하는 공정에서는 상기 산소 함유 가스를 공급하고,
    상기 제1층을 형성하는 공정과 상기 제2층을 형성하는 공정을 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소를 포함하는 산탄질화막 또는 산탄화막을 형성하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 제1층을 형성하는 공정에서는 상기 제1 원료를 공급하는 공정과 상기 제2 원료를 공급하는 공정을 교호적으로 1회 수행하고,
    상기 제2층을 형성하는 공정에서는 상기 산소 함유 가스 및 상기 수소 함유 가스를 공급하고,
    상기 제1층을 형성하는 공정과 상기 제2층을 형성하는 공정을 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소를 포함하는 산화막을 형성하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서, 상기 제1층을 형성하는 공정에서는 상기 제1 원료를 공급하는 공정과 상기 제2 원료를 공급하는 공정을 교호적으로 복수 회 수행하고,
    상기 제2층을 형성하는 공정에서는 상기 산소 함유 가스 및 상기 수소 함유 가스를 공급하고,
    상기 제1층을 형성하는 공정과 상기 제2층을 형성하는 공정을 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소를 포함하는 산탄질화막 또는 산탄화막을 형성하는 반도체 장치의 제조 방법.
  6. 제1항에 있어서, 상기 제2층을 형성하는 공정에서는 상기 처리실 내의 상기 기판에 대하여 열로 활성화시킨 상기 산소 함유 가스, 또는 열로 활성화시킨 상기 산소 함유 가스 및 상기 수소 함유 가스를 공급하는 반도체 장치의 제조 방법.
  7. 제1항에 있어서, 상기 제2층을 형성하는 공정에서는 상기 제1층의 산화 반응을 불포화로 하는 반도체 장치의 제조 방법.
  8. 제1항에 있어서, 상기 제1 원료가 클로로실란계 원료 또는 플루오르실란계 원료를 포함하고,
    상기 제2 원료가 아미노실란계 원료를 포함하는 반도체 장치의 제조 방법.
  9. 처리실 내의 기판에 대하여 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 공정과, 상기 처리실 내의 상기 기판에 대하여 상기 소정 원소 및 아미노기를 포함하는 제2 원료를 공급하는 공정을 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소, 질소 및 탄소를 포함하는 제1층을 형성하는 공정; 및
    상기 처리실 내의 상기 기판에 대하여 산소 함유 가스, 또는 산소 함유 가스 및 수소 함유 가스를 공급하는 것에 의해 상기 제1층을 산화하여 제2층을 형성하는 공정;
    을 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소를 포함하는 산탄질화막, 산탄화막 또는 산화막을 형성하는 공정을 포함하는 기판 처리 방법.
  10. 기판을 수용하는 처리실;
    상기 처리실 내의 기판에 대하여 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 제1 원료 공급계;
    상기 처리실 내의 기판에 대하여 상기 소정 원소 및 아미노기를 포함하는 제2 원료를 공급하는 제2 원료 공급계;
    상기 처리실 내의 기판에 대하여 산소 함유 가스, 또는 산소 함유 가스 및 수소 함유 가스를 공급하는 반응 가스 공급계; 및
    상기 처리실 내의 기판에 대하여 상기 제1 원료를 공급하는 처리와 상기 처리실 내의 상기 기판에 대하여 상기 제2 원료를 공급하는 처리를 교호적으로 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소, 질소 및 탄소를 포함하는 제1층을 형성하는 처리와, 상기 처리실 내의 상기 기판에 대하여 상기 산소 함유 가스, 또는 상기 산소 함유 가스 및 상기 수소 함유 가스를 공급하는 것에 의해 상기 제1층을 산화하여 제2층을 형성하는 처리를 교호적으로 소정 횟수 수행하는 것에 의해, 상기 기판 상에 상기 소정 원소를 포함하는 산탄질화막, 산탄화막 또는 산화막을 형성하도록 상기 제1 원료 공급계, 상기 제2 원료 공급계 및 상기 반응 가스 공급계를 제어하는 제어부;
    를 포함하는 기판 처리 장치.
KR1020137010684A 2011-03-23 2012-03-07 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치 KR101378478B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011064726 2011-03-23
JPJP-P-2011-064726 2011-03-23
PCT/JP2012/055832 WO2012128044A1 (ja) 2011-03-23 2012-03-07 半導体装置の製造方法、基板処理方法および基板処理装置

Publications (2)

Publication Number Publication Date
KR20130057491A KR20130057491A (ko) 2013-05-31
KR101378478B1 true KR101378478B1 (ko) 2014-03-27

Family

ID=46879199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137010684A KR101378478B1 (ko) 2011-03-23 2012-03-07 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치

Country Status (5)

Country Link
US (2) US9123530B2 (ko)
JP (2) JP5514365B2 (ko)
KR (1) KR101378478B1 (ko)
TW (1) TWI447257B (ko)
WO (1) WO2012128044A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200017471A (ko) * 2017-07-13 2020-02-18 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8993055B2 (en) 2005-10-27 2015-03-31 Asm International N.V. Enhanced thin film deposition
JP6046351B2 (ja) * 2012-01-19 2016-12-14 日新電機株式会社 絶縁膜およびその製造方法
JP6024484B2 (ja) * 2013-01-29 2016-11-16 東京エレクトロン株式会社 成膜方法及び成膜装置
JP6199570B2 (ja) * 2013-02-07 2017-09-20 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6125279B2 (ja) * 2013-03-05 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US8841182B1 (en) * 2013-03-14 2014-09-23 Asm Ip Holding B.V. Silane and borane treatments for titanium carbide films
JP5864637B2 (ja) 2013-03-19 2016-02-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP6111317B2 (ja) * 2013-03-19 2017-04-05 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置、プログラムおよび記録媒体
JP6230809B2 (ja) * 2013-04-22 2017-11-15 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5998101B2 (ja) * 2013-05-24 2016-09-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
WO2016027369A1 (ja) * 2014-08-22 2016-02-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体
JP6347548B2 (ja) 2014-09-08 2018-06-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9437484B2 (en) * 2014-10-17 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Etch stop layer in integrated circuits
WO2016103317A1 (ja) * 2014-12-22 2016-06-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体
JP6345136B2 (ja) * 2015-03-06 2018-06-20 東京エレクトロン株式会社 炭素含有シリコン窒化物膜の成膜方法および成膜装置
KR102396111B1 (ko) 2015-06-18 2022-05-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP6523080B2 (ja) * 2015-07-10 2019-05-29 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6546872B2 (ja) * 2016-04-07 2019-07-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
CN109075072B (zh) * 2016-05-20 2023-11-03 株式会社国际电气 清洁方法、半导体器件的制造方法、衬底处理装置及程序
US20180033614A1 (en) * 2016-07-27 2018-02-01 Versum Materials Us, Llc Compositions and Methods Using Same for Carbon Doped Silicon Containing Films
US11447861B2 (en) * 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
JP6749268B2 (ja) * 2017-03-07 2020-09-02 東京エレクトロン株式会社 基板処理装置
JP6602332B2 (ja) * 2017-03-28 2019-11-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
KR102324630B1 (ko) 2017-03-29 2021-11-10 삼성전자주식회사 집적회로 소자의 제조 방법
KR102269343B1 (ko) * 2017-05-30 2021-06-28 주식회사 원익아이피에스 박막 증착 방법
WO2019058477A1 (ja) * 2017-09-21 2019-03-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10649471B2 (en) * 2018-02-02 2020-05-12 Mks Instruments, Inc. Method and apparatus for pulse gas delivery with isolation valves
KR102541454B1 (ko) * 2018-04-26 2023-06-09 삼성전자주식회사 저유전막의 형성 방법, 및 반도체 소자의 형성방법
JP6783888B2 (ja) 2019-03-15 2020-11-11 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置及び記録媒体
US11404290B2 (en) * 2019-04-05 2022-08-02 Mks Instruments, Inc. Method and apparatus for pulse gas delivery
CN116057677A (zh) 2020-09-24 2023-05-02 株式会社国际电气 半导体器件的制造方法、衬底处理装置及程序

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053683A (ja) * 2006-07-27 2008-03-06 Matsushita Electric Ind Co Ltd 絶縁膜形成方法、半導体装置、および基板処理装置
JP2008227460A (ja) * 2007-02-16 2008-09-25 Tokyo Electron Ltd 成膜方法及び成膜装置
KR20090126318A (ko) * 2007-03-30 2009-12-08 도쿄엘렉트론가부시키가이샤 스트레인드 실리콘 질화물막들의 형성 방법 및 이러한 막들을 포함하는 장치
KR20100136953A (ko) * 2007-12-26 2010-12-29 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211096B1 (en) * 1997-03-21 2001-04-03 Lsi Logic Corporation Tunable dielectric constant oxide and method of manufacture
US6534442B1 (en) * 1998-05-14 2003-03-18 Caigon Carbon Corporation Process for production of carbonaceous chars having catalytic activity
US6780704B1 (en) * 1999-12-03 2004-08-24 Asm International Nv Conformal thin films over textured capacitor electrodes
JP4005602B2 (ja) * 2003-03-17 2007-11-07 富士通株式会社 半導体装置の製造方法
JP2005159316A (ja) * 2003-10-30 2005-06-16 Tokyo Electron Ltd 半導体装置の製造方法及び成膜装置並びに記憶媒体
JP4595702B2 (ja) * 2004-07-15 2010-12-08 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
KR100640638B1 (ko) * 2005-03-10 2006-10-31 삼성전자주식회사 원자층 증착법에 의한 고유전막 형성 방법 및 고유전막을 갖는 반도체소자의 제조 방법
US7465669B2 (en) * 2005-11-12 2008-12-16 Applied Materials, Inc. Method of fabricating a silicon nitride stack
US20070237697A1 (en) * 2006-03-31 2007-10-11 Tokyo Electron Limited Method of forming mixed rare earth oxide and aluminate films by atomic layer deposition
US7883746B2 (en) 2006-07-27 2011-02-08 Panasonic Corporation Insulating film formation method which exhibits improved thickness uniformity and improved composition uniformity
US20080213479A1 (en) 2007-02-16 2008-09-04 Tokyo Electron Limited SiCN film formation method and apparatus
AU2008221198A1 (en) * 2007-02-27 2008-09-04 Sixtron Advanced Materials, Inc. Method for forming a film on a substrate
US7943531B2 (en) * 2007-10-22 2011-05-17 Applied Materials, Inc. Methods for forming a silicon oxide layer over a substrate
TWI415206B (zh) * 2008-01-31 2013-11-11 Hitachi Int Electric Inc A substrate processing apparatus, and a method of manufacturing the semiconductor device
KR101532751B1 (ko) * 2008-09-19 2015-07-02 삼성전자주식회사 반도체 소자 및 그 반도체 소자의 형성 방법
JP5384291B2 (ja) * 2008-11-26 2014-01-08 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5774822B2 (ja) * 2009-05-25 2015-09-09 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
JP2011029598A (ja) * 2009-06-30 2011-02-10 Hitachi Kokusai Electric Inc 基板処理方法及び基板処理装置
US20110065287A1 (en) * 2009-09-11 2011-03-17 Tokyo Electron Limited Pulsed chemical vapor deposition of metal-silicon-containing films
WO2011125395A1 (ja) 2010-04-09 2011-10-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US8728956B2 (en) * 2010-04-15 2014-05-20 Novellus Systems, Inc. Plasma activated conformal film deposition

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053683A (ja) * 2006-07-27 2008-03-06 Matsushita Electric Ind Co Ltd 絶縁膜形成方法、半導体装置、および基板処理装置
JP2008227460A (ja) * 2007-02-16 2008-09-25 Tokyo Electron Ltd 成膜方法及び成膜装置
KR20090126318A (ko) * 2007-03-30 2009-12-08 도쿄엘렉트론가부시키가이샤 스트레인드 실리콘 질화물막들의 형성 방법 및 이러한 막들을 포함하는 장치
KR20100136953A (ko) * 2007-12-26 2010-12-29 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200017471A (ko) * 2017-07-13 2020-02-18 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US11094532B2 (en) 2017-07-13 2021-08-17 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR102334832B1 (ko) * 2017-07-13 2021-12-06 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Also Published As

Publication number Publication date
WO2012128044A1 (ja) 2012-09-27
US9761437B2 (en) 2017-09-12
US20140051261A1 (en) 2014-02-20
US20150325427A1 (en) 2015-11-12
JP5775947B2 (ja) 2015-09-09
TWI447257B (zh) 2014-08-01
JPWO2012128044A1 (ja) 2014-07-24
JP5514365B2 (ja) 2014-06-04
KR20130057491A (ko) 2013-05-31
JP2014168070A (ja) 2014-09-11
US9123530B2 (en) 2015-09-01
TW201250044A (en) 2012-12-16

Similar Documents

Publication Publication Date Title
KR101378478B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
JP5947417B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
KR101402644B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
KR101528719B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR101338979B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
KR101304365B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
KR101628211B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
KR101469379B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP6035166B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6022276B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190306

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200303

Year of fee payment: 7