KR20200017471A - 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR20200017471A
KR20200017471A KR1020207000831A KR20207000831A KR20200017471A KR 20200017471 A KR20200017471 A KR 20200017471A KR 1020207000831 A KR1020207000831 A KR 1020207000831A KR 20207000831 A KR20207000831 A KR 20207000831A KR 20200017471 A KR20200017471 A KR 20200017471A
Authority
KR
South Korea
Prior art keywords
film
raw material
forming
layer
substrate
Prior art date
Application number
KR1020207000831A
Other languages
English (en)
Other versions
KR102334832B1 (ko
Inventor
아츠시 사노
기미히코 나카타니
다츠루 마츠오카
겐지 가메다
사토시 시마모토
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20200017471A publication Critical patent/KR20200017471A/ko
Application granted granted Critical
Publication of KR102334832B1 publication Critical patent/KR102334832B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

기판에 대하여 1분자 중에 적어도 2개의 Si-N 결합과 적어도 1개의 Si-C 결합을 포함하는 제1 원료를 공급하는 공정과, 기판에 대하여 질소 및 수소를 포함하는 제2 원료를 공급하는 공정을 포함하는 세트를 소정 횟수 행함으로써, 실리콘, 탄소 및 질소를 포함하는 제1층을 형성하는 공정과, 기판에 대하여 산화제를 공급함으로써, 제1층을 산화시켜서 제2층을 형성하는 공정을 포함하는 사이클을 소정 횟수 행함으로써, 기판 상에, 실리콘, 산소, 탄소 및 질소를 포함하는 막을 형성한다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
본 발명은, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램에 관한 것이다.
반도체 장치(디바이스)의 제조 공정의 일 공정으로서, 기판 상에, 실리콘(Si), 산소(O), 탄소(C) 및 질소(N)를 포함하는 막, 즉, 실리콘 산탄질화막(SiOCN막)을 형성하는 처리가 행하여지는 경우가 있다(예를 들어 특허문헌 1 참조).
일본 특허 공개 제2006-351694호 공보
본 발명의 목적은, 기판 상에 형성되는 막의 조성의 제어성을 향상시키는 것이 가능한 기술을 제공하는 데 있다.
본 발명의 일 형태에 의하면,
기판에 대하여 1분자 중에 적어도 2개의 Si-N 결합과 적어도 1개의 Si-C 결합을 포함하는 제1 원료를 공급하는 공정과, 상기 기판에 대하여 질소 및 수소를 포함하는 제2 원료를 공급하는 공정을 포함하는 세트를 소정 횟수 행함으로써, 실리콘, 탄소 및 질소를 포함하는 제1층을 형성하는 공정과,
상기 기판에 대하여 산화제를 공급함으로써, 상기 제1층을 산화시켜 제2층을 형성하는 공정
을 포함하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에, 실리콘, 산소, 탄소 및 질소를 포함하는 막을 형성하는 기술이 제공된다.
본 발명에 따르면, 기판 상에 형성되는 막의 조성의 제어성을 향상시키는 것이 가능하게 된다.
도 1은 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 종단면도로 도시하는 도면이다.
도 2는 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 도 1의 A-A선 단면도로 도시하는 도면이다.
도 3은 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 도시하는 도면이다.
도 4는 본 발명의 일 실시 형태의 기판 처리 시퀀스를 도시하는 도면이다.
도 5는 본 발명의 일 실시 형태의 기판 처리 시퀀스의 변형예를 도시하는 도면이다.
도 6은 본 발명의 일 실시 형태의 기판 처리 시퀀스의 변형예를 도시하는 도면이다.
<본 발명의 일 실시 형태>
이하, 본 발명의 일 실시 형태에 대해서, 도 1 내지 도 4를 참조하면서 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시한 바와 같이, 처리로(202)는 가열 기구(온도 조정부)로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 보유 지지판에 지지됨으로써 수직으로 설치되어 있다. 히터(207)는, 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원상으로 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열성 재료에 의해 구성되며, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 하방에는, 반응관(203)과 동심원상으로, 매니폴드(209)가 배치되어 있다. 매니폴드(209)는, 예를 들어 스테인리스(SUS) 등의 금속 재료에 의해 구성되며, 상단 및 하단이 개구된 원통 형상으로 형성되어 있다. 매니폴드(209)의 상단부는, 반응관(203)의 하단부에 걸림 결합하고 있고, 반응관(203)을 지지하도록 구성되어 있다. 매니폴드(209)와 반응관(203)의 사이에는, 시일 부재로서의 O링(220a)이 마련되어 있다. 반응관(203)은 히터(207)와 마찬가지로 수직으로 설치되어 있다. 주로, 반응관(203)과 매니폴드(209)에 의해 처리 용기(반응 용기)가 구성된다. 처리 용기의 통 중공부에는 처리실(201)이 형성된다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다.
처리실(201) 내에는, 노즐(249a, 249b)이, 매니폴드(209)의 측벽을 관통하도록 마련되어 있다. 노즐(249a, 249b)에는, 가스 공급관(232a, 232b)이 각각 접속되어 있다.
가스 공급관(232a, 232b)에는, 가스류의 상류측부터 순서대로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a, 241b) 및 개폐 밸브인 밸브(243a, 243b)가 각각 마련되어 있다. 가스 공급관(232a, 232b)의 밸브(243a, 243b)보다도 하류측에는, 가스 공급관(232c, 232d)이 각각 접속되어 있다. 가스 공급관(232c, 232d)에는, 가스류의 상류측부터 순서대로, MFC(241c, 241d) 및 밸브(243c, 243d)가 각각 마련되어 있다.
도 2에 도시한 바와 같이, 노즐(249a, 249b)은, 반응관(203)의 내벽과 웨이퍼(200)의 사이에서의 평면으로 보아 원환형 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 적재 방향 상방을 향해서 상승되도록 각각 마련되어 있다. 즉, 노즐(249a, 249b)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 마련되어 있다. 노즐(249a, 249b)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a), 250b)이 각각 마련되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 중심을 향하도록 각각 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 마련되어 있다.
가스 공급관(232a)으로부터는, 1분자 중에 적어도 2개의 Si-N 결합과 적어도 1개의 Si-C 결합을 포함하는 제1 원료(제1 원료 가스)가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 원료 가스란, 기체 상태의 원료, 예를 들어 상온 상압 하에서 액체 상태인 원료를 기화함으로써 얻어지는 가스나, 상온 상압 하에서 기체 상태인 원료이다. 제1 원료로서는, 유기 실라잔 화합물(제1 유기 실라잔 화합물)을 포함하는 가스, 예를 들어 헥사메틸디실라잔([(CH3)3Si]2NH), 약칭: HMDSN) 가스를 사용할 수 있다. 또한, HMDSN은, 1분자 중에 2개의 Si-N 결합과 6개의 Si-C 결합을 포함하는 원료이다.
가스 공급관(232b)으로부터는, N 및 수소(H)를 포함하는 제2 원료(제2 원료 가스)가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. 제2 원료로서는, 예를 들어 암모니아(NH3) 가스를 사용할 수 있다.
가스 공급관(232b)으로부터는, O를 포함하는 산화제(산화 가스)가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. 산화제로서는, 예를 들어 산소(O2) 가스를 사용할 수 있다.
가스 공급관(232c, 232d)으로부터는, 불활성 가스가, 각각 MFC(241c, 241d), 밸브(243c, 243d), 가스 공급관(232a, 232b), 노즐(249a, 249b)을 통해서 처리실(201) 내에 공급된다. 불활성 가스로서는, 예를 들어 질소(N2) 가스를 사용할 수 있다. N2 가스는, 퍼지 가스, 캐리어 가스로서 작용한다.
주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해, 제1 원료 공급계가 구성된다. 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, 제2 원료 공급계 및 산화제 공급계가 각각 구성된다. 주로, 가스 공급관(232c, 232d), MFC(241c, 241d), 밸브(243c, 243d)에 의해, 불활성 가스 공급계가 구성된다.
상술한 각종 공급계 중 어느 것, 혹은 모든 공급계는, 밸브(243a 내지 243d)나 MFC(241a 내지 241d) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232d) 각각에 대하여 접속되어, 가스 공급관(232a 내지 232d) 내에의 각종 가스의 공급 동작, 즉, 밸브(243a 내지 243d)의 개폐 동작이나 MFC(241a 내지 241d)에 의한 유량 조정 동작 등이, 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은, 일체형, 혹은 분할형의 집적 유닛으로서 구성되어 있고, 가스 공급관(232a 내지 232d) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있어, 집적형 공급 시스템(248)의 메인터넌스, 교환, 증설 등을, 집적 유닛 단위로 행하는 것이 가능하게 구성되어 있다.
반응관(203)의 측벽 하방에는, 처리실(201) 내의 분위기를 배기하는 배기관(231)이 접속되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 거쳐서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한, 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로, 배기관(231), APC 밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
매니폴드(209)의 하방에는, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 마련되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반 형상으로 형성되어 있다. 시일 캡(219)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220b)이 마련되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 웨이퍼(200)를 처리실(201) 내외로 반입 및 반출(반송)하는 반송 장치(반송 기구)로서 구성되어 있다. 또한, 매니폴드(209)의 하방에는, 시일 캡(219)을 강하시켜 보트(217)를 처리실(201) 내로부터 반출한 상태에서, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 셔터(219s)가 마련되어 있다. 셔터(219s)는, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반 형상으로 형성되어 있다. 셔터(219s)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220c)이 마련되어 있다. 셔터(219s)의 개폐 동작(승강 동작이나 회동 동작 등)은, 셔터 개폐 기구(115s)에 의해 제어된다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를, 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성된다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성되는 단열판(218)이 다단으로 지지되어 있다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에의 통전 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는, 반응관(203)의 내벽을 따라 마련되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서, CPU(121a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이, 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 기판 처리에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. 이하, 프로세스 레시피나 제어 프로그램 등을 총칭하여, 간단히 프로그램이라고도 한다. 또한, 프로세스 레시피를, 간단히 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보유되는 메모리 영역(워크 에어리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241d), 밸브(243a 내지 243d), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 온도 센서(263), 히터(207), 회전 기구(267), 보트 엘리베이터(115), 셔터 개폐 기구(115s) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241d)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243d)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작, 셔터 개폐 기구(115s)에 의한 셔터(219s)의 개폐 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(예를 들어, HDD 등의 자기 디스크, CD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리 등의 반도체 메모리)(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 간단히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 기판 처리 공정
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 기판으로서의 웨이퍼(200) 상에 SiOCN막을 형성하는 시퀀스 예에 대해서, 도 4를 사용해서 설명한다. 이하의 설명에 있어서, 기판 처리 장치를 구성하는 각 부의 동작은, 컨트롤러(121)에 의해 제어된다.
도 4에 도시하는 기판 처리 시퀀스에서는,
웨이퍼(200)에 대하여 제1 원료로서 HMDSN 가스를 공급하는 스텝 a와, 웨이퍼(200)에 대하여 제2 원료로서 NH3 가스를 공급하는 스텝 b를 포함하는 세트를 소정 횟수 행함으로써, Si, C 및 N을 포함하는 제1층(SiCN층)을 형성하는 스텝 1과,
웨이퍼(200)에 대하여 산화제로서 O2 가스를 공급함으로써, 제1층을 산화시켜서 제2층(SiOCN층)을 형성하는 스텝 2
를 포함하는 사이클을 소정 횟수 행함으로써, 웨이퍼(200) 상에 Si, O, C 및 N을 포함하는 제1막(SiOCN막)을 형성하는 성막 스텝을 행한다.
또한, 도 4에 도시하는 기판 처리 시퀀스는, 스텝 1에서, 스텝 a와 스텝 b를 동시에 행하는 세트를 1회 행하고, 성막 스텝에서, 스텝 1과 스텝 2를 비동시로 행하는 사이클을 복수회(n회) 행하는 경우를 나타내고 있다.
또한, 도 4에 도시하는 기판 처리 시퀀스는, 성막 스텝의 종료 후, 성막 스텝에서의 처리 온도(후술하는 제1 온도)보다도 높은 처리 온도 하에서, 제1막을 열처리(어닐)하는 어닐 스텝을 또한 행하는 경우를 나타내고 있다.
본 명세서에서는, 도 4에 도시하는 기판 처리 시퀀스를, 편의상, 이하와 같이 나타내는 경우도 있다. 이하의 변형예 등의 설명에서도, 마찬가지의 표기를 사용하는 것으로 한다.
(HMDSN+NH3→O2)×n→어닐 ⇒ SiOCN
본 명세서에서 「웨이퍼」라는 말을 사용한 경우는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재한 경우는, 웨이퍼 그 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)되면, 셔터 개폐 기구(115s)에 의해 셔터(219s)가 이동되어, 매니폴드(209)의 하단 개구가 개방된다(셔터 오픈). 그 후, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은, O링(220b)을 통하여 매니폴드(209)의 하단을 시일한 상태가 된다.
(압력 조정 및 온도 조정)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 처리실(201) 내가 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 처리 온도(제1 온도)로 되도록, 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에의 통전 상태가 피드백 제어된다. 또한, 회전 기구(267)에 의한 웨이퍼(200)의 회전을 개시한다. 진공 펌프(246)의 가동, 웨이퍼(200)의 가열 및 회전은, 모두 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(성막 스텝)
그 후, 이하의 스텝 1, 2를 순차 실시한다.
[스텝 1]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200)에 대하여 HMDSN 가스를 공급하는 스텝 a와, 처리실(201) 내의 웨이퍼(200)에 대하여 NH3 가스를 공급하는 스텝 b를 동시에 행한다.
구체적으로는, 밸브(243a, 243b)를 개방하여, 가스 공급관(232a, 232b) 내에 HMDSN 가스, NH3 가스를 각각 흘린다. HMDSN 가스 및 NH3 가스는, 각각 MFC(241a, 241b)에 의해 유량 조정되어, 노즐(249a, 249b)을 통해서 처리실(201) 내에 공급되고, 처리실(201) 내에서 혼합되어, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 HMDSN 가스, NH3 가스가 동시(함께)에 공급된다. 이때 밸브(243c, 243d)를 개방하여, 가스 공급관(232c, 232d) 내에 N2 가스를 흘리도록 해도 된다.
본 스텝에서의 처리 조건으로서는,
처리 온도(제1 온도): 650 내지 800℃, 바람직하게는 700 내지 750℃
처리 압력: 67 내지 2666Pa, 바람직하게는 133 내지 1333Pa
HMDSN 가스 공급 유량: 1 내지 2000sccm
NH3 가스 공급 유량: 1 내지 2000sccm
N2 가스 공급 유량(각 가스 공급관): 0 내지 10000sccm
각 가스 공급 시간: 1 내지 120초
가 예시된다.
여기에서 설명한 처리 조건(온도 조건, 압력 조건)은, HMDSN 가스와 NH3 가스를 동시에 공급하는 경우에, 적정한 기상 반응 또는 표면 반응을 발생시킬 수 있는 조건이다. 이 반응의 과정에서, HMDSN에 포함되는 Si-N 결합의 적어도 일부, 및 HMDSN에 포함되는 Si-C 결합의 적어도 일부는, 각각 절단되지 않고 유지된다. 이에 의해, 웨이퍼(200) 상에 형성되는 제1막 중에, Si-N 결합 및 Si-C 결합을 각각 첨가하는 것이 가능하게 된다. 결과적으로, 제1막의 애싱 내성(산화 내성)이나 에칭 내성(불화수소(HF) 내성), 즉, 가공 내성을 향상시키는 것이 가능하게 된다. 또한, 기상 반응 또는 표면 반응을 적정하게 진행시킴으로써, 제1막의 막 두께 균일성을 향상시키거나, 처리실(201) 내에서의 파티클의 발생을 억제해서 성막 처리의 품질을 향상시키거나 하는 것도 가능하게 된다.
상술한 조건 하에서 웨이퍼(200)에 대하여 HMDSN 가스와 NH3 가스를 동시에 공급함으로써, 웨이퍼(200)의 최표면 상에, 제1층(초기층)으로서, 예를 들어 1원자층(1분자층) 미만 내지 수 원자층(수 분자층) 정도의 두께의 Si, N 및 C를 포함하는 층(SiCN층)이 형성된다. 제1층에는, 상술한 바와 같이, HMDSN에 포함되는 Si-N 결합 및 Si-C 결합이 각각 도입되게 된다. 또한, 제1층에는, NH3에 포함되는 N 성분이 도입되고, 이 도입된 N 성분 중 적어도 일부는 제1층 중에서 Si-N 결합을 새롭게 구성하게 된다. 이와 같이 하여, 제1층은, 웨이퍼(200)에 대하여 HMDSN 가스를 단독으로 공급한 경우에 형성되는 층에 비해, Si-N 결합을 많이 포함하는 N 리치의 SiCN층이 된다.
웨이퍼(200) 상에 제1층을 형성한 후, 밸브(243a, 243b)를 폐쇄하여, 처리실(201) 내에의 HMDSN 가스, NH3 가스의 공급을 각각 정지한다. 그리고, 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다. 이때, 밸브(243c, 243d)를 개방하여, 처리실(201) 내에 N2 가스를 공급한다. N2 가스는 퍼지 가스로서 작용한다.
제1 원료로서는, HMDSN 가스 외에, 테트라메틸디실라잔([H(CH3)2Si]2NH), 약칭: TMDSN) 가스 등의 유기 실라잔 화합물을 포함하는 가스를 사용할 수 있다. 또한, TMDSN은, 1분자 중에 2개의 Si-N 결합과 4개의 Si-C 결합을 포함하는 원료이다.
제2 원료로서는, NH3 가스 외에, 디아젠(N2H2) 가스, 히드라진(N2H4) 가스, N3H8 가스 등의 질화수소계 가스를 사용할 수 있다. 제2 원료로서, N 소스로서 작용하는 이들 가스를 사용하는 경우, 웨이퍼(200) 상에 형성되는 제1막 중의 N 농도를, 증가시키는 방향으로 미세 조정하는 것이 가능하게 된다.
또한, 제2 원료로서는, NH3 가스 외에, 아민을 포함하는 가스를 사용할 수도 있다. 이러한 가스로서는, 트리에틸아민((C2H5)3N, 약칭: TEA) 가스, 디에틸아민((C2H5)2NH, 약칭: DEA) 가스, 모노에틸아민(C2H5NH2, 약칭: MEA) 가스 등의 에틸아민계 가스나, 트리메틸아민((CH3)3N, 약칭: TMA) 가스, 디메틸아민((CH3)2NH, 약칭: DMA) 가스, 모노메틸아민(CH3NH2, 약칭: MMA) 가스 등의 메틸아민계 가스나, 트리프로필아민((C3H7)3N, 약칭: TPA) 가스, 디프로필아민((C3H7)2NH, 약칭: DPA) 가스, 모노프로필아민(C3H7NH2, 약칭: MPA) 가스 등의 프로필아민계 가스나, 트리이소프로필아민([(CH3)2CH]3N, 약칭: TIPA) 가스, 디이소프로필아민([(CH3)2CH]2NH, 약칭: DIPA) 가스, 모노이소프로필아민((CH3)2CHNH2, 약칭: MIPA) 가스 등의 이소프로필아민계 가스나, 트리부틸아민((C4H9)3N, 약칭: TBA) 가스, 디부틸아민((C4H9)2NH, 약칭: DBA) 가스, 모노부틸아민(C4H9NH2, 약칭: MBA) 가스 등의 부틸아민계 가스나, 트리이소부틸아민([(CH3)2CHCH2]3N, 약칭: TIBA) 가스, 디이소부틸아민([(CH3)2CHCH2]2NH, 약칭: DIBA) 가스, 모노이소부틸아민((CH3)2CHCH2NH2, 약칭: MIBA) 가스 등의 이소부틸아민계 가스를 사용할 수 있다. 제2 원료로서, N 소스 및 C 소스로서 작용하는 이들 가스를 사용하는 경우, 웨이퍼(200) 상에 형성되는 제1막 중의 N 농도 및 C 농도를, 각각 증가시키는 방향으로 미세 조정하는 것이 가능하게 된다.
또한, 제2 원료로서는, 유기 히드라진 화합물을 포함하는 가스를 사용할 수도 있다. 이러한 가스로서는, 모노메틸히드라진((CH3)HN2H2, 약칭: MMH) 가스, 디메틸히드라진((CH3)2N2H2, 약칭: DMH) 가스, 트리메틸히드라진((CH3)2N2(CH3)H, 약칭: TMH) 가스 등의 메틸히드라진계 가스나, 에틸히드라진((C2H5)HN2H2, 약칭: EH) 가스 등의 에틸히드라진계 가스를 사용할 수 있다. 제2 원료로서, N 소스 및 C 소스로서 작용하는 이들 가스를 사용하는 경우, 웨이퍼(200) 상에 형성되는 제1막 중의 N 농도 및 C 농도를, 각각 증가시키는 방향으로 미세 조정하는 것이 가능하게 된다.
또한, 제2 원료로서는, 1분자 중에 적어도 2개의 Si-N 결합과 적어도 1개의 Si-C 결합을 포함하고, 상술한 제1 유기 실라잔 화합물과는 분자 구조(화학 구조)가 상이한 제2 유기 실라잔 화합물을 포함하는 가스를 사용할 수도 있다. 이러한 가스로서는, 예를 들어 제1 원료로서 HMDSN 가스를 사용하는 경우, HMDSN 가스와는 상이한 실릴기를 갖는 TMDSN 가스를 사용할 수 있다. 제2 원료로서, Si 소스, N 소스 및 C 소스로서 작용하는 이들 가스를 사용하는 경우, 웨이퍼(200) 상에 형성되는 제1막 중의 Si 농도, N 농도 및 C 농도를, 각각 증가시키는 방향으로 미세 조정하는 것이 가능하게 된다.
불활성 가스로서는, N2 가스 외에, 예를 들어 Ar 가스, He 가스, Ne 가스, Xe 가스 등의 각종 희가스를 사용할 수 있다. 이 점은, 후술하는 스텝 2, 어닐 스텝에서도 마찬가지이다.
[스텝 2]
스텝 1이 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 제1층에 대하여 O2 가스를 공급한다.
구체적으로는, 밸브(243b 내지 243d)의 개폐 제어를, 스텝 1에서의 243a, 243c, 243d의 개폐 제어와 마찬가지의 수순으로 행한다. O2 가스는, MFC(241b)에 의해 유량 조정되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 O2 가스가 공급된다.
본 스텝에서의 처리 조건으로서는,
처리 압력: 133 내지 3999Pa
O2 가스 공급 유량: 1000 내지 10000sccm
가스 공급 시간: 1 내지 120초
가 예시된다. 다른 처리 조건은, 스텝 1에서의 처리 조건과 마찬가지로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 O2 가스를 공급함으로써, 스텝 1에서 웨이퍼(200) 상에 형성된 제1층의 적어도 일부를 산화시킬 수 있다. 그에 의해, 제1층 중으로부터 H 등을 탈리시킴과 함께, O2 가스에 포함되는 O 성분을 제1층 중에 도입시키는 것이 가능하게 된다. 제1층이 산화됨으로써, 웨이퍼(200) 상에 제2층으로서, Si, O, C 및 N을 포함하는 층인 실리콘 산탄질화층(SiOCN층)이 형성된다.
적어도 상술한 조건 하에서는, 제1층에 포함되는 Si-N 결합의 적어도 일부, 및 제1층에 포함되는 Si-C 결합의 적어도 일부를, 각각 절단하지 않고 유지한 채, 제2층 중에 그대로 도입시키는(잔존시키는) 것이 가능하게 된다. 즉, 상술한 조건 하에서, O2 가스에 의한 제1층의 산화를, 제1층에 포함되는 Si-N 결합 및 Si-C 결합 각각의 적어도 일부가 그대로의 형태로 남도록, 불포화(불포화 산화)로 할 수 있다.
웨이퍼(200) 상에 제2층을 형성한 후, 밸브(243b)를 폐쇄하여, 처리실(201) 내에의 O2 가스의 공급을 정지한다. 그리고, 스텝 1과 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
산화제로서는, O2 가스 외에, 아산화질소(N2O) 가스, 일산화질소(NO) 가스, 이산화질소(NO2) 가스, 오존(O3) 가스, 과산화수소(H2O2) 가스, 수증기(H2O 가스), 일산화탄소(CO) 가스, 이산화탄소(CO2) 가스 등을 사용할 수 있다. 산화제로서, 비교적 산화력이 약한 N2O 가스, NO 가스, NO2 가스와 같은 산화질소계 가스를 사용함으로써, 상술한 산화를 소프트하게 행하는 것이 가능하게 된다. 결과적으로, 웨이퍼(200) 상에 형성되는 제1막 중에 C 성분이나 N 성분을 남기기 쉬워져, 이 막을, 가공 내성이 우수한 막으로 하는 것이 용이하게 된다. 특히, N2O 가스는 O2 가스나 NO 가스 등에 비해 산화력이 약하므로, 산화제로서 N2O 가스를 사용함으로써, 제1막의 조성의 제어성을 더욱 높이는 것이 가능하게 되어, 상술한 효과를 더욱 얻기 쉬워진다.
[소정 횟수 실시]
스텝 1, 2를 비동시로, 즉, 동기시키지 않고 교대로 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행함으로써, 웨이퍼(200) 상에 제1막으로서, 소정 조성 및 소정 막 두께의 SiOCN막을 형성하는 것이 가능하게 된다. 상술한 사이클은, 복수회 반복하는 것이 바람직하다. 즉, 1사이클당 형성되는 제2층의 두께를 원하는 막 두께보다도 얇게 하여, 제2층을 적층함으로써 형성되는 막의 막 두께가 원하는 막 두께로 될 때까지, 상술한 사이클을 복수회 반복하는 것이 바람직하다.
(어닐 스텝)
성막 스텝이 종료된 후, 웨이퍼(200)의 온도를 상술한 제1 온도보다도 높은 제2 온도로 변경(상승)시킨다. 그 후, 제2 온도 하에서, 웨이퍼(200) 상에 형성된 제1막에 대하여 어닐 처리를 행한다. 이 스텝은, 처리실(201) 내의 분위기를 산소 비함유의 분위기로 한 상태에서 행한다. 구체적으로는, 웨이퍼(200)에 대한 HMDSN 가스, NH3 가스, O2 가스의 공급을 각각 실시하지 않고, N2 가스의 공급을 실시한 상태에서 행한다.
웨이퍼(200)를 제1 온도보다도 높은 제2 온도로 가열한 상태에서 어닐 처리를 행함으로써, 제1막에 포함되어 있던 불순물을 제1막으로부터 탈리시키는 것이 가능하게 된다. 또한, 어닐 처리를 행함으로써, 제1막을 구성하는 원자의 원자간 거리를 축소시켜, 제1막을 치밀화시키는 것이 가능하게 된다. 이에 의해, 제1막의 가공 내성을 더욱 높이는 것이 가능하게 된다.
본 스텝에서의 처리 조건으로서는,
처리 온도(제2 온도): 800 내지 1000℃
처리 압력: 67 내지 101325Pa
N2 가스 공급 유량: 1000 내지 5000sccm
어닐 시간: 1초 내지 60분
이 예시된다.
(애프터 퍼지 및 대기압 복귀)
어닐 스텝이 종료된 후, 가스 공급관(232c, 232d) 각각으로부터 N2 가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물 등이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
그 후, 보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되어, 매니폴드(209)의 하단이 개구됨과 함께, 처리가 끝난 웨이퍼(200)가, 보트(217)에 지지된 상태에서 매니폴드(209)의 하단으로부터 반응관(203)의 외부로 반출(보트 언로드)된다. 보트 언로드 후에는 셔터(219s)가 이동되고, 매니폴드(209)의 하단 개구가 O링(220c)을 통하여 셔터(219s)에 의해 시일된다(셔터 클로즈). 처리가 끝난 웨이퍼(200)는, 반응관(203)의 외부로 반출된 후, 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 실시 형태에 의한 효과
본 실시 형태에 따르면, 웨이퍼(200) 상에 형성되는 막의 조성의 제어성을 향상시킬 수 있고, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(a) 제1 원료로서, 1분자 중에 적어도 2개의 Si-N 결합과 적어도 1개의 Si-C 결합을 포함하는 HMDSN 가스를 사용함으로써, 제1막 중에, Si-N 결합 및 Si-C 결합을 포함시키는 것이 용이하게 된다. 결과적으로, 제1막의 유전율의 증가(k값의 증대)를 억제하면서, 이 막을, 가공 내성, 특히 애싱 내성이 우수한 막으로 하는 것이 가능하게 된다.
(b) 스텝 1에서, 웨이퍼(200)에 대하여 HMDSN 가스와 NH3 가스를 동시에 공급함으로써, 스텝 1에서 웨이퍼(200)에 대하여 HMDSN 가스를 단독으로 공급하는 경우에 비해, 웨이퍼(200) 상에 형성되는 제1막에의 Si-N 결합의 첨가량을 증가시키는 것이 가능하게 된다. 결과적으로, 제1막이 갖는 우수한 가공 내성을, 더욱 향상시키는 것이 가능하게 된다.
(c) 성막 스텝 후에 어닐 스텝을 행함으로써, 제1막을, 불순물이 적은 치밀한 막으로 개질하는 것이 가능하게 된다. 이에 의해, 제1막의 가공 내성을 더욱 향상시키는 것이 가능하게 된다.
(d) 이들 효과는, HMDSN 가스 이외의 상술한 제1 원료를 사용하는 경우나, NH3 가스 이외의 상술한 제2 원료를 사용하는 경우나, O2 가스 이외의 상술한 산화제를 사용하는 경우에도, 마찬가지로 얻을 수 있다.
(4) 변형예
본 실시 형태에서의 성막 처리의 시퀀스는, 도 4에 도시하는 양태에 한정되지 않고, 이하의 변형예와 같이 변경할 수 있다. 또한, 이들 변형예는 임의로 조합할 수 있다. 또한, 특별히 설명이 없는 한, 각 변형예의 각 스텝에서의 처리 수순, 처리 조건은, 상술한 기판 처리 시퀀스의 각 스텝에서의 처리 수순, 처리 조건과 마찬가지로 한다.
(변형예 1)
이하에 나타내는 기판 처리 시퀀스과 같이, 스텝 b에서는, 제2 원료로서, NH3 가스 이외의 가스(예를 들어 TEA 가스, TMDSN 가스)를 사용하도록 해도 된다. 또한, 스텝 b에서는, 제2 원료로서, 복수 종류의 가스를 조합해서 사용하도록(예를 들어, NH3 가스+TEA 가스, TMDSN 가스+NH3 가스) 해도 된다.
(HMDSN+TEA→O2)×n→어닐 ⇒ SiOCN
(HMDSN+NH3+TEA→O2)×n→어닐 ⇒ SiOCN
(HMDSN+TMDSN→O2)×n→어닐 ⇒ SiOCN
(HMDSN+TMDSN+NH3→O2)×n→어닐 ⇒ SiOCN
본 변형예에서도, 도 4에 도시하는 기판 처리 시퀀스와 마찬가지의 효과가 얻어진다. 또한, 웨이퍼(200) 상에 형성되는 제1막의 조성을, 보다 정밀하게 제어하는 것이 가능하게 된다.
(변형예 2)
이하에 나타내는 기판 처리 시퀀스과 같이, 스텝 1에서, 스텝 a와 스텝 b를 동시에 행하는 세트를 복수회(m회, m은 2 이상의 정수) 행하도록 해도 된다.
[(HMDSN+NH3)×m→O2]×n→어닐 ⇒ SiOCN
[(HMDSN+TEA)×m→O2]×n→어닐 ⇒ SiOCN
[(HMDSN+NH3+TEA)×m→O2]×n→어닐 ⇒ SiOCN
[(HMDSN+TMDSN)×m→O2]×n→어닐 ⇒ SiOCN
[(HMDSN+TMDSN+NH3)×m→O2]×n→어닐 ⇒ SiOCN
본 변형예에서도, 도 4에 도시하는 기판 처리 시퀀스와 마찬가지의 효과가 얻어진다. 또한, 스텝 a와 스텝 b를 동시에 행하는 세트를 복수회 행함으로써, 즉, 스텝 a와 스텝 b를 각각 간헐적으로 복수회 행함으로써, 스텝 1에서의 기상 반응을 적정하게 억제하여, 웨이퍼(200) 상에 형성되는 제1막의 웨이퍼 면내 막 두께 균일성을 향상시키거나, 처리실(201) 내에서의 파티클의 발생을 억제해서 기판 처리의 품질을 향상시키거나 하는 것이 가능하게 된다. 또한, 웨이퍼(200) 상에 형성되는 제1막 중에서의 O 농도에 대한 Si 농도, N 농도 및 C 농도를, 각각 증가시키는 방향으로 미세 조정하는 것이 가능하게 된다.
(변형예 3)
도 5나 이하에 나타내는 기판 처리 시퀀스과 같이, 스텝 1에서, 스텝 a와, 스텝 b를 비동시로 행하도록 해도 된다. 즉, 스텝 a와, 스텝 b와, 스텝 2를 비동시로 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행하도록 해도 된다. 이 경우, 각 스텝의 실시 순서는 바꾸어도 된다. 또한, 1사이클마다 스텝 b나 스텝 2 등을 복수회 행하도록 해도 된다. 또한, 1사이클마다 스텝 b를 복수회 행하는 경우, 그 중 첫회분을 스텝 a와 동시에 행하도록 해도 된다.
(HMDSN→NH3→O2)×n→어닐 ⇒ SiOCN
(HMDSN→O2→NH3)×n→어닐 ⇒ SiOCN
(HMDSN+NH3→NH3→O2)→어닐 ⇒ SiOCN
(HMDSN+NH3→O2→NH3)×n→어닐 ⇒ SiOCN
(HMDSN+NH3→O2→NH3→O2)×n→어닐 ⇒ SiOCN
본 변형예에서도, 도 4에 도시하는 기판 처리 시퀀스와 마찬가지의 효과가 얻어진다. 또한, 웨이퍼(200) 상에 형성되는 제1막의 조성을, 보다 정밀하게 제어하는 것이 가능하게 된다.
(변형예 4)
도 4에 도시하는 기판 처리 시퀀스에서는, 스텝 1에서, HMDSN 가스의 공급 및 NH3 가스의 공급을 각각 연속적으로 행하도록 하고 있지만, 본 실시 형태는 이러한 양태에 한정되지 않는다. 예를 들어, 도 6에 도시하는 바와 같이, 스텝 1에서, HMDSN 가스의 공급을 연속적으로 행하고, 그 동안에, NH3 가스의 공급을 간헐적으로 복수회 행하도록 해도 된다. 또한 예를 들어, 스텝 1에서, NH3 가스의 공급을 연속적으로 행하고, 그 동안에, HMDSN 가스의 공급을 간헐적으로 복수회 행하도록 해도 된다. 또한 예를 들어, 스텝 1에서, HMDSN 가스의 공급 및 NH3 가스의 공급 양쪽을 간헐적으로 복수회 행하도록 해도 된다. 즉, 스텝 1에서는, 스텝 a 및 스텝 b 중 적어도 어느 것을 간헐적으로 행하는 세트를 소정 횟수 행하도록 해도 된다.
본 변형예에서도, 도 4에 도시하는 기판 처리 시퀀스와 마찬가지의 효과가 얻어진다. 또한, 스텝 a 및 스텝 b 중 적어도 어느 것을 간헐적으로 행함으로써, 스텝 1에서의 기상 반응을 적정하게 억제하여, 웨이퍼(200) 상에 형성되는 제1막의 웨이퍼 면내 막 두께 균일성을 향상시키거나, 처리실(201) 내에서의 파티클의 발생을 억제해서 기판 처리의 품질을 향상시키거나 하는 것이 가능하게 된다.
(변형예 5)
이하에 나타내는 기판 처리 시퀀스과 같이, 제1막을 형성하는 스텝과, Si, O, C 및 N을 포함하고 제1막과는 화학 조성이 상이한 제2막을 형성하는 스텝을 교대로 소정 횟수(n3회, n3은 1 이상의 정수) 행함(반복함)으로써, 웨이퍼(200) 상에 제1막과 제2막이 나노 레벨로 교대로 적층되어 이루어지는 적층막(나노 라미네이트막)을 형성하도록 해도 된다.
[(HMDSN+NH3→O2)×n1→(HMDSN→O2)×n2]×n3→어닐 ⇒ SiOCN
[(HMDSN+NH3→O2)×n1→(HMDSN+N2O)×n2]×n3→어닐 ⇒ SiOCN
[(HMDSN+NH3→O2)×n1→(HMDSN+TMDSN+N2O)×n2]×n3→어닐 ⇒ SiOCN
제1막은, 도 4에 도시하는 기판 처리 시퀀스와 마찬가지로, 스텝 1과 스텝 2를 포함하는 사이클을 소정 횟수(n1회, n1은 1이상의 정수) 행함으로써 형성할 수 있다.
제2막은, 웨이퍼(200)에 대하여 제3 원료로서 예를 들어 HMDSN 가스를 공급함으로써, Si, C 및 N을 포함하는 제3층(SiCN층)을 형성하는 스텝 3과, 웨이퍼(200)에 대하여 산화제로서 예를 들어 O2 가스나 N2O 가스를 공급함으로써, 제3층을 산화시켜 제4층(SiOCN층)을 형성하는 스텝 4를 포함하는 사이클을 소정 횟수(n2회, n2는 1 이상의 정수) 행함으로써 형성할 수 있다.
스텝 3의 처리 수순, 처리 조건은, 스텝 a에서의 그것들과 마찬가지로 할 수 있고, 스텝 4의 처리 수순, 처리 조건은, 스텝 2에서의 그것들과 마찬가지로 할 수 있다. 제2막을 형성할 때, 스텝 3과 스텝 4를 비동시로 행해도 되고, 동시에 행해도 된다. 스텝 3과 스텝 4를 비동시로 행하는 경우, 스텝 4에서 공급하는 산화제로서, 산화력이 비교적 강한 O2 가스 등을 사용하는 것이 바람직하다. 스텝 3과 스텝 4를 동시에 행하는 경우, 스텝 4에서의 O2 가스의 공급 유량을 미소량으로 하거나, 스텝 4에서 공급하는 산화제로서, 산화력이 비교적 약한 N2O 가스 등을 사용하는 것이 바람직하다.
제3 원료로서는, 제1 원료와 마찬가지로, 1분자 중에 적어도 2개의 Si-N 결합과 적어도 1개의 Si-C 결합을 포함하는 유기 실라잔 화합물을 포함하는 가스를 사용할 수 있다. 상술한 기판 처리 시퀀스과 같이, 제3 원료의 분자 구조와 제1 원료의 분자 구조를, 동일하게 할 수 있다.
어닐 온도는, 스텝 1 내지 4에서의 처리 온도(웨이퍼(200)의 온도)보다도 높은 온도로 하는 것이 바람직하다.
본 변형예에서도, 도 4에 도시하는 기판 처리 시퀀스와 마찬가지의 효과가 얻어진다. 또한, 제1막 및 제2막의 막 두께를 각각 5nm 이하, 바람직하게는 1nm 이하로 함으로써, 최종적으로 형성되는 적층막을, 적층 방향에 있어서 통일된 특성을 갖고, 막 전체로서 일체 불가분의 특성을 갖는 나노 라미네이트막으로 할 수 있다. 제1막의 조성과 제2막의 조성을 상이하게 함으로써, 최종적으로 형성되는 적층막의 조성비를, 광범위하게 제어하는 것이 가능하게 된다.
(변형예 6)
도 4에 도시하는 기판 처리 시퀀스, 및 상술한 각 변형예에서는, 산화제를 연속적으로 공급하도록 해도 된다. 예를 들어, 사이클을 소정 횟수 행할 때, 스텝 2나 스텝 4뿐만 아니라, 스텝 1이나 스텝 3에서도, 처리실(201) 내에 산화제를 공급하도록 해도 된다. 본 변형예에서도, 도 4에 도시하는 기판 처리 시퀀스와 마찬가지의 효과가 얻어진다. 또한, 본 변형예에 의하면, 웨이퍼(200) 상에 형성된 제1막이나 제2막의 산화, 즉, 막으로부터의 불순물의 탈리나 막의 치밀화를 더욱 재촉하는 것이 가능하게 된다. 결과적으로, 최종적으로 형성되는 막을, 유전율이 보다 낮고, 가공 내성이 보다 우수한 막으로 하는 것이 가능하게 된다.
또한, 처리실(201) 내에의 산화제의 공급을, 처리실(201) 내에의 제1 원료 내지 제3 원료의 공급보다도 선행해서 개시하도록 해도 된다. 본 변형예에서도, 도 4에 도시하는 기판 처리 시퀀스와 마찬가지의 효과가 얻어진다. 또한, 본 변형예에 의하면, 성막 초기의 상태를 개선시키는 것이 가능하게 된다. 예를 들어, 성막 처리의 하지의 표면층을 개질할 수 있어, 인큐베이션 타임을 단축시키거나, 성막 초기의 막질을 개선시키거나 하는 것이 가능하게 된다.
(변형예 7)
도 4에 도시하는 기판 처리 시퀀스, 및 상술한 각 변형예에서는, 제1 원료 내지 제3 원료, 산화제 중 적어도 어느 것의 공급 유량을, 사이클마다, 혹은 세트마다 변화시켜도 된다. 본 변형예에서도, 도 4에 도시하는 기판 처리 시퀀스와 마찬가지의 효과가 얻어진다. 또한, 본 변형예에 의하면, 웨이퍼(200) 상에 형성되는 제1막이나 제2막의 조성이나 특성을 미세 조정하거나, 막 두께 방향으로 변화시키거나 하는 것이 가능하게 된다.
(변형예 8)
도 4에 도시하는 기판 처리 시퀀스, 및 상술한 각 변형예에서는, 어닐 처리를 실시하지 않아도 된다. 어닐 처리를 실시하지 않아도 상술한 효과가 얻어진다. 단, 어닐 처리를 실시하는 것이, 최종적으로 형성되는 막의 가공 내성을 더욱 높이는 것이 가능하게 된다.
<다른 실시 형태>
이상, 본 발명의 실시 형태를 구체적으로 설명했다. 그러나, 본 발명은 상술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
상술한 실시 형태에서는, 성막 스텝과, 어닐 스텝을 동일한 처리실(201) 내에서(in-situ에서) 행하는 예에 대해서 설명했지만, 성막 스텝과 어닐 스텝을 각각 상이한 처리실 내에서(ex-situ에서) 행해도 된다. in-situ에서 양 스텝을 행하면, 도중에, 웨이퍼(200)가 대기 폭로되지 않아, 웨이퍼(200)를 진공 하에 둔 채 일관되게 처리를 행할 수 있어, 안정된 기판 처리를 행할 수 있다. ex-situ에서 양 스텝을 행하면, 각각의 처리실 내의 온도를 예를 들어 각 공정에서의 처리 온도 또는 그것에 가까운 온도로 미리 설정해 둘 수 있어, 온도 조정에 요하는 시간을 단축시켜, 생산 효율을 높일 수 있다.
기판 처리에 사용되는 레시피는, 처리 내용에 따라 개별로 준비하여, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 기판 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서, 기판 처리의 내용에 따라, 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치로 다양한 막종, 조성비, 막질, 막 두께의 막을, 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담을 저감할 수 있어, 조작 미스를 회피하면서, 처리를 신속하게 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서, 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경하도록 해도 된다.
상술한 실시 형태에서는, 한번에 복수매의 기판을 처리하는 뱃치식 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명했다. 본 발명은 상술한 실시 형태에 한정되지 않고, 예를 들어 한번에 1매 또는 수매의 기판을 처리하는 매엽식 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다. 또한, 상술한 실시 형태에서는, 핫월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명했다. 본 발명은 상술한 실시 형태에 한정되지 않고, 콜드월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다.
이들 기판 처리 장치를 사용하는 경우에도, 상술한 실시 형태나 변형예와 마찬가지의 처리 수순, 처리 조건에서 성막을 행할 수 있고, 이것들과 마찬가지의 효과가 얻어진다.
또한, 상술한 실시 형태나 변형예는, 적절히 조합해서 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 실시 형태의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
200 : 웨이퍼(기판)

Claims (15)

  1. 기판에 대하여 1분자 중에 적어도 2개의 Si-N 결합과 적어도 1개의 Si-C 결합을 포함하는 제1 원료를 공급하는 공정과, 상기 기판에 대하여 질소 및 수소를 포함하는 제2 원료를 공급하는 공정을 포함하는 세트를 소정 횟수 행함으로써, 실리콘, 탄소 및 질소를 포함하는 제1층을 형성하는 공정과,
    상기 기판에 대하여 산화제를 공급함으로써, 상기 제1층을 산화시켜서 제2층을 형성하는 공정
    을 포함하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에, 실리콘, 산소, 탄소 및 질소를 포함하는 막을 형성하는 공정을 갖는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 제1 원료는, 제1 유기 실라잔 화합물을 포함하고,
    상기 제2 원료는, 암모니아, 아민, 유기 히드라진 화합물, 및 1분자 중에 적어도 2개의 Si-N 결합과 적어도 1개의 Si-C 결합을 포함하고 상기 제1 유기 실라잔 화합물과는 분자 구조가 상이한 제2 유기 실라잔 화합물 중 적어도 하나를 포함하는, 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 세트는, 상기 제1 원료를 공급하는 공정과, 상기 제2 원료를 공급하는 공정을, 동시에 행하는 것을 포함하고,
    상기 사이클은, 상기 제1층을 형성하는 공정과, 상기 제2층을 형성하는 공정을, 비동시로 행하는 것을 포함하는, 반도체 장치의 제조 방법.
  4. 제1항 또는 제2항에 있어서, 상기 세트는, 상기 제1 원료를 공급하는 공정과, 상기 제2 원료를 공급하는 공정을, 비동시로 행하는 것을 포함하고,
    상기 사이클은, 상기 제1층을 형성하는 공정과, 상기 제2층을 형성하는 공정을, 비동시로 행하는 것을 포함하는, 반도체 장치의 제조 방법.
  5. 제1항 또는 제2항에 있어서, 상기 세트는, 상기 제1 원료를 공급하는 공정 및 상기 제2 원료를 공급하는 공정 중 적어도 어느 것을 간헐적으로 행하는 것을 포함하는, 반도체 장치의 제조 방법.
  6. 제1항 또는 제2항에 있어서, 상기 기판에 대하여 1분자 중에 적어도 2개의 Si-N 결합과 적어도 1개의 Si-C 결합을 포함하는 제3 원료를 공급함으로써, 실리콘, 탄소 및 질소를 포함하는 제3층을 형성하는 공정과,
    상기 기판에 대하여 산화제를 공급함으로써, 상기 제3층을 산화시켜서 제4층을 형성하는 공정
    을 포함하는 사이클을 소정 횟수 행함으로써, 상기 제1막 상에, 실리콘, 산소, 탄소 및 질소를 포함하고 상기 제1막과는 화학 조성이 상이한 제2막을 형성하는 공정을 더 갖는, 반도체 장치의 제조 방법.
  7. 제6항에 있어서, 상기 제2막을 형성하는 공정에서의 상기 사이클은, 상기 제3층을 형성하는 공정과, 상기 제4층을 형성하는 공정을, 비동시로 행하는 것을 포함하는, 반도체 장치의 제조 방법.
  8. 제6항에 있어서, 상기 제2막을 형성하는 공정에서의 상기 사이클은, 상기 제3층을 형성하는 공정과, 상기 제4층을 형성하는 공정을, 동시에 행하는 것을 포함하는, 반도체 장치의 제조 방법.
  9. 제6항에 있어서, 상기 제3 원료의 분자 구조는, 상기 제1 원료의 분자 구조와 동일한, 반도체 장치의 제조 방법.
  10. 제6항에 있어서, 상기 제1막을 형성하는 공정과, 상기 제2막을 형성하는 공정을 교대로 복수회 반복함으로써, 상기 기판 상에, 상기 제1막과 상기 제2막이 교대로 적층되어 이루어지는 적층막을 형성하는 공정을 더 갖는, 반도체 장치의 제조 방법.
  11. 제1항 또는 제2항에 있어서, 상기 제1막을 형성하는 공정에서의 처리 온도보다도 높은 처리 온도 하에서, 상기 제1막을 어닐하는 공정을 더 갖는, 반도체 장치의 제조 방법.
  12. 제6항에 있어서, 상기 제1막을 형성하는 공정 및 상기 제2막을 형성하는 공정에서의 처리 온도보다도 높은 처리 온도 하에서, 상기 제1막 및 상기 제2막을 어닐하는 공정을 더 갖는, 반도체 장치의 제조 방법.
  13. 제10항에 있어서, 상기 적층막을 형성하는 공정에서의 처리 온도보다도 높은 처리 온도 하에서, 상기 적층막을 어닐하는 공정을 더 갖는, 반도체 장치의 제조 방법.
  14. 기판에 대한 처리가 행하여지는 처리실과,
    상기 처리실 내의 기판에 대하여 1분자 중에 적어도 2개의 Si-N 결합과 적어도 1개의 Si-C 결합을 포함하는 제1 원료를 공급하는 제1 원료 공급계와,
    상기 처리실 내의 기판에 대하여 질소 및 수소를 포함하는 제2 원료를 공급하는 제2 원료 공급계와,
    상기 처리실 내의 기판에 대하여 산화제를 공급하는 산화제 공급계와,
    상기 처리실 내에서, 기판에 대하여 상기 제1 원료를 공급하는 처리와, 상기 기판에 대하여 상기 제2 원료를 공급하는 처리를 포함하는 세트를 소정 횟수 행함으로써, 실리콘, 탄소 및 질소를 포함하는 제1층을 형성하는 처리와, 상기 기판에 대하여 상기 산화제를 공급함으로써, 상기 제1층을 산화시켜서 제2층을 형성하는 처리를 포함하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에, 실리콘, 산소, 탄소 및 질소를 포함하는 막을 형성하는 처리를 행하게 하도록, 상기 제1 원료 공급계, 상기 제2 원료 공급계 및 상기 산화제 공급계를 제어하도록 구성되는 제어부
    를 갖는 기판 처리 장치.
  15. 기판 처리 장치의 처리실 내에서,
    기판에 대하여 1분자 중에 적어도 2개의 Si-N 결합과 적어도 1개의 Si-C 결합을 포함하는 제1 원료를 공급하는 수순과, 상기 기판에 대하여 질소 및 수소를 포함하는 제2 원료를 공급하는 수순을 포함하는 세트를 소정 횟수 행함으로써, 실리콘, 탄소 및 질소를 포함하는 제1층을 형성하는 수순과,
    상기 기판에 대하여 산화제를 공급함으로써, 상기 제1층을 산화시켜서 제2층을 형성하는 수순
    을 포함하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에, 실리콘, 산소, 탄소 및 질소를 포함하는 막을 형성하는 수순을 컴퓨터에 의해 상기 기판 처리 장치에 실행시키는 프로그램.
KR1020207000831A 2017-07-13 2018-05-11 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 KR102334832B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-137099 2017-07-13
JP2017137099 2017-07-13
PCT/JP2018/018354 WO2019012797A1 (ja) 2017-07-13 2018-05-11 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
KR20200017471A true KR20200017471A (ko) 2020-02-18
KR102334832B1 KR102334832B1 (ko) 2021-12-06

Family

ID=65001970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207000831A KR102334832B1 (ko) 2017-07-13 2018-05-11 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Country Status (4)

Country Link
US (1) US11094532B2 (ko)
JP (1) JP6805347B2 (ko)
KR (1) KR102334832B1 (ko)
WO (1) WO2019012797A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6910387B2 (ja) * 2019-03-05 2021-07-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP7224217B2 (ja) * 2019-03-15 2023-02-17 東京エレクトロン株式会社 成膜方法及び成膜装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351694A (ja) 2005-06-14 2006-12-28 Fujitsu Ltd 半導体装置およびその製造方法
JP2011192875A (ja) * 2010-03-16 2011-09-29 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
KR101378478B1 (ko) * 2011-03-23 2014-03-27 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
WO2015045099A1 (ja) * 2013-09-27 2015-04-02 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体
JP2016034042A (ja) * 2011-01-14 2016-03-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004017383A2 (en) 2002-08-18 2004-02-26 Aviza Technology, Inc. Low termperature deposition of silicon oxides and oxynitrides
JP4595702B2 (ja) 2004-07-15 2010-12-08 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US8530361B2 (en) * 2006-05-23 2013-09-10 Air Products And Chemicals, Inc. Process for producing silicon and oxide films from organoaminosilane precursors
JP5233562B2 (ja) 2008-10-04 2013-07-10 東京エレクトロン株式会社 成膜方法及び成膜装置
US8647722B2 (en) * 2008-11-14 2014-02-11 Asm Japan K.K. Method of forming insulation film using plasma treatment cycles
US8703625B2 (en) * 2010-02-04 2014-04-22 Air Products And Chemicals, Inc. Methods to prepare silicon-containing films
JP5847566B2 (ja) * 2011-01-14 2016-01-27 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5806612B2 (ja) * 2011-12-27 2015-11-10 東京エレクトロン株式会社 シリコン酸炭窒化膜の形成方法
US10279959B2 (en) * 2012-12-11 2019-05-07 Versum Materials Us, Llc Alkoxysilylamine compounds and applications thereof
JP6024484B2 (ja) * 2013-01-29 2016-11-16 東京エレクトロン株式会社 成膜方法及び成膜装置
JP6246558B2 (ja) * 2013-10-29 2017-12-13 東京エレクトロン株式会社 シリコン酸炭窒化物膜、シリコン酸炭化物膜、シリコン酸窒化物膜の成膜方法および成膜装置
US10566187B2 (en) * 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9777025B2 (en) * 2015-03-30 2017-10-03 L'Air Liquide, Société pour l'Etude et l'Exploitation des Procédés Georges Claude Si-containing film forming precursors and methods of using the same
TWI716333B (zh) * 2015-03-30 2021-01-11 法商液態空氣喬治斯克勞帝方法研究開發股份有限公司 碳矽烷與氨、胺類及脒類之觸媒去氫耦合
KR102412614B1 (ko) * 2015-10-22 2022-06-23 삼성전자주식회사 물질막, 이를 포함하는 반도체 소자, 및 이들의 제조 방법
US9786491B2 (en) * 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
US9786492B2 (en) * 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
JP2017168788A (ja) * 2016-03-18 2017-09-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US10186420B2 (en) * 2016-11-29 2019-01-22 Asm Ip Holding B.V. Formation of silicon-containing thin films
US9947769B1 (en) * 2016-11-29 2018-04-17 Globalfoundries Inc. Multiple-layer spacers for field-effect transistors
CN110622298B (zh) * 2017-05-13 2023-09-22 应用材料公司 用于高质量间隙填充方案的循环可流动沉积和高密度等离子体处理处理

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351694A (ja) 2005-06-14 2006-12-28 Fujitsu Ltd 半導体装置およびその製造方法
JP2011192875A (ja) * 2010-03-16 2011-09-29 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2016034042A (ja) * 2011-01-14 2016-03-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
KR101378478B1 (ko) * 2011-03-23 2014-03-27 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
WO2015045099A1 (ja) * 2013-09-27 2015-04-02 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体

Also Published As

Publication number Publication date
WO2019012797A1 (ja) 2019-01-17
US20200152444A1 (en) 2020-05-14
JPWO2019012797A1 (ja) 2020-05-21
US11094532B2 (en) 2021-08-17
KR102334832B1 (ko) 2021-12-06
JP6805347B2 (ja) 2020-12-23

Similar Documents

Publication Publication Date Title
KR102037594B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102023834B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102288228B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102419555B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
JP2020043281A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR102042890B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US11094532B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
WO2018193538A1 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
KR102365948B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
KR102346410B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
KR102652256B1 (ko) 기판 처리 방법, 반도체　장치의　제조　방법, 기판 처리　장치　및　프로그램
JP2021061429A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
WO2019058477A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2022052908A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JPWO2019087445A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
CN117747474A (zh) 基板处理方法、半导体装置的制造方法、记录介质及基板处理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant