JP4005602B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4005602B2
JP4005602B2 JP2004569555A JP2004569555A JP4005602B2 JP 4005602 B2 JP4005602 B2 JP 4005602B2 JP 2004569555 A JP2004569555 A JP 2004569555A JP 2004569555 A JP2004569555 A JP 2004569555A JP 4005602 B2 JP4005602 B2 JP 4005602B2
Authority
JP
Japan
Prior art keywords
gas
film
semiconductor device
manufacturing
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004569555A
Other languages
English (en)
Other versions
JPWO2004084291A1 (ja
Inventor
正臣 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2004084291A1 publication Critical patent/JPWO2004084291A1/ja
Application granted granted Critical
Publication of JP4005602B2 publication Critical patent/JP4005602B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に高誘電率の絶縁膜を有する半導体装置の製造方法に関する。
半導体集積回路装置に用いられる代表的半導体素子として、ＭＯＳトランジスタを代表とする絶縁ゲート（ＩＧ）型電界効果トランジスタ（ＦＥＴ）が広く用いられている。半導体集積回路装置の高集積化のために、ＩＧ−ＦＥＴはスケーリング則に従って微細化されてきた。微細化は、ゲート絶縁膜を薄くする、ゲート長を短くする、等ＩＧ−ＦＥＴの各寸法を縮小し、微細化した素子の性能を正常に保ち、性能を向上することを可能とする。
ＭＯＳトランジスタは、ゲート酸化膜の上にシリコン製ゲート電極を有する。シリコンゲート電極は、ｎ型不純物である燐（Ｐ）や砒素（Ａｓ）、またはｐ型不純物であるボロン（Ｂ）をドープされる。ゲート酸化膜が薄くなると、ゲート電極の不純物がゲート酸化膜を突き抜け、下方のチャネル領域に拡散する現象が生じる。ゲート電極の不純物がチャネル領域に拡散すると、トランジスタの閾値を低下させ、パンチスルーを生じさせる。特にｐチャネルトランジスタにおけるボロンの突き抜けが問題となる。
ゲート酸化膜に窒素を導入するとボロンの突き抜け防止に有効であることが知られている。例えば、ゲート酸化膜を熱酸化で形成した後、熱窒化を行うことにより、ゲート酸化膜に窒素を導入できる。
次世代のＭＯＳトランジスタのゲート酸化膜の厚さは２ｎｍ以下に薄膜化することが要求される。この膜厚はトンネル電流が流れ始める厚さであり、ゲートリーク電流が制御できなくなり、消費電力の増大を回避できなくなる。ゲート絶縁膜として酸化シリコンを用いる限り微細化に限界が生じる。ゲート絶縁膜を貫通するトンネル電流を抑制するためには、厚いゲート絶縁膜を用いればよい。
酸化シリコン膜換算のゲート絶縁膜の実効膜厚を２ｎｍ以下としつつ、物理的膜厚を増大させるため、酸化シリコンよりも誘電率の高い高比誘電率絶縁材料をゲート絶縁膜に用いる提案がなされている。
特開２００１−２７４３７８は、ゲート絶縁膜として酸化シリコンより比誘電率の高いチタン酸バリウム（Ｂａ（Ｓｒ）ＴｉＯ３）、酸化チタン（ＴｉＯ２）、酸化タンタル（Ｔａ２Ｏ５）、酸化ジルコニウム（ＺｒＯ２）、酸化ハフニウム（ＨｆＯ２）、窒化シリコン（Ｓｉ３Ｎ４）、アルミナ（Ａｌ２Ｏ３）を用いることを提案している。また、これらの高比誘電率絶縁材料膜とシリコン基板との間に酸化シリコン膜を介在させる構造も提案している。
特開２００１−２７４３７８号公報 ＩＧ−ＦＥＴのゲート絶縁膜として比誘電率の高い新たな材料を採用すると、新たな問題も生じる。新たな材料の実用化を促進するためには、新たな問題を解決することが望まれる。
本発明の目的は、酸化シリコンより比誘電率の高い高比誘電率絶縁材料をゲート絶縁膜として形成することのできる半導体装置の製造方法を提供することである。
本発明の他の目的は、ゲート絶縁膜として窒素を取り込んだＨｆ１−ｘＡｌｘ（０＜ｘ＜０．３）の酸化膜を形成することのできる半導体装置の製造方法を提供することである。
本発明の１観点によれば、（ａ）反応室内でシリコン基板を加熱する工程と、（ｂ）前記加熱したシリコン基板上に酸化シリコンより高い比誘電率の絶縁膜を熱ＣＶＤで堆積する工程であって、ＨｆとＡｌの少なくとも一方を含む有機金属化合物をキャリアガス中に含む原料ガスと窒化ガスと窒化促進ガスとを含む成膜ガスを前記シリコン基板の表面に供給する工程と、を含む半導体装置の製造方法が提供される。
金属酸化物に窒素を導入することは、必ずしも容易ではない。窒化ガスと窒化促進ガスとを用いたＣＶＤにより、窒素の導入が促進される。窒化ガスとしては、アンモニア、ビスターシャルブチルアミノシラン（ＢＴＢＡＳ）、トリエチルアミン（ＴＥＮ）の少なくとも１つを用いることが好ましい。窒化促進ガスとしては、水素を含むガスを用いることが好ましい。
酸化ハフニウムは、酸化シリコンより数倍から十数倍高い比誘電率を示し得る絶縁体であり、ＩＧ−ＦＥＴのゲート絶縁膜として高い可能性を有する。酸化ハフニウム（ハフニア）は結晶化し易い物質であり、薄く均一な厚さを有する緻密な膜を形成することは容易でない。シリコン基板上に酸化ハフニウムのみでゲート絶縁膜を形成すると、リークの多い結晶性絶縁膜が形成されやすい。
酸化ハフニウム（ＨｆＯ２）に酸化アルミニウム（アルミナ〉（Ａｌ２Ｏ３）を混ぜると結晶化を抑制することができる。結晶化が抑制されるとリーク電流は低減する。酸化アルミニウムは、酸化ハフニウムより低い比誘電率を有する。なるべく高い比誘電率を得るためには、酸化ハフニウムに混合する酸化アルミニウムの量はＨｆ１−ｘＡｌｘＯ（０＜ｘ＜０．３）に制限することが好ましい。結晶化抑制の目的からは、Ｈｆ１−ｘＡｌｘＯ（０．１＜ｘ＜０．３）が好ましい。
このような高比誘電率の酸化絶縁膜は、シリコン基板の熱酸化では形成できない。基板に悪影響を与えず、良質の高比誘電率酸化絶縁膜を形成できる方法として熱化学気相堆積（ＣＶＤ）がある。
ゲート電極からの不純物の突き抜けを防止するためには、ゲート絶縁膜に窒素を導入することが好ましい。ＨｆＡｌＯに窒素を導入することを試みた。まず、ＨｆＯ２とＡｌ２Ｏ３とにそれぞれ窒素を導入すること、次にＨｆＡｌＯに窒素を導入することを試みた。以下、発明者の行なった実験に沿って説明する。
ＦＩＧ．１Ａに示すように、シリコン基板１の表面をＨ２ＳＯ４：Ｈ２Ｏ２＝５０：１のＨ２ＳＯ４＋Ｈ２Ｏ２で洗浄した。シリコン基板１表面には自然酸化膜２が形成されている。自然酸化膜２表面に付着している汚れが洗浄される。
ＦＩＧ．１Ｂに示すように、シリコン基板を純水で１０分間流水洗浄した。Ｈ２ＳＯ４＋Ｈ２Ｏ２洗浄の残さが純水によってリンスされる。
ＦＩＧ．１Ｃに示すように、ＨＦ：Ｈ２Ｏ＝１：２０の希ＨＦ水溶液にシリコン基板１を約１分間浸し、シリコン基板表面の自然酸化膜２を除去した。
ＦＩＧ．１Ｄに示すように、シリコン基板を純水で１０分間流水洗浄した。ＨＦ＋Ｈ２Ｏの酸化膜除去工程の残さが純水によってリンスされる。
ＦＩＧ．１Ｅに示すように、シリコン基板をＳＣ２洗浄（ＨＣｌ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：５）し、シリコン表面にＳＣ２によるケミカルオキサイド膜３を形成した。自然酸化膜２より清浄な酸化シリコン膜３が形成される。
ＦＩＧ．１Ｆに示すように、シリコン基板を純水で１０分間流水洗浄した。ＳＣ２による酸化膜形成工程の残さが純水によってリンスされる。続いて、熱窒素乾燥により、基板表面を乾燥した。その後、シリコン基板をＣＶＤ成膜装置に搬入した。
ＦＩＧ．１Ｇに示すように、シリコン基板１のケミカルオキサイド膜３の上にＡｌ２Ｏ３、ＨｆＯ２、またはＨｆＡｌＯの高比誘電率絶縁膜４を熱ＣＶＤによって成膜した。ＨｆＡｌＯとしては、Ｈｆ０．８Ａｌ０．２Ｏを作成した。ケミカルオキサイド膜３と高比誘電率絶縁膜４とが、複合絶縁膜５を形成する。
厚さ約１ｎｍの酸化シリコン膜３の上に厚さ約３ｎｍのＨｆＯ２膜を成長し、キャパシタンス等価酸化シリコン膜厚（ＣＥＴ）１．６ｎｍを得た。同様、厚さ約１ｎｍの酸化シリコン膜３の上に厚さ約３ｎｍのＡｌ２Ｏ３膜を成長し、キャパシタンス等価酸化シリコン膜厚（ＣＥＴ）２．３ｎｍを得た。厚さ３ｎｍ以上のＨｆＡｌＯ絶縁膜を形成して、酸化シリコン換算膜厚（ＣＥＴ）を２ｎｍ未満とすることが可能である。
ゲート電極からチャネル領域への不純物の突き抜けを考慮すると、高比誘電率絶縁膜に窒素を取り込むことが望まれる。熱ＣＶＤの成膜ガスに窒化ガスを混入し、高比誘電率絶縁膜４中に窒素を導入することを試みた。
ＦＩＧ．２は、熱ＣＶＤ成膜装置の構成を概略的に示す。反応室６の中にシャワーヘッド８が配置され、シャワーヘッド８の下方にヒータＨを備えたサセプタ７が配置されている。シャワーヘッド８には、独立した配管９Ａ，９Ｂが設けられている。これらの配管からＨｆＯ２、Ａｌ２Ｏ３の原料ガスや窒化ガスを供給する。窒化ガスのＮＨ３を原料ガス等と一緒に流すと反応してしまうため、ＮＨ３は、原料ガスと独立に流す必要があった。
ＦＩＧ．３Ａ，３Ｂは、Ａｌの有機金属原料として用いたＡｌ（ｔ−Ｃ４Ｈ９）３（トリターシャルブチルアルミニウム、ＴＴＢＡｌ）とＡｌ（Ｃ２Ｈ５）３（トリエチルアルミニウム、ＴＥＡｌ）の化学構造式を示す。
ＦＩＧ．３Ｃは、Ｈｆの有機金属原料として用いたＨｆ［N（ＣＨ３）２］４（テトラジメチルアミノハフニウム、ＴＤＭＡＨｆ）の化学構造式を示す。これらの有機金属原料は常温で液体であり、窒素ガスをバブリングすることにより原料ガスを作成した。
ＦＩＧ．４Ａ，４Ｂ，４Ｃは、窒化ガスとして用いたＮＨ３（アンモニア）、および窒化ガスとして用いることのできたＳｉＨ２［ＮＨｔ−Ｃ４Ｈ９］２（ビスターシャルブチルアミノシラン、ＢＴＢＡＳ）、Ｎ（Ｃ２Ｈ５）３（トリエチルアミン、ＴＥＮ）の化学構造式を示す。以下、窒化ガスとしてＮＨ３を用いた場合を主に説明する。
その他、成膜ガスとしてＯ２，Ｈ２，Ｎ２を用いた。サセプタの温度、従って成膜中のシリコン基板の温度は５００℃とした。成膜中の雰囲気圧力は６５Ｐａとした。成膜ガスの総流量は１１００ｓｃｃｍとした。ＮＨ３と有機金属原料ガスは混合せず、２系統の配管９Ａ、９Ｂから供給した。
ＦＩＧ．５は、実験した５種類の成長方法を示す。熱ＣＶＤで高比誘電率膜を成長し、成長後オージェ電子分光（ＡＥＳ）によりＮの存在を調べた。ＡＥＳの検出感度は％オーダである。検出精度は余り高くないが、検出できれば確実に存在していることがわかる。本ＡＥＳによる窒素の検出は、少なくとも０．５at％の窒素の存在を意味する。
第１の成長方法は、３００ｓｃｃｍのＡｌ、またはＨｆの有機金属原料ガスＲと１００ｓｃｃｍのＯ２を原料ガスとし、残部７００ｓｃｃｍのキャリアガスＮ２を流し、熱ＣＶＤを行なった。Ａｌ、Ｈｆの有機金属原料ガスは、ＴＴＢＡｌ、ＴＥＡｌ、ＴＤＭＡＨｆである。ＴＴＢＡｌ、ＴＥＡｌ、ＴＤＭＡＨｆが基板表面で熱分解し、原料ガスに含まれていたＡｌやＨｆが酸素と結合し、Ａｌ２Ｏ３やＨｆＯ２を形成する．成膜ガス中にＮは存在するが、成膜したＡｌ２Ｏ３膜、ＨｆＯ２膜から、ＡＥＳでＮは検出されなかった。
第２の成長方法は、第１の成長方法の成膜ガスからＯ２を除き、窒化ガスとして３００ｓｃｃｍのＮＨ３を加入したものである。残部のキャリアガスＮ２は５００ｓｃｃｍとなる。成膜ガス中に酸素が存在しなくても、酸化膜が成膜できた。高比誘電率絶縁膜下の酸化シリコン膜または成膜後の雰囲気である空気中から酸素が供給されるのであろうと考えられる。
Ａｌ原料ガスとしてＴＴＢＡｌを用いた場合、成膜したＡｌ２Ｏ３膜からＡＥＳで窒素が明確に検出された。Ａｌ２Ｏ３膜中への窒素の取り込みが確認できた。Ａｌ原料ガスとしてＴＥＡｌを用いた場合、成膜したＡｌ２Ｏ３膜中からＡＥＳで、わずかではあるが窒素が検出された。Ｈｆ原料としてＴＤＭＡＨｆを用いたＨｆＯ２膜からはＡＥＳで窒素は検出されなかった。
第３の成長方法は、第２の成長方法の成膜ガスにさらに３００ｓｃｃｍのＨ２を加入するものである。キャリアガスのＮ２流量は２００ｓｃｃｍへ減少させた。成膜したＡｌ２Ｏ３膜、ＨｆＯ２膜全てからＡＥＳで窒素が明確に検出された。ＴＴＢＡｌをＡｌ原料としたＡｌ２Ｏ３膜にはさらに多量の窒素が取りこまれた。ＴＥＡｌをＡｌ原料としたＡｌ２Ｏ３膜にも窒素を取り込むことができた。ＴＤＭＡＨｆをＨｆ原料としたＨｆＯ２膜にも窒素を取り込めた。新たに加入したＨ２が窒化を促進したことが判る。
第４の成長方法は、第１の成長方法の窒化ガスを含まない成膜ガスの供給と第２の成長方法の成膜ガスから原料ガスを除き、窒化ガス（＋キャリアガス）のみ供給との交互供給に相当する。交互供給は、例えば周期２０秒で行った。ＴＴＢＡｌをＡｌ原料としたＡｌ２Ｏ３膜中への窒素の取り込みが検出できた。ＴＥＡｌをＡｌ原料としたＡｌ２Ｏ３膜にも窒素を取り込むことができた。ＴＤＭＡＨｆをＨｆ原料としたＨｆＯ２膜からも、わずかではあるが、窒素が検出できた。
第２の成長方法と比較すると、全体的に窒素の取り込みが向上している。窒化ガスは原料と同時に供給するよりも原料と交互供給する方が窒素の取り込みは上がると考えられる。交互供給に代え、原料と窒化ガスとの組成比(成膜ガスの組成)を時間と共に変化させることも可能である。
第５の成長方法は、第４の成長方法の原料ガス、窒化ガスの双方に３００ｓｃｃｍのＨ２を加えたものである。総流量が１１００ｓｃｃｍになるように、キャリアガスの流量は減じた。ＴＴＢＡｌをＡｌ原料としたＡｌ２Ｏ３膜、ＴＥＡｌをＡｌ原料としたＡｌ２Ｏ３膜、ＴＤＭＡＨｆをＨｆ原料としたＨｆＯ２膜のいずれに於いても、窒素の取り込みが向上した。
さらに、原料ガスＲとして３０ｓｃｃｍのＴＴＢＡｌと３００ｓｃｃｍのＴＤＭＡＨｆとを同時に供給し、Ｈｆ０．８Ａｌ０．２Ｏを成長した場合にも良好な窒素の取り込みが確認できた。高比誘電率を有し、リーク電流の少ないＨｆＡｌＯ：Ｎゲート絶縁膜を成長することができる。
アンモニアを窒化ガスとし、水素を窒化促進ガスとした場合、Ａｌ２Ｏ３，ＨｆＯ２，ＨｆＡｌＯの熱ＣＶＤで窒素の取り込みが可能となった。原料ガスと水素ガスとを交互供給すると窒素の取り込みはさらに向上した。窒化ガスとして，ＢＴＢＡＳ、ＴＥＮを用いた場合にもＡＥＳで窒素の検出を行うことができた。
以上、ＣＶＤ成膜温度はいずれも５００℃で行なった。成膜温度を４００℃とした場合にも窒素の取り込みを行なうことができた。４００℃−６００℃の成膜温度で、Ａｌ２Ｏ３，ＨｆＯ２，ＨｆＡｌＯに窒素を取り込むことが可能であろう。
成膜中の雰囲気圧力を増大させると、高比誘電率膜の面内分布が悪くなる傾向が見られた。成膜中の雰囲気圧力は、１０Ｐａ−１００Ｐａとするのが好ましいであろう。
原料と窒化ガスとを交互供給する場合、周期は種々に変更できる。１０秒ー１２０秒の周期が好ましいであろう。
Ｈｆの有機金属原料としてＨｆ（ＯｔＣ４Ｈ９）４も用いてみたが、どの成長方法でも窒素を検出することはできなかった。分子中にＯを含んでおり、ＨｆＯ４が生成されやすく、窒素を取り込むことは困難になると考えられる。一旦ＨｆＯ４が形成されると、Ｈｆ−Ｏの解離エネルギは高いため、Ｈｆ−Ｏの結合を分解してＨｆ−Ｎの結合を形成することは困難なのであろう。Ｎを取り込むためには、金属原料中にＯは含まないことが好ましいであろう。
Ａｌ２Ｏ３，ＨｆＯ２，ＨｆＡｌＯを熱ＣＶＤする場合を説明したが、他の窒化可能な高比誘電率絶縁膜を熱ＣＶＤで成長する場合にも、窒化ガスと窒化促進ガスとを用いることにより、窒素取り込みが可能であろう。原料ガスは、有機金属に限らないが、特に有機金属原料を用いた場合、可能性が高いであろう。
ＦＩＧ．６Ａは、ｐチャネルＩＧ−ＦＥＴの構成を示す。シリコン基板１１にシャロートレンチアイソレーション（ＳＴＩ）による素子分離領域１２が形成され、活性領域にｎ型ウェル１３ｎが形成される。他の場所にはｐ型ウェルも作られる。活性領域表面上にゲート絶縁膜１４が形成される。ゲート絶縁膜１４は、ケミカルオキサイド膜とＮを取り込んだ高比誘電率絶縁膜との積層で構成される。
例えば、ケミカルオキサイド膜を形成したシリコン基板表面上にＴＤＭＡＨｆとＴＴＢＡｌと酸素を所定比で含む原料ガスと窒化ガスと窒化促進ガスとを供給し、熱ＣＶＤでＨｆ０．８Ａｌ０．２Ｏ：Ｎ膜を形成する。酸化シリコン膜とＮを取り込んだ高比誘電率絶縁膜との積層の代りに、Ｎを取り込んだ高比誘電率絶縁膜の単層を形成してもよい。
ゲート絶縁膜１４の上にはボロンをドープしたｐ型多結晶シリコンのゲート電極１５ｐが形成される。ゲート電極の両側の基板表面にｐ型エクステンション領域１６ｐが形成される。ゲート電極の側壁上に酸化シリコン等のサイドウォールスペーサ１７が形成され、サイドウォールスペーサ１７の外側の基板内に高濃度のｐ型ソース／ドレイン領域１８ｐが形成される。ゲート電極１５ｐ、ソース／ドレイン領域１８ｐの上には、ＣｏＳｉ等のシリサイド層１９が形成される。このようにして、ｐチャネルＩＧ−ＦＥＴ２０ｐが形成される。
上記の構成によれば、ゲート絶縁膜は高比誘電率絶縁膜を用いて形成されているため、等価酸化シリコン膜厚を薄くしても、物理的膜厚を厚くでき、トンネル電流を抑制できる。ゲート絶縁膜にはＮが取り込まれているため、ゲート電極にドープした不純物がチャネル領域に突き抜けるのを防止することができる。
ＦＩＧ．６Ｂは、半導体集積回路装置の構成を示す。シリコン基板１１には、ｎ型ウェル１３ｎと共に、ｐ型ウェル１３ｐも形成されている。ｎ型ウェル１３ｎには上述のｐチャネルＩＧ−ＦＥＴ２０ｐが形成されている。ｐ型ウェル１３ｐにはｎチャネルＩＧ−ＦＥＴ２０ｎが形成されている。参照符号の後のｐ、ｎは導電型を示す。ｎチャネルＩＧ−ＦＥＴ２０ｎは、ｐチャネルＩＧ−ＦＥＴの各半導体領域の導電型を反転した構成を有する。
ゲート絶縁膜１４は、ｐチャネルＩＧ−ＦＥＴ、ｎチャネルＩＧ−ＦＥＴともに共通のＮを取り込んだＨｆ０．８Ａｌ０．２Ｏ：Ｎ高比誘電率絶縁膜を用いて形成される。Ｎを取り込んだ高比誘電率絶縁膜は、ｐ型不純物のボロンの突き抜け防止に有効なだけでなく、ｎ型不純物であるＰやＡｓの突き抜け防止にも有効である。
ゲート電極を覆って、層間絶縁膜２１が形成され、層間絶縁膜中に多層配線２４が形成されている。各配線２４は、バリアメタル層２２と銅、銅合金、アルミニウム等の主配線層２３を用いて構成される。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、ＨｆＡｌＯ：Ｎの組成はＨｆ０．８Ａｌ０．２Ｏ：Ｎに限らない。さらに、他の窒素を取り込んだ金属酸化物を用いることも可能であろう。
その他、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
以下、本発明の特徴を付記する。
１． （ａ）反応室内でシリコン基板を加熱する工程と、
（ｂ）前記加熱したシリコン基板上に酸化シリコンより高い比誘電率の絶縁膜を熱ＣＶＤで堆積する工程であって、原料ガスと窒化ガスと窒化促進ガスとを含む成膜ガスを前記シリコン基板の表面に供給する工程と、
を含む半導体装置の製造方法。
２． 前記原料ガスが、ＨｆとＡｌの少なくとも一方を含む金属化合物をキャリアガス中に含むガスであり、前記窒化促進ガスが水素を含むガスである付記第１項記載の半導体装置の製造方法。
３． 前記原料ガスが、Ｈｆの有機金属化合物とＡｌの有機金属化合物をキャリアガス中に含むガスである付記第２項記載の半導体装置の製造方法。
４． 前記工程（ａ）の前に、（ｘ）シリコン基板表面にケミカルオキサイド層を形成する工程を含む付記第２項記載の半導体装置の製造方法。
５． 前記成膜ガスが酸素も含む付記第２項記載の半導体装置の製造方法。
６． 前記シリコン基板が表面に約１ｎｍ以下の厚さの酸化シリコン膜を有し、前記成膜ガスが酸素を含まない付記第２項記載の半導体装置の製造方法。
７． 前記窒化ガスが、アンモニア、ビスターシャルブチルアミノシラン（ＢＴＢＡＳ）、トリエチルアミン（ＴＥＮ）の少なくとも１つを含むガスである付記第２項記載の半導体装置の製造方法。
８． 前記工程（ａ）が、シリコン基板を４００℃〜６００℃の温度に加熱する付記第２項記載の半導体装置の製造方法。
９． 前記工程（ｂ）が、１０Ｐａ〜１００Ｐａの圧力下で熱ＣＶＤを行なう付記第２項記載の半導体装置の製造方法。
１０． 前記工程（ｂ）が成膜ガスの成分比を時間と共に変化させる付記第２項記載の半導体装置の製造方法。
１１． 前記工程（ｂ）が、原料ガスと窒化ガスを交互に供給する付記第１０項記載の半導体装置の製造方法。
１２． 前記交互供給の周期が１０秒ー１２０秒の範囲内にある付記第１１項記載の半導体装置の製造方法。
１３． 活性領域を有するシリコン基板と、
前記シリコン基板の活性領域表面上に形成されたゲート絶縁膜であって、Ｈｆ１−ｘＡｌｘ（０＜ｘ＜０．３）の酸化物から実質的に構成され、Ｎを少なくとも０．５ａｔ％以上含む、酸化シリコンより比誘電率の高い高誘電率絶縁膜を含むゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、不純物を添加したシリコン層を含むゲート電極と、
前記ゲート電極の両側で、前記シリコン基板の活性領域内に不純物を添加して形成されたソース／ドレイン領域と、
を有する半導体装置。
１４． 前記ゲート絶縁膜がＨを含む付記第１３項記載の半導体装置。
１５． 前記ゲート絶縁膜が、シリコン基板上に形成された酸化シリコン膜と、その上に形成された高誘電率絶縁膜との積層で構成される付記第１３項記載の半導体装置。
微細化したＩＧ−ＦＥＴを含む半導体集積回路装置等に利用できる。
ＦＩＧ．１Ａ−１Ｄは、シリコン基板上に高比誘電率絶縁膜をＣＶＤで形成する方法を説明するための断面図である。 ＦＩＧ．１Ｅ−１Ｇは、シリコン基板上に高比誘電率絶縁膜をＣＶＤで形成する方法を説明するための断面図である。 ＦＩＧ．２は、熱ＣＶＤ装置の構成を示す概略断面図である。 ＦＩＧ．３Ａ−３Ｃは、有機Ａｌ原料、有機Ｈｆ原料の例を示す化学構造式である。 ＦＩＧ．４Ａ−４Ｃは、窒化ガスの例を示す化学構造式である。 ＦＩＧ．５は、実験結果を示す表である。 ＦＩＧ．６Ａ，６Ｂは、ＩＧ−ＦＥＴ及び半導体装置の構成を示す概略断面図である。

Claims (8)

  1. （ａ）反応室内でシリコン基板を加熱する工程と、
    （ｂ）前記加熱したシリコン基板上に酸化シリコンより高い比誘電率の絶縁膜を熱ＣＶＤで堆積する工程であって、ＨｆとＡｌの少なくとも一方を含む有機金属化合物をキャリアガス中に含む原料ガスと窒化ガスと窒化促進ガスとを含む成膜ガスを前記シリコン基板の表面に供給する工程と、
    を含む半導体装置の製造方法。
  2. 前記窒化促進ガスが水素ガスである請求項１記載の半導体装置の製造方法。
  3. 前記原料ガスが、Ｈｆの有機金属化合物とＡｌの有機金属化合物をキャリアガス中に含むガスである請求項２記載の半導体装置の製造方法。
  4. 前記工程（ａ）の前に、（ｘ）シリコン基板表面にケミカルオキサイド層を形成する工程を含む請求項２記載の半導体装置の製造方法。
  5. 前記成膜ガスが酸素も含む請求項２記載の半導体装置の製造方法。
  6. 前記窒化ガスが、アンモニア、ビスターシャルブチルアミノシラン（ＢＴＢＡＳ）、トリエチルアミン（ＴＥＮ）の少なくとも１つを含むガスである請求項２記載の半導体装置の製造方法。
  7. 前記工程（ａ）が、シリコン基板を４００℃〜６００℃の温度に加熱する請求項２記載の半導体装置の製造方法。
  8. 前記工程（ｂ）が成膜ガスの成分比を時間と共に変化させる請求項２記載の半導体装置の製造方法。
JP2004569555A 2003-03-17 2003-03-17 半導体装置の製造方法 Expired - Fee Related JP4005602B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/003198 WO2004084291A1 (ja) 2003-03-17 2003-03-17 半導体装置と半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2004084291A1 JPWO2004084291A1 (ja) 2006-06-29
JP4005602B2 true JP4005602B2 (ja) 2007-11-07

Family

ID=33018133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004569555A Expired - Fee Related JP4005602B2 (ja) 2003-03-17 2003-03-17 半導体装置の製造方法

Country Status (6)

Country Link
US (2) US7410812B2 (ja)
EP (1) EP1605500A4 (ja)
JP (1) JP4005602B2 (ja)
CN (1) CN100352017C (ja)
AU (1) AU2003213420A1 (ja)
WO (1) WO2004084291A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191482A (ja) * 2003-12-26 2005-07-14 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
JP2006278376A (ja) * 2005-03-28 2006-10-12 Renesas Technology Corp 半導体装置およびその製造方法
JP4509839B2 (ja) * 2005-03-29 2010-07-21 東京エレクトロン株式会社 基板処理方法
KR101052587B1 (ko) 2008-10-31 2011-07-29 캐논 아네르바 가부시키가이샤 유전체막 및 유전체막을 사용하는 반도체 디바이스
KR101126650B1 (ko) 2008-10-31 2012-03-26 캐논 아네르바 가부시키가이샤 유전체막의 제조 방법
US8476155B1 (en) * 2010-07-14 2013-07-02 Samsung Electronics Co., Ltd. Formation of a high-K crystalline dielectric composition
KR101378478B1 (ko) * 2011-03-23 2014-03-27 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
US11563079B2 (en) * 2020-01-08 2023-01-24 Taiwan Semiconductor Manufacturing Company Ltd. Metal insulator metal (MIM) structure and manufacturing method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2766211B1 (fr) * 1997-07-15 1999-10-15 France Telecom PROCEDE DE DEPOT D'UNE COUCHE DIELECTRIQUE DE Ta2O5
TW457555B (en) * 1998-03-09 2001-10-01 Siemens Ag Surface passivation using silicon oxynitride
KR100356473B1 (ko) * 1999-12-29 2002-10-18 주식회사 하이닉스반도체 반도체 소자의 알루미늄 옥사이드 박막 형성 방법
US6319766B1 (en) * 2000-02-22 2001-11-20 Applied Materials, Inc. Method of tantalum nitride deposition by tantalum oxide densification
JP2001274378A (ja) 2000-03-28 2001-10-05 Mitsubishi Electric Corp 半導体装置
US6444592B1 (en) * 2000-06-20 2002-09-03 International Business Machines Corporation Interfacial oxidation process for high-k gate dielectric process integration
JP2002289615A (ja) * 2001-03-26 2002-10-04 Tokyo Electron Ltd 薄膜形成方法及び薄膜形成装置
US6642131B2 (en) * 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
JP3773448B2 (ja) * 2001-06-21 2006-05-10 松下電器産業株式会社 半導体装置
KR20030018134A (ko) * 2001-08-27 2003-03-06 한국전자통신연구원 조성과 도핑 농도의 제어를 위한 반도체 소자의 절연막형성 방법
US6806145B2 (en) * 2001-08-31 2004-10-19 Asm International, N.V. Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer
US6720259B2 (en) * 2001-10-02 2004-04-13 Genus, Inc. Passivation method for improved uniformity and repeatability for atomic layer deposition and chemical vapor deposition
KR20040008527A (ko) * 2002-07-18 2004-01-31 주식회사 하이닉스반도체 반도체 소자의 제조방법
US6762114B1 (en) * 2002-12-31 2004-07-13 Texas Instruments Incorporated Methods for transistor gate fabrication and for reducing high-k gate dielectric roughness
US6884685B2 (en) * 2003-02-14 2005-04-26 Freescale Semiconductors, Inc. Radical oxidation and/or nitridation during metal oxide layer deposition process

Also Published As

Publication number Publication date
US20080265341A1 (en) 2008-10-30
EP1605500A4 (en) 2007-03-21
CN100352017C (zh) 2007-11-28
AU2003213420A1 (en) 2004-10-11
US20050167768A1 (en) 2005-08-04
EP1605500A1 (en) 2005-12-14
WO2004084291A1 (ja) 2004-09-30
US7605436B2 (en) 2009-10-20
JPWO2004084291A1 (ja) 2006-06-29
CN1679151A (zh) 2005-10-05
US7410812B2 (en) 2008-08-12

Similar Documents

Publication Publication Date Title
US6303481B2 (en) Method for forming a gate insulating film for semiconductor devices
US7304004B2 (en) System and method for forming a gate dielectric
US7605436B2 (en) Manufacture of semiconductor device having insulation film of high dielectric constant
KR101078498B1 (ko) 절연체 박막의 제조 방법
WO2004066376A1 (ja) 誘電体膜の形成方法
WO2007116470A1 (ja) 半導体装置及びその製造方法
US8633119B2 (en) Methods for manufacturing high dielectric constant films
US8044452B2 (en) Semiconductor device and method for manufacturing the same
US20050142715A1 (en) Semiconductor device with high dielectric constant insulator and its manufacture
US7256145B2 (en) Manufacture of semiconductor device having insulation film of high dielectric constant
JP4643902B2 (ja) 半導体装置とその製造方法
KR100702027B1 (ko) 반도체 장치와 반도체 장치의 제조 방법
JP4858898B2 (ja) 半導体装置とその製造方法
JP2004247474A (ja) 半導体装置及びその製造方法並びに成膜方法
KR100650758B1 (ko) 반도체 소자의 게이트 형성방법
KR100650756B1 (ko) 반도체 소자의 게이트 형성방법
KR100650757B1 (ko) 반도체 소자의 게이트 형성방법
JP2004289082A (ja) 高誘電率ゲート絶縁膜の形成方法
KR20210102857A (ko) 고 종횡비 홀 내에서의 하프늄 옥사이드의 증착
KR20060007676A (ko) 반도체 소자의 게이트 형성방법
JP2006060155A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070823

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees