KR101334819B1 - 안티퓨즈 회로 - Google Patents

안티퓨즈 회로 Download PDF

Info

Publication number
KR101334819B1
KR101334819B1 KR1020077030153A KR20077030153A KR101334819B1 KR 101334819 B1 KR101334819 B1 KR 101334819B1 KR 1020077030153 A KR1020077030153 A KR 1020077030153A KR 20077030153 A KR20077030153 A KR 20077030153A KR 101334819 B1 KR101334819 B1 KR 101334819B1
Authority
KR
South Korea
Prior art keywords
antifuse
circuit
magnetic tunnel
tunnel junction
sense
Prior art date
Application number
KR1020077030153A
Other languages
English (en)
Other versions
KR20080034848A (ko
Inventor
토마스 더블유. 앤드레
크이트라 케이. 수브라마니안
Original Assignee
에버스핀 테크놀러지스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에버스핀 테크놀러지스, 인크. filed Critical 에버스핀 테크놀러지스, 인크.
Priority claimed from PCT/US2006/023123 external-priority patent/WO2007120159A2/en
Publication of KR20080034848A publication Critical patent/KR20080034848A/ko
Application granted granted Critical
Publication of KR101334819B1 publication Critical patent/KR101334819B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1695—Protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/02—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using magnetic or inductive elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

안티퓨즈 회로(10)는 MTJ(자기 터널 접합) 안티퓨즈(18)가 프로그램 전압에 응답하여 이전에 저 저항 상태로 프로그래밍되었는지를 나타내는 신호를 비트 기반으로 제공한다. 감지 증폭기(12)는 저항 상태 신호를 제공한다. 다수의 기준 자기 터널 접합들(16)은 병렬로, 그리고 감지 증폭기(12)에 결합되며, 각각(50, 52, 54)은 MTJ 안티퓨즈(18)의 각각의 저항 상태와 상이하도록 감지 증폭기(12)에 의해 결정될 수 있는 집합적 저항을 제공하도록 하는 범위 내의 저항을 갖는다. 기록 회로는 자신(20)이 안티퓨즈 자기 터널 접합(18)을 프로그래밍하도록 인에이블될 때 프로그램 전압을 생성하는데 충분한 전류를 선택적으로 제공한다. MTJ 안티퓨즈(18)에서의 저항 변화를 검출할 시에, 기록 회로(20)는 안티퓨즈(18)에 공급된 전류를 감소시킨다. 다수의 안티퓨즈들이 동시에 프로그래밍될 수 있다. 트랜지스터들의 게이트 산화물 두께는 최적의 성능을 위해 조정된다.
안티퓨즈, 감지 증폭기, 자기 터널 접합, 기록 회로, 트랜지스터

Description

안티퓨즈 회로{Antifuse circuit}
본 발명은 일반적으로 집적 회로들에 관한 것으로, 특히 집적 회로들에서 사용되는 안티퓨즈들에 관한 것이다.
퓨징(fusing)은 특히 메모리들에서 리던던시(redundancy)를 구현하기 위함 뿐아니라 타이밍 및 바이어스 조건들과 같은 회로 조정들을 행하기 위해 집적 회로들에서 통상적으로 사용되었다. 이것은 통상적으로 이 기능을 수행하는 장비를 통한 별도의 경로를 요구하는 레이저 퓨징 기술들을 사용하여 행해짐으로써, 추가적인 테스트 비용들을 발생시켰다. 이러한 추가 비용들을 감소시키기 위해, 전기적으로 프로그래밍 가능한 퓨즈들 및 안티퓨즈들을 개발하는 작업이 행해졌다. 이 점에서의 어려움들 중 하나는 적당한 전압들을 사용하면서 충분한 신뢰도를 달성하는 것이다. 과도하게 높은 전압들이 종종 효율적인 프로그래밍을 위해 필요로 된다. 자기 터널 접합(MTJ) 장치들의 사용은 요구되는 전압 레벨을 감소시킬 것이고 전망되었다. MTJ 장치들은 일반적으로 상기 장치의 전기 동작 특성을 비교적 균일하게 하는 방식으로 제조하기 어려웠다. 웨이퍼들 사이에서뿐만 아니라, 다이 사이간에서 변동들이 큰 경향이 있다. 또한, 프로세스에서의 변화들이 또한 전기 특성들을 상당히 변경시킨다. 또한, 프로그래밍의 시간은 레이저들을 사용하여 감소될지라도, 바람직한 것보다는 여전히 길다.
따라서, 전기 동작 특성들의 변동들이 있는 곳에서 비교적 낮은 전압들로 프로그래밍될 수 있고, 유사하게 퓨즈 또는 안티퓨즈의 상태를 효율적으로 판독할 수 있는 퓨즈들 및/또는 안티퓨즈들이 필요로 된다. 퓨즈들 및/또는 안티퓨즈들을 프로그래밍하는데 필요한 시간을 감소시키는 것이 또한 필요로 된다. 모든 이러한 상황들에서, 신뢰 가능한 동작을 유지하면서 집적 회로 상의 에어리어를 가능한 한 적게 유지하는 것이 또한 바람직하다.
본 발명은 동일한 요소들에는 동일한 참조 번호들이 병기되어 있는 첨부 도면들에서 제한이 아니라 예로서 설명된다.
도 1은 본 발명의 실시예에 따른 안티퓨즈 회로의 회로도.
도 2는 도 1의 안티퓨즈 회로의 동작을 이해하는데 유용한 타이밍도.
도 3은 도 1에 도시된 유형의 안티퓨즈 회로들을 사용하는 안티퓨즈 시스템의 블록도.
일 양상에서, MTJ 안티퓨즈의 상태를 판독하는데 사용되는 기준은 기준 저항을 설정하기 위해 병렬의 프로그래밍되지 않은 MTJ 디바이스들을 포함한다. 병렬의 MTJ들은 MTJ 안티퓨즈의 프로그래밍된 저항과 프로그래밍되지 않은 저항 사이에 있는 저항을 제공한다. MTJ 안티퓨즈와 동일한 구성으로 이루어진 기준에 의하면, 제조 프로세스의 변동들에 기인하는 동작 특성들의 변화들을 추적할 시에, 상기 기준이 비교적 효율적이다. 또한, 병렬의 MTJ 장치들의 수가 선택 가능하여, 저항 레벨이 최적은 기준 저항을 달성하도록 조정될 수 있다. 이것은 프로그래밍되지 않은 MTJ 안티퓨즈들 사이의 저항의 변동 때문에 특히 중요하다. 기준 저항은 항상 심지어 최소의 프로그램되지 않은 저항을 갖는 것의 프로그램되지 않은 저항 아래에 검출 가능하게 있어야 할 필요가 있다. 기준 및 MTJ 안티퓨즈는 MTJ 장치들의 브레이크다운 전압(breakdown voltage)을 초과할 수 있는 보다 높은 전압으로부터 MTJ 장치들을 보호하기 위해 보다 높은 전압들을 핸들링하도록 이루어진 패스 트랜지스터(pass transistor)에 의해 감지 증폭기에서 사용되는 보다 높은 전압들로부터 보호된다. 유사하게, 이러한 패스 장치들은 또한 프로그래밍 동안 기록 회로에 의해 사용되는 다소 높은 전압들로부터 감지 증폭기를 보호한다. 또한, 기록 회로는 전류 흐름을 감소시킴으로써 MTJ 안티퓨즈의 브레이크다운에 응답하며, 이는 전류가 어딘가에서 더 빠르게 사용되도록 할 수 있다. 이것은 도면들 및 다음의 설명을 참조하여 보다 양호하게 이해된다.
감지 증폭기(12), 보호 회로(14), 기준(16), 안티퓨즈(18), 및 기록 회로(20)를 포함하는 안티퓨즈 회로(10)가 도 1에 도시되어 있다. 이 설명되는 실시예에서 안티퓨즈(18)는 자기 터널 접합(MTJ) 장치이다. 안티퓨즈 회로(10)가 다른 유형들의 안티퓨즈들 또는 심지어 퓨즈들에도 잠재적으로 적용 가능할지라도, MTJ 장치는 프로그래밍에 대한 전압 요건이 비교적 낮기 때문에 특히 유용하다.
감지 증폭기(12)는 P 채널 트랜지스터(22), 인버터(24), P 채널 트랜지스 터(26), N 채널 트랜지스터(28), P 채널 트랜지스터(30), N 채널 트랜지스터(32), P 채널 트랜지스터(34), 및 인버터(36)를 포함한다. 보호 회로(14)는 N 채널 트랜지스터(38) 및 N 채널 트랜지스터(40)를 포함한다. 기준 회로(16)는 MTJ 장치들(50, 52, 및 54)을 포함한다. 기록 회로(20)는 레벨 시프터(50), P 채널 트랜지스터(58), P 채널 트랜지스터(60), P 채널 트랜지스터(62), N 채널 트랜지스터(64), 및 N 채널 트랜지스터(66)를 포함한다. 트랜지스터들(38, 40, 58, 60, 62, 64, 및 66)은 모두 특히 더 높은 전압들을 핸들링하도록 이루어진 트랜지스터들이다. 이것은 통상적으로 게이트 유전체 두께를 증가시킴으로써 달성된다. 그러므로, P 채널 트랜지스터들(58, 60, 및 62)은 P 채널 트랜지스터들(22, 26, 30, 34)보다 더 큰 브레이크다운 전압을 갖는다. 유사하게, N 채널 트랜지스터들(38, 40, 64, 및 66)은 N 채널 트랜지스터들(28 및 32)보다 더 큰 브레이크다운 전압을 갖는다. 상이한 전압들을 핸들링할 수 있도록 하기 위해 집적 회로가 상이한 브레이크다운 전압들을 가진 트랜지스터들을 갖는 것이 통상적이다. 보다 낮은 브레이크다운 트랜지스터들은 보다 높은 성능 및 보다 낮은 전력을 위한 것이다. 전형적인 애플리케이션에서, VDDL은 논리 장치들을 위한 것이며, VDDH는 입/출력 회로들을 위한 것이다. 감지 증폭기(12)는 저 전원 전압(VDDL)에 의해 전력을 공급받고, 기록 회로(20)는 고 전원 전압(VDDH)에 의해 전력을 공급받는다. 이 예에서 VDDL에 대한 공칭 전압은 1.8 볼트이고, VDDH에 대한 공칭 전압은 3.3 볼트이다.
트랜지스터(22)는 전력 온 리셋(POR) 신호(PORB)(B는 능동 논리 로우 신호(active logic low signal)를 나타내는데 사용됨)를 수신하는 게이트, VDDL에 접 속된 소스, 및 드레인을 갖는다. 인버터(24)는 트랜지스터(22)의 드레인에 접속된 입력 및 상보성 출력 신호(BUSEB)를 제공하는 출력을 갖는다. 트랜지스터(26)는 VDDL에 접속된 소스, 및 트랜지스터(22)의 드레인에 접속된 드레인, 및 게이트를 갖는다. 트랜지스터(28)는 트랜지스터(26)의 드레인에 접속된 드레인, 트랜지스터(26)의 게이트에 접속된 게이트, 및 소스를 갖는다. 트랜지스터(30)는 VDDL에 접속된 소스, 트랜지스터들(26 및 28)의 드레인들에 접속된 게이트, 및 드레인을 갖는다. 트랜지스터(32)는 트랜지스터(30)의 드레인에 접속된 드레인, 트랜지스터(30)의 게이트에 접속된 게이트, 및 소스를 갖는다. 트랜지스터(34)는 VDDL에 접속된 소스, POR 신호(PORB)를 수신하는 게이트, 및 트랜지스터들(30 및 32)의 드레인들에 접속된 드레인을 갖는다. 인버터(36)는 트랜지스터들(34, 32, 및 30)의 드레인에 접속된 입력, 및 출력 신호(FUSE)를 제공하는 출력을 갖는다.
트랜지스터(38)는 트랜지스터(28)의 소스에 접속된 드레인, 판독 바이어스 전압(RB)을 수신하는 게이트, 및 소스를 갖는다. 트랜지스터(40)는 트랜지스터(32)의 소스에 접속된 드레인, 판독 바이어스 전압(RB)을 수신하는 게이트, 및 소스를 갖는다. 감지 증폭기(12) 및 보호 회로(14)는 함께 감지 회로로서 간주될 수 있다.
MTJ들(50, 52, 54)은 각각 트랜지스터(38)의 소스에 접속된 제 1 단자 및 네거티브 전원 단자(VSS)에 접속된 제 2 단자를 갖는다. VSS는 전형적으로 접지이다. 안티퓨즈(18)는 트랜지스터(40)의 소스에 접속된 제 1 단자 및 VSS에 접속된 제 2 단자를 갖는다. 안티퓨즈(18)의 제 1 단자는 기록 회로(20)에서 전류의 제어를 돕기 위해 MTJ 전압(VMTJ)을 제공한다.
레벨 시프터(56)는 선택 신호(SELECT B)를 수신하는 입력, 및 출력을 갖는다. 트랜지스터(58)는 기록 전력 신호(WP)를 수신하는 소스, 레벨 시프터(56)의 출력에 접속된 게이트, 및 안티퓨즈(18)의 제 1 단자에 접속된 드레인을 갖는다. 트랜지스터(60)는 기록 전력 신호(WP)를 수신하는 소스, 트랜지스터(58)의 드레인에 접속된 드레인, 및 게이트를 갖는다. 트랜지스터(62)는 VDDH에 접속된 소스, 트랜지스터(60)의 게이트에 접속된 드레인, 및 VSS에 접속된 게이트를 갖는다. 트랜지스터(62)의 드레인은 폴드백 전압(foldback voltage)(VFB)을 제공한다. 트랜지스터(64)는 트랜지스터(62)의 드레인에 접속된 드레인, 기록 전력 신호(WP)를 수신하는 게이트, 및 소스를 갖는다. 트랜지스터(66)는 트랜지스터(64)의 소스에 접속된 드레인, MTJ(18)의 제 1 단자에 접속된 게이트, 및 VSS에 접속된 소스를 갖는다.
안티퓨즈 회로(10)의 동작이 도 2의 타이밍도와 관련하여 설명된다. 전력 상승시에, POR 신호(PORB)는 전력이 안정화되고 회로들이 응답하는데 충분한 시간 동안 논리 로우이다. 이 최초 논리 로우 상태에서, 트랜지스터들(22 및 34)은 도통되어, 인버터들(24 및 36)이 논리 로우를 출력하도록 한다. VDDH 및 VDDL이 자신의 궁극적인 전압을 향해 전압이 상승할 때, 선택 신호(SELECT B), MTJ 전압(VMTJ), 및 폴드백 전압(VFB)이 또한 상승한다. VDDL의 상승은 VDDH의 상승에 대해 지연된다. VDDL의 상승이 검출되고, 의도된 지연 후에, POR 신호(PORB)가 비활성 논리 하이 상태에 이른다. 비활성이 되는 POR 신호(PORB)에 응답하여, FUSE 및 FUSES는 상보적이 되고, VMTJ는 논리 로우가 된다. SELECTB는 비활성 상태의 논리 하이로 유지된다.
이 예에서, 안티퓨즈(18)는 아직 프로그램되지 않아서, 이 시간에 논리 로우(또는 논리 0)가 판독되고 있다. 이 경우에, 병렬의 MTJ들(50, 52, 및 54)의 저항은 안티퓨즈(18)의 저항보다 더 낮다. 이로 인해, PORB가 트랜지스터들(22 및 34)이 비-도통되도록 하는 논리 하이로 스위칭함으로써 감지 증폭기(12)의 제어를 릴리스할 시에 트랜지스터(28)의 드레인이 트랜지스터(32)의 드레인보다 더 낮은 전압이 된다. 이것은 감지 증폭기(12)가 트랜지스터들(30 및 32)의 드레인들 상에 논리 하이를 가져서 출력 신호(FUSE)가 논리 로우가 되도록 하며, 이에 대응하여 트랜지스터들(26 및 28)의 드레인들은 논리 로우가 되어 출력 신호(FUSEB)가 논리 하이가 되도록 하는 효과를 갖는다. 논리 하이의 SELECTB에 의해, 레벨 시프터(56)는 트랜지스터(58)에 논리 하이를 제공하여, 트랜지스터(58)가 비-도통된다. 기록 전력 신호(WP)는 논리 로우가 되어, 트랜지스터(64)는 비-도통된다. 트랜지스터(62)는 도통되어 논리 하이를 트랜지스터(60)의 게이트에 제공해서, 트랜지스터(60)가 비-도통된다. 비-도통되는 트랜지스터들(58 및 60)에 의해, VMTJ가 안티퓨즈(18)에 의해 제어된다.
안티퓨즈(18)가 프로그래밍되는 경우에, 도 2에 도시된 바와 같이, 기록 전력(WP)은 VDDH와 실질적으로 동일한 전압인 프로그래밍 레벨에 이르게 되는데, 상기 전압은 이 예에서 약 3.3 볼트이다. 트랜지스터들(58 및 60)은 여전히 비-도통되어, VMTJ는 변화되지 않는다. WP가 프로그래밍 레벨로 상승된 이후에, SELECTB는 논리 로우에 이르게 되어, 실제 프로그래밍을 개시한다. SELECTB가 논리 로우가 되는 것에 응답하여, 레벨 시프터(56)는 트랜지스터(58)의 게이트에 논리 로우를 제 공하여, 트랜지스터(58)가 도통되도록 한다. 트랜지스터(64)는 WP가 프로그래밍 레벨에 있기 때문에 도통된다. 트랜지스터(66)는 또한 도통되는 트랜지스터(58)가 트랜지스터(66)가 도통되도록 할 만큼 충분히 높은 전압을 트랜지스터(66)의 게이트에 제공하기 때문에 도통된다. 도통되는 트랜지스터들(64 및 66)에 의해, 트랜지스터(60)의 게이트에서의 전압은 트랜지스터(58)가 도통되도록 할 만큼 충분히 낮다. 이 경우에, 트랜지스터(60)는 바람직하게는 트랜지스터(58)보다 더 많은 전류를 전달한다. 그 목적은 VMTJ의 전압 레벨을 안티퓨즈를 브레이크다운할 만큼 충분히 높도록 하는 것이다. MTJ인 안티퓨즈(18)에 의하면, 브레이크다운 전압은 통상적으로 1.8 볼트 또는 그 이하이다. VMTJ의 전압은 트랜지스터들(58 및 60) 둘 모두가 도통되는 경우에 거의 3.3 볼트이다. 트랜지스터들(38 및 40)은 바이어싱되어 이 높은 전압이 감지 증폭기(12)에 도달하지 않도록 한다. 판독 바이어스(RB)의 전압은 안티퓨즈(18)의 상태를 용이하게 판독하는데 필요로 되는 전압 위의 임계 전압이다.
이 예에서, 판독 바이어스 전압(RB)은 약 1.2 볼트이다. 이 전압은 판독 동안 MTJ 브레이크다운에 도달하지 않도록 할 만큼 충분히 낮아야 한다. 이 바이어스는 판독과 프로그램 사이에서 변화되지 않는다. 3.3 볼트의 VMTJ에 의하면, 감지 증폭기(12)는 보호 회로(14)에 의해 보호되고, 안티퓨즈(18)는 브레이크다운되고, 매우 더 도통된다. MTJ 장치인 안티퓨즈(18)에 대한 전형적인 변화는 수만 옴으로부터 수백 옴까지; 예를 들어, 2만 옴으로부터 2백 옴까지이다. 이것은 트랜지스터(66)의 게이트 상의 전압을 자신의 임계 전압 아래로 감소시켜서, 상기 트랜지스터가 비-도통되도록 하는 효과를 갖는다. 비-도통되는 트랜지스터(66)에 의해, 트랜지스터(60)의 드레인은 트랜지스터(60)가 비-도통되도록 하는 논리 하이가 된다. 비-도통되는 트랜지스터(60)에 의해, 안티퓨즈(18)를 통한 전류는 트랜지스터(58)를 통한 전류에 의해 제한된다. 이로 인해, 기록 전력(WP) 신호 상에 부하가 감소되어, 다른 회로들은 기록 전력 신호(WP)로부터 더 많은 전류를 수신할 수 있게 된다. 트랜지스터(58)를 통해 달성되는 안티퓨즈(18)를 통한 지속적인 전류 흐름은 안티퓨즈(18)가 적어도 예상되는 낮은 저항을 달성하도록 하는데 있어서 유용하다라고 여겨진다.
FUSE 및 FUSEB 출력들은 감지 증폭기(12)가 래치(latch)이기 때문에, 프로그래밍 동안 아마도 변화하지 않을 것이다. 그러므로, 프로그래밍 이후에, 전력은 리셋될 필요가 있다. 전력을 스위치 온하는 것에 대해 상술된 바와 같이, PRO 신호(PORB)는 트랜지스터들(26 및 32)의 드레인들 둘 모두를 인버터들(24 및 36)에 의해 논리 하이로서 인식되는 동일한 전압으로 유지시키는 논리 로우로 발생된다. PORB의 활성 부분 동안, SELECTB는 논리 하이로 상승되어, 트랜지스터(58)가 비-도통된다. VDDL이 미리 결정된 지연 시간 동안 자신의 원하는 레벨로 상승된 이후에, POR 신호(PORB)는 비활성 논리 하이 상태에 이른다. 이 시점에서, 트랜지스터들(28 및 32)의 드레인들은 트랜지스터들(22 및 34)에 의해 실질적으로 동일한 전압으로 유지되고 있지만, 트랜지스터(30)는 안티퓨즈(18)의 저항이 기준(16)의 저항보다 더 낮기 때문에, 트랜지스터(26)보다 더 많은 전류를 전달하고 있다. 그러므로, 트랜지스터(30)는 트랜지스터(26)보다 더 많은 전압을 강하시켜, 트랜지스터들(22 및 34)이 논리 하이로 진행하는 PORB로 인해 비-도통되는 시간에 트랜지스터(32)의 드레인 상의 전압이 트랜지스터(28)의 드레인 상의 전압보다 다소 낮은 전압이 된다. 그 후, 감지 증폭기(12)는 비교적 더 낮은 전압에서 트랜지스터(32)의 드레인 상의 전압으로 래치되어, 논리 로우가 트랜지스터(32)의 드레인 상으로 래치되고, 논리 하이가 트랜지스터(28)의 드레인 상으로 래치된다. 이 상태에서, FUSE는 논리 하이가 되고 FUSEB는 논리 로우가 된다. 기록 회로(20)는 비-도통되는 트랜지스터들(58, 60, 64 및 66)을 갖는다. 트랜지스터(62)는 도통되지만, 비-도통되는 트랜지스터들과 직렬이어서, 전류를 끌어당기지 않는다.
병렬의 3개의 MTJ 장치들을 사용하면 기준(16)이 프로그래밍되지 않을 때의 안티퓨즈(18)의 저항보다 훨씬 더 낮은 저항을 갖게 된다. 프로그래밍되는 상태에서, 안티퓨즈(18)의 저항은 부분적으로는 프로세스 변동에 기인하지만, 또한 MTJ 장치의 가변 자기 특성으로 인해 상당히 가변될 수 있다. MTJ의 저항은 자신의 자기 상태에 기초하여 상이할 것이다. 이것은 자신을 메모리 어레이 내의 메모리 셀의 부분으로서 사용될 수 있도록 하는 자기 상태에 기초한 저항의 차이이다. 그러므로, 본래, MTJ는 자신의 저항에 대해 예측 불가능하다. 그러므로, 심지어 3개의 기준들은 상이한 자기 상태일 수 있다. 최악의 경우는 기준 MTJ들이 높은 저항성 자기 상태이고 안티퓨즈가 낮은 저항성 자기 상태일 때이다. 병렬의 3개의 MTJ들의 경우에, 기준은 안티퓨즈보다 저항이 충분히 낮다. 프로그래밍된 상태는 MTJ를 물리적으로 변경시켜 MTJ를 덜 관심이 있도록 하는 비-가역적 프로세스에서 달성된다. 모든 3개의 기준 MTJ들이 낮은 저항의 자기적 상태일지라도, 상기 MTJ들은 임 의의 성공적으로 프로그래밍된 안티퓨즈의 저항보다 충분히 높다.
기록 전력 회로(72), 안티퓨즈 회로(10), 및 안티퓨즈 회로(10')를 포함하는 안티퓨즈 시스템(70)이 도 3에 도시되어 있다. 안티퓨즈 시스템은 또한 도시되지 않은 부가적인 안티퓨즈 회로를 포함한다. 안티퓨즈 회로(10')는 안티퓨즈 회로(10)와 동일하게 구성되며, 유일한 차이점은 안티퓨즈 회로(10')가 상이한 SELECT 신호를 수신한다는 것이다. 도시되지 않은 안티퓨즈 회로들은 또한 안티퓨즈 회로(10)와 동일하게 구성될 수 있다. 안티퓨즈 회로(10')의 경우에, 상기 안티퓨즈 회로(10')는 SELECT B' 신호를 수신한다. 프로그래밍 동작에서, 기록 전력 회로(72)는 제한된 전류 구동 케이퍼빌리티를 갖는다. 프로그래밍이 비교적 용이한 MTJ들을 갖는 안티퓨즈 회로들이 프로그래밍되기 때문에, 이들에 필요로 되는 전류는 기록 회로들에서의 폴드백 동작에 의해 감소된다. 예를 들어, 안티퓨즈 회로(10)에서, 트랜지스터(60)는 비-도통되어 기록 전력 신호(WP)로부터 필요로 되는 전류를 감소시켜서, 더 많은 전류가 다른 안티퓨즈 회로들에 공급되도록 한다. 이것은 수천 개 또는 그 이상의 안티퓨즈들에서도, 프로그래밍을 달성하기 위해 상당히 더 많은 전압 및 전류를 필요로 하는 MTJ들을 갖는 몇 개의 안티퓨즈들이 종종 존재한다는 것이 발견되었기 때문에 중요할 수 있다. 그러므로, 기록 전력 회로는 용이한 MTJ들을 프로그래밍하기 위해 충분히 높은 전력 케이퍼빌리티로 설계될 수 있고, 각각의 성공적인 프로그래밍에 의해, 더 많은 전력이 나머지 MTJ들을 프로그래밍하는데 이용 가능하다. 특히, 전형적으로 어려운 것이 단지 몇 개의 MTJ들이고 어려움과 용이함 간의 차이는 비교적 크기 때문에, 기록 전력 회로(72)가 최초에 제한된 전력만을 공급하기 위해 기록 회로(20)의 폴드백 기술을 사용하고 나서, MTJ들이 어려운 MTJ들을 프로그래밍하기 위해 프로그래밍될 때 증가된 전력 가용성을 사용하는 것이 집적 회로 상에 필요로 되는 에어리어를 상당히 절약시킬 수 있다.
안티퓨즈 회로는 감지 회로, 안티퓨즈 자기 터널 접합, 다수의 기준 자기 터널 접합, 및 기록 회로를 갖는다. 감지 회로는 제 1 입력, 제 2 입력 및 출력을 갖고, 감지 증폭기의 출력은 안티퓨즈 회로가 제 1 저항 상태를 갖는지 또는 제 2 저항 상태를 갖는지를 나타내는 논리 값을 제공한다. 안티퓨즈 자기 터널 접합은 감지 회로의 제 1 입력에 결합된다. 안티퓨즈 자기 터널 접합은 최초에, 미리 결정된 프로그램 전압을 수신하는 것에 응답하여 제 2 저항 상태로 영구적으로 변화될 수 있는 제 1 저항 상태를 갖는다. 다수의 기준 자기 터널 접합들은 병렬로, 그리고 감지 회로의 제 2 입력에 결합된다. 다수의 기준 자기 터널 접합들 각각은 안티퓨즈 자기 터널 접합의 제 1 저항 상태 및 제 2 저항 상태 각각과 상이하도록 감지 회로에 의해 결정될 수 있는 집합적 저항을 제공하도록 하는 범위 내의 저항을 갖는다. 기록 회로는 안티퓨즈 자기 터널 접합과 결합되며, 기록 회로는 자신이 안티퓨즈 자기 터널 접합을 프로그래밍하도록 인에이블될 때, 미리 결정된 프로그램 전압을 생성하는데 충분한 전류를 선택적으로 제공한다. 다수의 기준 자기 터널 접합들은 기준 자기 터널 접합들을 더 포함한다. 감지 회로는 제 1 및 제 2 격리 트랜지스터(isolation transistor)를 더 포함한다. 제 1 및 제 2 격리 트랜지스터들은 각각 제 1 입력 및 제 2 입력에 결합된다. 제 1 및 제 2 격리 트랜지스터들 각각은 논리 기능들을 구현하는 감지 회로 내의 다른 트랜지스터들보다 더 두꺼운 게이트 산화물을 갖는다. 제 1 및 제 2 격리 트랜지스터들은 다수의 기준 자기 터널 접합들 및 안티퓨즈 자기 터널 접합을 감지 회로에 전력을 공급하는데 사용되는 전원 전압으로부터 전기적으로 격리시키고, 감지 회로를 미리 결정된 프로그램 전압으로부터 전기적으로 격리시킨다. 제 1 및 제 2 격리 트랜지스터들은 바이어스 전압을 수신하는 단자에서 함께 접속되는 제어 전극을 더 포함한다. 바이어스 전압은 제 1 및 제 2 격리 트랜지스터들 각각에 대해 이의 제 1 전류 전극으로부터 제 2 전류 전극으로 통과되는 전압의 크기를 제한하는 기능을 한다. 감지 회로는 단일 제어 신호에 의해 제어된다. 단일 제어 신호는 감지 회로의 내부 노드들을 사전충전하고 등화시키는데 사용되며, 전력 상승 시에 어서트(assert)되고, 안전한 전원 전압 및 바이어스 전압 둘 모두가 감지 회로에 인가된 후에 디어서트(deassert)된다. 감지 회로는 제 1 및 제 2 입력에서 정확한 전류 감지를 제공하기 위해 대칭적인 설계 및 레이아웃을 갖는 트랜지스터 회로를 포함하며, 상기 대칭적인 설계 및 레이아웃은 기생 불균형의 영향들을 최소화한다. 기록 회로는 각각 트랜지스터 논리 기능들을 구현하는 감지 회로 내의 트랜지스터들보다 더 두꺼운 게이트 산화물을 갖고, 감지 회로에 전력을 공급하는데 사용되는 것보다 더 높은 전압이 안티퓨즈 자기 터널 접합에 인가되도록 하는 트랜지스터들을 포함한다. 기록 회로는 안티퓨즈 회로 내의 프로그램 전류를 프로그램 전류의 최초 값으로부터 감소시키기 위해 안티퓨즈 자기 터널 접합의 저항의 감소에 응답하는 전류 제한 회로를 더 포함한다. 기록 회로는 논리 신호 값을 갖는 신호로부터 미리 결정된 프로그램 전압에 사용되는 보다 높은 전압 전위로 인터페이싱하는 레벨 시프터를 더 포함한다. 안티퓨즈 회로는 시스템에서 또한 사용된다. 상기 시스템은 다수의 안티퓨즈 회로들을 포함한다. 각각의 안티퓨즈 회로는 미리 결정된 프로그램 전압을 제공하기 위해 기록 전력 회로에 결합되는 입력을 갖고, 여기서 다수의 안티퓨즈 회로 중 하나 이상은 각각의 안티퓨즈 자기 터널 접합의 저항 상태들을 변경하도록 프로그래밍됨으로써, 기록 전력 회로가 다수의 안티퓨즈 회로의 최초 전력 공급 동안 의도하지 않은 프로그래밍을 방지하도록 한다. 다수의 안티퓨즈 회로 중 2개 이상은 시스템 내에서 프로그래밍 시간을 감소시키기 위해 동시에 프로그래밍된다. 안티퓨즈 회로는 다수의 선택 신호들을 더 포함하며, 여기서 다수의 선택 신호들 각각은 다수의 안티퓨즈 회로 중 어느 것이 동시에 프로그램되는지를 선택하기 위해 다수의 안티퓨즈 회로 중 미리 결정된 한 안티퓨즈 회로에 결합된다.
안티퓨즈 회로를 선택적으로 프로그래밍하는 방법은 최초에 제 1 저항 상태를 갖는 안티퓨즈 자기 터널 접합을 제공하는 단계; 기록 회로에 미리 결정된 프로그램 전압을 제공함으로써 안티퓨즈 자기 터널 접합을 제 2 저항 상태로 영구적으로 변화시키기 위해 기록 회로를 안티퓨즈 자기 터널 접합에 결합시키는 단계; 및 안티퓨즈 자기 터널 접합의 저항 감소를 검출하는 것에 응답하여 안티퓨즈 자기 터널 접합에 인가된 제 1 전류로부터 보다 낮은 제 2 전류로 전류를 제한하는 단계를 포함한다. 상기 방법은 안티퓨즈 자기 터널 접합에 흐르는 전류가 없도록 제 2 전류를 고정시키는 단계를 더 포함한다. 상기 방법은 안티퓨즈 자기 터널 접합에 흐르는 전류가 없도록 제 2 전류를 고정시키는 단계를 더 포함한다.
안티퓨즈 회로는 감지 회로, 안티퓨즈 자기 터널 접합, 기준 저항, 및 기록 회로를 포함한다. 감지 회로는 제 1 입력, 제 2 입력 및 출력을 갖는다. 감지 회로의 출력은 안티퓨즈 회로가 제 1 저항 상태를 갖는지 또는 제 2 저항 상태를 갖는지를 나타내는 논리 값을 제공한다. 안티퓨즈 자기 터널 접합은 감지 회로의 제 1 입력에 결합된다. 안티퓨즈 자기 터널 접합은 최초에, 미리 결정된 프로그램 전압을 수신하는 것에 응답하여 제 2 저항 상태로 영구적으로 변화될 수 있는 제 1 저항 상태를 갖는다. 기준 저항은 감지 회로의 제 2 입력에 결합된다. 기준 저항은 안티퓨즈 자기 터널 접합의 제 1 저항 상태 및 제 2 저항 상태 각각과 상이하다. 기록 회로는 안티퓨즈 자기 터널 접합에 결합된다. 기록 회로는 자신이 안티퓨즈 터널 접합을 프로그래밍하도록 인에이블될 때 미리 결정된 프로그램 전압을 생성하는데 충분한 전류를 선택적으로 제공하며, 안티퓨즈 자기 터널 접합의 저항 변화를 검출하는 것에 응답하여 전류를 미리 결정된 보다 낮은 값으로 감소시킨다. 기록 회로는 적어도 제 1 두께의 게이트 산화물을 각각 갖는 트랜지스터들을 포함한다. 감지 회로는 안티퓨즈 자기 터널 접합과 인터페이스하는 트랜지스터를 포함하며, 적어도 제 1 두께의 게이트 산화물을 갖는다. 감지 회로는 적어도 제 2 두께의 게이트 산화물을 갖는 트랜지스터들을 더 포함한다. 제 2 두께는 제 1 두께보다 더 작다. 기준 저항은 감지 회로의 제 2 입력과 기준 전압 단자 사이에 병렬로 결합되는 다수의 기준 자기 터널 접합들을 더 포함한다.
안티퓨즈 회로는 감지 회로, 안티퓨즈 자기 터널 접합, 기준 저항, 및 기록 회로를 포함한다. 감지 회로는 제 1 입력, 제 2 입력, 및 출력을 갖는다. 감지 회로의 출력은 안티퓨즈 회로가 제 1 저항 상태를 갖는지 또는 제 2 저항 상태를 갖는지를 나타내는 논리 값을 제공한다. 안티퓨즈 자기 터널 접합은 감지 회로의 제 1 입력에서 감지 회로의 제 1 트랜지스터에 결합된다. 안티퓨즈 자기 터널 접합은 최초에, 미리 결정된 프로그램 전압을 수신하는 것에 응답하여 제 2 저항 상태로 영구적으로 변화될 수 있는 제 1 저항 상태를 갖는다. 기준 저항은 감지 회로의 제 2 입력에 결합된다. 기준 저항은 안티퓨즈 자기 터널 접합의 제 1 저항 상태 및 제 2 저항 상태 각각과 상이하다. 기록 회로는 안티퓨즈 자기 터널 접합에 결합된다. 기록 회로는 자신이 안티퓨즈 자기 터널 접합을 프로그래밍하도록 인에이블될 때 미리 결정된 프로그램 전압을 생성하는데 충분한 전류를 선택적으로 제공한다. 기록 회로는 적어도 제 1 두께의 게이트 산화물을 각각 갖는 트랜지스터들을 포함한다. 감지 회로의 제 1 트랜지스터는 또한 적어도 제 1 두께의 게이트 산화물을 갖는다. 감지 회로는 적어도 제 2 두께의 게이트 산화물을 갖는 트랜지스터들을 더 포함하고, 제 2 두께는 제 1 두께보다 더 작다. 기준 저항은 감지 회로의 제 2 입력과 기준 전압 단자 사이에 병렬로 결합되는 다수의 기준 자기 터널 접합들을 더 포함한다.
설명을 위해 선택된 본원의 실시예들에 대한 각종 변화들 및 변경들이 당업자들에 의해 용이하게 행해질 것이다. 예를 들어, 트랜지스터 유형들은 게이트 상에 인가된 논리 상태가 대응하는 스위치에 의해 반전될 수 있다. 본 발명으로부터 또 다른 유형들의 안티퓨즈들이 이점을 얻을 수 있다. 본 발명의 정신을 벗어나지 않는 정도까지의 이와 같은 변경들 및 변화들은 다음의 청구항들의 철저한 이해에 의해서만 액세스되는 본 발명의 범위 내에 포함되도록 의도된다.

Claims (20)

  1. 안티퓨즈 회로에 있어서:
    제 1 입력, 제 2 입력 및 출력을 갖는 감지 회로로서, 감지 증폭기의 출력은 상기 안티퓨즈 회로가 제 1 저항 상태를 갖는지 또는 제 2 저항 상태를 갖는지를 나타내는 논리 값을 제공하는, 상기 감지 회로;
    상기 감지 회로의 상기 제 1 입력에 결합되는 안티퓨즈 자기 터널 접합으로서, 상기 안티퓨즈 자기 터널 접합은 미리 결정된 프로그램 전압을 수신하는 것에 응답하여 상기 제 2 저항 상태로 영구적으로 변화될 수 있는 상기 제 1 저항 상태를 최초에 갖는, 상기 안티퓨즈 자기 터널 접합;
    병렬로, 상기 감지 회로의 상기 제 2 입력에 결합되는 다수의 기준 자기 터널 접합들로서, 상기 다수의 기준 자기 터널 접합들은 상기 안티퓨즈 자기 터널 접합의 상기 제 1 저항 상태 및 상기 제 2 저항 상태 각각과 상이하도록 상기 감지 회로에 의해 결정될 수 있는 집합적 저항을 제공하도록 하는 범위 내의 저항을 각각 갖는, 상기 다수의 기준 자기 터널 접합들; 및
    상기 안티퓨즈 자기 터널 접합에 결합되고, 트랜지스터 논리 기능을 구현하는 상기 감지 회로 내의 트랜지스터들보다 더 두꺼운 게이트 산화물을 각각 갖고 상기 감지 회로에 전력을 공급하는데 사용되는 것보다 더 높은 전압이 상기 안티퓨즈 자기 터널 접합에 인가되도록 하는 트랜지스터들을 포함하는 기록 회로로서, 상기 기록 회로가 상기 안티퓨즈 자기 터널 접합을 프로그래밍하도록 인에이블될 때 상기 기록 회로는 상기 미리 결정된 프로그램 전압을 생성하는데 전류를 선택적으로 제공하는, 상기 기록 회로를 포함하는, 안티퓨즈 회로.
  2. 제 1 항에 있어서, 상기 다수의 기준 자기 터널 접합들은 3개의 기준 자기 터널 접합들을 더 포함하는, 안티퓨즈 회로.
  3. 제 1 항에 있어서, 상기 감지 회로는:
    상기 제 1 입력 및 상기 제 2 입력에 각각 결합되는 제 1 및 제 2 격리 트랜지스터들을 더 포함하고, 상기 제 1 및 제 2 격리 트랜지스터들은 각각 논리 기능들을 구현하는 상기 감지 회로 내의 다른 트랜지스터들보다 더 두꺼운 게이트 산화물을 갖고, 상기 제 1 및 제 2 격리 트랜지스터들은 상기 다수의 기준 자기 터널 접합들 및 상기 안티퓨즈 자기 터널 접합을 상기 감지 회로에 전력을 공급하는데 사용되는 전원 전압으로부터 전기적으로 격리시키고, 상기 감지 회로를 상기 미리 결정된 프로그램 전압으로부터 전기적으로 격리시키는, 안티퓨즈 회로.
  4. 제 3 항에 있어서, 상기 제 1 및 제 2 격리 트랜지스터들 각각은 바이어스 전압을 수신하는 단자에서 함께 접속되는 제어 전극을 더 포함하고, 상기 바이어스 전압은 상기 제 1 및 제 2 격리 트랜지스터들 각각에 대해 이의 제 1 전류 전극으로부터 제 2 전류 전극으로 통과되는 전압의 크기를 제한하는 기능을 하는, 안티퓨즈 회로.
  5. 제 1 항에 있어서, 상기 감지 회로는 단일 제어 회로에 의해 제어되는, 안티퓨즈 회로.
  6. 제 5 항에 있어서, 상기 단일 제어 신호는 상기 감지 회로의 내부 노드들을 사전충전하고 등화하는데 사용되고, 전력 상승 시에 어서트(assert)되고 안전한 전원 전압 및 바이어스 전압 양측 모두가 상기 감지 회로에 인가된 후에 디어서트(de-assert)되는, 안티퓨즈 회로.
  7. 제 1 항에 있어서, 상기 감지 회로는 상기 제 1 입력 및 상기 제 2 입력에서 정확한 전류 감지를 제공하기 위해 대칭적인 설계 및 레이아웃을 갖는 트랜지스터 회로를 더 포함하고, 상기 대칭적인 설계 및 레이아웃은 기생 불균형(parasitic imbalance)의 영향들을 최소화하는, 안티퓨즈 회로.
  8. 삭제
  9. 제 1 항에 있어서, 상기 기록 회로는 상기 안티퓨즈 회로 내의 프로그램 전류를 프로그램 전류의 최초 값으로부터 감소시키기 위해 상기 안티퓨즈 자기 터널 접합의 저항의 감소에 응답하는 전류 제한 회로를 더 포함하는, 안티퓨즈 회로.
  10. 제 1 항에 있어서, 상기 기록 회로는 논리 신호 값을 갖는 신호로부터 상기 미리 결정된 프로그램 전압에 사용되는 보다 높은 전압 전위로 인터페이싱하는 레벨 시프터를 더 포함하는, 안티퓨즈 회로.
  11. 제 1 항에 있어서, 상기 안티퓨즈 회로는 시스템에서 사용되고, 상기 시스템은 상기 미리 결정된 프로그램 전압을 제공하기 위해 기록 전력 회로에 결합되는 입력을 각각 갖는 다수의 안티퓨즈 회로들을 포함하고, 상기 다수의 안티퓨즈 회로 중 하나 이상은 각각의 안티퓨즈 자기 터널 접합의 저항 상태들을 변경하도록 프로그래밍됨으로써, 상기 기록 전력 회로가 상기 다수의 안티퓨즈 회로의 최초 전력 공급 동안 의도하지 않은 프로그래밍을 방지하도록 하는, 안티퓨즈 회로.
  12. 제 11 항에 있어서, 상기 안티퓨즈 회로는 상기 시스템에서 사용되고, 상기 다수의 안티퓨즈 회로 중 2개 이상은 상기 시스템에서 프로그래밍 시간을 감소시키기 위해 동시에 프로그래밍되는, 안티퓨즈 회로.
  13. 제 11 항에 있어서, 다수의 선택 신호들을 더 포함하고, 상기 다수의 선택 신호들 각각은 상기 다수의 안티퓨즈 회로 중 어느 것이 동시에 프로그램되는지를 선택하기 위해 상기 다수의 안티퓨즈 회로 중 미리 결정된 하나의 안티퓨즈 회로에 결합되는, 안티퓨즈 회로.
  14. 안티퓨즈 회로를 선택적으로 프로그래밍하는 방법에 있어서:
    최초에 제 1 저항 상태를 갖는 안티퓨즈 자기 터널 접합을 제공하는 단계;
    기록 회로에 미리 결정된 프로그램 전압을 제공함으로써 상기 안티퓨즈 자기 터널 접합을 제 2 저항 상태로 영구적으로 변화시키기 위해 상기 기록 회로를 상기 안티퓨즈 자기 터널 접합에 결합하는 단계; 및
    상기 안티퓨즈 자기 터널 접합의 저항의 감소를 검출하는 것에 응답하여 상기 안티퓨즈 자기 터널 접합에 인가된 제 1 전류로부터 보다 낮은 제 2 전류로 전류를 제한하는 단계로서, 상기 제 2 전류는 상기 안티퓨즈 자기 터널 접합으로 흐르지 않는, 상기 전류 제한 단계를 포함하는, 안티퓨즈 회로를 선택적으로 프로그래밍하는 방법.
  15. 삭제
  16. 안티퓨즈 회로에 있어서:
    제 1 입력, 제 2 입력 및 출력을 갖는 감지 회로로서, 상기 감지 회로의 상기 출력은 상기 안티퓨즈 회로가 제 1 저항 상태를 갖는지 또는 제 2 저항 상태를 갖는지를 나타내는 논리 값을 제공하고, 상기 안티퓨즈 자기 터널 접합과 인터페이싱하고 적어도 제 1 두께의 게이트 산화물을 갖는 트랜지스터를 포함하며, 적어도 제 2 두께의 게이트 산화물을 갖는 트랜지스터들을 더 포함하고, 상기 제 2 두께는 상기 제 1 두께보다 더 작은, 상기 감지 회로;
    상기 감지 회로의 제 1 입력에 결합되는 안티퓨즈 자기 터널 접합으로서, 상기 안티퓨즈 자기 터널 접합은 미리 결정된 프로그램 전압을 수신하는 것에 응답하여 상기 제 2 저항 상태로 영구적으로 변화될 수 있는 상기 제 1 저항 상태를 최초에 갖는, 상기 안티퓨즈 자기 터널 접합;
    상기 감지 회로의 제 2 입력에 결합되는 기준 저항으로서, 상기 기준 저항은 상기 안티퓨즈 자기 터널 접합의 상기 제 1 저항 상태 및 상기 제 2 저항 상태 각각과 상이한, 상기 기준 저항; 및
    상기 안티퓨즈 자기 터널 접합에 결합되고, 적어도 제 1 두께의 게이트 산화물을 각각 갖는 트랜지스터들을 포함하는 기록 회로로서, 상기 기록 회로가 상기 안티퓨즈 터널 접합을 프로그래밍하도록 인에이블될 때 상기 미리 결정된 프로그램 전압을 생성하는데 제 1 전류를 선택적으로 제공하고, 상기 안티퓨즈 자기 터널 접합의 저항의 변화를 검출하는 것에 응답하여 상기 제 1 전류를 미리 결정된 보다 낮은 값인 제 2 전류로 감소시키는, 상기 기록 회로를 포함하는, 안티퓨즈 회로.
  17. 삭제
  18. 제 16 항에 있어서, 상기 기준 저항은 상기 감지 회로의 상기 제 2 입력과 기준 전압 단자 사이에 병렬로 결합된 다수의 기준 자기 터널 접합들을 더 포함하는, 안티퓨즈 회로.
  19. 안티퓨즈 회로에 있어서:
    제 1 입력, 제 2 입력 및 출력을 갖는 감지 회로로서, 상기 감지 회로의 상기 출력은 상기 안티퓨즈 회로가 제 1 저항 상태를 갖는지 또는 제 2 저항 상태를 갖는지를 나타내는 논리 값을 제공하는, 상기 감지 회로;
    상기 감지 회로의 상기 제 1 입력에서 상기 감지 회로의 제 1 트랜지스터에 결합되는 안티퓨즈 자기 터널 접합으로서, 상기 안티퓨즈 자기 터널 접합은 미리 결정된 프로그램 전압을 수신하는 것에 응답하여 상기 제 2 저항 상태로 영구적으로 변화될 수 있는 상기 제 1 저항 상태를 최초에 갖는, 상기 안티퓨즈 자기 터널 접합;
    상기 감지 회로의 상기 제 2 입력에 결합되는 기준 저항으로서, 상기 기준 저항은 상기 안티퓨즈 자기 터널 접합의 상기 제 1 저항 상태 및 상기 제 2 저항 상태 각각과 상이한, 상기 기준 저항; 및
    상기 안티퓨즈 자기 터널 접합에 결합되는 기록 회로로서, 상기 기록 회로는 상기 기록 회로가 상기 안티퓨즈 자기 터널 접합을 프로그래밍하도록 인에이블될 때 상기 미리 결정된 프로그램 전압을 생성하는데 충분한 전류를 선택적으로 제공하고, 상기 기록 회로는 적어도 제 1 두께의 게이트 산화물을 각각 갖는 트랜지스터들을 더 포함하고, 상기 감지 회로의 제 1 트랜지스터는 또한 적어도 상기 제 1 두께의 게이트 산화물을 갖고, 상기 감지 회로는 적어도 제 2 두께의 게이트 산화물을 갖는 트랜지스터들을 더 포함하고, 상기 제 2 두께는 상기 제 1 두께보다 더 작은, 상기 기록 회로를 포함하는, 안티퓨즈 회로.
  20. 제 19 항에 있어서, 상기 기준 저항은 상기 감지 회로의 상기 제 2 입력과 기준 전압 단자 사이에 병렬로 결합되는 다수의 기준 자기 터널 접합들을 더 포함하는, 안티퓨즈 회로.
KR1020077030153A 2005-06-24 2006-06-13 안티퓨즈 회로 KR101334819B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/166,139 2005-06-24
US11/166,139 US7224630B2 (en) 2005-06-24 2005-06-24 Antifuse circuit
PCT/US2006/023123 WO2007120159A2 (en) 2005-06-24 2006-06-13 Magnetic tunnel junction antifuse circuit comprising parallel connected reference magnetic tunnel junctions to provide an optimum reference resistance

Publications (2)

Publication Number Publication Date
KR20080034848A KR20080034848A (ko) 2008-04-22
KR101334819B1 true KR101334819B1 (ko) 2013-11-29

Family

ID=37567170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077030153A KR101334819B1 (ko) 2005-06-24 2006-06-13 안티퓨즈 회로

Country Status (7)

Country Link
US (2) US7224630B2 (ko)
EP (2) EP1897129A4 (ko)
JP (1) JP2008547222A (ko)
KR (1) KR101334819B1 (ko)
CN (1) CN101553878B (ko)
TW (1) TW200710863A (ko)
WO (1) WO2007001855A2 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973349B2 (en) * 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US7777261B2 (en) * 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7486535B2 (en) * 2007-03-28 2009-02-03 Freescale Semiconductor, Inc. Method and device for programming anti-fuses
US7957179B2 (en) * 2007-06-27 2011-06-07 Grandis Inc. Magnetic shielding in magnetic multilayer structures
US8735885B2 (en) * 2007-12-14 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Antifuse memory device
US7872934B2 (en) * 2007-12-14 2011-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for writing data into memory
US7894248B2 (en) * 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
JP5571303B2 (ja) * 2008-10-31 2014-08-13 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US7750694B1 (en) * 2008-11-11 2010-07-06 Altera Corporation Power on reset circuitry for manufacturability and security using a fuse
JP2010182365A (ja) * 2009-02-04 2010-08-19 Elpida Memory Inc アンチヒューズ回路及び半導体記憶装置
KR101086858B1 (ko) * 2009-04-15 2011-11-25 주식회사 하이닉스반도체 라이트 전압을 생성하는 비휘발성 반도체 메모리 회로
DK2459313T3 (en) 2009-07-31 2015-05-04 Oxley Hughes Ltd Body for improved liquid handling in a micro plate
US8116130B1 (en) * 2009-09-01 2012-02-14 Altera Corporation Integrated circuits with nonvolatile memory elements
US8547736B2 (en) 2010-08-03 2013-10-01 Qualcomm Incorporated Generating a non-reversible state at a bitcell having a first magnetic tunnel junction and a second magnetic tunnel junction
KR101710056B1 (ko) * 2010-08-11 2017-02-27 삼성전자주식회사 퓨즈 회로, 이를 포함하는 퓨즈 어레이 및 반도체 메모리 장치
KR101811303B1 (ko) 2011-07-26 2017-12-26 에스케이하이닉스 주식회사 반도체 집적회로 및 그의 구동 방법
US9093149B2 (en) 2012-09-04 2015-07-28 Qualcomm Incorporated Low cost programmable multi-state device
US9336847B2 (en) * 2014-04-21 2016-05-10 Qualcomm Incorporated Method and apparatus for generating a reference for use with a magnetic tunnel junction
US9455015B2 (en) * 2014-10-10 2016-09-27 Everspin Technologies, Inc. High temperature data retention in magnetoresistive random access memory
US9614144B1 (en) 2015-12-21 2017-04-04 International Business Machines Corporation Otp mram
CA2952941C (en) * 2016-01-08 2018-12-11 Sidense Corp. Puf value generation using an anti-fuse memory array
SG11201901794VA (en) * 2016-08-29 2019-03-28 Skyworks Solutions Inc Fuse state sensing circuits, devices and methods
JP6622745B2 (ja) * 2017-03-30 2019-12-18 キヤノン株式会社 半導体装置、液体吐出ヘッド用基板、液体吐出ヘッド、及び液体吐出装置
US10276239B2 (en) * 2017-04-27 2019-04-30 Ememory Technology Inc. Memory cell and associated array structure
CN108564978B (zh) * 2018-04-20 2021-09-24 电子科技大学 一种具有冗余结构的读电路
KR20220144019A (ko) 2021-04-16 2022-10-26 삼성전자주식회사 메모리 셀의 크기 및 초기 쓰기 전압의 값에 기반하여 최적의 쓰기 전압을 생성하는 메모리 장치
US20230267982A1 (en) 2022-02-24 2023-08-24 Everspin Technologies, Inc. Low resistance mtj antifuse circuitry designs and methods of operation
CN114627945B (zh) * 2022-05-12 2023-06-09 杭州晶华微电子股份有限公司 eFuse存储单元和eFuse***

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6324093B1 (en) 2000-09-15 2001-11-27 Hewlett-Packard Company Write-once thin-film memory
US6778426B2 (en) 2001-08-08 2004-08-17 Kabushiki Kaisha Toshiba Magnetic random access memory including memory cell unit and reference cell unit
JP2004247600A (ja) * 2003-02-14 2004-09-02 Renesas Technology Corp 薄膜磁性体記憶装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0346197A (ja) * 1989-07-13 1991-02-27 Fujitsu Ltd 半導体記憶装置
US6903991B2 (en) * 1995-08-31 2005-06-07 Micron Technology, Inc. Circuit for programming antifuse bits
US5812477A (en) * 1996-10-03 1998-09-22 Micron Technology, Inc. Antifuse detection circuit
US6208549B1 (en) * 2000-02-24 2001-03-27 Xilinx, Inc. One-time programmable poly-fuse circuit for implementing non-volatile functions in a standard sub 0.35 micron CMOS
US6285615B1 (en) * 2000-06-09 2001-09-04 Sandisk Corporation Multiple output current mirror with improved accuracy
US6545928B1 (en) * 2001-09-25 2003-04-08 Micron Technology, Inc. Antifuse programming current limiter
JP2004062922A (ja) * 2002-07-25 2004-02-26 Renesas Technology Corp 不揮発性半導体記憶装置
JP2004164765A (ja) * 2002-11-14 2004-06-10 Renesas Technology Corp 半導体記憶回路
US7368392B2 (en) * 2003-07-10 2008-05-06 Applied Materials, Inc. Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode
US6921711B2 (en) * 2003-09-09 2005-07-26 International Business Machines Corporation Method for forming metal replacement gate of high performance
JP2005092963A (ja) * 2003-09-16 2005-04-07 Renesas Technology Corp 不揮発性記憶装置
US20060092689A1 (en) * 2004-11-04 2006-05-04 Daniel Braun Reference current source for current sense amplifier and programmable resistor configured with magnetic tunnel junction cells

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6324093B1 (en) 2000-09-15 2001-11-27 Hewlett-Packard Company Write-once thin-film memory
US6778426B2 (en) 2001-08-08 2004-08-17 Kabushiki Kaisha Toshiba Magnetic random access memory including memory cell unit and reference cell unit
JP2004247600A (ja) * 2003-02-14 2004-09-02 Renesas Technology Corp 薄膜磁性体記憶装置

Also Published As

Publication number Publication date
EP2421003B1 (en) 2013-11-13
US20070188190A1 (en) 2007-08-16
KR20080034848A (ko) 2008-04-22
US20060291315A1 (en) 2006-12-28
TW200710863A (en) 2007-03-16
US7532533B2 (en) 2009-05-12
EP2421003A3 (en) 2012-03-07
US7224630B2 (en) 2007-05-29
WO2007001855A3 (en) 2007-05-31
CN101553878A (zh) 2009-10-07
JP2008547222A (ja) 2008-12-25
EP1897129A4 (en) 2010-10-20
EP1897129A2 (en) 2008-03-12
EP2421003A2 (en) 2012-02-22
WO2007001855A2 (en) 2007-01-04
CN101553878B (zh) 2012-03-14

Similar Documents

Publication Publication Date Title
KR101334819B1 (ko) 안티퓨즈 회로
WO2007120159A2 (en) Magnetic tunnel junction antifuse circuit comprising parallel connected reference magnetic tunnel junctions to provide an optimum reference resistance
US6498526B2 (en) Fuse circuit and program status detecting method thereof
US7501879B1 (en) eFuse resistance sensing scheme with improved accuracy
US7606058B2 (en) Autonomous antifuse cell
US7986024B2 (en) Fuse sensing scheme
US8441266B1 (en) Sensing circuit
WO2007117790A2 (en) Programmable cell
US6545928B1 (en) Antifuse programming current limiter
CN112582013A (zh) 反熔丝存储单元电路、阵列电路及其读写方法
US7136303B2 (en) System and method using a one-time programmable memory cell
KR101389202B1 (ko) 감지 증폭기, 집적 회로, 전자 시스템 및 오프셋을 감소시키는 방법
US8072831B2 (en) Fuse element reading circuit
US20040174190A1 (en) Latched sense amplifier with full range differential input voltage
US6426668B1 (en) Imbalanced sense amplifier fuse detection circuit
US20020196693A1 (en) System and method for improving dram single cell fail fixability and flexibility repair at module level and universal laser fuse/anti-fuse latch therefor
US5677888A (en) Redundancy circuit for programmable integrated circuits
US9939827B1 (en) Temperature dependent power supply circuitry
US7403432B2 (en) Differential read-out circuit for fuse memory cells
US6606264B2 (en) Programmable circuit and its method of operation
EP0525840A2 (en) Programmable cell with a programmable component outside the signal path
KR100253646B1 (ko) 반도체메모리장치의시그너쳐회로.
US6175481B1 (en) Semiconductor device having a deactivation fuse
GB2307320A (en) Non-volatile memory cell and method of storing data therein

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161108

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171109

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181108

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191112

Year of fee payment: 7