JPH0346197A - 半導体記憶装置 - Google Patents

半導体記憶装置

Info

Publication number
JPH0346197A
JPH0346197A JP1183081A JP18308189A JPH0346197A JP H0346197 A JPH0346197 A JP H0346197A JP 1183081 A JP1183081 A JP 1183081A JP 18308189 A JP18308189 A JP 18308189A JP H0346197 A JPH0346197 A JP H0346197A
Authority
JP
Japan
Prior art keywords
cell
eprom
cells
circuit section
reference cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1183081A
Other languages
English (en)
Inventor
Takao Akaogi
隆男 赤荻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1183081A priority Critical patent/JPH0346197A/ja
Priority to US07/552,972 priority patent/US5091888A/en
Priority to EP90113379A priority patent/EP0408037B1/en
Priority to DE69027065T priority patent/DE69027065T2/de
Priority to KR9010632A priority patent/KR930009541B1/ko
Publication of JPH0346197A publication Critical patent/JPH0346197A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 記憶用セルと、参照用セルとを設け、前記記憶用セルの
出力を前記参照用セルの出力と比較することにより前記
記憶用セルの記憶内容を判断するように威された半導体
記憶装置に関し、前記参照用セルを構成するトランジス
タにサイズのバラツキによる特性のバラツキがある場合
であっても、デバイス特性への影響をＭ和し、微細化に
対応できるようにすることを目的とし、前記、参照用セ
ルを、複数のトランジスタを並列接続して構成する。
［産業上の利用分野］ 本発明は、記憶用セル（以下、メモリセルという）と、
参照用セル（以下、リファレンスセルという）とを設け
、メモリセルの出力をリファレンスセルの出力と比較す
ることによりメモリセルの記憶内容を判断するようにな
された半導体記憶装置、いわゆるリファレンス方式を採
用する半導体記憶装置に関する。
近年、半導体記憶装置、特に、不揮発性半導体記憶装置
の分野においては、アクセス時間の短縮化の要求に応え
るため、メモリセルからのデータの読み出しに関し、リ
ファレンス方式を採用する半導体記憶装置の開発が行わ
れている。
かかる半導体記憶装置においても、高集積化が要求され
ており、メモリセルを構成するトランジスタのみならず
、リファレンスセルを構成するトランジスタも微細化し
ている。このため、プロセス上のバラツキにより、リフ
ァレンスセルを構成するトランジスタのサイズ（チャネ
ル長、チャネル幅）にバラツキが生じ易くなっている。
ここに、微細化されたリファレンスセルを構成するトラ
ンジスタにおいては、そのサイズの僅かなバラツキが、
その特性に大きなバラツキを生じさせ、デバイス特性、
特にアクセス特性に大きな影響を与えてしまう。
したがって、・リファレンス方式を採用する半導体記憶
装置においては、リファレンスセルを構成するトランジ
スタの特性にバラツキがある場合であっても、デバイス
特性に影響を与えないようにすることが要求される。
［従来の技術］ 従来、リファレンス方式を採用する半導体記憶装置とし
て、第３図に、その要部の回路図を示すようなものが提
案されている。
この半導体記憶装置はＥ　Ｐ　ＲＯＭ　（、Ｅｒａｓａ
ｂｌｅＰｒｏｇｒａｍｍａｂｌｅ　Ｒｅａｄ　０ｎｌｙ
　Ｍｅｍｏｒｙ　）の例であり、図中、１はメモリ回路
部、２はリファレンス回路部、３は出力回路部であって
、メモリ回路部１の出力電圧ＶＭをリファレンス回路部
２の出力電圧ＶＲと比較することにより、データの読み
出しを行うとするものである。
メモリ回路部１は、負荷用の９ＭＯ３ＦＥＴ（以下、９
ＭＯ３という）１１と、ビット線バイアス用のｎＭＯｓ
　　ＦＥＴ（以下、ｎＭＯｓという）１２と、列選択用
（Ｙゲート用）のｎＭＯｓ１３と、メモリセルをなすＥ
ＰＲＯＭセル１４とを設けて構成されている。
ここに、負荷用の９ＭＯ３１１は、そのソースを電源電
圧ｖｎｏ、例えば、５［ｖ］が供給される電源端子１５
に接続され、そのゲートを出力端子１６に接続されてい
る。また、そのゲートとドレインとは接続され、その接
続点をビット線バイアス用のｎＭＯｓ１２のドレインに
接続されている。
ビット線バイアス用のｎＭＯｓ１２は、ビット線ＢＬの
電圧を例えば０．９　［Ｖ　］に設定し、即ち、ＥＰＲ
ＯＭセル１４のドレイン電圧を例えば０．９［Ｖ］に設
定し、データの読み出し時に、電子がＥＰＲＯＭセル１
４のフローティングゲートに注入するのを防ぐためのも
のであり、そのゲートを所定のゲート電圧ＶＧ、例えば
１．２　［Ｖ　］が供給されるゲート電圧供給端子１７
に接続され、そのソースを列選択用ｎＭＯ３１３のドレ
インに接続されている。
列選択用のｎＭＯｓ１３は、そのゲートを列選択線〈コ
ラムバス）１８に接続され、そのソースをビット線ＢＬ
を介してメモリセルをなすＥＰＲＯＭセル１４のドレイ
ンに接続されている。
ＥＰＲＯＭセル１４は、そのコントロールゲートをワー
ド線ＷＬに接続され、そのソースを接地されている。こ
こに、ＥＰＲＯＭセル１４は、そのフローティングゲー
トに電子を注入され、オフ動作をするようにされている
場合、論理ｒＱＪを記憶している状態とされ、また、フ
ローティングゲートに電子を注入されず、オン動作をす
るようにされている場合、論理「１」を記憶している状
態とされる。
このように構成されたメモリ回路部ｌにおいては、列選
択線１８及びワード線ＷＬがともにハイレベル電圧“Ｈ
”、例えば５［Ｖ］とされることによって、ＥＰＲＯＭ
セル１４の記憶データが読み出される。
ココニ、出力電圧ｖＭは、ＥＰＲＯＭセル１４が論理ｒ
’ＱＪを記憶している場合、４［Ｖ］となり、論理「１
」を記憶している場合、３［Ｖ］となるように負荷用の
９ＭＯ３１１のサイズが設定されている。
他方、リファレンス回路部２は、負荷用の９ＭＯ３２１
と、ビット線バイアス用のｎＭＯｓ２２と、列選択用の
トランジスタに該当するｎＭＯｓ２３と、リファレンス
セルをなすＥＰＲＯＭセル２４とを設けて構成されてい
る。
ここに、負荷用の９ＭＯ３２１は、そのソースを電源電
圧Ｖ００、例えば、５　［Ｖ］が供給される電源端子２
５に接続され、そのゲートを出力端子２６に接続されて
いる。また、そのゲートとドレインとは接続され、その
接続点をビット線バイアス用のｎＭＯｓ２２のドレイン
に接続されている。
ビット線バイアス用のｎＭＯ３２２は、ビット線Ｂ　Ｌ
　Ｒの電圧を例えば０．９　［Ｖ　］に設定し、即ち、
ＥＰＲＯＭセル２４のドレイン電圧を例えば０．９　　
［Ｖ］に設定し、電子がＥＰＲＯＭセル２４のフローテ
ィングゲートに注入されるのを防ぐためのものであり、
そのゲートを所定のゲート電圧ＶＧ１例えば１．２［Ｖ
］が供給されるゲート電圧供給端子２７に接続され、そ
のソースをｎＭＯｓ２３のドレインに接続されている。
ｎ　Ｍ　Ｏ３２３は、そのゲートを電源電圧ＶＤＤ、例
えば５［Ｖ］が供給される電源端子２８に接続され、そ
のソースをビット線ＢＬａを介してリファレンスセルを
なすＥＰＲＯＭセル２４のドレインに接続されている。
ＥＰＲＯＭセル２４は、そのコントロールゲートをＥＰ
ＲＯＭセル１４と同一のワード線ＷＬに接続され、その
ソースを接地されている。また、このＥＰＲＯＭセル２
４は、その７０−ティングゲートに電子を注入されてお
らず、オン動作を行うようになされている。即ち、論理
「１」を記憶している状態とされている。
このように構成されたリファレンス回路部２においては
、ワード線ＷＬがハイレベル電圧“Ｈ”とされることに
よってＥＰＲＯＭセル２４はオン状態となり、論理「１
」に対応する電流が流れるが、このとき、出力電圧ＶＲ
が３．５［Ｖ］となるように９ＭＯ３２１のサイズが設
定されている。
これは、例えばＥＰＲＯＭセル１４とＥＰＲＯＭセル２
４のサイズが同一であれば、９ＭＯ３２１のチャネル幅
を９ＭＯ３１１のチャネル幅の２倍とすることによって
達成することができる。
また、出力回路部３は、メモリ回路部１の出力端子１６
を差動増幅器３１の反転入力端子ｅに接続し、リファレ
ンス回路部２の出力端子２６を差動増幅器３１の非反転
入力端子Φに接続し、差動増幅器３１の出力端子をデー
タ出力端子３２に接続して構成されている。
このように構成された出力回路部３においては、差動増
幅器３１の非反転入力端子のに３．５　［Ｖ　］が印加
されるので、データの読み出し時、メモリ回路部１の出
力電圧ＶＭが４［Ｖ］のときは、即ち、ＥＰＲＯＭセル
１４が論理「Ｏ」を記憶しているときは、ローレベル電
圧″Ｌ”としてＯ［Ｖ］が出力され、また、メモリ回路
部１の出力電圧Ｖ−が３［■］のときは、即ち、ＥＰＲ
ＯＭセル１４が論理「１」を記憶しているときは、ハイ
レベル電圧”Ｈ”として５［Ｖ］が出力される。
このように、このＥＰＲＯＭは、メモリ回路部１の出力
電圧Ｖ、の振幅を１［Ｖ］とすることによって、アクセ
ス時間の短縮化を図るとするものである。
［発明が解決しようとする課題］ しかしながら、かかるリファレンス方式を採用するＥＰ
ＲＯＭにおいても、高集積化が要求され、メモリセルを
構成するＥＰＲＯＭセル１４のみならず、リファレンス
セルを構成するＥＰＲＯＭセル２４も微細化している。
このため、第３図従来例のＥＰＲＯＭにおいては、リフ
ァレンスセルを構成するＥＰＲＯＭセル２４のサイズに
僅かのバラツキがあっても、その特性に大きなバラツキ
を生じさせ、デバイス特性、特にアクセス特性に大きな
影響を与えてしまうという問題点があった。
本発明は、かかる点に鑑み、リファレンスセルを構成す
るトランジスタにサイズのバラツキによる特性のバラツ
キがある場合であっても、デバイス特性への影響を緩和
し、微細化に対応できるようにした半導体記憶装置を提
供することを目的とする。
［課題を解決するための手段］ 本発明の半導体記憶装置は、メモリセルと、リファレン
スセルとを設け、メモリセルの出力をリファレンスセル
の出力と比較することにより、メモリセルの記憶内容を
判断するようになされた半導体記憶装置において、リフ
ァレンスセルを、複数のトランジスタを並列接続して構
成したものである。
［作用コ 本発明においては、リファレンスセルは、複数のトラン
ジスタを並列接続して構成されているので、これらトラ
ンジスタのサイズのバラツキによる特性のバラツキは平
均化され、デバイス特性への影響は緩和される。
［実施例］ 以下、先ず、第１図を参照して、本発明の一実施例につ
き説明する。なお、この第１図において、第３図に対応
する部分には同一符号を付し、その重複説明は省略する
。
第１図は本発明の一実施例の要部を示す回路図であり、
この第１図例の半導体記憶装置は第３図従来例と同様に
、リファレンスセルをメモリセルアレイ中に混在させ、
リファレンスセルをメモリセルと同一のワード線ＷＬで
駆動するように構成されたＥＰＲＯＭの例である。
この第１図例のＥＰＲＯＭは、メモリ回路部１と、リフ
ァレンス回路部４と、出力回路部３とを設けて構成され
ている。
ここに、リファレンス回路部４は、３個のＥＰＲＯＭセ
ル４１．４２．４３を並列接続し、これらＥＰＲＯＭセ
ル４１．４２．４３のドレインをｎＭＯｓ２３のソース
に接続し、そのコントロールゲートをワード線ＷＬに接
続し、そのソースを接地してリファレンスセル４４を構
成するとともに、負荷用のトランジスタとして、そのチ
ャネル幅をｐＭＯ３１１の２×３倍とする９ＭＯ３４５
を設け、その他については、第３図従来例と同様に構成
されている。
なお、ＥＰＲＯＭセル４１．４２．４３はそれぞれその
フローティングゲートに電子を注入されておらず、オン
動作を行うようになされている。
即ち、論理「１」を記憶している状態とされている。
この第１図例のＥＰＲＯＭにおいては、リファレンスセ
ル４４は、３個のＥＰＲＯＭセル４１．４２．４３を並
列接続して構成されているので、これらＥＰＲＯＭセル
４１．４２．４３にサイズのバラツキによる特性のバラ
ツキがあったとしても、これら特性のバラツキは平均化
され、デバイス特性への影響は緩和される。
したがって、この第１図例によれば、微細化に対応する
ことができる。
次に、第２図を参照して、本発明の他の実施例につき説
明する。
この第２図例のＥＰＲＯＭは、リファレンスセル４４を
メモリセルアレイの外に存在させた場合の例であって、
メモリ回路部１と、リファレンス回路部５と、出力回路
部３とを設けて構成されている。
ここに、リファレンス回路部５は、ＥＰＲＯＭセル４１
．４２．４３のコントロールゲートを電源電圧ＶＤ。、
例えば５［Ｖ］が供給される電源端子５１に接続し、そ
の他については、第１図例と同様に構成されている。
なお、ＥＰＲＯＭセル４１．４２．４３はそれぞれその
フローティングゲートに電子を注入されておらず、オン
動作を行うようになされている。
即ち、論理「１」を記憶している状態とされている。
この第２図例においても、第１図例の場合と同様の作用
効果を得ることができる。
なお、上述の実施例においては、リファレンスセルを３
個のＥＰＲＯＭセル４１．４２．４３を並列接続して構
成した場合につき述べたが、この代わりに、２個あるい
は４個以上のＥＰＲＯＭセルを並列接続して構成しても
良い、ここに、メモリセルを構成するＥＰＲＯＭセルと
同一サイズのｎ個のＥＰＲＯＭでリファレンスセルを構
成する場合、９ＭＯｓ４５のチャネル幅をｐＭＯ３１１
のチャネル幅の２Ｘｎ倍とすることによってリファレン
ス回路部の出力電圧ＶＲをメモリ回路部の出力電圧ＶＭ
の中間値、例えば、出力電圧ｖＭが最高値で４　［Ｖ］
　、最低値で３［Ｖ］である場合、３．５　　［Ｖ］に
設定することができる。
また、上述の実施例においては、本発明をＥＰＲＯＭに
適用した場合につき述べたが、その他、本発明はＥＥＰ
ＲＯＭ、マスクＲＯＭ等の不揮発性半導体記憶装置や、
ＤＲＡＭやＳＲＡＭ等の揮発性半導体記憶装置にも適用
できるものである。
［発明の効果］ 以上のように、本発明によれば、リファレンスセルを、
複数のトランジスタを並列接続して構成したことにより
、これらトランジスタのサイズのバラツキによる特性の
バラツキを平均化し、デバイス特性への影響を緩和でき
るので、ｔＲ１１ＩＩ化に対応することができる。
【図面の簡単な説明】
第１図は本発明の一実施例（本発明を適用したＥＰＲＯ
Ｍの一例）の要部を示す回路図、第２図は本発明の他の
実施例（本発明を適用したＥＰＲＯＭの他の例）の要部
を示す回路図、第３図は従来のＥＰＲＯＭの一例の要部
を示す回路図である。 １４・・・メモリセルを構成するＥＰＲＯＭセル４１．
４２．４３・・・リファレンスセルを構成するＥＰＲＯ
Ｍセル ４４・・・リファレンスセル 本発明を適用したＥＰＲＯＭの一例の要部第１図 本発明を適用したＥＰＲＯＭの他の鍔の要部第２図

Claims (1)

  1. 【特許請求の範囲】 記憶用セルと、参照用セルとを設け、前記記憶用セルの
    出力を前記参照用セルの出力と比較することにより前記
    記憶用セルの記憶内容を判断するようになされた半導体
    記憶装置において、 前記参照用セルを、複数のトランジスタを並列接続して
    構成したことを特徴とする半導体記憶装置。
JP1183081A 1989-07-13 1989-07-13 半導体記憶装置 Pending JPH0346197A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1183081A JPH0346197A (ja) 1989-07-13 1989-07-13 半導体記憶装置
US07/552,972 US5091888A (en) 1989-07-13 1990-07-12 Semiconductor memory device
EP90113379A EP0408037B1 (en) 1989-07-13 1990-07-12 Semiconductor memory device
DE69027065T DE69027065T2 (de) 1989-07-13 1990-07-12 Halbleiterspeicheranordnung
KR9010632A KR930009541B1 (en) 1989-07-13 1990-07-13 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1183081A JPH0346197A (ja) 1989-07-13 1989-07-13 半導体記憶装置

Publications (1)

Publication Number Publication Date
JPH0346197A true JPH0346197A (ja) 1991-02-27

Family

ID=16129430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1183081A Pending JPH0346197A (ja) 1989-07-13 1989-07-13 半導体記憶装置

Country Status (5)

Country Link
US (1) US5091888A (ja)
EP (1) EP0408037B1 (ja)
JP (1) JPH0346197A (ja)
KR (1) KR930009541B1 (ja)
DE (1) DE69027065T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778487A (ja) * 1993-08-23 1995-03-20 Advanced Micro Devicds Inc 半導体集積回路メモリ装置
US11942163B2 (en) 2020-11-10 2024-03-26 Renesas Electronics Corporation Neural network circuit comprising nonvolatile memory cells and reference-current cells

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185722A (en) * 1989-11-22 1993-02-09 Sharp Kabushiki Kaisha Semiconductor memory device having a memory test circuit
IT1246241B (it) * 1990-02-23 1994-11-17 Sgs Thomson Microelectronics Circuito per la lettura dell'informazione contenuta in celle di memoria non volatili
FR2665792B1 (fr) * 1990-08-08 1993-06-11 Sgs Thomson Microelectronics Memoire integree pourvue de moyens de test ameliores.
EP0486743B1 (en) * 1990-11-19 1996-05-08 STMicroelectronics S.r.l. Improved sense circuit for storage devices such as non-volatile memories, with compensated offset current
EP0491105B1 (en) * 1990-12-13 1996-05-01 STMicroelectronics S.r.l. Improved sense circuit for storage devices such as non-volatile memories, with enhanced sensing discrimination
KR940004406B1 (ko) * 1991-09-27 1994-05-25 현대전자산업 주식회사 Nand형 셀의 감지증폭기
US5245574A (en) * 1991-12-23 1993-09-14 Intel Corporation Apparatus for increasing the speed of operation of non-volatile memory arrays
JP2894115B2 (ja) * 1992-11-10 1999-05-24 松下電器産業株式会社 カラム選択回路
DE4302195C2 (de) * 1993-01-27 1996-12-19 Telefunken Microelectron Verfahren zum Betrieb eines nichtflüchtigen Halbleiterspeichers
US5414664A (en) * 1993-05-28 1995-05-09 Macronix International Co., Ltd. Flash EPROM with block erase flags for over-erase protection
US5463586A (en) * 1993-05-28 1995-10-31 Macronix International Co., Ltd. Erase and program verification circuit for non-volatile memory
WO1994028549A2 (en) * 1993-05-28 1994-12-08 Macronix International Co., Ltd. Erase and program verification circuit for non-volatile memory
US5828601A (en) * 1993-12-01 1998-10-27 Advanced Micro Devices, Inc. Programmed reference
KR0154193B1 (ko) * 1994-12-30 1998-12-01 김주용 센스 앰프회로
FR2755286B1 (fr) * 1996-10-25 1999-01-22 Sgs Thomson Microelectronics Memoire a temps de lecture ameliore
US5818764A (en) * 1997-02-06 1998-10-06 Macronix International Co., Ltd. Block-level wordline enablement to reduce negative wordline stress
FR2762434B1 (fr) * 1997-04-16 1999-05-28 Sgs Thomson Microelectronics Circuit de lecture de memoire avec dispositif de limitation de precharge
DE19720555A1 (de) * 1997-05-16 1998-11-19 Abb Research Ltd Statorwicklungsisolierung
IT1293644B1 (it) * 1997-07-25 1999-03-08 Sgs Thomson Microelectronics Circuito e metodo di lettura di celle di una matrice di memoria analogica, in particolare di tipo flash
US6128603A (en) * 1997-09-09 2000-10-03 Dent; Warren T. Consumer-based system and method for managing and paying electronic billing statements
US6021083A (en) * 1997-12-05 2000-02-01 Macronix International Co., Ltd. Block decoded wordline driver with positive and negative voltage modes
KR100268875B1 (ko) * 1998-05-13 2000-10-16 김영환 비휘발성 강유전체 메모리소자의 구동회로
JP3366264B2 (ja) * 1998-09-28 2003-01-14 エヌイーシーマイクロシステム株式会社 不揮発性メモリ、メモリ検査方法
US6232801B1 (en) * 1999-08-04 2001-05-15 Vlsi Technology, Inc. Comparators and comparison methods
IT1308857B1 (it) * 1999-10-29 2002-01-11 St Microelectronics Srl Metodo e circuito di lettura per una memoria non volatile.
JP3651767B2 (ja) * 2000-04-24 2005-05-25 シャープ株式会社 半導体記憶装置
JP4443759B2 (ja) * 2000-11-22 2010-03-31 富士通マイクロエレクトロニクス株式会社 電圧・電流特性調整方法
TW559814B (en) * 2001-05-31 2003-11-01 Semiconductor Energy Lab Nonvolatile memory and method of driving the same
JP2003077282A (ja) * 2001-08-31 2003-03-14 Fujitsu Ltd 不揮発性半導体記憶装置
US6501697B1 (en) * 2001-10-11 2002-12-31 Hewlett-Packard Company High density memory sense amplifier
TWI237387B (en) * 2001-11-05 2005-08-01 Macronix Int Co Ltd Method to stabilize the reference bits of the multi-bit memory cell
US7123537B2 (en) * 2002-03-15 2006-10-17 Macronix International Co., Ltd. Decoder arrangement of a memory cell array
JP3968274B2 (ja) * 2002-07-08 2007-08-29 富士通株式会社 半導体記憶装置
US6876249B2 (en) * 2002-08-13 2005-04-05 Semiconductor Components Industries, Llc Circuit and method for a programmable reference voltage
US7361561B2 (en) 2005-06-24 2008-04-22 Freescale Semiconductor, Inc. Method of making a metal gate semiconductor device
US7224630B2 (en) * 2005-06-24 2007-05-29 Freescale Semiconductor, Inc. Antifuse circuit
JP4951786B2 (ja) * 2007-05-10 2012-06-13 ルネサスエレクトロニクス株式会社 半導体記憶装置
US20190311749A1 (en) * 2018-04-09 2019-10-10 Anaflash Inc. Logic Compatible Embedded Flash Memory

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856290A (ja) * 1981-09-29 1983-04-02 Nec Corp 記憶装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4342102A (en) * 1980-06-18 1982-07-27 Signetics Corporation Semiconductor memory array
US4648074A (en) * 1984-06-29 1987-03-03 Rca Corporation Reference circuit with semiconductor memory array
IT1221018B (it) * 1985-03-28 1990-06-21 Giulio Casagrande Dispositivo per verificare celle di memoria in funzione del salto di soglia ottenibile in fase di scrittura
IT1213343B (it) * 1986-09-12 1989-12-20 Sgs Microelettronica Spa Circuito di rilevamento dello stato di celle di matrice in memorie eprom in tecnologia mos.
JP2507529B2 (ja) * 1988-03-31 1996-06-12 株式会社東芝 不揮発性半導体記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856290A (ja) * 1981-09-29 1983-04-02 Nec Corp 記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778487A (ja) * 1993-08-23 1995-03-20 Advanced Micro Devicds Inc 半導体集積回路メモリ装置
US11942163B2 (en) 2020-11-10 2024-03-26 Renesas Electronics Corporation Neural network circuit comprising nonvolatile memory cells and reference-current cells

Also Published As

Publication number Publication date
KR930009541B1 (en) 1993-10-06
DE69027065D1 (de) 1996-06-27
EP0408037B1 (en) 1996-05-22
US5091888A (en) 1992-02-25
DE69027065T2 (de) 1996-11-28
EP0408037A2 (en) 1991-01-16
EP0408037A3 (en) 1993-10-06
KR910003667A (ko) 1991-02-28

Similar Documents

Publication Publication Date Title
JPH0346197A (ja) 半導体記憶装置
US5587945A (en) CMOS EEPROM cell with tunneling window in the read path
US5594687A (en) Completely complementary MOS memory cell with tunneling through the NMOS and PMOS transistors during program and erase
JP3247402B2 (ja) 半導体装置及び不揮発性半導体記憶装置
JP3379761B2 (ja) 不揮発性記憶装置
US7590003B2 (en) Self-reference sense amplifier circuit and sensing method
US5663917A (en) Semiconductor circuit having MOS circuit for use in strong electric field
US5877985A (en) Intermediate voltage generating circuit and nonvolatile semiconductor memory having the same
EP0843316B1 (en) Non-volatile semiconductor memory device
US5859798A (en) Read circuit for non-volatile memory working with a low supply voltage
JPH01213022A (ja) 電圧レベル変換回路
JP3165489B2 (ja) 持久メモリアレイに対するバイアス回路
US4542485A (en) Semiconductor integrated circuit
KR910000389B1 (ko) 불휘발성 반도체 기억장치
KR20010029925A (ko) 반도체 기억 장치
JPH10302476A (ja) 半導体集積回路装置
US6466501B2 (en) Semiconductor memory device having sense amplifier and method for driving sense amplifier
JPH11273377A (ja) フラッシュメモリ装置のロ―デコ―ダ
US6704233B2 (en) Sensing circuitry for reading and verifying the contents of electrically programmable and erasable non-volatile memory cells, useful in low supply-voltage technologies
US6775186B1 (en) Low voltage sensing circuit for non-volatile memory device
US5297084A (en) Memory device with current mirror type sense amplifiers for comparing units of reference cells and information cells
JPH0785685A (ja) 半導体装置
KR20010013737A (ko) 비휘발성 반도체 저장 장치용 구동 회로
US6906958B2 (en) Word-line voltage generator
JPH027297A (ja) 電気的にプログラム可能な読出し専用メモリセルを充電するための負荷を供給する回路