CN108564978B - 一种具有冗余结构的读电路 - Google Patents

一种具有冗余结构的读电路 Download PDF

Info

Publication number
CN108564978B
CN108564978B CN201810359615.1A CN201810359615A CN108564978B CN 108564978 B CN108564978 B CN 108564978B CN 201810359615 A CN201810359615 A CN 201810359615A CN 108564978 B CN108564978 B CN 108564978B
Authority
CN
China
Prior art keywords
type transistor
transistor
sense amplifier
tunnel junction
magnetic tunnel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810359615.1A
Other languages
English (en)
Other versions
CN108564978A (zh
Inventor
钟智勇
曹安琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201810359615.1A priority Critical patent/CN108564978B/zh
Publication of CN108564978A publication Critical patent/CN108564978A/zh
Application granted granted Critical
Publication of CN108564978B publication Critical patent/CN108564978B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明公开了一种具有冗余结构的读电路，包括第一灵敏放大器、第二灵敏放大器、第三灵敏放大器、第一磁隧道结MTJ1、第二磁隧道结MTJ2、第一晶体管T1、第二晶体管T2和表决电路；三个灵敏放大器的输入端均与存储器的片选信号端连接，三个灵敏放大器的左右分支均分别通过第一磁隧道结MTJ1和第二磁隧道结MTJ2后与第一晶体管T1和第二晶体管T2后接地，三个灵敏放大器的输出端与表决电路的输入端连接；其效果是：通过使用多个灵敏放大器进行电流读取并共用磁隧道结，即使某个灵敏放大器读取错误，通过表决电路后，错误的数据可以被屏蔽掉，从而达到降低读错率、使读取数据更加准确的目的。

Description

一种具有冗余结构的读电路
技术领域
本发明属于存储器电路技术领域，具体涉及到一种具有冗余结构的读电路。
背景技术
目前，一般的寄存器或随机存储器的读电路中，放大部分多数只有一个灵敏放大器。但是由于高速灵敏放大器对CMOS工艺的变化和器件的不匹配性很敏感，器件不匹配时会造成读取错误，导致灵敏放大器存在一定的读错率。另外，应用于磁性随机存储器中跟磁隧道结(MTJ)相结合的时候，由于TMR(隧道磁电阻)不同，灵敏放大器的读错率也会不同。
发明内容
为了解决上述问题，本发明提供一种具有冗余结构的读电路，用于降低现有技术中存在的读错率的问题。
本发明采取的一种技术方案为：一种具有冗余结构的读电路，包括第一灵敏放大器、第二灵敏放大器、第三灵敏放大器、第一磁隧道结MTJ1、第二磁隧道结MTJ2、第一晶体管T1、第二晶体管T2和表决电路；
所述第一灵敏放大器、第二灵敏放大器和第三灵敏放大器的输入端均与存储器的片选信号端连接，所述第一灵敏放大器、第二灵敏放大器和第三灵敏放大器的左右分支均分别通过所述第一磁隧道结MTJ1和第二磁隧道结MTJ2后与所述第一晶体管T1和第二晶体管T2后接地，所述第一灵敏放大器、第二灵敏放大器和第三灵敏放大器的输出端与所述表决电路的输入端连接。
采用上述技术方案，通过使用多个灵敏放大器进行电流读取并共用磁隧道结，即使某个灵敏放大器读取错误，通过表决电路后，错误的数据可以被屏蔽掉，从而达到降低读错率、使读取数据更加准确的目的。
优选的，所述的一种具有冗余结构的读电路，还包括多个灵敏放大器，每个灵敏放大器的结构均相同，其中：
所述第一灵敏放大器包括第一P型晶体管P0、第二P型晶体管P1、第三P型晶体管P2、第四P型晶体管P3、第一N型晶体管N0和第二N型晶体管N1；四个P型晶体管的发射极均与存储器的源线连接，所述第三P型晶体管P2和第四P型晶体管P3的基极与存储器的片选信号端连接，所述第三P型晶体管P2的集电极分别与所述第一P型晶体管P0的集电极、第一N型晶体管N0的集电极和第二P型晶体管P1的基极连接，所述第四P型晶体管P3的集电极分别与所述第二P型晶体管P1的集电极、第二N型晶体管N1的集电极和第一P型晶体管P0的基极连接，所述第一P型晶体管P0的基极与所述第一N型晶体管N0的基极连接，所述第二P型晶体管P1的基极与所述第二N型晶体管N1的基极连接，所述第一N型晶体管N0的发射极与通过所述第一磁隧道结MTJ1后与所述第一晶体管T1连接，所述第二N型晶体管N0的发射极与通过所述第二磁隧道结MTJ2后与所述第二晶体管T2连接，所述第二N型晶体管N1的集电极还作为所述第一灵敏放大器的输出端与所述表决电路的输入端连接。
通过上述电路结构，P0、N0组成的反向器的输出连到了P1、N1组成的反向器的输入，而P1、N1组成的反向器的输出连接到了P0、N0组成的反向器的输入，故二者形成了反馈环。其它的灵敏放大器同理。同时，P1、N1组成的反向器的输出作为该路灵敏放大器的输出。
优选的，所述表决电路包括三个与非门和一个与门，所述第一灵敏放大器、第二灵敏放大器和第三灵敏放大器的输出端两两之间分别与三个与非门的输入端连接，三个与非门的输出端与所述与门的输入端连接，所述与门的输出端输出读取结果。
优选的，所述第一灵敏放大器、第二灵敏放大器、第三灵敏放大器均采用电流型灵敏放大器。
优选的，所述第一晶体管T1和第二晶体管T2均采用N型晶体管。
本发明的有益效果是：本发明提供的一种具有冗余结构的读电路，通过使用多个灵敏放大器进行电流读取并共用磁隧道结，即使某个灵敏放大器读取错误，通过表决电路后，错误的数据可以被屏蔽掉，从而达到降低读错率、使读取数据更加准确的目的。
附图说明
图1为本发明实施例提供的一种具有冗余结构的读电路的部分结构示意图；
图2为本发明实施例提供的一种表决电路的结构示意图。
具体实施方式
为了使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述，这里的描述不意味着对应于实施例中陈述的具体实例的所有主题都在权利要求中引用了。
请参考图1、图2，一种具有冗余结构的读电路，包括第一灵敏放大器、第二灵敏放大器、第三灵敏放大器、第一磁隧道结MTJ1、第二磁隧道结MTJ2、第一晶体管T1、第二晶体管T2和表决电路；
所述第一灵敏放大器、第二灵敏放大器和第三灵敏放大器的输入端均与存储器的片选信号端连接，所述第一灵敏放大器、第二灵敏放大器和第三灵敏放大器的左右分支均分别通过所述第一磁隧道结MTJ1和第二磁隧道结MTJ2后与所述第一晶体管T1和第二晶体管T2后接地，所述第一灵敏放大器、第二灵敏放大器和第三灵敏放大器的输出端与所述表决电路的输入端连接。
应用时，所述读电路还可采用连接多个灵敏放大器，每个灵敏放大器的结构均相同，其中：参考图1所示，以第一灵敏放大器的电路结构为例进行说明，其它不再赘述。
所述第一灵敏放大器包括第一P型晶体管P0、第二P型晶体管P1、第三P型晶体管P2、第四P型晶体管P3、第一N型晶体管N0和第二N型晶体管N1；四个P型晶体管的发射极均与存储器的源线连接，所述第三P型晶体管P2和第四P型晶体管P3的基极与存储器的片选信号端连接，所述第三P型晶体管P2的集电极分别与所述第一P型晶体管P0的集电极、第一N型晶体管N0的集电极和第二P型晶体管P1的基极连接，所述第四P型晶体管P3的集电极分别与所述第二P型晶体管P1的集电极、第二N型晶体管N1的集电极和第一P型晶体管P0的基极连接，所述第一P型晶体管P0的基极与所述第一N型晶体管N0的基极连接，所述第二P型晶体管P1的基极与所述第二N型晶体管N1的基极连接，所述第一N型晶体管N0的发射极与通过所述第一磁隧道结MTJ1后与所述第一晶体管T1连接，所述第二N型晶体管N0的发射极与通过所述第二磁隧道结MTJ2后与所述第二晶体管T2连接，所述第二N型晶体管N1的集电极还作为所述第一灵敏放大器的输出端与所述表决电路的输入端连接。
通过上述电路结构，P0、N0组成的反向器的输出连到了P1、N1组成的反向器的输入，而P1、N1组成的反向器的输出连接到了P0、N0组成的反向器的输入，故二者形成了反馈环。其它的灵敏放大器同理。同时，P1、N1组成的反向器的输出作为该路灵敏放大器的输出q1。同理，另外两个灵敏放大器有相同的两个输出q2、q3。
进一步地，为了在某个灵敏放大器读取错误，通过表决电路后，错误的数据可以被屏蔽掉，从而达到降低读错率，所述表决电路包括三个与非门和一个与门，所述第一灵敏放大器、第二灵敏放大器和第三灵敏放大器的输出端两两之间分别与三个与非门的输入端连接，三个与非门的输出端与所述与门的输入端连接，所述与门的输出端输出读取结果。
进一步地，所述第一灵敏放大器、第二灵敏放大器、第三灵敏放大器均采用电流型灵敏放大器。
进一步地，所述第一晶体管T1和第二晶体管T2均采用N型晶体管。
本发明设计的方案，通过进行的冗余设计，在原有的读电路只有一个灵敏放大器的基础上，另外增加了两个灵敏放大器和一个表决电路。表决电路实际上是一个三选二电路，如果其中一个灵敏放大器读取出错，通过表决电路的投票表决后，错误的数据可以被屏蔽掉，达到降低读错率、使读取数据更加准确的目的，并且由于是磁隧道结共用灵敏放大器，所以仅增加了有限的额外消耗面积，就能达到有效的降低读取电路的读错率，使结构更加简单、易于实现。
最后需要说明的是，上述描述为本发明的优选实施例，本领域的普通技术人员在本发明的启示下，在不违背本发明宗旨及权利要求的前提下，可以做出多种类似的表示，这样的变换均落入本发明的保护范围之内。

Claims (4)

1.一种具有冗余结构的读电路，其特征在于，包括第一灵敏放大器、第二灵敏放大器、第三灵敏放大器、第一磁隧道结MTJ1、第二磁隧道结MTJ2、第一晶体管T1、第二晶体管T2和表决电路；所述第一灵敏放大器、第二灵敏放大器和第三灵敏放大器的输入端均与存储器的片选信号端连接，所述第一灵敏放大器、第二灵敏放大器和第三灵敏放大器的左右分支均分别通过所述第一磁隧道结MTJ1和第二磁隧道结MTJ2后与所述第一晶体管T1和第二晶体管T2后接地，所述第一灵敏放大器、第二灵敏放大器和第三灵敏放大器的输出端与所述表决电路的输入端连接；
所述表决电路包括三个与非门和一个与门，所述第一灵敏放大器、第二灵敏放大器和第三灵敏放大器的输出端两两之间分别与三个与非门的输入端连接，三个与非门的输出端与所述与门的输入端连接，所述与门的输出端输出读取结果。
2.根据权利要求1所述的一种具有冗余结构的读电路，其特征在于，还包括多个灵敏放大器，每个灵敏放大器的结构均相同，其中：
所述第一灵敏放大器包括第一P型晶体管P0、第二P型晶体管P1、第三P型晶体管P2、第四P型晶体管P3、第一N型晶体管N0和第二N型晶体管N1；四个P型晶体管的发射极均与存储器的源线连接，所述第三P型晶体管P2和第四P型晶体管P3的基极与存储器的片选信号端连接，所述第三P型晶体管P2的集电极分别与所述第一P型晶体管P0的集电极、第一N型晶体管N0的集电极和第二P型晶体管P1的基极连接，所述第四P型晶体管P3的集电极分别与所述第二P型晶体管P1的集电极、第二N型晶体管N1的集电极和第一P型晶体管P0的基极连接，所述第一P型晶体管P0的基极与所述第一N型晶体管N0的基极连接，所述第二P型晶体管P1的基极与所述第二N型晶体管N1的基极连接，所述第一N型晶体管N0的发射极与通过所述第一磁隧道结MTJ1后与所述第一晶体管T1连接，所述第二N型晶体管N0的发射极与通过所述第二磁隧道结MTJ2后与所述第二晶体管T2连接，所述第二N型晶体管N1的集电极还作为所述第一灵敏放大器的输出端与所述表决电路的输入端连接。
3.根据权利要求1所述的一种具有冗余结构的读电路，其特征在于，所述第一灵敏放大器、第二灵敏放大器、第三灵敏放大器均采用电流型灵敏放大器。
4.根据权利要求1所述的一种具有冗余结构的读电路，其特征在于，所述第一晶体管T1和第二晶体管T2均采用N型晶体管。
CN201810359615.1A 2018-04-20 2018-04-20 一种具有冗余结构的读电路 Active CN108564978B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810359615.1A CN108564978B (zh) 2018-04-20 2018-04-20 一种具有冗余结构的读电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810359615.1A CN108564978B (zh) 2018-04-20 2018-04-20 一种具有冗余结构的读电路

Publications (2)

Publication Number Publication Date
CN108564978A CN108564978A (zh) 2018-09-21
CN108564978B true CN108564978B (zh) 2021-09-24

Family

ID=63535840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810359615.1A Active CN108564978B (zh) 2018-04-20 2018-04-20 一种具有冗余结构的读电路

Country Status (1)

Country Link
CN (1) CN108564978B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309005B2 (en) * 2018-10-31 2022-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Current steering in reading magnetic tunnel junction
CN110070904B (zh) * 2019-04-18 2021-01-29 海光信息技术股份有限公司 一种存储器、芯片及电路控制方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1258079A (zh) * 1998-12-24 2000-06-28 株式会社日立制作所 半导体存储器件
US7557630B2 (en) * 2006-08-02 2009-07-07 Samsung Electronics Co., Ltd. Sense amplifier-based flip-flop for reducing output delay time and method thereof
CN101553878A (zh) * 2005-06-24 2009-10-07 艾沃思宾技术公司 包含并联连接的基准磁隧道结以提供最优基准阻抗的磁隧道结反熔丝电路
CN102122525A (zh) * 2011-04-14 2011-07-13 中国人民解放军国防科学技术大学 一种阻变存储单元读出放大电路
CN105023603A (zh) * 2015-08-24 2015-11-04 西安电子科技大学宁波信息技术研究院 具有延时读取技术的自旋磁随机存储器自使能电路
CN105741864A (zh) * 2016-02-03 2016-07-06 上海磁宇信息科技有限公司 一种读出放大器及mram芯片
CN105761745A (zh) * 2016-02-03 2016-07-13 上海磁宇信息科技有限公司 一种读出放大器及mram芯片

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10017921A1 (de) * 2000-04-11 2001-10-18 Infineon Technologies Ag Leseverstärker

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1258079A (zh) * 1998-12-24 2000-06-28 株式会社日立制作所 半导体存储器件
CN101553878A (zh) * 2005-06-24 2009-10-07 艾沃思宾技术公司 包含并联连接的基准磁隧道结以提供最优基准阻抗的磁隧道结反熔丝电路
US7557630B2 (en) * 2006-08-02 2009-07-07 Samsung Electronics Co., Ltd. Sense amplifier-based flip-flop for reducing output delay time and method thereof
CN102122525A (zh) * 2011-04-14 2011-07-13 中国人民解放军国防科学技术大学 一种阻变存储单元读出放大电路
CN105023603A (zh) * 2015-08-24 2015-11-04 西安电子科技大学宁波信息技术研究院 具有延时读取技术的自旋磁随机存储器自使能电路
CN105741864A (zh) * 2016-02-03 2016-07-06 上海磁宇信息科技有限公司 一种读出放大器及mram芯片
CN105761745A (zh) * 2016-02-03 2016-07-13 上海磁宇信息科技有限公司 一种读出放大器及mram芯片

Also Published As

Publication number Publication date
CN108564978A (zh) 2018-09-21

Similar Documents

Publication Publication Date Title
US6639834B2 (en) Data register and access method thereof
US8274819B2 (en) Read disturb free SMT MRAM reference cell circuit
JP5237504B2 (ja) 高密度で高いロバスト性を有するサブスレッショルドメモリセル回路
CN108564978B (zh) 一种具有冗余结构的读电路
TWI592932B (zh) 多埠sram模組及其控制方法
KR940004520B1 (ko) 반도체기억장치
JP2009087494A (ja) 磁気ランダムアクセスメモリ
CN110532222B (zh) 一种基于stt-mram的fpga开关单元
US20180182450A1 (en) Ternary 2-9 line address decoder realized by cnfet
JP2022536209A (ja) メモリデバイスのラッチ回路
US4644185A (en) Self clocking CMOS latch
JPH1050050A (ja) 半導体メモリ集積回路
JPH02282995A (ja) 半導体記憶装置
JP4035923B2 (ja) ラッチ回路
KR20070070102A (ko) 공간적으로 인코딩된 데이터 저장소를 갖는 메모리
US20190304528A1 (en) Logic-in-memory computations for non-volatile resistive random access memory (ram) array
CN107731254B (zh) 一种利用文字运算电路和cnfet的三值静态存储器
US7639551B2 (en) Sense amplifiers operated under hamming distance methodology
JP4365591B2 (ja) 磁気メモリデバイスおよび書込電流駆動回路、並びに書込電流駆動方法
US4910711A (en) Bicmos read/write control and sensing circuit
US5384503A (en) SRAM with current-mode read data path
JPH02158998A (ja) ２段式センス増幅回路
CN112133340A (zh) 一种双模输入抗单粒子效应的sram快速读出电路结构
JP2008235621A (ja) 半導体集積回路装置及びその製造方法
Leochico et al. Data retention voltage analysis of various low-power SRAM topologies

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant