KR20080046442A - 박막 트랜지스터 어레이 기판의 제조방법 - Google Patents
박막 트랜지스터 어레이 기판의 제조방법 Download PDFInfo
- Publication number
- KR20080046442A KR20080046442A KR1020060115911A KR20060115911A KR20080046442A KR 20080046442 A KR20080046442 A KR 20080046442A KR 1020060115911 A KR1020060115911 A KR 1020060115911A KR 20060115911 A KR20060115911 A KR 20060115911A KR 20080046442 A KR20080046442 A KR 20080046442A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- layer
- film transistor
- gate
- organic
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000010409 thin film Substances 0.000 title claims abstract description 53
- 239000000758 substrate Substances 0.000 title claims abstract description 43
- 239000010410 layer Substances 0.000 claims abstract description 95
- 239000012044 organic layer Substances 0.000 claims abstract description 21
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 15
- 239000001257 hydrogen Substances 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 239000007921 spray Substances 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 6
- YCWSUKQGVSGXJO-NTUHNPAUSA-N nifuroxazide Chemical group C1=CC(O)=CC=C1C(=O)N\N=C\C1=CC=C([N+]([O-])=O)O1 YCWSUKQGVSGXJO-NTUHNPAUSA-N 0.000 claims description 4
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 20
- 239000002184 metal Substances 0.000 abstract description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 10
- 238000005530 etching Methods 0.000 abstract description 9
- 238000000206 photolithography Methods 0.000 abstract description 9
- 238000004544 sputter deposition Methods 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 5
- 239000011733 molybdenum Substances 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 229910004205 SiNX Inorganic materials 0.000 abstract 1
- 239000011149 active material Substances 0.000 abstract 1
- 239000012774 insulation material Substances 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 238000002161 passivation Methods 0.000 description 18
- 238000003860 storage Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 238000000151 deposition Methods 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 8
- 239000007772 electrode material Substances 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- -1 acryl Chemical group 0.000 description 5
- 229910001182 Mo alloy Inorganic materials 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 4
- 229910001887 tin oxide Inorganic materials 0.000 description 4
- 210000004027 cell Anatomy 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 채널영역의 손상을 치유함으로써 박막 트랜지스터의 성능을 향상시킬 수 있는 박막 트랜지스터 및 박막 트랜지스터 어레이 기판의 제조방법에 관한 것이다.
본 발명에 따른 박막 트랜지스터의 제조방법은 기판 위에 게이트 전극을 형성하는 단계와; 상기 게이트 전극 위에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위에 채널을 포함하는 박막 트랜지스터를 형성하는 단계와; 상기 박막 트랜지스터의 채널 위에 광활성물질을 포함하는 유기막을 형성하는 단계와; 상기 유기막을 노광하는 단계와; 상기 유기막을 제거하는 단계를 포함한다.
Description
도 1a 내지 도 1d는 종래의 박막 트랜지스터 어레이 기판의 제조공정을 단계적으로 나타낸 단면도들.
도 2은 박막 트랜지스터 어레이 기판을 나타내는 평면도.
도 3은 도 2에 도시된 박막 트랜지스터 어레이 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도.
도 4a 내지 도 4f는 본 발명의 실시예에 따른 박막 트랜지스터 및 박막 트랜지스터 어레이 기판의 제조방법을 나타내는 단면도들.
<도면의 주요 부분에 대한 부호의 설명>
2, 102 : 게이트 라인 4, 104 : 데이터 라인
6, 106 : 박막 트랜지스터 8, 108 : 게이트 전극
10, 110 : 소스 전극 12, 112 : 드레인 전극
14, 114 : 활성층 16, 116 : 제1 컨택홀
18, 118 : 화소전극 20, 120 : 스토리지 캐패시터
22, 122 : 스토리지 전극 24, 124 : 제2 컨택홀
42, 142 : 하부기판 44, 144 : 게이트 절연막
48, 148 : 오믹접촉층 49, 149 : 반도체 패턴
본 발명은 액정표시패널에 관한 것으로, 특히 박막 트랜지스터의 성능을 향상시킬 수 있는 박막 트랜지스터 및 박막 트랜지스터 어레이 기판의 제조방법에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 액정패널을 구동하기 위한 구동회로를 구비한다.
액정표시패널은 서로 대향하는 박막 트랜지스터 어레이 기판 및 컬러필터 어레이 기판과, 두 기판 사이에 일정한 셀갭 유지를 위해 위치하는 스페이서와, 그 셀갭에 채워진 액정을 구비한다.
도 1a 내지 도 1d는 액정표시패널의 박막 트랜지스터 어레이 기판의 제조공정을 단계적으로 나타내는 단면도들이다.
도 1a를 참조하면, 하부기판(42) 상에 게이트 패턴들이 형성된다.
하부기판(42) 상에 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층이 형 성된다. 이어서, 제1 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 게이트 금속층이 패터닝됨으로써 게이트라인(2), 게이트전극(8)을 포함하는 게이트 패턴들이 형성된다. 게이트 금속으로는 크롬(Cr), 몰리브덴(Mo), 알루미늄계 금속 등이 단일층 또는 이중층 구조로 이용된다.
도 1b를 참조하면, 게이트 패턴들이 형성된 하부기판(42) 상에 게이트 절연막(44), 활성층(14), 오믹접촉층(48), 그리고 소스/드레인 패턴들이 순차적으로 형성된다.
게이트 패턴들이 형성된 하부기판(42) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트 절연막(44), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다.
소스/드레인 금속층 위에 제2 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴을 형성하게 된다. 이 경우 마스크로는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 소스/드레인 패턴부 보다 낮은 높이를 갖게 한다.
이어서, 포토레지스트 패턴을 이용한 습식 식각공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(4), 소스 전극(10), 그 소스 전극(10)과 일체화된 드레인 전극(12), 스토리지 전극(22)을 포함하는 소스/드레인 패턴들이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹접촉층(48)과 활성층(14)이 형성된다. 이에 따라, 활성층(48) 및 오믹접촉층을 포함하는 반도체 패 턴(49)이 형성된다.
그리고, 채널부(15)에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 애싱(Ashing) 공정으로 제거된 후 건식 식각공정으로 채널부의 소스/드레인 패턴 및 오믹접촉층(48)이 식각된다. 이에 따라, 채널부(15)의 활성층(14)이 노출되어 소스 전극(10)과 드레인 전극(12)이 분리된다.
이어서, 스트립 공정으로 소스/드레인 패턴부 위에 남아 있는 포토레지스트 패턴이 제거된다.
게이트 절연막(44)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 소스/드레인 금속으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등이 이용된다.
도 1c를 참조하면, 소스/드레인 패턴들이 형성된 게이트 절연막(44) 상에 제1 및 제2 콘택홀들(16, 24)을 포함하는 보호막(50)이 형성된다.
소스/드레인 패턴들이 형성된 게이트 절연막(44) 상에 PECVD 등의 증착방법으로 보호막(50)이 전면 형성된다. 보호막(50)은 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 패터닝됨으로써 제1 및 제2 컨택홀들(16, 24)이 형성된다. 제1 컨택홀(16)은 보호막(50)을 관통하여 드레인 전극(12)이 노출되게 형성되고, 제2 컨택홀(24)은 보호막(50)을 관통하여 스토리지 전극(22)이 노출되게 형성된다.
보호막(50)의 재료로는 게이트 절연막(94)과 같은 무기 절연물질이나 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등과 같은 유기 절연물질이 이용된다.
도 1d를 참조하면, 보호막(50) 상에 투명전극 패턴들이 형성된다.
보호막(50) 상에 스퍼터링 등의 증착방법으로 투명전극 물질이 전면 증착된다. 이어서 제4 마스크를 이용한 포토리쏘그래피 공정과 식각공정을 통해 투명전극 물질이 패텅님됨으로써 화소전극(18)을 포함하는 투명전극 패턴들이 형성된다. 화소 전극(18)은 제1 컨택홀(16)을 통해 드레인 전극(12)과 전기적으로 접속됨과 아울러 제2 컨택홀(24)을 통해 이전단 게이트라인(2)과 중첩되는 스토리지 전극(22)과 전기적으로 접속된다. 투명전극 물질로는 인듐주석산화물(Indium Tin Oxide : ITO)이나 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 이용된다.
한편, 이러한 종래의 박막 트랜지스터 어레이 기판은 노출된 채널 영역이 손상됨으로써 박막 트랜지스터의 특성이 저하되는 문제가 발생된다.
이를 좀더 상세히 설명하면, 제2 마스크 공정에서 건식 식각공정으로 채널부의 소스/드레인 패턴 및 오믹접촉층(48)이 식각함으로써 채널부(15)의 활성층(14)이 노출되어 소스 전극(10)과 드레인 전극(12)이 분리된다.
여기서, 건식 식각 공정 과정에서 노출된 채널부(115)내의 분자 구조가 깨어지게 된다. 즉, 건식 식각 가스에 의한 충격 등에 의해 채널부(115)의 활성층(114) 내의 수소(H)와 실리콘(Si) 간의 공유결합이 깨어지게 되어 실리콘(Si) 원자들의 최외각 전자가 완벽하게 결합을 마치지 못하는 댕글링 본딩(dangling bond) 현상이 나타나게 된다. 그 결과, 박막 트랜지스터의 스위칭 특성이 저하되는 문제가 발생된다.
따라서, 본 발명의 목적은 채널영역의 손상을 치유함으로써 박막 트랜지스터의 성능을 향상시킬 수 있는 박막 트랜지스터 및 박막 트랜지스터 어레이 기판의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 박막 트랜지스터의 제조방법은 기판 위에 게이트 전극을 형성하는 단계와; 상기 게이트 전극 위에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위에 채널을 포함하는 박막 트랜지스터를 형성하는 단계와; 상기 박막 트랜지스터의 채널 위에 광활성물질을 포함하는 유기막을 형성하는 단계와; 상기 유기막을 노광하는 단계와; 상기 유기막을 제거하는 단계를 포함한다.
본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판의 제조방법은 기판 위에 게이트 전극, 게이트 전극과 접속된 게이트 라인을 포함하는 게이트 패턴을 형성하는 단계와; 상기 게이트 패턴 위에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위에 상기 게이트 라인과 교차되는 데이터 라인, 상기 데이터 라인과 접속된 박막 트랜지스터를 형성하는 단계와; 상기 박막 트랜지스터의 채널 위에 광활성물질을 포함하는 유기막을 형성하는 단계와; 상기 유기막을 노광하는 단계와; 상기 유기막을 제거하는 단계를 포함한다.
상기 광활성물질로는 아조(azo) 유도체 및 디아릴(diaryl) 유도체 중 적어도 어느 하나인 것을 특징으로 한다.
상기 유기막을 노광하는 단계는 상기 유기막 내의 수소(H)가 상기 채널의 표면에서의 실리콘(Si)과 결합하는 단계를 포함하는 것을 특징으로 한다.
상기 박막 트랜지스터의 드레인 전극을 노출시키는 접촉홀을 가지는 보호막을 형성하는 단계와; 상기 접촉홀을 통해 상기 드레인 전극과 접촉되는 화소전극을 형성하는 단계를 더 포함한다.
상기 유기막은 분사방식에 의해 형성된다.
상기 유기막은 습식 식각 공정에 의해 제거된다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 2 내지 도 4f를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 2는 박막 트랜지스터 어레이 기판을 나타내는 평면도이고, 도 3은 도 2에 도시된 박막 트랜지스터 어레이 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도이다.
도 2 및 도 3에 도시된 박막 트랜지스터 어레이 기판은 하부기판(142) 위에 게이트 절연막(144)을 사이에 두고 교차하게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 박막 트랜지스터(106)와, 그 교차구조로 마련된 셀영역에 형성된 화소 전극(118)과, 화소전극(118)과 전단 게이트 라인(102)의 중첩부에 형성된 스토리지 캐패시터(120)를 포함한다.
박막 트랜지스터(106)는 게이트 라인(102)에 접속된 게이트 전극(108)과, 데이터 라인(104)에 접속된 소스 전극(110)과, 화소 전극(116)에 접속된 드레인 전극(112)과, 게이트 전극(108)과 중첩되고 소스 전극(110)과 드레인 전극(112) 사이에 채널을 형성하는 활성층(114)을 구비한다. 활성층(114)은 스토리지 전극(22), 데이터 라인(4), 소스 전극(10) 및 드레인 전극(12)과 중첩되게 형성되고 소스 전극(10)과 드레인 전극(12) 사이의 채널부(115)를 더 포함한다. 활성층(114) 위에는 스토리지 전극(122), 데이터 라인(104), 소스 전극(110) 및 드레인 전극(112)과 오믹접촉을 위한 오믹접촉층(148)이 더 형성된다. 이하, 활성층(114) 및 오믹접촉층(148)을 반도체 패턴(149)이라 명명한다.
박막 트랜지스터(106)는 게이트 라인(102)에 공급되는 게이트 신호에 응답하여 데이터 라인(104)에 공급되는 화소전압 신호가 화소 전극(118)에 충전되어 유지되게 한다.
화소 전극(118)은 보호막(150)을 관통하는 제1 컨택홀(116)을 통해 박막 트랜지스터(106)의 드레인 전극(112)과 접속된다. 화소 전극(118)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(118)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
스토리지 캐패시터(120)는 전단 게이트라인(102)과, 그 게이트라인(102)과 게이트 절연막(144), 활성층(114) 및 오믹접촉층(148)을 사이에 두고 중첩되는 스토리지 전극(122)과, 그 스토리지 전극(122)과 보호막(150)을 사이에 두고 중첩됨과 아울러 그 보호막(150)에 형성된 제2 컨택홀(124)을 경유하여 접속된 화소전극(122)으로 구성된다. 이러한 스토리지 캐패시터(120)는 화소 전극(118)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 안정적으로 유지되게 한다.
이하, 도 2, 도 4a 내지 4f를 참조하여 본 발명에 실시예에 따른 박막 트랜지스터 어레이 기판의 제조방법을 단계적으로 설명한다.
도 4a를 참조하면, 하부기판(142) 상에 게이트 패턴들이 형성된다.
하부기판(142) 상에 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층이 형성된다. 이어서, 제1 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 게이트 금속층이 패터닝됨으로써 게이트라인(102), 게이트전극(108)을 포함하는 게이트 패턴들이 형성된다. 게이트 금속으로는 크롬(Cr), 몰리브덴(Mo), 알루미늄계 금속 등이 단일층 또는 이중층 구조로 이용된다.
도 4b를 참조하면, 게이트 패턴들이 형성된 하부기판(142) 상에 게이트 절연막(144), 활성층(114), 오믹접촉층(148), 그리고 소스/드레인 패턴들이 순차적으로 형성된다.
게이트 패턴들이 형성된 하부기판(142) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트 절연막(144), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다.
소스/드레인 금속층 위에 제2 마스크를 이용한 포토리쏘그래피 공정으로 포 토레지스트 패턴을 형성하게 된다. 이 경우 마스크로는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 소스/드레인 패턴부 보다 낮은 높이를 갖게 한다.
이어서, 포토레지스트 패턴을 이용한 습식 식각공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(104), 소스 전극(110), 그 소스 전극(110)과 일체화된 드레인 전극(112), 스토리지 전극(122)을 포함하는 소스/드레인 패턴들이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹접촉층(148)과 활성층(114)이 형성된다. 이에 따라, 활성층(148) 및 오믹접촉층을 포함하는 반도체 패턴(149)이 형성된다.
그리고, 채널부(115)에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 애싱(Ashing) 공정으로 제거된 후 건식 식각공정으로 채널부의 소스/드레인 패턴 및 오믹접촉층(148)이 식각된다. 이에 따라, 채널부(115)의 활성층(114)이 노출되어 소스 전극(110)과 드레인 전극(112)이 분리된다.
이어서, 스트립 공정으로 소스/드레인 패턴부 위에 남아 있는 포토레지스트 패턴이 제거된다.
게이트 절연막(144)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 소스/드레인 금속으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등이 이용된다.
도 4d를 참조하면, 소스/드레인 패턴이 형성된 하부 기판(142) 상에 유기물질이 분사됨에 따라 광활성 물질을 포함하는 유기막(180)이 형성된다. 여기서, 유기막(180)은 일반적인 코팅 또는 인쇄 방식이 아닌 분사 방식에 의해 형성됨에 따라 코팅 등의 방식에 비해 상대적으로 매우 얇은 두께로 형성된다.
이후, 도 4e에 도시된 바와 같이 노광 공정이 실시됨에 따라 채널부(115) 표면의 손상이 치유될 수 있게 된다.
이를 좀더 상세히 설명하면 다음과 같다.
제2 마스크 공정에서 소스/드레인 패턴 및 오믹접촉층(148)을 식각하여 채널부(115)의 활성층(114)을 노출시키는 과정에서 활성층(114)이 식각 가스에 의해 손상받게 됨에 따라 활성층(114)에서는 댕글링 본딩(dangling bond) 현상이 나타나게 된다. 이러한, 댕글링 본딩(dangling bond) 문제는 곧 박막 트랜지스터(106)의 문턱 전압의 변화시킴에 따라 박막 트랜지스터(106)의 스위칭 특성을 저하시키게 된다.
따라서, 댕글링 본딩(dangling bond) 문제를 해결하기 위한 방안으로 수소(H)를 공급하여 수소(H) 원자(좀더 정확하게는 수소이온(H+))들이 댕글링 본딩(dangling bond) 상태인 실리콘(Si)과 결합을 함으로서 화학적으로 활성층(114)의 손상을 치유하는 방법을 제안한다.
분사방식에 의해 형성된 유기막(180)은 탄소(C)와 수소(H)의 단일 및 이중 결합 등에 의해 이루어진다. 따라서, 유기막(180)을 채널부(115)의 활성층(114) 위 에 형성하고 노광을 실시함으로써 탄소(C)와 수소(H) 간의 단일 및 이중 결합이 끊어지게 되고 일부의 수소 이온(H+) 광에 의해 활성화됨에 따라 활성층(114)의 실리콘(Si) 쪽으로 확산될 수 있게 된다.
그 결과, 수소이온(H+)들이 댕글링 본딩(dangling bond) 상태인 실리콘(Si)과 결합할 수 있게 됨으로써 활성층(114)의 표면에서의 분자들은 정상적인 결합구조를 이룰 수 있게 된다. 이에 따라, 채널부(115)의 손상을 화학적인 방법에 의해 치유할 수 있게 된다.
본 발명에서의 유기막은 외부광에 의해 호환가능한 물질로서 결합된 수소의 동작이 원활한 아조(azo) 유도체 또는 디아릴(diaryl) 유도체 등의 광활성 물질이 이용될 수 있다.
이후, 유기막은 채널부(115)의 손상을 방지하기 위하여 습식 식각 공정에 의해 제거된다.
도 4e를 참조하면, 소스/드레인 패턴들이 형성된 게이트 절연막(144) 상에 제1 및 제2 콘택홀들(116, 124)을 포함하는 보호막(150)이 형성된다.
소스/드레인 패턴들이 형성된 게이트 절연막(144) 상에 PECVD 등의 증착방법으로 보호막(150)이 전면 형성된다. 보호막(150)은 제3 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 패터닝됨으로써 제1 및 제2 컨택홀들(116, 124)이 형성된다. 제1 컨택홀(116)은 보호막(150)을 관통하여 드레인 전극(112)이 노출되게 형성되고, 제2 컨택홀(124)은 보호막(150)을 관통하여 스토리지 전극(122)이 노출 되게 형성된다.
보호막(150)의 재료로는 게이트 절연막(194)과 같은 무기 절연물질이나 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등과 같은 유기 절연물질이 이용된다.
도 4f를 참조하면, 보호막(150) 상에 투명전극 패턴들이 형성된다.
보호막(150) 상에 스퍼터링 등의 증착방법으로 투명전극 물질이 전면 증착된다. 이어서 제4 마스크를 이용한 포토리쏘그래피 공정과 식각공정을 통해 투명전극 물질이 패텅님됨으로써 화소전극(118)을 포함하는 투명전극 패턴들이 형성된다. 화소 전극(118)은 제1 컨택홀(116)을 통해 드레인 전극(112)과 전기적으로 접속됨과 아울러 제2 컨택홀(124)을 통해 이전단 게이트라인(102)과 중첩되는 스토리지 전극(122)과 전기적으로 접속된다. 투명전극 물질로는 인듐주석산화물(Indium Tin Oxide : ITO)이나 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 이용된다.
상술한 바와 같이, 본 발명에 따른 박막 트랜지스터 및 박막 트랜지스터 어레이 기판의 제조방법은 건식 식각 공정에 의해 손상된 채널부의 표면 위에 유기물질을 형성하고 노광 공정을 실시함에 따라 손상된 채널부에 수소를 공급한다. 이에 따라, 수소(H)들이 댕글링 본딩(dangling bond) 상태인 실리콘(Si)과 결합할 수 있게 됨으로써 채널부의 표면에서의 분자들이 정상적인 결합구조를 이룰 수 있게 된 다. 그 결과, 채널부의 손상을 치유할 수 있게 됨으로써 박막 트랜지스터의 성능을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구의 범위에 의해 정하여져야만 할 것이다.
Claims (11)
- 기판 위에 게이트 전극을 형성하는 단계와;상기 게이트 전극 위에 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 위에 채널을 포함하는 박막 트랜지스터를 형성하는 단계와;상기 박막 트랜지스터의 채널 위에 광활성물질을 포함하는 유기막을 형성하는 단계와;상기 유기막을 노광하는 단계와;상기 유기막을 제거하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 광활성물질로는 아조(azo) 유도체 및 디아릴(diaryl) 유도체 중 적어도 어느 하나인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 유기막을 노광하는 단계는상기 유기막 내의 수소(H)가 상기 채널의 표면에서의 실리콘(Si)과 결합하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 유기막은 분사방식에 의해 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 유기막은 습식 식각 공정에 의해 제거되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 기판 위에 게이트 전극, 게이트 전극과 접속된 게이트 라인을 포함하는 게이트 패턴을 형성하는 단계와;상기 게이트 패턴 위에 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 위에 상기 게이트 라인과 교차되는 데이터 라인, 상기 데이터 라인과 접속된 박막 트랜지스터를 형성하는 단계와;상기 박막 트랜지스터의 채널 위에 광활성물질을 포함하는 유기막을 형성하는 단계와;상기 유기막을 노광하는 단계와;상기 유기막을 제거하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 6 항에 있어서,상기 광활성물질로는 아조(azo) 유도체 및 디아릴(diaryl) 유도체 중 적어도 어느 하나인 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 6 항에 있어서,상기 유기막을 노광하는 단계는상기 유기막 내의 수소(H)가 상기 채널의 표면에서의 실리콘(Si)과 결합하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 6 항에 있어서,상기 박막 트랜지스터의 드레인 전극을 노출시키는 접촉홀을 가지는 보호막을 형성하는 단계와;상기 접촉홀을 통해 상기 드레인 전극과 접촉되는 화소전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 6 항에 있어서,상기 유기막은 분사방식에 의해 형성되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 6 항에 있어서,상기 유기막은 습식 식각 공정에 의해 제거되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060115911A KR20080046442A (ko) | 2006-11-22 | 2006-11-22 | 박막 트랜지스터 어레이 기판의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060115911A KR20080046442A (ko) | 2006-11-22 | 2006-11-22 | 박막 트랜지스터 어레이 기판의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080046442A true KR20080046442A (ko) | 2008-05-27 |
Family
ID=39663381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060115911A KR20080046442A (ko) | 2006-11-22 | 2006-11-22 | 박막 트랜지스터 어레이 기판의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080046442A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022247271A1 (zh) * | 2021-05-27 | 2022-12-01 | 惠科股份有限公司 | 薄膜晶体管及其制备方法和阵列基板、显示器件 |
-
2006
- 2006-11-22 KR KR1020060115911A patent/KR20080046442A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022247271A1 (zh) * | 2021-05-27 | 2022-12-01 | 惠科股份有限公司 | 薄膜晶体管及其制备方法和阵列基板、显示器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7935579B2 (en) | Thin film transistor array substrate and method for fabricating the same | |
| KR100598737B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| JP4527615B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| US7776662B2 (en) | TFT LCD array substrate and manufacturing method thereof | |
| US9035312B2 (en) | TFT array substrate and fabrication method thereof | |
| US8324033B2 (en) | TFT array substrate and manufacturing method thereof | |
| US9349760B2 (en) | Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer | |
| KR101243395B1 (ko) | 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20030082651A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20050066745A (ko) | 박막트랜지스터 어레이 기판의 제조방법 | |
| KR100421480B1 (ko) | 유기절연막의 표면처리 방법 및 그를 이용한박막트랜지스터 기판 제조방법 | |
| KR100500779B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| US7504661B2 (en) | Thin film transistor substrate and fabricating method thereof | |
| US20050095759A1 (en) | Method of manufacturing thin film transistor array substrate | |
| KR20080023460A (ko) | 박막 패턴의 제조방법 및 이를 이용한 액정표시패널 및 그제조방법 | |
| KR20080046442A (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| KR20050105422A (ko) | 액정표시패널 및 그 제조 방법 | |
| KR20100073693A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20050053280A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR101398325B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR20050035686A (ko) | 액정표시장치 및 그 제조 방법 | |
| KR20070102228A (ko) | 유기 박막 트랜지스터 및 그 제조방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| Fang et al. | 24.1: 3‐Masks TFT Process by Using ITO Lift‐Off Technique | |
| KR20070078472A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20050064929A (ko) | Ｔｆｔ 어레이 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |