KR101024643B1 - 투명 도전막 에천트 및 그를 이용한 투명 도전막 패터닝방법 - Google Patents

투명 도전막 에천트 및 그를 이용한 투명 도전막 패터닝방법 Download PDF

Info

Publication number
KR101024643B1
KR101024643B1 KR1020030100657A KR20030100657A KR101024643B1 KR 101024643 B1 KR101024643 B1 KR 101024643B1 KR 1020030100657 A KR1020030100657 A KR 1020030100657A KR 20030100657 A KR20030100657 A KR 20030100657A KR 101024643 B1 KR101024643 B1 KR 101024643B1
Authority
KR
South Korea
Prior art keywords
transparent conductive
conductive film
etchant
electrode
gate
Prior art date
Application number
KR1020030100657A
Other languages
English (en)
Other versions
KR20050068842A (ko
Inventor
권오남
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030100657A priority Critical patent/KR101024643B1/ko
Publication of KR20050068842A publication Critical patent/KR20050068842A/ko
Application granted granted Critical
Publication of KR101024643B1 publication Critical patent/KR101024643B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 에천트 성분으로 석출로 인한 공정 불량을 방지할 수 있는 투명 도전막 에천트 및 그를 이용한 투명 도전막 패터닝 방법을 제공하는 것이다.
이를 위하여, 본 발명에 따른 투명 도전막의 에천트는 1%~30% 범위의 질산을 함유하는 용매와; 상기 용매에 포함된 0.01%~1% 범위의 몰리버딕 애시드(Molybudic Acid) 파우더를 포함한다.

Description

투명 도전막 에천트 및 그를 이용한 투명 도전막 패터닝 방법{Echant Of Transparent Conductive Film and Method for Patterning Transparent Conductive Film Using The Same}
도 1은 본 발명에 따른 투명 도전막 패터닝 방법이 적용된 박막 트랜지스터 기판을 부분적으로 도시한 평면도.
도 2은 도 1에 도시된 박막 트랜지스터 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도.
도 3a 내지 도 3d는 도 2에 도시된 박막 트랜지스터 기판의 제조 방법을 단계적으로 도시한 단면도들.
< 도면의 주요 부분에 대한 부호의 설명 >
2 : 게이트 라인 4 : 데이터 라인
6 : 박막 트랜지스터 8 : 게이트 전극
10 : 소스 전극 12 : 드레인 전극
14 : 활성층 16, 24, 30, 38 : 컨택홀
18 : 화소 전극 20 : 스토리지 캐패시터
22 : 스토리지 상부 전극 26 : 게이트 패드부
28 : 게이트 패드 하부 전극 32 : 게이트 패드 상부 전극
34 : 데이터 패드부 36 : 데이터 패드 하부 전극
40 : 데이터 패드 상부 전극 42 : 기판
44 : 게이트 절연막 48 : 오믹 컨택층
50 : 보호막
본 발명은 투명 도전막 에천트에 관한 것으로, 특히 에천트 성분의 석출로 인한 공정 불량을 방지할 수 있는 투명 도전막 에천트 및 그를 이용한 투명 도전막 패터닝 방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정 표시 장치는 액정셀들이 매트릭스 형태로 배열되어진 액정 패널과, 액정 패널을 구동하기 위한 구동 회로를 구비한다.
액정 패널은 서로 대향하는 박막 트랜지스터 기판 및 칼러 필터 기판과, 두 기판 사이에 주입된 액정과, 두 기판 사이의 셀갭을 유지시키는 스페이서를 구비한다.
박막 트랜지스터 기판은 게이트 라인들 및 데이터 라인들과, 그 게이트 라인들과 데이터 라인들의 교차부마다 스위치 소자로 형성된 박막 트랜지스터와, 액정 셀 단위로 형성되어 박막 트랜지스터에 접속된 화소 전극 등과, 그들 위에 도포된 배향막으로 구성된다.
칼라 필터 기판은 액정셀 단위로 형성된 칼라 필터들과, 칼러 필터들간의 구분 및 외부광 반사를 위한 블랙 매트릭스와, 액정셀들에 공통적으로 기준 전압을 공급하는 공통 전극 등과, 그들 위에 도포되는 배향막으로 구성된다.
액정 패널은 박막 트랜지스터 기판과 칼라 필터 기판을 별도로 제작하여 합착한 다음 액정을 주입하고 봉입함으로써 완성하게 된다.
이러한 액정 패널에서 박막 트랜지스터 기판에 형성되는 화소 전극과, 칼라 필터 기판에 형성되는 공통 전극은 광투과를 위하여 투명 도전막으로 형성된다. 여기서, 화소 단위로 독립되게 형성되어야 하는 화소 전극은 마스크 공정을 이용하여 투명 도전막을 패터닝함으로써 형성된다. 다시 말하여, 화소 전극은 투명 도전막을 기판 위의 보호막 상에 전면에 증착하고, 그 위에 포토리소그래피 공정으로 포토레지스트 패턴을 형성한 다음, 그 포토레지스트 패턴을 통해 노출된 투명 도전막을 에천트를 이용하여 습식 식각해냄으로써 형성된다. 투명 도전막으로는 인듐 주석 산화물(Indium Tin Oxide : 이하, ITO)이나 주석 산화물(Tin Oxide : 이하, TO) 또는 인듐 아연 산화물(Indium Zinc Oxide : 이하, IZO) 등이 이용된다. 이러한 투명 도전막을 식각하기 위한 에천트를 다음 과정을 통해 발전하고 있다. 이하, ITO를 예로 들어 투명 도전막 에천트의 발전 과정을 살펴보기로 한다.
우선, ITO는 폴리 상태로 증착된 후, 염산 및 질산을 주성분으로 사용한 에천트에 의해 식각되었다. 그러나, 이 에천트는 보호막에 존재하는 핀홀(Pinhole) 을 통해 스며들어 Mo, Mo/AlNd, Mo/AlNd/Mo 구조를 갖는 소스/드레인 금속층을 손상시킴으로써 오픈 불량 발생율을 높이는 문제점이 있다.
이에 따라, ITO의 에천트로 옥살산(Oxalic Acid)이 대두되었다. 그런데, 옥살산으로 폴리 ITO를 식각하는 경우 많은 시간이 소요된다는 문제점이 있다. 예를 들면, 40℃의 식각 온도에서 옥살산으로 500Å의 폴리-ITO를 식각하는데 5시간이나 소요된다.
이러한 식각 시간을 단축하기 위하여, ITO를 스퍼터링 방법으로 증착하는 경우 H2O 또는 H2를 첨가하여 아모퍼스(Amorphous)-ITO를 증착하여 옥살산으로 식각하게 되었다. 예를 들면, 40℃의 식각 온도에서 5%의 옥살산을 함유하는 에천트로 500Å의 아모퍼스-ITO를 식각하는데에는 100초면 충분하므로 폴리-ITO 보다 식각 시간을 현저히 줄일 수 있게 된다.
이러한 옥살산을 이용한 에천트는 통상 1%~10% 범위의 옥살산 파우더(Power)를 용해하여 사용한다. 이 경우, 식각 장비내에서 수분이 증발하면서 옥살산 파워더가 장비 벽면, 배관, 셔터(Shutter) 등에서 석출하여 기판 스크래치(Scratch) 발생, 석출물의 기판 흡착, 배관 막힘 등과 같은 불량을 초래함으로써 생산성을 저하시키는 문제점이 있다.
따라서, 본 발명의 목적은 에천트 성분으로 석출로 인한 공정 불량을 방지할 수 있는 투명 도전막 에천트 및 그를 이용한 투명 도전막 패터닝 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 투명 도전막의 에천트는 1%~30% 범위의 질산을 함유하는 용매와; 상기 용매에 포함된 0.01%~1% 범위의 몰리버딕 애시드(Molybudic Acid) 파우더를 포함한다.
또한, 본 발명에 따른 투명 도전막 에천트는 포토레지스트 패턴 에지로부터의 투명 도전막의 식각 정도를 조절하기 위한 유기 첨가제, 즉 아졸계 유기 첨가제를 추가로 포함한다.
본 발명에 따른 투명 도전막의 패터닝 방법은 기판 위에 아모퍼스 상태의 투명 도전막을 증착하는 단계와; 상기 투명 도전막 위에 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 통해 노출된 투명 도전막을 상기 에천트를 이용하여 식각하는 단계를 포함한다.
상기 투명 도전막은 ITO, TO, IZO, ITZO 중 어느 하나를 포함한다.
상기 투명 도전막은 부분적으로 폴리-투명 도전막을 추가로 포함한다.
상기 투명 도전막은 상기 에천트를 이용한 습식 식각으로 패터닝된다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
본 발명에 따른 투명 도전막의 에천트는 에천트 성분이 석출되는 것을 방지 할 수 있도록 질산과 몰리버딕 애시드(Molybudic Acid)을 주성분으로 한다. 예를 들면, 투명 도전막 에천트는 1%~30% 범위의 질산과, 0.01%~1%를 범위의 몰리버딕 애시드를 주성분으로 포함한다. 다시 말하여, 투명 도전막 에천트는 1%~30% 범위의 질산을 함유하는 용매에 0.01%~1%를 범위의 몰리버딕 애시드 파우더를 용해하여 만들게 된다. 여기서, 몰리버딕 애시드 파우더는 종래의 옥살산 파우더에 비하여 매우 적은 함량이 용해되므로 수분이 증발하더라도 석출되지 않게 된다. 이러한 본 발명의 투명 도전막 에천트는 아모퍼스 또는 부분적인 폴리(Partial Poly) 상태로 증착된 ITO, TO, IZO, ITZO 등을 식각하는 에천트로 이용된다.
그리고, 본 발명에 따른 투명 도전막 에천트는 부수적으로 포토레지스트 패턴의 에지로부터 식각된 투명 도전막의 에지까지의 거리, 즉 CD 바이어스(Bias)를 제어하기 위하여, 아졸(Azole)계 유기 첨가제를 함유하기도 한다.
이와 같이, 본 발명에 따른 투명 도전막 에천트에서 주성분으로 포함되는 질산 및 몰리버딕 애시드는 석출이 되지 않으므로 에천트 성분의 석출로 인한 공정 불량을 방지할 수 있게 된다. 또한, 본 발명에 따른 투명 도전막 에천트는 소스/드레인 금속 재료로 이용되는 Mo, AlNd에 대한 식각 능력이 약한 특성을 갖는다. 이에 따라, 투명 도전막의 식각시 보호막의 핀홀을 통해 스며든 에천트로 인한 소스/드레인 금속 패턴의 오픈 불량을 방지할 수 있게 된다.
이러한 본 발명에 따른 투명 도전막 에천트가 적용된 투명 도전막의 패터닝 방법을 액정 패널의 박막 트랜지스터 기판을 예로 들어 설명하기로 한다.
도 1은 일반적인 박막 트랜지스터 기판을 도시한 평면도이고, 도 2는 도 1에 도시된 박막 트랜지스터 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도이다.
도 1 및 도 2에 도시된 박막 트랜지스터 기판은 하부 기판(42) 위에 게이트 절연막(44)을 사이에 두고 교차하게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(6)와, 그 교차 구조로 마련된 셀 영역에 형성된 화소 전극(18)을 구비한다. 그리고, 박막 트랜지스터 기판은 화소 전극(18)과 전단 게이트 라인(2)의 중첩부에 형성된 스토리지 캐패시터(20)와, 게이트 라인(2)에 접속되는 게이트 패드부(26)와, 데이터 라인(4)에 접속되는 데이터 패드부(34)를 구비한다.
박막 트랜지스터(6)는 게이트 라인(2)에 접속된 게이트 전극(8)과, 데이터 라인(4)에 접속된 소스 전극(10)과, 화소 전극(16)에 접속된 드레인 전극(12)과, 게이트 전극(8)과 중첩되고 소스 전극(10)과 드레인 전극(12) 사이에 채널을 형성하는 활성층(14)을 구비한다.
이렇게 소스 전극(10) 및 드레인 전극(12)과 중첩되면서 소스 전극(10)과 드레인 전극(12) 사이의 채널부를 포함하는 활성층(14)은 데이터 라인(4), 데이터 패드 하부 전극(36), 스토리지 전극(22)과도 중첩되게 형성된다. 이러한 활성층(14) 위에는 데이터 라인(4), 소스 전극(10) 및 드레인 전극(12), 데이터 패드 하부 전극(36), 스토리지 전극(22)과 오믹 컨택을 위한 오믹 컨택층(48)이 더 형성된다.
화소 전극(18)은 보호막(50)을 관통하는 제1 컨택홀(16)을 통해 박막 트랜지스터(6)의 드레인 전극(12)과 접속된다.
스토리지 캐패시터(20)는 전단 게이트 라인(2)과, 그 게이트 라인(2)과 게이 트 절연막(44), 활성층(14) 및 오믹접촉층(48)을 사이에 두고 중첩되는 스토리지 상부 전극(22)과, 그 스토리지 상부 전극(22)과 보호막(50)을 사이에 두고 중첩됨과 아울러 그 보호막(50)에 형성된 제2 컨택홀(24)을 경유하여 접속된 화소 전극(22)으로 구성된다.
게이트 패드(26)는 게이트 라인(2)으로부터 연장되는 게이트 하부 전극(28)과, 게이트 절연막(44) 및 보호막(50)을 관통하는 제3 컨택홀(30)을 통해 게이트 하부 전극(28)에 접속된 게이트 패드 상부 전극(32)으로 구성된다.
데이터 패드(34)는 데이터 라인(4)으로부터 연장되는 데이터 하부 전극(36)과, 보호막(50)을 관통하는 제4 컨택홀(38)을 통해 데이터 패드(36)와 접속된 데이터 패드 상부 전극(40)으로 구성된다.
이러한 구성을 가지는 박막 트랜지스터 기판은 도 3a 내지 도 3d에 도시된 바와 같이 4마스크 공정으로 형성된다.
도 3a를 참조하면, 제1 마스크 공정을 이용하여 하부기판(42) 상에 게이트 라인(2), 게이트 전극(8), 게이트 패드 하부 전극(28)을 포함하는 게이트 금속 패턴들이 형성된다.
상세히 하면, 하부 기판(42) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 이어서, 제1 마스크를 이용한 포토리소그래피 공정과 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(2), 게이트 전극(8), 게이트 패드 하부 전극(28)을 포함하는 게이트 금속 패턴들이 형성된다. 게이트 금속으로는 크롬(Cr), 몰리브덴(Mo), 알루미늄계 금속 등이 단일층 또는 이중층 구조 로 이용된다.
도 3b를 참조하면, 게이트 금속 패턴들이 형성된 하부 기판(42) 상에 게이트 절연막(44)이 도포된다. 그리고 제2 마스크 공정을 이용하여 게이트 절연막(44) 위에 활성층(14) 및 오믹 콘택층(48)을 포함하는 반도체 패턴과; 데이터 라인(4), 소스 전극(10), 드레인 전극(12), 데이터 패드 하부 전극(36), 스토리지 전극(22)을 포함하는 소스/드레인 금속 패턴들이 순차적으로 형성된다.
상세히 하면, 게이트 금속 패턴들이 형성된 하부 기판(42) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막(44), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다. 여기서, 게이트 절연막(44)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 소스/드레인 금속으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등이 이용된다.
이어서, 소스/드레인 금속층 위에 제2 마스크를 이용한 포토리소그래피 공정으로 포토레지스트 패턴을 형성하게 된다. 이 경우 제2 마스크로는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 소스/드레인 패턴부 보다 낮은 높이를 갖게 한다.
이어서, 포토레지스트 패턴을 이용한 습식 식각 공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(4), 소스 전극(10), 그 소스 전극(10)과 일체화된 드레인 전극(12), 스토리지 전극(22)을 포함하는 소스/드레인 금속 패턴들이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹 콘택층(48)과 활성층(14)이 형성된다.
그리고, 애싱(Ashing) 공정으로 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 제거된 후 건식 식각 공정으로 채널부의 소스/드레인 금속 패턴 및 오믹 콘택층(48)이 식각된다. 이에 따라, 채널부의 활성층(14)이 노출되어 소스 전극(10)과 드레인 전극(12)이 분리된다.
이어서, 스트립 공정으로 소스/드레인 패턴부 위에 남아 있는 포토레지스트 패턴이 제거된다.
도 3c를 참조하면, 소스/드레인 금속 패턴들이 형성된 게이트 절연막(44) 상에 제3 마스크 공정을 이용하여 제1 내지 제4 콘택홀들(16, 24, 30, 38)을 포함하는 보호막(50)이 형성된다.
상세히 하면, 소스/드레인 금속 패턴들이 형성된 게이트 절연막(44) 상에 PECVD 등의 증착 방법으로 보호막(50)이 전면 형성된다. 이어서, 보호막(50)이 제3 마스크를 이용한 포토리소그래피 공정과 식각 공정으로 패터닝됨으로써 제1 내지 제4 컨택홀들(16, 24, 30, 38)이 형성된다. 보호막(50)의 재료로는 게이트 절연막(44)과 같은 무기 절연 물질이나, 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질이 이용된다.
도 3d를 참조하면, 제4 마스크 공정을 이용하여 보호막(50) 상에 화소 전극(18), 게이트 패드 상부 전극(32), 데이터 패드 상부 전극(40)을 포함하는 투 명 도전막 패턴들이 형성된다.
보호막(50) 상에 스퍼터링 등의 증착 방법으로 투명 도전막이 도포된다. 이때, 투명 도전막은 스퍼터링시 첨가된 H2O 또는 H2에 의해 아모퍼스 상태로 증착되거나, 부분적인 폴리(Partial Poly) 상태로 증착된다. 투명 도전막의 재료로는 ITO, TO, IZO, ITZO 등이 이용된다. 그리고, 제4 마스크를 이용한 포토리소그래피 공정으로 아모퍼스 상태의 투명 도전막 위에 포토레지스트 패턴이 형성된다. 이어서, 전술한 바와 같이 질산(1%~30%) 및 몰리버딕 애시드(0.01%~1%)를 주성분으로 하는 에천트를 이용하여 포토레지스트 패턴을 통해 노출된 투명 도전막을 식각함으로써 화소 전극(18), 게이트 패드 상부 전극(32), 데이터 패드 상부 전극(40)을 포함하는 투명 도전막 패턴들이 형성된다. 이 경우, 보호막(50)에 존재하는 핀홀등를 통해 에천트가 스며들더라도 소스/드레인 금속이 손상되는 것을 방지할 수 있고, 수분이 증발되더라도 에천트 성분 석출로 인한 불량을 방지할 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 투명 도전막 에천트는 질산 및 몰리버틱 애시드를 주성분으로 하여 수분이 증발하더라도 에천트 성분이 석출이 되지 않는 특성을 가짐으로써 에천트 성분 석출로 인한 공정 불량을 방지할 수 있게 된다.
또한, 본 발명에 따른 투명 도전막 에천트는 소스/드레인 금속에 대한 식각 능력이 약한 특성을 가짐으로써 그로 인한 소스/드레인 금속 패턴의 오픈 불량을 방지할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (7)

1%~30% 범위의 질산을 함유하는 용매와;
상기 용매에 포함된 0.01%~1% 범위의 몰리버딕 애시드(Molybudic Acid) 파우더를 포함하는 것을 특징으로 하는 투명 도전막 에천트.
제 1 항에 있어서,
포토레지스트 패턴 에지로부터의 투명 도전막의 식각 정도를 조절하기 위한 유기 첨가제를 추가로 포함하는 것을 특징으로 하는 투명 도전막 에천트.
제 2 항에 있어서,
상기 유기 첨가제는 아졸계 유기 첨가제를 포함하는 것을 특징으로 하는 투명 도전막 에천트.
기판 위에 아모퍼스-투명 도전막을 증착하는 단계와;
상기 투명 도전막 위에 포토레지스트 패턴을 형성하는 단계와;
상기 포토레지스트 패턴을 통해 노출된 투명 도전막을 상기 청구항 제 1 항 내지 상기 청구항 제 3 항 중 어느 한 항에 기재된 에천트를 이용하여 식각하는 단계를 포함하는 것을 특징으로 하는 투명 도전막의 패터닝 방법.
제 4 항에 있어서,
상기 투명 도전막은 인듐 주석 산화물(ITO), 주석 산화물(TO), 인듐 아연 산화물(IZO), 인듐 주석 아연 산화물(ITZO) 중 어느 하나를 포함하는 것을 특징으로 하는 투명 도전막의 패터닝 방법.
제 4 항에 있어서,
상기 투명 도전막은 부분적으로 폴리-투명 도전막을 추가로 포함하는 것을 특징으로 하는 투명 도전막의 패터닝 방법.
제 4 항에 있어서,
상기 투명 도전막은 상기 에천트를 이용한 습식 식각으로 패터닝된 것을 특징으로 하는 투명 도전막의 패터닝 방법.
KR1020030100657A 2003-12-30 2003-12-30 투명 도전막 에천트 및 그를 이용한 투명 도전막 패터닝방법 KR101024643B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030100657A KR101024643B1 (ko) 2003-12-30 2003-12-30 투명 도전막 에천트 및 그를 이용한 투명 도전막 패터닝방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100657A KR101024643B1 (ko) 2003-12-30 2003-12-30 투명 도전막 에천트 및 그를 이용한 투명 도전막 패터닝방법

Publications (2)

Publication Number Publication Date
KR20050068842A KR20050068842A (ko) 2005-07-05
KR101024643B1 true KR101024643B1 (ko) 2011-03-25

Family

ID=37259347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100657A KR101024643B1 (ko) 2003-12-30 2003-12-30 투명 도전막 에천트 및 그를 이용한 투명 도전막 패터닝방법

Country Status (1)

Country Link
KR (1) KR101024643B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990074547A (ko) * 1998-03-12 1999-10-05 윤종용 인듐 틴 옥사이드용 식각액 및 이를 이용한액정 표시 장치의제조 방법
JP2002256460A (ja) * 2001-02-09 2002-09-11 Nippon Parkerizing Co Ltd アルミニウムおよびアルミニウム合金に用いるエッチングとデスマッティング用の組成物及びその方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990074547A (ko) * 1998-03-12 1999-10-05 윤종용 인듐 틴 옥사이드용 식각액 및 이를 이용한액정 표시 장치의제조 방법
JP2002256460A (ja) * 2001-02-09 2002-09-11 Nippon Parkerizing Co Ltd アルミニウムおよびアルミニウム合金に用いるエッチングとデスマッティング用の組成物及びその方法

Also Published As

Publication number Publication date
KR20050068842A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
KR101126396B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
US7411217B2 (en) Thin film transistor array substrate and manufacturing method of the same
US7023017B2 (en) Thin film transistor substrate of horizontal electric field type liquid crystal display device and fabricating method thereof
US7602464B2 (en) Organic thin film transistor array substrate and fabrication method thereof
JP2006191015A (ja) 薄膜トランジスタアレイ基板およびその製造方法
US20070155068A1 (en) Method for fabricating thin film transistor substrate
KR100886241B1 (ko) 액정표시소자의 제조방법
KR101127836B1 (ko) 박막트랜지스터 기판의 제조 방법
CN100539193C (zh) Tft阵列衬底、其制造方法以及显示装置
KR100870522B1 (ko) 액정표시소자 및 그 제조방법
US8077280B2 (en) Thin film transistor substrate of horizontal electric field type liquid crystal display device and fabricating method thereof
US20090152556A1 (en) Liquid crystal display panel and fabricating method thereof
KR101320651B1 (ko) 수평 전계 인가형 액정표시패널의 제조방법
US6958788B2 (en) Liquid crystal display device and method of fabricating the same
KR101024643B1 (ko) 투명 도전막 에천트 및 그를 이용한 투명 도전막 패터닝방법
KR101330463B1 (ko) 수평 전계 인가형 액정표시패널 및 그 제조방법
KR20080057921A (ko) 수평 전계형 박막 트랜지스터 기판 및 그 제조방법
KR20080023460A (ko) 박막 패턴의 제조방법 및 이를 이용한 액정표시패널 및 그제조방법
KR100754125B1 (ko) 액정 표시장치의 제조방법
KR20070073296A (ko) 액정 표시 장치와 이의 제조 방법
KR100625030B1 (ko) 액정표시소자의 제조방법
KR101045462B1 (ko) 박막트랜지스터의 제조방법
KR20050035645A (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100558712B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100687346B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee