KR101238817B1 - 광전자 박막 칩 - Google Patents

광전자 박막 칩 Download PDF

Info

Publication number
KR101238817B1
KR101238817B1 KR1020077007167A KR20077007167A KR101238817B1 KR 101238817 B1 KR101238817 B1 KR 101238817B1 KR 1020077007167 A KR1020077007167 A KR 1020077007167A KR 20077007167 A KR20077007167 A KR 20077007167A KR 101238817 B1 KR101238817 B1 KR 101238817B1
Authority
KR
South Korea
Prior art keywords
thin film
film layer
lens
carrier
optoelectronic
Prior art date
Application number
KR1020077007167A
Other languages
English (en)
Other versions
KR20070053791A (ko
Inventor
클라우스 슈트로이벨
랄프 비르트
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20070053791A publication Critical patent/KR20070053791A/ko
Application granted granted Critical
Publication of KR101238817B1 publication Critical patent/KR101238817B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 광전자 박막 칩에 관한 것으로서, 상기 박막 칩은 박막 층(2)의 활성 구역(7) 안에 있는 적어도 하나의 방사선 방출 영역(8) 그리고 상기 박막 층(2)의 적어도 하나의 부분 영역에 의해서 형성되고 상기 방사선 방출 영역(8) 다운스트림에 배치된 렌즈(10, 12)를 포함하며, 상기 렌즈(10, 12)의 측면 크기(Φ)는 상기 방사선 방출 영역의 측면 크기(δ)보다 더 크다. 본 발명은 또한 상기와 같은 광전자 박막 칩을 형성하기 위한 방법에 관한 것이다.

Description

광전자 박막 칩 {OPTOELECTRONIC THIN-FILM CHIP}
본 발명은 광전자 박막 칩 그리고 광전자 박막 칩을 형성하기 위한 방법에 관한 것이다.
간행물 I. Schnitzer 등, Appl. Phys. Lett. 63(16), 1993년 10월 18일, 2174 내지 2176 쪽에는 박막 발광 다이오드 칩의 기본 원리가 기술되어 있다. 박막 발광 다이오드 칩들의 기본 원리와 관련된 상기 간행물의 공개 내용은 본 명세서에 인용의 형태로 수용된다.
간행물 WO 02/13281호는 박막 층을 갖는 반도체 칩을 기술한다. 상기 박막 층 내에는 광자를 방출하는 활성 구역이 형성되어 있다. 상기 박막 칩의 발광 방향으로부터 떨어져 있는 표면에는 캐리어가 배치되어 있다.
본 발명의 과제는 광 결합해제(coupling-out) 특성이 개선된 박막 칩을 제공하는 것이다. 본 발명의 또 다른 과제는 상기와 같은 박막 칩을 형성하기 위한 방법을 제공하는 것이다.
광전자 박막 칩의 적어도 한 실시예에 따라, 상기 박막 칩은 박막 층을 포함한다.
상기 박막 층은 예를 들어 성장 기판상에 에피택셜 방식으로 증착된 연속층에 의해서 제공되며, 상기 연속층으로부터 성장 기판이 적어도 부분적으로 제거된 다. 다시 말해서, 기판의 두께가 감소한다. 달리 표현하면, 기판이 얇아진다. 전체 성장 기판을 박막 층으로부터 제거하는 것도 또한 가능하다.
박막 층은 바람직하게 적어도 하나의 활성 구역을 가지며, 상기 활성 구역은 전자기 광선을 발생하기에 적합하다. 상기 활성 구역은 예를 들어 하나의 층에 의해서 또는 연속층에 의해서 제공될 수 있는데, 상기 층 또는 연속층은 pn-접합부, 이중 헤테로 구조물, 단일 양자 웰 구조물 또는 다중 양자 웰 구조물을 포함한다.
상기 활성 구역은 특히 바람직하게 적어도 하나의 방사선 방출 영역을 갖는다. 이 경우 상기 방사선 방출 영역은 예를 들어 상기 활성 구역의 한 부분 영역에 의해서 형성된다. 상기 활성 구역의 부분 영역에서는 광전자 박막 칩의 동작 중에 전자기 광선이 발생한다.
박막 칩의 적어도 하나의 실시예에 따라, 상기 방사선 방출 영역의 다운스트림에는 렌즈가 배치되어 있다. 이 경우 렌즈란 예를 들어 광학 소자를 통과하는 전자기 광선을 굴절시키기에 적합한 광학 소자로 이해할 수 있다. 하지만, 상기 렌즈가 전자기 광선을 회절시키기에 적합하다는 내용도 가능하다. 또한, 상기 렌즈가 광을 굴절시키기 위해서뿐만 아니라 광을 회절시키기 위해서도 적합하다는 내용도 가능하다. 상기 렌즈가 바람직하게는 방사선 방출 영역 다운스트림에 배치되어 있음으로써, 상기 방사선 방출 영역에서 발생하는 전자기 광선의 적어도 일부분이 상기 렌즈를 통과하고, 상기 렌즈에 의해서 굴절 및/또는 회절된다.
렌즈는 바람직하게 박막 층의 적어도 한 부분 영역에 의해서 형성된다. 다시 말해서, 박막 층의 적어도 한 부분 영역이 구조화됨으로써, 상기 부분 영역은 방사선 방출 영역에서 발생하는 전자기 광선을 굴절 및/또는 회절시키기에 적합하게 된다. 예를 들어 렌즈는 박막 칩의 한 표면의 구조화된 부분 영역에 의해서 형성될 수 있다. 이 경우에는 바람직하게 원래 성장 기판에 면하는 렌즈가 박막 칩의 면을 갖게 된다. 상기 구조화된 박막 층 표면의 부분 영역은 예를 들어 규정된 곡률을 가질 수 있다. 그 경우 렌즈는 예를 들어 상기 표면 부분에 의해서 제한될 수 있다. 그 경우 박막 층으로부터 표면 부분의 굴곡 영역을 통과하는 전자기 광선은 예를 들어 기하학적인 광학 수단의 규정에 따라서 굴절된다.
특히 바람직하게 렌즈의 측면 크기는 방사선 방출 영역의 측면 크기보다 크다. 이 경우 렌즈의 측면 크기란 예를 들어 에피택셜 연속층의 성장 방향에 대하여 수직인 한 평면에서의 렌즈의 최대 길이로 이해할 수 있다. 그에 상응하게, 방사선 방출 영역의 측면 크기는 에피택셜 연속층의 성장 방향에 대하여 수직인 한 평면에서의 방사선 방출 영역의 최대 길이를 지시한다.
광전자 박막 칩의 적어도 한 실시예에 따르면, 박막 층의 한 활성 구역에 적어도 하나의 방사선 방출 영역을 포함하는 광전자 박막 칩이 제공된다. 본 실시예에서는 상기 방사선 방출 영역 다운스트림에 렌즈가 배치되어 있고, 상기 렌즈는 박막 층의 적어도 한 부분 영역에 의해서 형성되고, 상기 렌즈의 측면 크기는 상기 방사선 방출 영역의 측면 크기보다 더 크다.
광전자 박막 칩의 적어도 한 실시예에서는, 광전자 박막 칩이 다수의 방사선 방출 영역을 포함한다. 다시 말하면, 예를 들어 박막 층의 활성 구역의 다수의 부분 영역들이 광전자 박막 칩의 동작 중에 전자기 광선을 방출한다. 방사선 방출 영역은 예를 들어 실제로 상호 동일한 간격을 두고 규칙적인 패턴으로 활성 구역 내에 배치될 수 있다. 이 경우에는 바람직하게 모든 방사선 방출 영역들의 크기가 실제로 동일한데, 다시 말하자면 모든 방사선 방출 영역들이 예를 들어 실제로 동일한 측면 크기를 갖는다.
'실제로 동일한 측면 크기'가 의미하는 것은, 형성 조건에 따라서 또는 박막 층 내부의 원치 않는 불균일성으로 인하여 방사선 방출 영역들의 크기 및 배열 상태가 변동될 수 있다는 것이다.
또한 각각의 방사선 방출 영역 다운스트림에는 바람직하게 정확하게 하나의 렌즈가 배치되어 있다. 다시 말해서, 각각의 방사선 방출 영역에는 바람직하게 하나의 렌즈가 고유하게 할당되어 있다. 그 경우 방사선 방출 영역들로부터 발생되어 하나의 렌즈를 통과하는 전자기 광선의 부분은 대부분 상기 렌즈에 할당된 방사선 방출 영역 내에서 발생된다. '대부분 상기 렌즈에 할당된 방사선 방출 영역 내에서'라는 표현은, 예를 들어 이웃하는 다른 방사선 방출 영역들의 전자기 광선도 상기 렌즈를 통과할 수 있다는 내용으로 이해할 수 있다. 하지만 렌즈를 통과하는 전자기 광선의 가장 큰 부분은 상기 렌즈에 할당된 방사선 방출 영역으로부터 유래한다.
박막 칩은 바람직하게 적어도 80개의 방사선 방출 영역을 포함한다. 그에 상응하게, 하나의 박막 칩은 바람직하게 방사선 방출 영역들 다운스트림에 배치된 적어도 80개의 렌즈를 포함한다.
광전자 박막 칩의 적어도 한 실시예에 따르면, 박막 칩은 캐리어를 포함하고, 상기 캐리어 상에는 박막 층이 제공되어 있다. 이 경우 캐리어는 바람직하게 원래의 성장 기판으로부터 떨어져 있는 박막 층 표면에 제공된다. 성장 기판과 비교할 때 상기 캐리어는 상대적으로 자유롭게 선택될 수 있다. 따라서, 캐리어는 예를 들어 전도성 또는 부품에 대한 안정성과 같은 다수의 특성 면에서 에피택셜 방식으로 성장된 고가의 연속층을 형성하기 위하여 좁은 제약 조건들에 제한되는 이용 가능한 성장 기판들보다 더 우수하게 적합할 수 있다. 따라서, 고가의 에피택셜 층을 얻기 위해서는, 에피택셜 방식으로 증착된 재료가 예를 들어 성장 기판에 대하여 격자 적응되어야만 한다.
박막 층에 제공된 캐리어는 바람직하게 상기 박막 층에 적응된 열팽창 계수를 특징으로 한다. 캐리어는 예를 들어 게르마늄, 갈륨 비소화물, 갈륨 질화물, 실리콘 탄화물과 같은 반도체 재료 및 사파이어, 몰리브덴, 금속 또는 카본과 같은 다른 재료들을 함유할 수 있다.
또한 상기 캐리어가 바람직하게는 매우 우수한 열 전도성을 특징으로 함으로써, 전자기 광선의 발생시에 박막 층의 활성 구역에서 발생하는 열은 적어도 부분적으로 캐리어를 거쳐 주변으로 방출될 수 있다.
박막 칩의 적어도 한 실시예에 따르면, 캐리어와 박막 층 사이에 미러 층이 배치되어 있다. 상기 미러 층은 예를 들어 브래그-미러 또는 금속 함유 미러 층을 포함할 수 있다. 예를 들어 금, 금-게르마늄, 은, 알루미늄 또는 백금을 함유할 수 있는 금속 함유 미러는 브래그-미러에 비해 예를 들면 반사율이 방향에 의존하는 정도가 낮은 것을 특징으로 한다. 또한 금속 함유 미러에 의해서는 브래그-미러를 사용하는 경우보다 더 높은 반사율에 도달할 수 있다.
특히 바람직하게는, 캐리어와 박막 층 사이에 배치된 반사 작용하는 금속 층이 상기 방사선 방출 영역으로부터 발생된 전자기 광선을 반사하기에 적합함으로써, 박막 칩의 방사 수득율이 증가한다.
광전자 박막 칩의 적어도 한 실시예에 따르면, 박막 칩은 적어도 하나의 전류 결합(coupling-in) 영역을 포함한다. 상기 전류 결합 영역은 바람직하게 캐리어와 박막 층 사이에 배치되어 있다. 상기 전류 결합 영역에 의해서 전류가 박막 층 내부에 결합될 수 있으며, 이곳에서 전류는 활성 구역 내에서 전자기 광선을 발생하기 위하여 이용된다. 예를 들어 상기 전류 결합 영역은 콘택 면으로 형성될 수 있으며, 상기 콘택 면을 통해 박막 층이 캐리어로부터 전기적으로 콘택팅 될 수 있다.
박막 층이 예를 들어 캐리어와 박막 층의 경계면과 평행한 한 평면에서 매우 작은 전기 전도성을 가지면, 다시 말해 상기 박막 층의 가로 전도성이 매우 작으면, 전류 결합 영역의 측면 크기는 실제로 상기 박막 층의 활성 구역 내에 있는 방사선 방출 영역의 측면 크기를 사전 결정한다. 다시 말해서, 상기 전류 결합 영역의 측면 크기는 실제로 상기 방사선 방출 영역의 측면 크기에 상응한다. 이와 같는 내용이 실제로 의미하는 바는, 예를 들어 박막 층의 가로 전도성의 변동으로 인하여 크기의 편차가 발생할 수 있다는 것이다.
특히 바람직하게 렌즈의 측면 크기는 방사선 결합 영역의 측면 크기보다 크기 때문에, 방사선 방출 영역의 측면 크기보다도 더 크다.
광전자 박막 칩의 적어도 한 실시예에 따르면, 상기 박막 칩은 상기와 같은 다수의 전류 결합 영역을 포함한다. 바람직하게 각각의 전류 결합 영역에는 고유하게 하나의 렌즈가 할당되어 있다. 전류 결합 영역, 방사선 방출 영역 및 렌즈는 예를 들어 캐리어 및 박막 층의 경계면 상에 수직으로 서 있는 한 직선을 따라서, 즉 실제로는 상기 박막 층의 성장 방향과 평행하게 배치되어 있다.
방사선 방출 영역들에서 예를 들어 전기적 여기에 의해서가 아니라 광학적 여기에 의하여 전자기 광선이 발생되는 것도 또한 생각할 수 있다.
특히 바람직하게 렌즈는 캐리어로부터 떨어져 있는 박막 칩의 표면에 형성되어 있다. 다시 말해서, 렌즈는 바람직하게 상기 표면의 한 부분을 구조화함으로써 형성된다. 이 경우 상기 표면의 부분은 예를 들어 외부로 만곡된 구면 또는 비구면 볼륨 렌즈(volume lens)를 형성할 수 있다. 그러나 상기 박막 층-표면의 구조화된 부분이 프레넬-렌즈를 형성하는 것도 또한 가능하다.
광전자 박막 칩의 적어도 한 실시예에 따르면, 렌즈의 측면 크기는 30 내지 100 ㎛이다. 이 경우 렌즈의 측면 크기란 예를 들어 렌즈의 최저점(base point)(nadir)에서 측정된 렌즈의 직경으로 이해될 수 있다. 이 경우 상기 렌즈의 최저점은 예를 들어 렌즈가 형성된 박막 칩 표면의 평면에 놓여 있다.
바람직하게 렌즈의 측면 크기는 30 내지 60 ㎛이다. 렌즈의 높이, 즉 렌즈 최저점으로부터 렌즈 최고점(vertex)까지의 간격은 예를 들어 1 내지 50 ㎛, 바람직하게는 1 내지 20 ㎛이다.
박막 칩의 적어도 한 실시예에서는 전류 결합 영역의 측면 크기가 1 내지 80 ㎛, 바람직하게는 10 내지 40 ㎛이다. 박막 층의 가로 전도성이 낮은 경우에만 상기 전류 결합 영역의 측면 크기는 실제로 방사선 발생 영역의 측면 크기에 상응한다.
광전자 박막 칩의 적어도 한 실시예에 따르면, 방사선 방출 영역과 렌즈 최저점 간의 간격은 1 내지 50 ㎛이다.
예를 들어 렌즈에 의해서 전자기 광선을 박막 칩으로부터 결합해제하기 위한 결합해제 효율이 최적화되어야 한다면, 방사선 방출 영역과 렌즈 최저점 간의 간격은 바람직하게 1 내지 25 ㎛, 특히 바람직하게는 1 내지 10 ㎛이다. 결합해제된 전자기 광선의 특히 큰 부분을 예를 들어 렌즈가 그 위에 형성되어 있는 박막 층 표면에 대하여 수직인 한 방향으로 집중하고자 하는 경우에는, 방사선 방출 영역과 렌즈 최저점 간의 간격이 바람직하게는 25 내지 50 ㎛, 특히 바람직하게는 25 내지 40 ㎛이다. 그 경우 렌즈를 통과하는 광선은 적어도 부분적으로는 상기 방향 주변의 한 방사선 원뿔 내부로 집중된다.
광전자 박막 칩의 적어도 한 실시예에서는, 박막 층이 상기 박막층과 캐리어 간의 경계면에 적어도 하나의 홈을 갖는다. 바람직하게 상기 홈은 전류 결합 영역을 적어도 부분적으로 둘러싼다. 특히 바람직하게는 상기 홈이 전류 결합 영역을 완전하게 둘러싼다. 다시 말해서, 전류 결합 영역으로부터 시작하여 박막층과 캐리어의 경계면에 있는 박막 층을 통과하여 바람직하게는 상기 경계면의 평면에 놓인 각 방향으로 홈까지 도달하게 된다. 예를 들어 상기 홈은 정확하게 하나의 전류 결합 영역을 둘러싼다. 각각의 전류 결합 영역은 바람직하게 적어도 하나의 홈에 의해서 둘러싸여 있다. 이 경우 상기 홈은 예를 들어 전류 결합 영역 주변에 링 형태로 배치될 수 있다.
박막 칩의 적어도 한 실시예에 따르면, 상기 홈의 깊이는 1 내지 20 ㎛이다. 다시 말해서 상기 홈의 깊이는 가장 깊은 장소에서 1 내지 20 ㎛이다. 특히 바람직하게 상기 홈의 깊이는 1 내지 8 ㎛이다. 예를 들어 상기 홈은 캐리어로부터 볼 때 박막 층의 활성 구역이 시작되는 지점까지 연장될 수 있다. 이때 상기 홈은 예를 들어 박막 층의 활성 구역을 관통하지는 않는다. 하지만, 홈이 활성 구역을 관통할 정도까지 상기 홈은 박막 층 내부로 연장될 수도 있다.
광전자 박막 칩의 적어도 한 실시예에 따르면, 홈은 캐리어로부터 떨어져 있는 박막 층의 표면 방향으로 가면서 점차 좁아진다. 이때 상기 홈은 예를 들어 평탄한 내벽을 갖는다. 상기 홈의 내벽은 예를 들어 캐리어로부터 멀어지는 방향으로 전류 결합 영역의 다운스트림에 배치되어 있다. 바람직하게 상기 내벽은 캐리어와 10 내지 90°의 각을 형성한다. 특히 바람직하게 상기 각은 10 내지 80°이다.
또한 광전자 박막 칩을 형성하기 위한 방법도 개시된다.
상기 방법의 적어도 한 실시예에 따르면, 제일 먼저 성장 기판상에 박막 층이 에피택셜 방식으로 증착된다. 상기 박막 층은 예를 들어 에피택셜 방식으로 성장된 연속층이다. 바람직하게 상기 박막 층은 전자기 광선을 발생하기 위한 활성 구역으로서 적합한 적어도 하나의 층 또는 연속층을 포함한다.
바람직하게 성장 기판으로부터 떨어져 있는 상기 박막 층의 표면에는 유전성 층이 증착되고, 상기 층 내에서는 나중에 적어도 하나의 전류 결합 영역이 상기 유전성 층 내에 있는 리세스의 형태로 형성된다. 바람직하게는 다수의 광선 주입 영역이 형성된다.
후속하는 한 방법 단계에서는 캐리어로부터 떨어져 있는 상기 박막 층의 표면에, 예를 들면 유전성 층 상에, 예컨대 활성 구역 내에서 발생한 전자기 광선을 반사하기에 적합한 금속층이 제공될 수 있다.
그 다음에 상기 성장 기판으로부터 떨어져 있는 상기 박막 층의 표면에 캐리어가 제공된다. 캐리어는 예를 들어 납땜 방법에 의해서 박막 층에 고정될 수 있다.
그 다음에 추가의 한 방법 단계에서 성장 기판이 박막 층으로부터 적어도 부분적으로 제거된다. 다시 말해서, 예를 들면 성장 기판이 얇아지거나 또는 박막 층으로부터 제거된다.
상기 방법의 적어도 한 실시예에 따르면, 캐리어로부터 떨어져 있는 상기 박막 층의 표면에서 적어도 하나의 렌즈가 형성된다. 바람직하게 상기 렌즈는 전류 결합 영역 다운스트림에 배치되어 있다. 특히 바람직하게, 전류 결합 영역이 다수인 경우에는, 각각의 전류 결합 영역의 다운스트림에 정확하게 하나의 렌즈가 배치된다.
광전자 박막 칩을 형성하기 위한 방법의 적어도 한 실시예에 따르면, 렌즈는 적어도 하나의 에칭 공정에 의해서 형성된다. 이와 같은 방식으로, 캐리어로부터 떨어져 있는 상기 박막 층의 표면에서는 예를 들어 구면, 비구면 또는 프레넬-렌즈가 형성될 수 있다.
본 명세서에 기술된 광전자 박막 칩은 실시예 및 상기 실시예에 해당하는 도면을 참조하여 아래에서 상세하게 설명된다.
도 1은 박막 칩의 제 1 실시예의 개략적인 단면도이며,
도 2는 박막 칩의 제 2 실시예의 개략적인 단면도이고,
도 3은 박막 칩의 제 3 실시예의 개략적인 단면도이며,
도 4는 박막 칩의 제 4 실시예의 개략적인 단면도이고,
도 5a는 박막 칩의 한 실시예에서 나타난 다양한 렌즈 두께의 값에 대하여 산출된 박막 칩의 결합해제 효율의 값이 기재된 표이며,
도 5b는 박막 칩의 한 실시예에서 나타난 렌즈 두께에 대한 결합해제 효율을 그래픽으로 도시한 도면이고,
도 6a는 박막 칩의 한 실시예에서 나타난 렌즈의 최저점과 방사선 방출 영역 간의 간격에 따라 산출된 결합해제 효율의 값이 기재된 표이며,
도 6b는 박막 칩의 한 실시예에서 나타난 렌즈의 최저점과 방사선 방출 영역 간의 간격에 대한 결합해제 효율을 그래픽으로 도시한 도면이다.
실시예 및 도면에서 동일한 또는 동일하게 작용하는 부분들은 각각 동일한 도면 부호로 표기되었다. 도면에 도시된 소자들은 척도에 맞는 것으로 볼 수 없다. 오히려 도면에 도시된 각각의 소자들은 개관을 명확하게 할 목적으로 부분적으로는 과도하게 확대되었다.
도 1은 본 명세서에 기술된 광전자 박막 칩의 제 1 실시예의 개략적인 단면도를 보여준다.
본 실시예에서 캐리어(1) 상에는 박막 층(2)이 배치되어 있다. 캐리어(1)는 예를 들어 웨이퍼로부터 제공된다. 예를 들면 캐리어는 아래와 같은 재료들 중에서 적어도 하나의 재료를 함유할 수 있다: 게르마늄, 갈륨 비소화물, 갈륨 질화물, 실리콘 탄화물, 사파이어, 몰리브덴, 금속, 카본.
하지만, 캐리어(1)가 유연한 전도성 박막에 의해서 형성되는 것도 가능하다. 예를 들면 캐리어는 카본 박막으로부터 형성될 수 있다. 이 경우 상기 박막의 두께는 바람직하게 100 ㎛보다 작거나 같다.
캐리어는 예를 들어 납땜 층(3)에 의해서 박막 층(2)과 연결되어 있다. 캐리어와 면하는 상기 박막 층(2)의 경계면에는 예를 들어 전기 절연 유전성 층(5)이 제공되어 있다.
상기 유전성 층(5)에는 반사 작용하는 금속 층(4)이 후속하는데, 상기 금속 층은 예를 들어 금, 은, 금 게르마늄, 알루미늄 또는 백금과 같은 반사 작용하는 금속을 함유한다.
상기 반사 작용하는 금속 층(4)은 한편으로는 바람직하게 특히 우수한 전도성을 나타내고, 다른 한편으로는 박막 층(2)의 방사선 방출 영역(8)에서 발생하는 전자기 광선을 적어도 부분적으로 상기 박막 층(2)의 표면(9) 방향으로 반사하기에 적합하다. 상기 표면(9)은 캐리어(1)로부터 떨어져 있는 표면으로서, 상기 표면은 원래 제거된 성장 기판 쪽에 면한다.
상기 유전성 층(5)은 전류 결합 영역(6)을 형성하는 관통구를 갖는다. 이 경우 상기 관통구는 예를 들어 반사 작용하는 금속 층(5)의 재료를 함유한다. 전류 결합 영역들(6)은 예를 들어 측면 크기(δ)를 갖는다. 상기 전류 결합 영역들은 예를 들어 원통형으로 형성될 수 있다. 그 경우 상기 측면 크기(δ)는 상기 원통의 직경에 의해서 주어진다.
박막 층(2)은 예를 들어 인화물-결합 반도체 재료 또는 질화물-결합 반도체 재료를 기재로 한다.
이와 같은 맥락에서 "인화물-결합 반도체 재료를 기재로 한다"는 표현이 의미하는 바는, 상기와 같은 방식으로 표기된 부품 또는 부품의 부분이 바람직하게는 AlnGamIn1-n-mP를 포함하고, 이 경우 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 그리고 n+m ≤ 1이라는 것이다. 이때 상기 재료는 반드시 상기 일반식에 따라 수학적으로 정확한 조성을 가질 필요는 없다. 오히려 상기 재료는 하나 또는 다수의 도펀트 그리고 상기 재료의 물리적인 특성들을 실제로 변동시키지 않는 추가의 성분들을 포함할 수 있다. 그러나 상기 일반식은 단순화를 목적으로 결정 격자의 주요 성분들(Al, Ga, In, P)만을 포함하고 있으며, 상기 주요 성분들은 소량의 추가 물질들로 부분적으로 대체될 수 있다.
이와 같은 맥락에서 "질화물-결합 반도체 재료를 기재로 한다"는 표현이 의미하는 바는, 활성 에피택셜-연속층 또는 상기 연속층의 적어도 하나의 층이 질화물-Ⅲ/Ⅴ-결합 반도체 재료, 바람직하게는 AlnGamIn1 -n-mN을 포함하고, 이 경우 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 그리고 n+m ≤ 1이라는 것이다. 이때 상기 재료는 반드시 상기 일반식에 따라 수학적으로 정확한 조성을 가질 필요는 없다. 오히려 상기 재료는 하나 또는 다수의 도펀트 그리고 상기 AlnGamIn1 -n-mN-재료의 물리적인 특성들을 실제로 변동시키지 않는 추가의 성분들을 포함할 수 있다. 그러나 상기 일반식은 단순화를 목적으로 결정 격자의 주요 성분들(Al, Ga, In, N)만을 포함하고 있으며, 상기 주요 성분들은 소량의 추가 물질들로 부분적으로 대체될 수 있다.
상기와 같은 내용은, 박막 층이 적어도 하나의 개별 층을 포함하고, 상기 개별 층이 각각의 결합 반도체 재료계로부터 선택된 재료를 함유하는 것으로 이해될 수 있다.
박막 층(2)은 바람직하게 적어도 하나의 활성 구역(7)을 가지며, 상기 활성 구역은 전자기 광선을 형성하기에 적합하다. 상기 활성 구역(7)은 예를 들어 pn-접합부, 이중 헤테로 구조물, 단일 양자 웰 구조물 또는 다중 양자 웰 구조물을 포함할 수 있다.
본 출원서의 범위 안에서 볼 때 양자 웰 구조물이라는 명칭은, 전하 캐리어의 에너지 상태가 구속("Confinement")에 의해서 양자화되는 모든 구조물을 포괄한다. 특히 양자 웰 구조물이라는 명칭은 양자화의 차원성(Dimensionality)에 대한 내용은 전혀 포함하지 않는다. 따라서, 상기 양자 웰 구조물이라는 명칭은 다른 무엇보다도 양자 웰, 양자 와이어 및 양자 포인트 그리고 상기 구조물들의 각각의 조합을 포괄한다.
전류가 전류 결합 영역들(6)을 통과하여 박막 층(2) 내부에 결합되면, 상기 박막 층(2)을 위해 사용되는 재료의 낮은 가로 전도성 때문에 전류는 실제로 활성 구역(7)에 대한 캐리어(1)에 대하여 수직으로 흐르게 된다. 활성 구역(7)에 전력이 공급되는 장소에서는, 방사선을 방출하는 영역들(8)이 형성된다. 이 경우 상기 방사선 방출 영역들(8)의 측면 크기는 박막 층(2) 재료의 낮은 가로 전도성 때문에 실제로는 상기 전류 결합 영역들(6)의 측면 크기에 의해서 주어진다.
각각의 방사선 방출 영역(8) 다운스트림에서 활성 구역(7)과 표면(9) 사이의 간격(h)에는 렌즈(10)가 배치되어 있다. 상기 렌즈(10)는 예를 들어 볼륨 렌즈이다. 상기 렌즈는 예를 들어 구면 또는 비구면으로 외부로 휘어질 수 있다. 상기 렌즈는 렌즈의 최저점(10a)과 렌즈의 정점(10b) 간의 간격을 지시하는 자신의 두께(d)를 특징으로 한다. 예를 들어 구면 렌즈(10)가 사용되면, 상기 렌즈(10)의 곡률은 렌즈 반경(r)에 의해서 결정된다. 상기 렌즈는 또한 렌즈(10)의 최저점(10a)에서의 자신의 측면 크기(φ)를 특징으로 한다. 이 경우 렌즈(10)의 최저점(10a)은 예를 들어 박막 층(2)의 표면(9)의 평면에 놓여 있다. 다시 말해서, 간격(h)은 방사선 방출 영역(8)과 상기 방사선 방출 영역(8) 다운스트림에 배치된 렌즈의 최저점(10a) 간의 간격이다. 상기 방사선 방출 영역(8) 내에서 발생되는 전자기 광선은 예를 들어 상기 방사선 방출 영역(8) 다운스트림에 배치된 렌즈(10)를 통과하여 박막 층(2)으로부터 외부로 방출된다. 특히 바람직하게 상기 렌즈(10)는 적어도 한 단계의 에칭 공정에 의해서 박막 층(2)의 표면(9)에 형성된다.
또한 상기 표면(9)에는 본딩-패드(11)가 제공되는데, 상기 본딩-패드는 예를 들어 전도성 재료로 이루어지고, 박막 칩의 전기 콘택팅을 위해서 이용된다. 이 경우에는 방사선 방출 영역(8)이 본딩-패드(11)에 의해서 커버되지 않도록 상기 본딩-패드(11)를 제공하는 것이 바람직하다.
도 2는 렌즈가 프레넬-렌즈(12)로도 형성될 수 있다는 점에서 도 1과 상이하다. 프레넬-렌즈(12)는 바람직하게 적어도 한 단계의 에칭 공정에 의해서 박막 층(2)의 표면(9) 내부에 구조화된다.
도 3 및 4는 도 1 및 2와 달리 표면 방출하는 박막 칩의 실시예들을 보여주며, 본 실시예들에서는 박막 층(2)과 캐리어(1) 사이의 경계면에 홈들(13)이 형성되어 있다. 이 경우 각각의 방사선 주입 영역(6)은 바람직하게 적어도 하나의 홈(13)에 의해서 둘러싸여 있다. 예를 들어 홈(13)은 전류 결합 영역(6) 주변에 링 형태로 배치될 수 있다. 홈들(13)은 예를 들어 활성 구역(7)까지 연장될 수 있다. 바람직하게 홈들(13)은 평평하게 진행하는 내벽을 가지며, 상기 내벽은 캐리어(1)와 박막 층(2)의 경계면에 평행한 한 평면과 각(α)을 형성한다.
홈(13)의 내벽은 바람직하게는 유전성 층(5) 및 반사 작용하는 층(4)에 의해서 커버되어 있다. 그렇기 때문에 상기 내벽은 방사선 방출 영역들(8)에서 발생하는 전자기 광선에 대해서는 적어도 부분적으로 반사 작용한다.
홈들(13)에 의해서는 메사-구조물들(14)이 규정되는데, 상기 메사-구조물들의 최저점에는 전류 결합 영역(6)이 각각 하나씩 배치되어 있다.
도 5a는 계산 결과들이 기재된 표를 보여준다. 상기 계산들은 예를 들어 인화물-결합 반도체 재료계 내에 있는 박막 칩의 한 활성 구역(7)을 위하여 실시되었다. 이 경우 상기 활성 구역(7)은 흡수율이 0.9/㎛인 0.6 ㎛의 두께를 가지며, 0.4의 내부 효율을 갖는다. 전류 결합 영역의 측면 크기는 예를 들어 26 ㎛이다. 상기 계산 결과에서 활성 구역(7)과 렌즈의 최저점(10a) 간의 간격(h)은 4 ㎛로 설정되었다. 상기 계산들은 3 ㎛의 깊이를 갖는 홈(13)의 한 실시예를 위해서 실시되었다. 이 경우 홈(13)의 내벽은 박막 층(2)과 캐리어(1)의 경계면의 평면과 30 °의 각(α)을 형성한다. 상기 계산들은 구면 부피 렌즈(10)를 위해서 실시되었으며, 이 경우 최저점에서의 상기 렌즈의 직경(Φ)은 36 ㎛로 고정되었다. 그 다음에서는 반경(r) 및 그와 더불어 렌즈(10)의 두께(d)가 변동되었다. 렌즈(10)의 반경(r)에 따라서 결합해제 효율(η), 즉 박막 층을 벗어나는 전자기 광선의 부분 그리고 수치적인 구경 0.5 내부로 방사되는 광선(NA)의 퍼센트 부분이 계산되었다.
도 5b가 보여주는 바와 같이, 렌즈(10)의 두께(d)에 따라서 d에서의 최대 결합해제 효율(η)은 대략 11 ㎛로 나타난다. 해당 렌즈 반경(r)은 약 20 ㎛이다. 다시 말해서, 렌즈(10)의 최저점(10a)과 활성 구역(7) 간의 간격(h)이 고정된 경우에는, 렌즈(10) 곡률(r)의 변동에 의해서 최상의 결합해제 효율(η)이 설정될 수 있고, 상기 결합해제 효율은 박막 층의 표면이 평탄한 경우(γ→∞)의 결합해제 효율(η)과 비교할 때 거의 1.8배만큼 증가한다.
도 6a는 다른 파라미터는 변동이 없고 방사선 방출 영역(8)과 렌즈(10)의 최저점(10a) 간의 간격(h)이 변동된 경우에, 약 30 ㎛로 산출된 구면 렌즈(10)의 반경(r)의 계산 결과를 보여준다.
도 6b가 예로서 보여주는 바와 같이, h의 값이 더 큰 경우에는 약 25 ㎛부터 상기 수치 구경 0.5 내부로의 방출이 대폭 증가한다. 다시 말해서, 박막 칩의 방출 특성은 상기 h의 값을 지향하고 있으며, 방출의 수렴은 박막 층(2)의 표면(9)에 수직인 방향으로 이루어진다. 즉, h의 변경에 의하여 박막 칩의 방출 특성이 규정된 바대로 조절될 수 있다.
본 발명은 실시예를 참조하여 기술된 내용에 의해서 제한되지 않는다. 오히려 본 발명은 새로운 각각의 특징 그리고 상기 특징들의 새로운 조합을 포함하며, 상기 특징들 또는 특징들의 조합 자체가 특허청구범위 또는 실시예에 명시적으로 지시되어 있지 않더라도, 이와 같은 각각의 특징 조합은 특허 청구범위에 포함된 것으로 간주할 수 있다.
본 특허 출원서는 독일 특허 출원서 102004046792.7-33의 우선권을 주장하며, 상기 독일 출원서의 공개 내용은 인용의 형태로 본 출원서에 수용된다.

Claims (12)

  1. 광전자 박막 칩으로서,
    박막 층(2)의 활성 구역(7) 안에 있는 적어도 하나의 방사선 방출 영역(8), 및
    상기 박막 층(2)에 적층된 캐리어(1), 및
    상기 캐리어(1)와 상기 박막 층(2) 사이에 배치되고, 콘택 면을 형성하며, 상기 박막 층(2)을 캐리어(1)로부터 전기적으로 콘택팅하는 적어도 하나의 전류 결합 영역(6), 및
    상기 박막 층(2)의 적어도 하나의 부분 영역에 의해서 형성되는 렌즈(10, 12)
    를 포함하며,
    상기 렌즈(10,12)는 상기 박막 층(2)의 표면들 중 상기 캐리어(1)로부터 더 떨어져 있는 상기 박막 층(2)의 표면에 형성되고,
    상기 렌즈(10, 12)의 측면 크기(Φ)가 상기 방사선 방출 영역의 측면 크기보다 더 크고 상기 전류 결합 영역의 측면 크기(δ)보다 더 큰,
    광전자 박막 칩.
  2. 제 1 항에 있어서,
    다수의 방사선 방출 영역(8)을 가지며, 각각의 상기 방사선 방출 영역(8) 다음에 정확하게 하나의 렌즈(10, 12)가 배치되어 있는,
    광전자 박막 칩.
  3. 제 1 항에 있어서,
    상기 캐리어(1)와 상기 박막 층(2) 사이에 하나의 유전성 층(5)이 증착되고, 상기 캐리어(1)는 상기 유전성 층(5) 내에 있는 리세스 형태로 적어도 하나의 전류 결합 영역(6)을 형성하는,
    광전자 박막 칩.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 렌즈(10, 12)의 측면 크기(Φ)가 30 내지 100 ㎛인,
    광전자 박막 칩.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 전류 결합 영역(6)의 측면 크기(δ)가 1 내지 80 ㎛인,
    광전자 박막 칩.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 방사선 방출 영역(8)과 상기 렌즈(10, 12)의 최저점(base point)(10a) 간의 간격이 1 내지 50 ㎛인,
    광전자 박막 칩.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 박막 층(2)에 적어도 하나의 홈(13)을 가지며,
    상기 홈(13)이 상기 전류 결합 영역(6)을 적어도 부분적으로 둘러싸며,
    상기 홈(13)이 상기 캐리어(1)로부터 상기 박막 층(2)으로 연장되는
    광전자 박막 칩.
  8. 제 7 항에 있어서,
    상기 홈(13)의 깊이가 1 내지 20 ㎛인,
    광전자 박막 칩.
  9. 제 7 항에 있어서,
    상기 홈(13)은 상기 캐리어(1)로부터 떨어져 있는 상기 박막 층(2)의 표면 방향으로 가면서 점차 좁아지고, 상기 홈(13)의 내벽들이 상기 캐리어(1)와 10 내지 90°의 각(α)을 형성하는,
    광전자 박막 칩.
  10. 제 1 항 내지 제 3 항 중 어느 한 항에 따른 광전자 박막 칩을 형성하기 위한 방법으로서,
    캐리어(1)로부터 떨어져 있는 박막 층(2)의 한 표면(9)에 적어도 하나의 렌즈(10, 12)를 형성하는,
    광전자 박막 칩을 형성하기 위한 방법.
  11. 제 10항에 있어서,
    상기 렌즈(10, 12)가 에칭 공정을 이용하여 형성되는,
    광전자 박막 칩을 형성하기 위한 방법.
  12. 삭제
KR1020077007167A 2004-09-27 2005-09-27 광전자 박막 칩 KR101238817B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004046792.7A DE102004046792B4 (de) 2004-09-27 2004-09-27 Optoelektronischer Dünnfilmchip mit integrierter Linse und Verfahren zu seiner Herstellung
DE102004046792.7 2004-09-27
PCT/DE2005/001711 WO2006034694A1 (de) 2004-09-27 2005-09-27 Optoelektronischer dünnfilmchip

Publications (2)

Publication Number Publication Date
KR20070053791A KR20070053791A (ko) 2007-05-25
KR101238817B1 true KR101238817B1 (ko) 2013-03-04

Family

ID=35677696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077007167A KR101238817B1 (ko) 2004-09-27 2005-09-27 광전자 박막 칩

Country Status (8)

Country Link
US (1) US7989830B2 (ko)
EP (1) EP1807879B1 (ko)
JP (1) JP2008515177A (ko)
KR (1) KR101238817B1 (ko)
CN (1) CN100517778C (ko)
DE (1) DE102004046792B4 (ko)
TW (1) TWI279931B (ko)
WO (1) WO2006034694A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102197596B (zh) * 2008-09-08 2014-10-29 3M创新有限公司 电像素化发光装置
US8513685B2 (en) * 2008-11-13 2013-08-20 3M Innovative Properties Company Electrically pixelated luminescent device incorporating optical elements
KR100969160B1 (ko) * 2009-03-10 2010-07-21 엘지이노텍 주식회사 발광소자 및 그 제조방법
US8657475B2 (en) 2009-10-14 2014-02-25 3M Innovative Properties Company Light source
US20110169991A1 (en) * 2010-01-08 2011-07-14 Omnivision Technologies, Inc. Image sensor with epitaxially self-aligned photo sensors
CN101916819A (zh) * 2010-07-29 2010-12-15 张汝京 发光二极管及其制造方法
KR101106138B1 (ko) * 2010-10-01 2012-01-20 서울옵토디바이스주식회사 개선된 발광 효율을 갖는 발광다이오드 및 제조방법
CN102130242A (zh) * 2010-09-28 2011-07-20 映瑞光电科技(上海)有限公司 单色led芯片及其形成方法
CN102130250A (zh) * 2010-09-28 2011-07-20 映瑞光电科技(上海)有限公司 发光二极管及其制造方法
CN102130248A (zh) 2010-10-08 2011-07-20 映瑞光电科技(上海)有限公司 发光装置及其制造方法
KR101729492B1 (ko) 2014-12-09 2017-05-02 주식회사 엘지유플러스 헤드폰 및 헤드폰을 통한 음악 서비스 수신 방법
KR101830795B1 (ko) 2017-02-28 2018-02-21 주식회사 엘지유플러스 음원 찾기 서비스 수행방법
US11784288B2 (en) 2018-10-26 2023-10-10 Google Llc Light-emitting diodes with integrated optical elements
GB2593181B (en) * 2020-03-17 2023-11-15 Plessey Semiconductors Ltd Micro-LED device
WO2024024272A1 (ja) * 2022-07-26 2024-02-01 ソニーグループ株式会社 発光装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196152A (ja) 1998-12-24 2000-07-14 Toshiba Corp 半導体発光素子およびその製造方法
JP2003243726A (ja) 2001-12-14 2003-08-29 Nichia Chem Ind Ltd 発光装置およびその製造方法
KR20040058479A (ko) * 2002-12-27 2004-07-05 삼성전기주식회사 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법
KR20040090465A (ko) * 2003-04-15 2004-10-25 마츠시타 덴끼 산교 가부시키가이샤 반도체 발광소자 및 그 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1007736A (en) * 1974-09-10 1977-03-29 Northern Electric Company Integral lens light emitting diode
JPS6119181A (ja) * 1984-07-05 1986-01-28 Sumitomo Electric Ind Ltd 半導体発光素子の製造方法
DE10019665A1 (de) 2000-04-19 2001-10-31 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip und Verfahren zu dessen Herstellung
US20020017652A1 (en) * 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
EP1221725A1 (en) 2001-01-04 2002-07-10 Interuniversitair Microelektronica Centrum Vzw Highly efficient paraboloid light emitting diode
DE10303978A1 (de) 2002-01-31 2003-11-27 Osram Opto Semiconductors Gmbh Dünnfilmhalbleiterbauelement und Verfahren zu dessen Herstellung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196152A (ja) 1998-12-24 2000-07-14 Toshiba Corp 半導体発光素子およびその製造方法
JP2003243726A (ja) 2001-12-14 2003-08-29 Nichia Chem Ind Ltd 発光装置およびその製造方法
KR20040058479A (ko) * 2002-12-27 2004-07-05 삼성전기주식회사 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법
KR20040090465A (ko) * 2003-04-15 2004-10-25 마츠시타 덴끼 산교 가부시키가이샤 반도체 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
US7989830B2 (en) 2011-08-02
JP2008515177A (ja) 2008-05-08
DE102004046792B4 (de) 2023-01-19
EP1807879A1 (de) 2007-07-18
TWI279931B (en) 2007-04-21
CN101023536A (zh) 2007-08-22
DE102004046792A1 (de) 2006-04-13
TW200618356A (ko) 2006-06-01
KR20070053791A (ko) 2007-05-25
WO2006034694A1 (de) 2006-04-06
US20080283855A1 (en) 2008-11-20
CN100517778C (zh) 2009-07-22
EP1807879B1 (de) 2020-01-22

Similar Documents

Publication Publication Date Title
KR101238817B1 (ko) 광전자 박막 칩
KR101211864B1 (ko) 그레이디드 굴절율을 갖는 반사방지층을 포함하는 발광장치 및 그의 형성 방법
JP5468203B2 (ja) 第３族窒化物デバイスを製造する方法およびその方法を使用して製造されたデバイス
KR101370257B1 (ko) 광전자 반도체 소자
CN103975490A (zh) 半导体激光二极管
JP2007536732A (ja) ＳｉＣ基板上に形成されたＧａＮ膜に対するリフトオフプロセスおよびその方法により作製されたデバイス
JP2008141015A (ja) 発光ダイオード素子
KR20120129444A (ko) 발광 소자 및 그 제조 방법
US7663150B2 (en) Optoelectronic chip
TW200947816A (en) Optoelectronic component and method for the manufacture of an optoelectronic component
US20180069154A1 (en) Contact Configuration for Optoelectronic Device
US10658558B2 (en) LED package including converter confinement
JP2003179255A (ja) 光の抽出を改善すべくフリップチップ発光ダイオードに量子井戸を選択的に設ける方法
KR102299136B1 (ko) 발광 다이오드 및 향상된 복사 패턴을 구비한 광전자 장치
KR20110059616A (ko) 광추출이 향상된 인버터 ｌｅｄ구조
US7242025B2 (en) Radiation emitting semiconductor component having a nitride compound semiconductor body and a contact metallization layer on its surface
US9941444B2 (en) Light emitting diode with structured substrate
JP4998701B2 (ja) Ｉｉｉ−ｖ族化合物半導体発光ダイオード
JP2013258207A (ja) 半導体発光素子及びその製造方法
TWI793194B (zh) 包含轉換器限制的led封裝
JP6986697B2 (ja) 紫外線発光素子
US20220190222A1 (en) Optoelectronic semiconductor device comprising a dielectric layer and a transparent conductive layer and method for manufacturing the optoelectronic semiconductor device
US20220149256A1 (en) Optoelectronic semiconductor device, optoelectronic semiconductor apparatus and method for manufacturing an optoelectronic semiconductor device
KR101158076B1 (ko) 요철 반도체층을 갖는 발광 다이오드의 제조 방법 및 이를위한 발광 다이오드
US8325778B2 (en) Surface emitting semiconductor laser and method for producing it

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160212

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190214

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200213

Year of fee payment: 8