KR20120129444A - 발광 소자 및 그 제조 방법 - Google Patents

발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20120129444A
KR20120129444A KR1020110047699A KR20110047699A KR20120129444A KR 20120129444 A KR20120129444 A KR 20120129444A KR 1020110047699 A KR1020110047699 A KR 1020110047699A KR 20110047699 A KR20110047699 A KR 20110047699A KR 20120129444 A KR20120129444 A KR 20120129444A
Authority
KR
South Korea
Prior art keywords
buffer layer
light emitting
silicon substrate
layer
emitting device
Prior art date
Application number
KR1020110047699A
Other languages
English (en)
Other versions
KR101773091B1 (ko
Inventor
이정식
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110047699A priority Critical patent/KR101773091B1/ko
Priority to EP12151743.7A priority patent/EP2530746B1/en
Priority to JP2012014864A priority patent/JP5580351B2/ja
Priority to US13/361,571 priority patent/US8497493B2/en
Priority to CN201210024969.3A priority patent/CN102790148B/zh
Publication of KR20120129444A publication Critical patent/KR20120129444A/ko
Priority to US13/900,261 priority patent/US8686399B2/en
Application granted granted Critical
Publication of KR101773091B1 publication Critical patent/KR101773091B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

발광 소자는 실리콘 기판, 상기 실리콘 기판 상에 형성되고, 상기 실리콘 기판의 일부를 노출하는 제1 버퍼층, 상기 제1 버퍼층 및 상기 노출된 실리콘 기판을 덮는 제2 버퍼층, 상기 제2 버퍼층 상에 형성되는 제3 버퍼층, 및 상기 제3 버퍼층 상에 형성되는 발광 구조물을 포함하며, 상기 제2 버퍼층은 보이드를 포함한다.

Description

발광 소자 및 그 제조 방법{A LIGHT EMITTING DEVICE AND A METHOD OF FABRICATING THE SAME}
실시 예는 발광 소자 및 발광 소자의 제조 방법에 관한 것이다.
발광 소자는 화합물 반도체의 PN 접합 다이오드에 순방향 전류가 흐를 때 빛을 발하는 현상을 이용한 소자로서, 디스플레이 소자의 광원으로 주로 이용되고 있다. 이러한 발광 소자는 전구와 같은 필라멘트가 요구되지 않으며, 진동에 강하고, 긴 수명을 가지고 있으며, 반응속도가 빠른 등의 우수한 특성을 나타낸다.
사파이어 기판 상에 에피층(epi layer)을 성장하는 것이 일반적이나, 실리콘 기판 상에 에피층을 성장하는 기술이 개발되고 있다. 다만, 실리콘 기판 상에 질화물 반도체층(예컨대, GaN층)을 성장함에 있어, 실리콘 기판과 GaN층 사이에 격자 상수 및 열팽창 계수의 차이가 존재하여 결정 결함이 발생할 수 있다.
실시 예는 스트레인을 감소하고, 품질을 향상시킬 수 있는 발광 소자 및 그 제조 방법을 제공한다.
실시 예에 따른 발광 소자는 실리콘 기판; 상기 실리콘 기판 상에 형성되고, 상기 실리콘 기판의 일부를 노출하는 제1 버퍼층; 상기 제1 버퍼층 및 상기 노출된 실리콘 기판을 덮는 제2 버퍼층; 상기 제2 버퍼층 상에 형성되는 제3 버퍼층; 및 상기 제3 버퍼층 상에 형성되는 발광 구조물을 포함하며, 상기 제2 버퍼층은 보이드(void)를 포함할 수 있다.
상기 제1 버퍼층은 상기 실리콘 기판의 일부를 노출하는 핀 홀들(pin holes) 또는 서로 이격하는 아일랜드들(islands)을 포함할 수 있다.
상기 제2 버퍼층은 AlxMyGa(1-x-y)N(0≤x+y≤1, 0≤x≤0.5, M= In 및/또는 B)로 구성되는 질화물 반도체일 수 있다. 예컨대, 상기 제2 버퍼층은 x가 0인 질화물 반도체일 수 있다.
상기 제1 버퍼층 및 상기 제3 버퍼층은 AlxInyGa(1-x-y)N(0<x+y<1, 0≤y≤0.5)으로 구성되는 질화물 반도체일 수 있다. 예컨대, 상기 제1 버퍼층 및 상기 제3 버퍼층은 y=0인 질화물 반도체일 수 있다.
상기 제2 버퍼층의 Al의 함유량은 상기 제1 버퍼층 및 상기 제3 버퍼층의 Al의 함유량보다 작을 수 있다. 상기 제2 버퍼층의 Ga의 함유량은 상기 제1 버퍼층 및 상기 제3 버퍼층의 Ga의 함유량보다 클 수 있다. 상기 x는 0인 발광 소자.
상기 보이드는 상기 핀 홀들 내에 형성되거나 또는 상기 아일랜드들 사이에 형성될 수 있다. 또한 상기 보이드는 상기 실리콘 기판과 상기 제2 버퍼층이 접촉하는 면을 중심으로 형성될 수 있다.
상기 보이드 하부의 상기 실리콘 기판 부분은 구멍을 더 포함할 수 있다.
상기 제2 버퍼층은 GaSi를 포함할 수 있다. 상기 보이드는 상기 실리콘 기판과 상기 제2 버퍼층 간의 공정(eutetic) 반응에 의하여 형성될 수 있다.
실시 예는 스트레인을 감소하고, 품질을 향상시킬 수 있다.
도 1 내지 도 4는 실시 예에 따른 발광 소자의 제조 방법을 나타낸다.
도 5는 도 4에 도시된 보이드의 일부 확대도를 나타낸다.
도 6 내지 도 9는 다른 실시 예에 따른 발광 소자의 제조 방법을 나타낸다.
도 10은 도 9에 도시된 보이드의 확대도를 나타낸다.
도 11은 갈륨-실리콘의 평형 상태도를 나타낸다.
도 12는 제1 실시 예에 따른 보이드를 갖는 제2 버퍼층을 나타낸다.
도 13은 제2 실시 예에 따른 보이드를 갖는 제2 버퍼층을 나타낸다.
도 14는 실시 예에 따른 발광 소자를 나타낸다.
도 15는 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지를 나타낸다.
도 16은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다.
도 17a는 실시예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 17b는 도 17a에 도시된 표시 장치의 광원 부분의 단면도이다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시 예에 따른 발광 소자, 그 제조 방법, 및 발광 소자 패키지를 나타낸다.
도 1 내지 도 4는 실시 예에 따른 발광 소자의 제조 방법을 나타낸다.
도 1을 참조하면, 실리콘 기판(110) 상에 실리콘 기판(110)의 일부를 노출시키는 제1 버퍼층(120)을 성장시킨다. 이때, 제1 버퍼층(120)은 실리콘 기판(110)의 일부분을 노출시키는 핀 홀들(pin holes, 125)을 갖는 구조일 수 있다.
제1 버퍼층(120)의 성장 방법은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 또는 화학 증착법(CVD; Chemical Vapor Deposition)이 예시된다.
예를 들어, 알루미늄 소스를 사용하여 AlxInyGa(1-x-y)N(0<x+y<1, 0≤y≤0.5)으로 구성되는 제1 버퍼층(120)을 형성할 수 있다. 이때 핀 홀(125)은 육각뿔 형상일 수 있으나, 이에 한정되는 것은 아니며, 원통, 또는 다면체 형상 등과 같이 다양한 형상일 수 있다.
도 2를 참조하면, 핀 홀들(125)이 형성된 제1 버퍼층(120) 및 노출된 실리콘 기판(110) 상에 제2 버퍼층용 물질(130)을 덮는다.
제2 버퍼층용 물질(130)은 핀 홀들(125)을 채우고, 제1 버퍼층(120) 상에 일정한 두께를 가질 수 있다. 이때 제2 버퍼층용 물질(130)은 핀 홀(125)에 의하여 노출되는 실리콘 기판(110)과 접촉될 수 있다.
제2 버퍼층용 물질(130)의 형성 방법은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 또는 분자선 성장법(MBE: molecular beam epitaxy)이 예시된다.
여기서 제2 버퍼층용 물질(130)은 제1 버퍼층(120)보다 낮은 융점 온도를 갖는 물질로 형성할 수 있다. 예를 들어, 제2 버퍼층용 물질(130)은 실리콘 기판(110)과 공정(eutectic) 반응하는 물질로서, 공정 반응에 의하여 제2 버퍼층용 물질(130)의 융점이 제1 버퍼층(120)의 융점보다 낮아질 수 있다.
제2 버퍼층용 물질(130)은 AlxMyGa(1-x-y)N(0≤x+y≤1, 0≤x≤0.5, M= 인듐(In) 및/또는 붕소(B))로 구성되는 질화물 반도체로 형성할 수 있다. 여기서 제2 버퍼층용 물질(130)의 Al 함유량은 제1 버퍼층(120)의 알루미늄 함유량보다 작도록 조절한다. 이에 따라, 제2 버퍼층용 물질(130)의 Ga 함유량은 상대적으로 제1 버퍼층(120)의 Ga 함유량 보다 크게 되어, 제2 버퍼층용 물질(130)의 융점이 제1 버퍼층(120)의 융점보다 낮게 될 수 있다.
도 11은 갈륨-실리콘(Ga-Si)의 평형 상태도를 나타낸다. 즉 갈륨과 실리콘의 공정 반응에 의하여 융점의 변화를 설명하기 위한 도면이다. x축은 갈륨-실리콘에서 실리콘(Si)의 상대적인 함유량(%)을 나타내고, y축은 이에 따른 갈륨-실리콘의 융점을 나타낸다.
도 11을 참조하면, 갈륨(Ga) 함유량이 증가함에 따라 융점이 저하되는 것을 알 수 있다. 예컨대, 실리콘의 융점은 1400℃ 정도이고, Ga의 융점은 29.8℃정도이나, Ga(20%)-Si(80%)의 공정 반응물의 용점은 약 1000℃
Figure pat00001
Figure pat00002
로 낮아질 수 있다.
따라서 제2 버퍼층용 물질(130)을 형성한 후 또는 제2 버퍼층용 물질(130)을 형성하는 과정에서 공정 반응을 위한 융점 이상의 열 공정이 진행되면, 제1 버퍼층(120)은 융해되지 않으나, 제2 버퍼층용 물질(130)의 일부는 기판(110)과 공정 반응하여 융해될 수 있다.
제2 버퍼층용 물질(130)의 갈륨(Ga)은 실리콘 기판(110)의 실리콘(Si)과 공정 반응하여 비결정질의 GaSi(132)로 변환되면서, 제2 버퍼층용 물질(130)의 질소(N)는 증발될 수 있다. 공정 반응하는 제2 버퍼층용 물질(130) 부분의 밀도가 변화하고, 질소가 증발됨에 따라 핀 홀(125) 내에는 보이드(152, 도 4 및 도 5 참조)가 형성될 수 있다.
열 공정이 계속 진행됨에 따라 제2 버퍼층용 물질(130)은 보이드(152)를 포함하는 제2 버퍼층(130A, 도 3 및 도 4 참조)으로 변형될 수 있다.
이어서 도 3 내지 도 4를 참조하면, 제2 버퍼층 물질(130) 상에 제3 버퍼층(135)을 형성한다.
제3 버퍼층(135)은 제1 버퍼층(120)과 동일한 물질, 예컨대, AlxInyGa(1-x-y)N(0<x+y<1, 0≤y≤0.5)으로 구성되는 질화물 반도체로 형성할 수 있다.
제3 버퍼층(135) 상에 반도체층(140)을 형성한다. 예컨대, 반도체층(140)은 빛을 발생하는 발광 구조물일 수 있다. 이하 실시 예에서는 반도체층(140)을 발광 구조물로 설명하나, 이에 한정되는 것은 아니다.
발광 구조물(140)은 제1 도전형 반도체층(142), 활성층(144), 및 제2 도전형 반도체층(146)을 포함할 수 있으며, 이에 대한 설명은 후술한다.
제3 버퍼층(135)은 발광 구조물(140)과 제2 버퍼층(130A) 사이에 형성되고, 제1 버퍼층(135)과 동일한 물질로 구성하여 제2 버퍼층 물질(130)이 더 이상 공정 반응하지 않도록 하는 역할을 한다. 제3 버퍼층(135)은 공정 반응을 실리콘 기판(110)과 제2 버퍼층용 물질(130) 사이에서만 한정시킨다. 이는 제2 버퍼층 물질(130)이 실리콘 기판(110)과 공정 반응하여 융해될 때, 제3 버퍼층(135)은 융해되지 않아 공정 반응이 발광 구조물(140)로 확산하는 것을 방지할 수 있다.
제3 버퍼층(135)의 두께는 제1 버퍼층(120)의 두께보다 클 수 있다.
도 3에서는 공정 반응에 의하여 핀 홀(125) 내에 형성되는 GaSi(132)를 도시하며, 도 4에서는 공정 반응이 더 진행되어 제1 버퍼층(120) 상부에 위치하는 제2 버퍼층(130A) 부분(130-1)이 GaSi로 변환되는 것을 도시하며, 핀 홀(125) 내부에는 보이드(152)가 형성되는 것을 도시한다.
공정 반응이 점점 심화됨에 따라 제1 버퍼층(120) 상에 위치하는 제2 버퍼층(130A)의 부분에도 보이드(152)가 형성될 수 있다. 실시 예에서는 핀 홀(125) 내에 보이드(152)가 형성되고, 제1 버퍼층(120) 상부에 위치하는 제2 버퍼층(130A) 부분(130-1)이 전부 GaSi로 변환되는 것을 도시하였으나, 이에 한정되는 것은 아니다. 다른 실시 예에서는 공정 조건에 따라 보이드(152)의 크기, 및 GaSi로 변환되는 제2 버퍼층(130A) 부분의 범위 등이 바뀔 수 있다.
이때 형성되는 보이드(152)의 크기는 공정 시간, 온도, 제1 버퍼층(120)과 제2 버퍼층(130A)의 두께 및 밀도, 그리고 핀 홀(125)의 크기에 의해 결정될 수 있다.
예컨대, 보이드(152)가 형성됨에 따라 노출되는 제2 버퍼층(130A)의 하면은 제1 버퍼층(120)의 상부면보다 낮게 형성될 수 있다. 즉 실리콘 기판(110)의 표면으로부터 보이드(152)에 의해 노출되는 제2 버퍼층(130A)의 하면 사이의 거리는 제1 버퍼층(120)의 두께보다 작거나 같을 수 있다.
또한 보이드(152)가 형성됨에 따라 노출되는 제2 버퍼층(130A)의 하면은 제1 버퍼층(120)의 상부면보다 높게 형성될 수 있다. 즉 실리콘 기판(110)의 표면으로부터 보이드(152)에 의해 노출되는 제2 버퍼층(130A)의 하면 사이의 거리는 제1 버퍼층(120)의 두께보다 클 수 있다.
도 5는 도 4에 도시된 보이드(152)의 일부 확대도를 나타낸다. 도 5를 참조하면, 공정 반응에 따른 갈륨-실리콘 형성과 질소 증발에 따라 핀 홀(125) 내에는 보이드(152)가 형성되고, 보이드(152) 형성에 의하여 노출되는 제1 버퍼층(120) 표면에는 비결정질의 GaSi(320)가 잔류할 수 있다. 또한 핀 홀(125)을 통하여 제2 버퍼층용 물질(130)과 접촉하는 실리콘 기판(110) 부분에도 공정 반응에 의하여 구멍 또는 보이드(310)가 생길 수 있다.
발광 구조물(140)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성할 수 있다.
상술한 방법에 의하여 제3 버퍼층(135) 상에 제1 도전형 반도체층(142), 활성층(144), 및 제2 도전형 반도체층(146)을 순차적으로 형성할 수 있다.
제1 도전형 반도체층(142)은 제3 버퍼층(135) 상에 형성되고, 제1 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체일 수 있다. 제1 도전형 반도체층(142)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
활성층(144)은 제1 도전형 반도체층(142) 및 제2 도전형 반도체층(146)으로부터 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다. 활성층(144)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함할 수 있다. 활성층(144)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다.
제2 도전형 반도체층(146)은 제2 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체일 수 있다. 제2 도전형 반도체층(146)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
활성층(144)과 제1 도전형의 반도체층(142) 사이, 또는 활성층(144)과 제2 도전형의 반도체층(146) 사이에는 도전형 클래드층(clad layer)이 형성될 수도 있으며, 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다.
또한 격자 상수 차이에 의한 전위(dislocation) 방지를 위하여 제3 버퍼층(135)과 제1 도전형 반도체층(142) 사이에 초격자층(미도시)을 형성할 수 있다. 이때 초격자층은 AlGaN층일 수 있다.
일반적으로 실리콘 기판 상에 GaN층을 성장시킴에 있어서, GaN과 Si 사이의 격자 상수의 차이로 인한 스트레인(strain)을 감소시키고, Ga와 Si이 공정 반응하여 GaN층 하면이 녹는 것(이하 "멜트 백(melt-back)"이라 함)을 막기 위하여 실리콘 기판과 GaN층 사이에 AlN층 또는 AlGaN층과 같은 질화물층을 형성한다.
그러나 질화물을 이용한 응력 완화 효과는 충분히 크지 못하기 때문에, 웨이퍼 보잉(wafer bowing) 현상이 발생할 수 있다. 보잉 현상은 GaN층 성장 완료 후 웨이퍼가 휘는 현상을 말한다. 또한 멜트 백을 방지하기 위하여 AlN층 또는 AlGaN층의 두께를 증가할 경우 GaN층의 결정 품질이 나빠지게 되어 발광 소자의 품질이 떨어질 수 있다.
그러나 실시 예는 핀 홀(125)을 갖는 제1 버퍼층(120)을 형성한 후, 제2 버퍼층용 물질(130)과 실리콘 기판(110) 간의 공정 반응에 의하여 핀 홀(125) 내에 보이드(152)를 형성시킴으로써 실리콘 기판(110)과 GaN 사이의 격자 상수 차이에 의한 스트레인을 완화시킬 수 있다.
즉 실리콘 기판(110) 상에 질화물 반도체층들(130,135,140)을 성장시키는 공정을 수행하는 동안에 실리콘 기판(110)과 제3 버퍼층(135) 사이의 제2 버퍼층(130A)에 보이드가 형성됨으로써 실리콘 기판(110)과 질화물 반도체층들(130,135,140) 사이의 격자 상수의 차이에 기인하는 스트레인을 감소 또는 해소하여 발광 소자의 품질을 향상시킬 수 있다.
도 6 내지 도 9는 다른 실시 예에 따른 발광 소자의 제조 방법을 나타낸다. 도 1 내지 도 5에 개시된 실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 동일한 부분에 대해서는 중복 설명을 생략한다.
도 6을 참조하면, 실리콘 기판(110) 상에 아일랜드 구조(island structure)를 갖는 제1 버퍼층(220)을 형성한다. 여기서 아일랜드 구조라 함은 복수의 서로 이격하는 아일랜드들(예컨대, 222,223)이 형성되는 구조를 말하며, 아일랜드들(예컨대, 222,223) 사이에 위치하는 실리콘 기판(110) 부분은 노출될 수 있다. 예컨대, 성장 시간을 조절하여 핀 홀 구조 또는 아일랜드 구조를 결정할 수 있다.
도 7을 참조하면, 아일랜드 구조를 갖는 제1 버퍼층(220) 상에 제2 버퍼층용 물질(230)을 형성한다. 이때 제2 버퍼층용 물질(230)은 아일랜드들(222,223) 사이에 위치하는 실리콘 기판(110) 및 제1 버퍼층(220)을 덮도록 형성될 수 있다. 제2 버퍼층용 물질(230)은 도 2에 도시된 제2 버퍼층용 물질(130)과 동일한 방법 및 구성으로 형성될 수 있다.
다음으로 도 8에 도시된 바와 같이, 제2 버퍼층용 물질(230) 상에 제3 버퍼층(235)을 형성한다. 제3 버퍼층(235)은 도 3에 도시된 제3 버퍼층(130)과 동일한 방법 및 구성으로 형성될 수 있다.
다음으로 도 9에 도시된 바와 같이, 제3 버퍼층(130) 상에 발광 구조물(140)을 형성한다.
질화물 반도체층들(235,140)을 형성하는 단계를 수행하는 동안에, 실리콘 기판(110)과 제2 버퍼층용 물질(230)은 공정 반응(eutectic reaction)하여 실리콘 기판(110)과 제3 버퍼층(135) 사이에 보이드(152)를 포함하는 제2 버퍼층(230A)을 형성할 수 있다. 또한 이러한 공정 반응은 제2 버퍼층용 물질(230) 형성 단계에서도 일어날 수 있다.
예컨대, 실리콘 기판(110)의 실리콘(Si)과 제2 버퍼층용 물질(230)에 포함되는 갈륨(Ga)이 공정 반응하여 GaSi(232)를 형성할 수 있다. 도 8에 도시된 바와 같이, 공정 반응에 의하여 아일랜드들(222,223) 사이에 위치하는 제2 버퍼층용 물질(230)은 GaSi(232)로 점차 변환될 수 있다. 또한 도 9에 도시된 바와 같이, 아일랜드들(222,223) 상에 위치하는 제2 버퍼층(230A) 부분도 GaSi로 점차 변환될 수 있다. 이때 알루미늄(Al)을 포함하는 제1 버퍼층(220)은 제2 버퍼층용 물질(230)에 비하여 융점이 높기 때문에 실리콘(Si)과 공정 반응을 하지 않는다.
제2 버퍼층용 물질(230)의 갈륨(Ga)은 실리콘 기판(110)의 실리콘(Si)과 공정 반응하여 비결정질의 GaSi로 변환되고, 제2 버퍼층용 물질(230)의 질소(N)는 증발될 수 있다. 공정 반응하는 제2 버퍼층(230A)의 밀도가 변화하고, 질소가 증발됨에 따라 아일랜드들(222,232) 사이에 보이드(252)가 형성될 수 있다. 이때 보이드(252) 내에는 비결정질의 GaSi가 잔류할 수 있다.
도 8에서는 공정 반응에 의하여 아일랜드들(222,223) 사이에 형성되는 GaSi(232)를 도시하며, 도 9에서는 공정 반응이 더 진행되어 제1 버퍼층(220) 상부에 위치하는 제2 버퍼층(230A) 부분(230-1)이 GaSi로 변환되고, 아일랜드들(222,223) 사이에는 보이드(252)가 형성되는 것을 도시한다.
실시 예에서는 아일랜드들(222,223) 사이에 보이드(252)가 형성되고, 제1 버퍼층(220) 상부에 위치하는 제2 버퍼층(230A) 부분이 전부 GaSi로 변환되는 것을 도시하였으나, 실시 예는 이에 한정되는 것은 아니며, 제1 버퍼층(220) 상부에 위치하는 제2 버퍼층(230A) 부분에도 보이드가 형성될 수 있다. 즉 공정 조건에 따라 보이드(252)의 크기, 및 GaSi로 변환되는 제2 버퍼층(230A)의 범위 등이 바뀔 수 있다.
도 12는 제1 실시 예에 따른 보이드(252-1)를 갖는 제2 버퍼층(230')을 나타낸다.
도 12를 참조하면, 보이드(252-1)가 형성됨에 따라 노출되는 제2 버퍼층(230')의 하면(610-1)은 제1 버퍼층(220)의 상부면(620)보다 낮게 형성될 수 있다. 즉 실리콘 기판(110)의 표면으로부터 보이드(252-1)에 의해 노출되는 제2 버퍼층(230')의 하면(610-1) 사이의 거리(D2)는 제1 버퍼층(220)의 두께(D1)보다 작거나 같을 수 있다(D2≤D1).
도 13은 제2 실시 예에 따른 보이드(252-2)를 갖는 제2 버퍼층(230")을 나타낸다.
도 13을 참조하면, 보이드(252-2)가 형성됨에 따라 노출되는 제2 버퍼층(230")의 하면(610-2)은 제1 버퍼층(220)의 상부면(620)보다 높게 형성될 수 있다. 즉 실리콘 기판(110)의 표면으로부터 보이드(252-2)에 의해 노출되는 제2 버퍼층(230")의 하면(610-2) 사이의 거리(D2)는 제1 버퍼층(230")의 두께(D1)보다 클 수 있다(D2>D1).
또한 도 12 및 도 13에 도시된 제2 버퍼층(230', 230")은 GaSi를 포함할 수 있으며, GaSi의 포함 정도는 공정 조건에 따라 다를 수 있다. 예컨대, 제2 버퍼층(230', 230")은 전체가 GaSi층이거나, 부분적으로 GaSi층을 포함할 수 있다.
도 10은 도 9에 도시된 보이드(252)의 확대도를 나타낸다.
도 10을 참조하면, 공정 반응에 따른 갈륨-실리콘 형성과 질소 증발에 따라 실리콘 기판(110)과 제3 버퍼층(235) 사이에는 보이드(252)가 형성될 수 있다. 또한 도 7에 도시된 제2 버퍼층용 물질(230)과 접촉하는 실리콘 기판(110) 부분에는 공정 반응에 의하여 구멍(330)이 형성될 수 있다. 보이드(252) 형성에 의하여 노출되는 제1 버퍼층(220) 및 실리콘 기판(110)의 구멍(330) 표면에는 비결정질의 GaSi(340)가 잔류할 수 있다.
또한 보이드(252)에 의해 노출되는 제2 버퍼층(230A)의 하면은 공정 반응에 의하여 러프니스(roughness, 630)를 가질 수 있다. 이러한 러프니스(630)는 입사되는 빛을 난반사시킬 수 있기 때문에 발광 소자의 광 추출 효율을 향상시킬 수 있다.
실시 예는 실리콘 기판(110) 상에 질화물 반도체층들(130,135,140)을 성장시키는 공정을 수행하는 동안에 실리콘 기판(110)과 제3 버퍼층(235) 사이에 보이드(252)가 형성됨으로써 실리콘 기판(110)과 질화물 반도체층들(230,235,140) 사이의 격자 상수의 차이에 의한 스트레인을 감소 또는 해소하여 발광 소자의 품질을 향상시킬 수 있다.
도 14는 실시 예에 따른 발광 소자(100)를 나타낸다. 도 1 내지 도 10에 개시된 실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 동일한 부분에 대해서는 중복 설명을 생략한다. 도 14에 도시된 발광 소자(100)는 발광 소자를 나타낸다.
도 14를 참조하면, 발광 소자(100)는 실리콘 기판(110), 제1 버퍼층(420), 제2 버퍼층(430A), 제3 버퍼층(135), 발광 구조물(140), 전도층(160), 제1 전극(172), 및 제2 전극(174)을 포함한다.
제1 버퍼층(420)은 실리콘 기판(110) 상에 배치된다. 제1 버퍼층(420)은 도 1에 도시된 제1 버퍼층(120) 또는 도 6에 도시된 제1 버퍼층(220)일 수 있다.
제1 버퍼층(420)은 도 1에 도시된 핀 홀(125)을 갖는 구조이거나, 도 6에 도시된 아일랜드들(225)을 포함하는 구조일 수 있다. 제1 버퍼층(420)의 조성은 상술한 바와 동일할 수 있다.
제2 버퍼층(430A)은 제1 버퍼층(420) 상에 배치되며, 제2 버퍼층(430A)과 실리콘 기판(110) 사이에는 보이드(452)가 형성된다. 이때 보이드(452)는 도 4에 도시된 보이드(152) 또는 도 9에 도시된 보이드(252)일 수 있다.
예컨대, 보이드(452)는 제2 버퍼층(130-1)과 실리콘 기판(110) 사이에 위치하는 핀 홀(125) 사이에 형성될 수 있다. 또는 보이드(452)는 제2 버퍼층(130-1)과 실리콘 기판(110) 사이에 위치하는 아일랜드들(222, 223) 사이에 형성될 수 있다.
보이드(452)는 핀 홀(pin hole) 형상이거나, 원통형, 다면체, 또는 다각뿔 형태일 수 있다.
제2 버퍼층(430A)은 AlxMyGa(1-x-y)N(0≤x+y≤1, 0≤x≤0.5, M= In 및/또는 B)로 구성되는 질화물 반도체일 수 있으며, 제2 버퍼층(430A)은 보이드(452) 및 GaSi(430)을 포함할 수 있다. 제2 버퍼층(430A)은 상술한 실시 예들(130A, 230A) 중 어느 하나일 수 있다.
발광 구조물(140)은 제2 버퍼층(430) 상에 배치된다. 제3 버퍼층(135)은 발광 구조물(140)과 제2 버퍼층(430A) 사이에 배치된다.
발광 구조물(140)은 제1 도전형 반도체층(142), 활성층(144), 및 제2 도전형 반도체층(146)을 포함할 수 있다. 발광 구조물(140)은 제1 도전형 반도체층(142)의 일부를 노출시킨다. 예컨대, 발광 구조물(140)은 제2 도전형 반도체층(146), 활성층(144), 및 제1 도전형 반도체층(142)의 일부가 메사 식각(mesa etching)된 구조일 수 있다.
전도층(160)은 전반사를 감소시킬 뿐만 아니라, 투광성이 좋기 때문에 활성층(143)으로부터 제2 도전형 반도체층(146)으로 방출되는 빛의 추출 효율을 증가시킬 수 있다. 전도층(160)은 발광 파장에 대해 투과율이 높은 투명한 산화물계 물질로 이루어질 수 있다.
전도층(160)은 투명 전도성 산화물층, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminum Zinc Oxide), ATO(Antimony tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx,RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 이루어질 수 있다.
제1 전극(172)은 제1 도전형 반도체층(142)의 노출되는 부분 상에 배치될 수 있다. 제2 전극(174)은 전도층(160) 상에 배치될 수 있다. 제1 전극(172) 및 제2 전극(174)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au) 중 적어도 어느 하나로 형성될 수 있다.
실시 예에 따른 발광 소자(100)는 핀 홀을 갖거나 아일랜드 구조인 실리콘 기판(110)과 제3 버퍼층(135) 사이에 보이드(452)를 갖는 제2 버퍼층(430A)이 배치됨으로써 실리콘 기판(110)과 질화물 반도체층들(230,235,140) 사이의 격자 상수의 차이에 의한 스트레인(strain)을 감소 또는 해소하여 결정 품질(crystalline quality)을 향상시킬 수 있다.
도 15는 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지를 나타낸다. 도 15를 참조하면, 발광 소자 패키지는 패키지 몸체(510), 제1 금속층(512), 제2 금속층(514), 발광 소자(520), 제1 와이어(522), 제2 와이어(524), 반사판(530) 및 수지층(540)을 포함한다.
패키지 몸체(510)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(510)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.
제1 금속층(512) 및 제2 금속층(514)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(510)의 표면에 배치된다. 발광 소자(520)는 제1 와이어(522) 및 제2 와이어(524)를 통하여 제1 금속층(512) 및 제2 금속층(514)과 전기적으로 연결된다. 이때 발광 소자(520)는 도 14에 도시된 발광 소자(100)일 수 있다.
예컨대, 제1 와이어(522)는 발광 소자(100)의 제2 전극(174)과 제1 금속층(512)을 전기적으로 연결하고, 제2 와이어(524)는 제1 전극(172)과 제2 금속층(514)을 전기적으로 연결할 수 있다.
반사판(530)은 발광 소자(520)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(510)의 캐버티 측벽에 형성된다. 반사판(530)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
수지층(540)은 패키지 몸체(510)의 캐버티 내에 위치하는 발광 소자(520)를 포위하여 발광 소자(520)를 외부 환경으로부터 보호한다. 수지층(540)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 수지층(540)은 발광 소자(520)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다.
실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 16은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다. 도 16을 참조하면, 실시 예에 따른 조명 장치는 광을 투사하는 광원(750)과 상기 광원(750)이 내장되는 하우징(700)과 광원(750)의 열을 방출하는 방열부(740) 및 광원(750)과 방열부(740)를 하우징(700)에 결합하는 홀더(760)를 포함하여 이루어진다.
하우징(700)은 전기 소켓(미도시)에 결합되는 소켓 결합부(710)와, 소켓 결합부(710)와 연결되고 광원(750)이 내장되는 몸체부(730)를 포함한다. 몸체부(730)에는 하나의 공기 유동구(720)가 관통하여 형성될 수 있다.
하우징(700)의 몸체부(730) 상에 복수 개의 공기 유동구(720)가 구비되어 있는데, 공기 유동구(720)는 하나의 공기유동구로 이루어지거나, 복수 개의 유동구를 도시된 바와 같은 방사상 배치 이외의 다양한 배치도 가능하다.
그리고, 광원(750)은 기판(754) 상에 복수의 발광 소자 패키지(752)가 구비된다. 이때 구비되는 발광 소자 패키지(752)는 도 6에 도시된 실시예에 따른 발광 소자 패키지일 수 있다. 여기서, 기판(754)은 하우징(700)의 개구부에 삽입될 수 있는 형상일 수 있으며, 후술하는 바와 같이 방열부(740)로 열을 전달하기 위하여 열전도율이 높은 물질로 이루어질 수 있다.
그리고, 광원(750)의 하부에는 홀더(760)가 구비되는데 홀더(760)는 프레임과 또 다른 공기 유동구를 포함할 수 있다. 또한, 도시되지는 않았으나 광원(750)의 하부에는 광학 부재가 구비되어 광원(750)의 발광 소자 패키지(752)에서 투사되는 빛을 확산, 산란 또는 수렴시킬 수 있다.
도 17a는 실시예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타내고, 도 17b는 도 17a에 도시된 표시 장치의 광원 부분의 단면도이다.
도 17a 및 도 17b를 참조하면, 표시 장치는 백라이트 유닛 및 액정 표시 패널(860), 탑 커버(Top cover, 870), 고정부재(850)를 포함한다.
백라이트 유닛은 바텀 커버(Bottom cover, 810)와, 바텀 커버(810)의 내부의 일측에 마련되는 발광 모듈(880)과, 바텀 커버(810)의 전면에 배치되는 반사판(820)과, 반사판(820)의 전방에 배치되며 발광 모듈(880)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(830)과, 도광판(830)의 전방에 배치되는 광학 부재(840)를 포함한다. 액정 표시 장치(860)는 광학 부재(840)의 전방에 배치되며, 탑 커버(870)는 액정 표시 패널(860)의 전방에 마련되며, 고정 부재(850)는 바텀 커버(810)와 탑 커버(870) 사이에 배치되어 바텀 커버(810)와 탑 커버(870)를 함께 고정시킨다.
도광판(830)은 발광 모듈(880)에서 방출되는 광이 면광원 형태로 출사되도록 안내하는 역할을 하고, 도광판(830)의 후방에 배치되는 반사판(820)은 발광 모듈(880)에서 방출된 광이 도광판(830)방향으로 반사되도록 하여 광 효율을 높이는 역할을 한다. 다만, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 도광판(830)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다. 여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
그리고, 도광판(830)은 발광 모듈(880)에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.
그리고, 광학 부재(840)가 도광판(830)의 상부에 구비되어 도광판(830)에서 출사되는 빛을 소정 각도로 확산시킨다. 광학 부재(840)는 도광판(830)에 의해 인도된 빛을 액정 표시 패널(860) 방향으로 균일하게 조사되도록 하다.
광학 부재(840)로는 확산 시트, 프리즘 시트 또는 보호 시트 등의 광학 시트가 선택적으로 적층되거나, 마이크로 렌즈 어레이를 사용할 수도 있다. 이때, 복수 개의 광학 시트를 사용할 수도 있으며, 광학 시트는 아크릴 수지, 폴리우레탄 수지 또는 실리콘 수지 등과 같은 투명 수지로 이루어질 수 있다. 그리고, 상술한 프리즘 시트 내에 형광 시트가 포함될 수도 있음은 상술한 바와 동일하다.
그리고, 광학 부재(840)의 전면에는 액정 표시 패널(860)이 구비될 수 있다. 여기서, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있음은 당연하다.
바텀 커버(810) 상에는 반사판(820)이 놓이게 되고, 반사판(820)의 위에는 도광판(830)이 놓이게 된다. 그리하여 반사판(820)은 방열부재(미도시)와 직접 접촉될 수도 있다. 발광 모듈(880)은 발광 소자 패키지(882) 및 인쇄회로기판(881)을 포함한다. 발광 소자 패키지(882)는 인쇄회로기판(881) 상에 실장된다. 여기서 발광 소자 패키지(881)은 도 15에 도시된 실시 예일 수 있다.
인쇄회로기판(881)은 브라켓(812) 상에 접합될 수 있다. 여기서, 브라켓(812)은 발광 소자 패키지(882)의 고정 외에 열방출을 위하여 열전도율이 높은 물질로 이루어질 있고, 도시되지는 않았으나, 브라켓(812)과 발광 소자 패키지(882) 사이에는 열 패드가 구비되어 열 전달을 용이하게 할 수 있다. 그리고, 브라켓(812)는 도시된 바와 같이 'ㄴ'자 타입으로 구비되어, 가로부(812a)는 바텀 커버(810)에 의하여 지지되고, 세로부(812b)는 인쇄회로기판(881)을 고정할 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 실리콘 기판 120: 제1 버퍼층
125: 핀 홀 130: 제2 버퍼층
135: 제3 버퍼층 140: 발광 구조물
142: 제1 도전형 반도체층 144: 활성층
146: 제2 도전형 반도체층 152,252: 보이드
160: 전도층 172: 제1 전극
174: 제2 전극 222,223: 아일랜드
310,330: 구멍 630: 러프니스.

Claims (13)

  1. 실리콘 기판;
    상기 실리콘 기판 상에 형성되고, 상기 실리콘 기판의 일부를 노출하는 제1 버퍼층;
    상기 제1 버퍼층 및 상기 노출된 실리콘 기판을 덮는 제2 버퍼층;
    상기 제2 버퍼층 상에 형성되는 제3 버퍼층; 및
    상기 제3 버퍼층 상에 형성되는 발광 구조물을 포함하며,
    상기 제2 버퍼층은 보이드(void)를 포함하는 발광 소자.
  2. 제1항에 있어서, 상기 제1 버퍼층은,
    상기 실리콘 기판의 일부를 노출하는 핀 홀들(pin holes) 또는 서로 이격하는 아일랜드들(islands)을 포함하는 발광 소자.
  3. 제1항에 있어서, 상기 제2 버퍼층은,
    AlxMyGa(1-x-y)N(0≤x+y≤1, 0≤x≤0.5, M= In 및/또는 B)로 구성되는 질화물 반도체인 발광 소자.
  4. 제3항에 있어서, 상기 제1 버퍼층 및 상기 제3 버퍼층은,
    AlxInyGa(1-x-y)N(0<x+y<1, 0≤y≤0.5)으로 구성되는 질화물 반도체인 발광 소자.
  5. 제4항에 있어서,
    상기 제2 버퍼층의 Al의 함유량은 상기 제1 버퍼층 및 상기 제3 버퍼층의 Al의 함유량보다 작은 발광 소자.
  6. 제4항에 있어서,
    상기 제2 버퍼층의 Ga의 함유량은 상기 제1 버퍼층 및 상기 제3 버퍼층의 Ga의 함유량보다 큰 발광 소자.
  7. 제3항에 있어서,
    상기 x는 0인 발광 소자.
  8. 제4항에 있어서,
    상기 y는 0인 발광 소자.
  9. 제2항에 있어서,
    상기 보이드는 상기 핀 홀들 내에 형성되거나 또는 상기 아일랜드들 사이에 형성되는 발광 소자.
  10. 제1항에 있어서,
    상기 보이드는 상기 실리콘 기판과 상기 제2 버퍼층이 접촉하는 면을 중심으로 형성되는 발광 소자.
  11. 제2항에 있어서,
    상기 보이드 하부의 상기 실리콘 기판 부분은 구멍을 더 포함하는 발광 소자.
  12. 제1항에 있어서,
    상기 제2 버퍼층은 GaSi를 포함하는 발광 소자.
  13. 제1항에 있어서,
    상기 보이드는 상기 실리콘 기판과 상기 제2 버퍼층 간의 공정(eutetic) 반응에 의하여 형성되는 발광 소자.
KR1020110047699A 2011-05-20 2011-05-20 발광 소자 및 그 제조 방법 KR101773091B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020110047699A KR101773091B1 (ko) 2011-05-20 2011-05-20 발광 소자 및 그 제조 방법
EP12151743.7A EP2530746B1 (en) 2011-05-20 2012-01-19 Growth substrate for a light emitting device
JP2012014864A JP5580351B2 (ja) 2011-05-20 2012-01-27 成長基板及び発光素子
US13/361,571 US8497493B2 (en) 2011-05-20 2012-01-30 Growth substrate and light emitting device
CN201210024969.3A CN102790148B (zh) 2011-05-20 2012-01-31 生长衬底及发光器件
US13/900,261 US8686399B2 (en) 2011-05-20 2013-05-22 Growth substrate and light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110047699A KR101773091B1 (ko) 2011-05-20 2011-05-20 발광 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120129444A true KR20120129444A (ko) 2012-11-28
KR101773091B1 KR101773091B1 (ko) 2017-08-30

Family

ID=45528962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110047699A KR101773091B1 (ko) 2011-05-20 2011-05-20 발광 소자 및 그 제조 방법

Country Status (5)

Country Link
US (2) US8497493B2 (ko)
EP (1) EP2530746B1 (ko)
JP (1) JP5580351B2 (ko)
KR (1) KR101773091B1 (ko)
CN (1) CN102790148B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10374124B2 (en) 2015-05-29 2019-08-06 Lg Innotek Co., Ltd. Light emitting device, method for manufacturing light emitting device and lighting system having same

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5612516B2 (ja) * 2011-03-11 2014-10-22 スタンレー電気株式会社 半導体素子の製造方法
JP5603812B2 (ja) * 2011-03-11 2014-10-08 スタンレー電気株式会社 半導体素子の製造方法
US9000415B2 (en) * 2012-09-12 2015-04-07 Lg Innotek Co., Ltd. Light emitting device
CN103165771B (zh) * 2013-03-28 2015-07-15 天津三安光电有限公司 一种具有埋入式孔洞结构的氮化物底层及其制备方法
KR102098827B1 (ko) * 2013-09-26 2020-04-08 엘지이노텍 주식회사 발광소자 및 발광소자 패키지
CN103510057A (zh) * 2013-10-21 2014-01-15 研创应用材料（赣州）有限公司 制备新型导电氧化铟锡锌材料及薄膜的方法
CN103510047A (zh) * 2013-10-21 2014-01-15 研创应用材料（赣州）有限公司 一种制备新型导电氧化铟锡材料及其薄膜的方法
TWI642205B (zh) * 2013-10-22 2018-11-21 晶元光電股份有限公司 發光元件及其製造方法
TWI619267B (zh) * 2013-10-22 2018-03-21 晶元光電股份有限公司 發光元件及其製造方法
TWI597863B (zh) * 2013-10-22 2017-09-01 晶元光電股份有限公司 發光元件及其製造方法
CN104600161B (zh) * 2013-10-31 2018-10-23 晶元光电股份有限公司 发光元件及其制造方法
JP6185398B2 (ja) * 2014-01-31 2017-08-23 東京エレクトロン株式会社 窒化ガリウム系結晶の成長方法及び熱処理装置
CN104900774B (zh) * 2015-05-07 2017-05-17 西北工业大学明德学院 一种提高led亮度的双缓冲层横向外延生长方法
US10312081B2 (en) 2016-07-15 2019-06-04 University Of Kentucky Research Foundation Synthesis of metal oxide surfaces and interfaces with crystallographic control using solid-liquid-vapor etching and vapor-liquid-solid growth
US10600645B2 (en) * 2016-12-15 2020-03-24 Samsung Electronics Co., Ltd. Manufacturing method of gallium nitride substrate
US10141961B1 (en) 2017-05-18 2018-11-27 Nanosemi, Inc. Passive intermodulation cancellation
US11323188B2 (en) 2017-07-12 2022-05-03 Nanosemi, Inc. Monitoring systems and methods for radios implemented with digital predistortion
US11303251B2 (en) 2017-10-02 2022-04-12 Nanosemi, Inc. Digital predistortion adjustment based on determination of load condition characteristics
KR102611981B1 (ko) * 2017-10-19 2023-12-11 삼성전자주식회사 발광 장치 및 그 제조 방법
US11863210B2 (en) 2018-05-25 2024-01-02 Nanosemi, Inc. Linearization with level tracking

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4701513B2 (ja) * 2001-02-16 2011-06-15 サンケン電気株式会社 発光素子及びその製造方法
KR100744933B1 (ko) * 2003-10-13 2007-08-01 삼성전기주식회사 실리콘 기판 상에 형성된 질화물 반도체 및 그 제조 방법
US20080280426A1 (en) * 2007-05-09 2008-11-13 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface
JP5163045B2 (ja) 2007-10-15 2013-03-13 サンケン電気株式会社 エピタキシャル成長基板の製造方法及び窒化物系化合物半導体素子の製造方法
US9331240B2 (en) * 2008-06-06 2016-05-03 University Of South Carolina Utlraviolet light emitting devices and methods of fabrication
KR101020473B1 (ko) * 2008-11-26 2011-03-08 한국광기술원 발광소자 및 그의 제조방법
KR101047617B1 (ko) * 2009-05-21 2011-07-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8350273B2 (en) * 2009-08-31 2013-01-08 Infineon Technologies Ag Semiconductor structure and a method of forming the same
KR101039946B1 (ko) * 2009-12-21 2011-06-09 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
JP5277270B2 (ja) * 2010-07-08 2013-08-28 学校法人立命館 結晶成長方法および半導体素子
CN102376830B (zh) * 2010-08-19 2015-07-08 展晶科技(深圳)有限公司 发光二极管及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10374124B2 (en) 2015-05-29 2019-08-06 Lg Innotek Co., Ltd. Light emitting device, method for manufacturing light emitting device and lighting system having same

Also Published As

Publication number Publication date
US20120199810A1 (en) 2012-08-09
EP2530746A3 (en) 2014-12-31
EP2530746B1 (en) 2019-10-02
US8686399B2 (en) 2014-04-01
CN102790148A (zh) 2012-11-21
KR101773091B1 (ko) 2017-08-30
JP5580351B2 (ja) 2014-08-27
US8497493B2 (en) 2013-07-30
CN102790148B (zh) 2015-12-02
EP2530746A2 (en) 2012-12-05
US20130256632A1 (en) 2013-10-03
JP2012244155A (ja) 2012-12-10

Similar Documents

Publication Publication Date Title
KR101773091B1 (ko) 발광 소자 및 그 제조 방법
US20110284894A1 (en) Light emitting device, light emitting device package, and lighting device system
JP5971917B2 (ja) 発光素子及び該発光素子を含む映像表示装置
CN102130258B (zh) 发光器件、发光器件封装以及照明***
JP5999884B2 (ja) 発光素子、発光素子パッケージ、及び照明装置
JP2012028779A (ja) 発光素子、これを含む発光素子パッケージ及び照明システム
US20130001615A1 (en) Light emitting device and lighting system with the same
KR20120138080A (ko) 발광 소자
KR101799450B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120070809A (ko) 발광 소자, 및 발광 소자 패키지
KR101663192B1 (ko) 발광 소자
KR20130038481A (ko) 발광 소자 및 그 제조 방법
EP3401966B1 (en) Semiconductor device
KR101850433B1 (ko) 발광 소자
KR101729267B1 (ko) 발광 소자
KR101998764B1 (ko) 발광 소자
KR101874573B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR20120050089A (ko) 발광소자 및 그 제조방법
KR102076237B1 (ko) 발광 소자
KR102066621B1 (ko) 발광 소자
KR20120138903A (ko) 발광 소자
KR20120042339A (ko) 발광 소자
KR20120047714A (ko) 발광 다이오드 소자 및 이의 제조방법
KR20130064249A (ko) 발광 소자
KR20120045877A (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant