JP2008515177A - オプトエレクトロニクス薄膜チップ - Google Patents

オプトエレクトロニクス薄膜チップ Download PDF

Info

Publication number
JP2008515177A
JP2008515177A JP2007532766A JP2007532766A JP2008515177A JP 2008515177 A JP2008515177 A JP 2008515177A JP 2007532766 A JP2007532766 A JP 2007532766A JP 2007532766 A JP2007532766 A JP 2007532766A JP 2008515177 A JP2008515177 A JP 2008515177A
Authority
JP
Japan
Prior art keywords
thin film
lens
layer sequence
film layer
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007532766A
Other languages
English (en)
Inventor
シュトロイベル クラウス
ヴィルト ラルフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2008515177A publication Critical patent/JP2008515177A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本発明はオプトエレクトロニクス薄膜チップに関しており、本発明によれば、薄膜チップは薄膜層列(2)の活性ゾーン(7)内に少なくとも1つの発光領域(8)を有し、この発光領域の後方にレンズ(10,12)が配置されており、このレンズは薄膜層列(2)の少なくとも1つの部分領域から成り、レンズのラテラル方向の広がり(Φ)は発光領域のラテラル方向の広がり(δ)よりも大きい。さらに本発明はオプトエレクトロニクス薄膜チップの製造方法に関する。

Description

本発明はオプトエレクトロニクス薄膜チップおよびオプトエレクトロニクス薄膜チップの製造方法に関する。
薄膜発光ダイオードチップの基本原理は、例えば刊行物I.Schnitzer et al., Appl. Phys. Lett. 63(16), 18.Oct.1993の第2174〜第2176頁に記載されている。この刊行物に示されている薄膜発光ダイオードチップの基本原理は本発明に関連する。
また国際公開第02/13281号明細書には薄膜層列を備えた半導体チップが記載されている。この薄膜層列には光子を形成する活性ゾーンが構成されている。薄膜チップの放射方向とは反対側の表面に支持体が配置されている。
本発明の課題は、光出力特性の改善された薄膜チップを提供することである。また、こうした薄膜チップの製造方法を提供することも課題とする。
本発明によるオプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、薄膜チップは薄膜層列を有している。
薄膜層列は例えば、成長基板上にエピタキシャルに堆積され、後にこの成長基板が少なくとも部分的に除去された層列から成る。つまり基板の厚さは低減される。換言すれば基板が薄くなっている。また、成長基板全体を薄膜層列から分離することもできる。
有利には薄膜層列は電磁放射の形成に適した少なくとも1つの活性ゾーンを有する。活性ゾーンは例えばpn接合領域、ダブルへテロ構造、単一量子井戸構造または多重量子井戸構造を有する層または層列によって形成される。
特に有利には、活性ゾーンは少なくとも1つの発光領域を有する。発光領域はここでは例えば活性ゾーンの所定の部分領域によって形成されている。活性ゾーンの当該の部分領域では、オプトエレクトロニクス薄膜チップの駆動中、電磁放射が形成される。
発光領域の後方には、本発明の薄膜チップの少なくとも1つの実施形態によれば、レンズが配置される。レンズとは例えば入射して通過する電磁放射を屈折させるのに適した光学素子のことである。また、レンズは電磁放射の回折に適した光学素子であってもよい。また、レンズは電磁放射の屈折および回折の双方に適した光学素子であってもよい。有利には、レンズは発光領域の後方に配置されており、これにより発光領域で形成された電磁放射の少なくとも一部がレンズへ入射して、そこを通過する際に屈折および/または回折される。
レンズは有利には薄膜層列の少なくとも1つの部分領域によって形成される。つまり薄膜層列の少なくとも1つの部分領域は、発光領域で形成された電磁放射の屈折および/または回折に適するようにパターニングされる。例えばレンズは薄膜チップの表面のパターニングされた部分領域によって形成することができる。この場合有利には、薄膜チップのうちもともと成長基板に面していた表面にレンズが設けられる。薄膜層列の表面のパターニング領域は例えば定義された湾曲部を有することもできる。このときレンズは例えば表面の当該の領域によって画される。薄膜層列の表面の湾曲部に入射した電磁放射は例えば幾何光学の法則にしたがって屈折する。
特に有利には、レンズのラテラル方向の広がりは発光領域のラテラル方向の広がりよりも大きい。レンズのラテラル方向の広がりとは、例えば、エピタキシ層列の成長方向に対して垂直な平面におけるレンズの最大面積のことであると理解されたい。相応に、発光領域のラテラル方向の広がりとは、例えば、エピタキシ層列の成長方向に対して垂直な平面における発光領域の最大面積のことであると理解されたい。
本発明のオプトエレクトロニクス薄膜チップの少なくとも1つの実施形態によれば、薄膜チップは薄膜層列の活性ゾーンに少なくとも1つの発光領域を有する。この場合、発光領域の後方にレンズが配置されており、レンズは薄膜層列の少なくとも1つの部分領域によって形成され、そのラテラル方向の広がりは発光領域のラテラル方向の広がりよりも大きい。
本発明によるオプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、薄膜チップは複数の発光領域を有する。すなわち、例えば薄膜層列の活性ゾーンの複数の部分領域において、オプトエレクトロニクス薄膜チップの駆動中、電磁放射が形成される。発光領域は例えば規則的なパターンで相互にほぼ等しい間隔を置いて活性ゾーンに配置される。有利には、この場合、全ての発光領域がほぼ等しい大きさであり、つまり全ての発光領域がほぼ等しいラテラル方向の広がりを有する。
ほぼ等しいラテラル方向の広がりとは、ここでは、製造差または望ましくない薄膜層列の不均一性に起因して、発光領域の広がりおよび位置にばらつきが生じていることを意味する。
また有利には、各発光領域の後方に1つずつレンズが配置される。つまり有利には、各発光領域と各レンズとが一義的に対応づけられる。したがって、発光領域で形成されレンズを通って入射した電磁放射の大部分が、当該のレンズに対応する発光領域で形成されたものとなる。"大部分"とは、例えば隣接する別の発光領域の電磁放射が当該のレンズを通って入射することもあるという意味であると理解されたい。つまり、当該のレンズを通って入射した電磁放射の大部分は対応する発光領域に由来している。
有利には薄膜チップは少なくとも80個の発光領域を有する。相応に薄膜チップは発光領域の後方に少なくとも80個のレンズを有する。
本発明によるオプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、薄膜チップは薄膜層列の被着される支持体を有する。有利には、支持体は、薄膜層列のうちもと成長基板のあった側とは反対側の表面に被着される。成長基板と比べて、支持体は比較的自由に選択できる。導電性またはモジュールに対する安定性など、多くの特性に関して、支持体は成長基板よりも適している。成長基板にはエピタキシャル成長によって価値の高い層列を製造するために厳しい制限が課されているからである。したがって価値の高いエピタキシ層を得るために、エピタキシ成長される材料を例えば成長基板に対して格子適合させなければならない。
有利には、薄膜層列に被着される支持体は薄膜層列に適合化された熱拡散係数を有することを特徴とする。例えば当該の支持体は、ゲルマニウム、ガリウムヒ化物、ガリウム窒化物、ケイ素炭化物などの半導体材料と、サファイア、モリブデン、金属または炭素などの他の材料とを含む。
さらに支持体は有利には特に良好な熱伝導性を有し、電磁放射の形成の際に薄膜層列の活性ゾーンにおいて発生する熱を少なくとも部分的に支持体から周囲へ放出させることができる。
本発明の薄膜チップの少なくとも1つの実施形態によれば、支持体と薄膜層列とのあいだに鏡面層が配置される。鏡面層は例えばブラッグミラーであるかまたは金属を含むミラー層である。金属を含むミラーは例えば金、金ゲルマニウム、銀、アルミニウムまたは白金を含み、ブラッグミラーとは異なって、例えば反射率の方向依存性が小さい。また金属を含むミラーによりブラッグミラーよりも高い反射率を達成することもできる。
特に有利には、支持体と薄膜層列とのあいだに反射性の金属層が配置される。この金属層は発光領域で形成された電磁放射を反射し、薄膜チップの放射効率を高める。
本発明によるオプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、薄膜チップは少なくとも1つの電流供給領域を有している。有利には電流供給領域は支持体と薄膜層列とのあいだに配置される。電流供給領域により電流が薄膜層列へ入力され、活性ゾーンで電磁放射を形成するために用いられる。例えば電流供給領域はコンタクト面により形成され、このコンタクト面を介して薄膜層列と支持体とが電気的に接触する。
薄膜層列が例えば支持体および薄膜層列の界面に対して平行な面に特に小さい導電性しか有さない場合、つまり薄膜層列の横方向の導電性が特に小さい場合、主として電流供給領域のラテラル方向の広がりによって薄膜層列の活性ゾーンにおける発光領域のラテラル方向の広がりが定められる。すなわち、電流供給領域のラテラル方向の広がりが発光領域のラテラル方向の広がりにほぼ相応する。これは例えば薄膜層列の横方向の導電性における変動に基づいて偏差が生じうるということを意味する。
特に有利には、レンズのラテラル方向の広がりは電流供給領域のラテラル方向の広がり、ひいては発光領域のラテラル方向の広がりよりも大きい。
本発明によるオプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、薄膜チップは複数の電流供給領域を有している。有利には、各電流供給領域に一義的に1つずつレンズが配属されている。電流供給領域、発光領域およびレンズは、例えば支持体および薄膜層列の界面上の直線、すなわち薄膜層列の成長方向に対してほぼ平行に延在する直線に沿って、配置される。
また電磁放射は発光領域において例えば電気的励起でなく光励起によって形成することもできる。
特に有利には、レンズは支持体とは反対側の薄膜層列の表面に形成される。つまりレンズは有利には表面の少なくとも1つの部分領域をパターニングすることにより形成される。例えば表面の一部は球面状または非球面状に外側へ向かって湾曲したボリュームレンズを形成する。また、薄膜層列の表面のパターニング領域がフレネルレンズを形成してもよい。
本発明の薄膜チップの少なくとも1つの実施形態によれば、レンズのラテラル方向の広がりは30μm〜100μmである。レンズのラテラル方向の広がりとは例えばレンズの脚部点でのレンズ直径であると理解されたい。レンズの脚部点は例えば薄膜層列のうちレンズの形成された面に存在する。
有利には、レンズのラテラル方向の広がりは30μm〜60μmである。レンズの高さ、すなわちレンズの脚部点からレンズの頂点までの距離は1μm〜50μmであり、有利には1μm〜20μmである。
薄膜チップの少なくとも1つの実施形態によれば、電流供給領域のラテラル方向の広がりは1μm〜80μmであり、有利には10μm〜40μmである。薄膜層列の横方向の導電性が小さい場合、電流供給領域のラテラル方向の広がりが発光領域のラテラル方向の広がりにほぼ相応する。
本発明の薄膜チップの少なくとも1つの実施形態によれば、発光領域からレンズの脚部点までの距離は1μm〜50μmである。
レンズにより例えば薄膜チップからの電磁放射の出力効率を最適化する場合、発光領域からレンズの脚部点までの距離は有利には1μm〜25μmであり、特に有利には1μm〜10μmである。電磁放射の大部分を例えば薄膜層列のうちレンズの形成された表面に対して垂直な方向へ意図的に集束させる場合、発光領域からレンズの脚部点までの距離は有利には25μm〜50μmであり、特に有利には25μm〜40μmである。この場合レンズを通った放射は少なくとも部分的にコーンビームとして当該の方向へ集束される。
本発明のオプトエレクトロニクス薄膜チップの少なくとも1つの実施形態によれば、薄膜層列は自身と支持体との界面に少なくとも1つの切欠を有する。有利には当該の切欠は電流供給領域を少なくとも部分的に包囲している。特に有利には当該の切欠は電流供給領域を完全に包囲している。すなわち薄膜層列と支持体との界面の電流供給領域から出発して、有利には切欠は当該の界面のあらゆる方向へ達する。例えば切欠は電流供給領域を1つずつ包囲する。有利には、各電流供給領域は少なくとも1つの切欠によって包囲されている。この場合、切欠は電流供給領域の周囲に例えばリング状に配置される。
薄膜チップの少なくとも1つの実施形態によれば、切欠の深さは1μm〜20μmである。つまり切欠は最も深い位置で1μm〜20μmの深さを有する。特に有利には切欠の深さは1μm〜8μmである。例えば切欠は支持体から見て薄膜層列の活性ゾーンの開始点まで達してもよい。例えばこのとき切欠は薄膜層列の活性ゾーンを分断しない。ただし切欠が活性ゾーンを分断する幅で薄膜層列内に達していてもよい。
本発明によるオプトエレクトロニクス半導体チップの少なくとも1つの実施形態によれば、切欠は支持体とは反対側の薄膜層列の表面の方向へ向かって先細りになっている。例えば切欠は平坦な内壁を有する。切欠の内壁は例えば支持体へ向かう方向で電流供給領域から離れたところに配置されている。有利には当該の内壁は支持体に対して10°〜90°の角度をなしている。特に有利にはこの角度は10°〜80°である。
さらに本発明はオプトエレクトロニクス薄膜チップの製造方法に関する。
本発明の方法の少なくとも1つの実施形態によれば、まず成長基板上に薄膜層列がエピタキシャルに堆積される。薄膜層列は例えばエピタキシャル成長された層列である。有利には薄膜層列は電磁放射の形成に適した活性ゾーンとして少なくとも1つの層または層列を有する。
有利には成長基板とは反対側の薄膜層列の表面に誘電層が堆積され、次に少なくとも1つの電流供給領域が誘電層内に切欠の形態で形成される。有利には複数の電流供給領域が形成される。
次のステップでは、支持体とは反対側の薄膜層列の表面の上、例えば誘電層上に、活性ゾーンで形成された電磁放射の放射に適した金属層が被着される。
次に成長基板とは反対側の薄膜層列の表面に支持体が被着される。支持体は例えば薄膜層列上にはんだ付けプロセスにより固定される。
次のステップでは成長基板が少なくとも部分的に薄膜層列から除去される。つまり成長基板が薄化されるか、あるいは完全に除去される。
本発明の方法の少なくとも1つの実施形態によれば、支持体とは反対側の薄膜層列の表面に少なくとも1つのレンズが形成される。有利にはレンズは電流供給領域の後方に配置される。特に有利には、複数の電流供給領域が設けられる場合、各電流供給領域の後方に1つずつレンズが配置される。
本発明のオプトエレクトロニクス半導体チップの製造方法の少なくとも1つの実施形態によれば、レンズは少なくとも1つのエッチングプロセスにより形成される。このようにして支持体とは反対側の薄膜層列の表面に例えば球面レンズ、非球面レンズまたはフレネルレンズが形成される。
以下に、本発明のオプトエレクトロニクス薄膜チップを、図示の実施例に則して詳細に説明する。
図1には薄膜チップの第1の実施例の概略的な断面図が示されている。図2には薄膜チップの第2の実施例の概略的な断面図が示されている。図3には薄膜チップの第3の実施例の概略的な断面図が示されている。図4には薄膜チップの第4の実施例の概略的な断面図が示されている。図5のAには薄膜チップの種々のレンズ厚さ値に対する出力効率の計算値の表が示されている。図5のBには種々のレンズ厚さ値に対する出力効率の計算値のグラフが示されている。図6のAには発光領域からレンズの脚部点までの種々の距離に対する出力効率の計算値の表が示されている。図6のBには発光領域からレンズの脚部点までの種々の距離に対する出力効率の計算値のグラフが示されている。
実施例および図面において、同じ構成要素または同様の働きをもつ構成要素にはそれぞれ同じ参照符号を付してある。構成要素は縮尺通りに描かれてはいない。むしろ図では理解しやすくするために構成要素は実際よりも大きめに描かれている。
図1にはオプトエレクトロニクス半導体チップの第1の実施例の概略的な断面図が示されている。
この実施例では、支持体1上に薄膜層列2が配置されている。支持体1は例えばウェハによって形成される。例えば当該の支持体は、ゲルマニウム、ガリウムヒ化物、ガリウム窒化物、ケイ素炭化物、サファイア、モリブデン、金属、炭素などの材料のうち少なくとも1つを含むことができる。
支持体1は可撓性かつ導電性のシートによって形成されていてもよい。例えば支持体はカーボンシートによって形成することができる。当該のシートの厚さは有利には100μm以下である。
支持体は例えばはんだ層3を介して薄膜層列2に接合されている。支持体と薄膜層列との界面には例えば電気的絶縁のための誘電層5が被着されている。
誘電層5には反射性の金属層4が接しており、この金属層は例えば金、銀、金ゲルマニウム、アルミニウムまたは白金などの反射性金属を含む。
反射性の金属層4は一方では特に良好な導電性を有し、他方では薄膜層列2の発光領域8で形成された電磁放射を少なくとも部分的に薄膜層列2の表面9の方向へ反射させるのに適している。表面9は薄膜層列のうち支持体1とは反対側の表面であり、もと成長基板のあった側の面である。
誘電層5は電流供給領域6を形成する破断部を有している。破断部はここでは反射性の金属層5の材料を含む。電流供給領域6は例えばラテラル方向の広がりδを有する。電流供給領域は例えば円筒状に形成される。この場合、電流供給領域のラテラル方向の広がりδは円筒の径によって定められる。
薄膜層列2は例えばリン化物‐化合物半導体材料または窒化物‐化合物半導体材料をベースとしている。
本発明における「リン化物‐化合物半導体材料ベース」とは、素子または素子の一部に有利にはAlGaIn1-n-mP[0≦n≦1,0≦m≦1,n+m≦1]が含まれることを意味している。ここで、当該の材料は必ずしも当該の式に基づく数学的に厳密な組成を有していなくてもよい。すなわちこの材料は、その物理的特性を実質的に変化させないかぎり、1つまたは複数のドープ物質ならびに付加的な成分を含有することができる。ただしわかりやすくするため、部分的に微量の他の材料によって置換可能であるにしても、上述の式には結晶格子の主要な構成要素Al,Ga,In,Pだけを表してある。
本発明における「窒化物‐化合物半導体材料ベース」とは、活性のエピタキシ層列または少なくとも1つの層に窒化物‐III/V‐化合物半導体材料、有利にはAlGaIn1-n-mN[0≦n≦1,0≦m≦1,n+m≦1]が含まれることを意味している。ここで、当該の材料は必ずしも当該の式に基づく数学的に厳密な組成を有していなくてもよい。むしろこの材料は、AlGaIn1-n-mN材料の物理的特性を実質的に変化させないかぎり、1つまたは複数のドープ物質ならびに付加的な成分を含有していてよい。ただしわかりやすくするため、部分的に微量の他の材料によって置換可能であるにしても、上述の式には結晶格子の主要な構成要素Al,Ga,In,Nだけを表してある。
薄膜層列はそれぞれ化合物半導体材料系から成る材料を含む少なくとも1つの個別層を含むと理解されたい。
有利には、薄膜層列2は電磁放射の形成に適した少なくとも1つの活性ゾーン7を有する。活性ゾーン7は例えばpn接合領域、ダブルへテロ構造、単一量子井戸構造または多重量子井戸構造を有する。
本発明における量子井戸構造の概念には、電荷担体の閉じ込め(Confinement)によってそのエネルギ状態が量子化されるあらゆる構造が含まれる。特に量子井戸構造の概念には量子化の次数に関する規定は含まない。したがってここには量子箱、量子細線、量子ドットおよびこれらの構造の組み合わせが含まれる。
電流が電流供給領域6を通って薄膜層列2へ入力されると、薄膜層列2に使用されている材料の横方向の導電性が小さいため、電流は主として支持体1に対して垂直に活性ゾーン7へ流れる。活性ゾーン7のうち電流が流れたところに、発光領域8が生じる。このとき、発光領域8のラテラル方向の広がりは、薄膜層列2の材料の横方向の導電性が小さいため、主として電流供給領域6のラテラル方向の広がりによって定められる。
各発光領域8の後方に活性ゾーン7から表面9までの距離hを置いてレンズ10が配置されている。レンズ10は例えばボリュームレンズである。このレンズは例えば外側へ向かって球面状または非球面状に湾曲している。レンズの厚さdはレンズの脚部点10aからレンズの頂点10bまでの距離によって表される。例えばレンズ10が球面レンズである場合、レンズ10の曲率はレンズ半径rによって定められる。また、レンズ10は脚部点10aでのレンズのラテラル方向の広がりΦによって特徴づけられる。レンズの脚部点10aは例えば薄膜層列2の表面9の所定の平面に存在する。つまり距離hは発光領域8からその後方に配置されたレンズの脚部点10aまでの距離を表している。発光領域8で形成された電磁放射は、例えば発光領域の後方に配置されたレンズ10を通って薄膜層列2から出射される。特に有利には、レンズ10は、薄膜層列2の表面9での少なくとも1回のエッチングプロセスにより形成される。
さらに表面9には例えば導電性材料から成るボンディングパッド11が被着されており、これは薄膜チップの電気コンタクトに用いられる。有利には、ボンディングパッド11はこれによって発光領域8が覆われてしまわないように被着される。
図2では、図1とは異なり、レンズがフレネルレンズ12として設けられている。有利には、フレネルレンズ12は、薄膜層列2の表面9での少なくとも1回のエッチングプロセスによりパターニングされる。
図3,図4では、図1,図2とは異なり、薄膜層列2と支持体1との界面に切欠13の設けられた表面発光型薄膜チップの実施例が示されている。ここで有利には、各電流供給領域6は少なくとも1つの切欠13によって包囲されている。例えば切欠13は電流供給領域6の周囲にリング状に配置される。切欠13は例えば活性ゾーン7まで延在する。有利には切欠13は平坦に延在する内壁を有し、この内壁と支持体/薄膜層列の界面に対して平行な面とは角度αをなしている。
切欠13の内壁は有利には誘電層5および反射層4によってカバーされている。したがって発光領域8で形成された電磁放射は少なくとも部分的に反射される。
切欠13によりメサ構造14が定義され、メサ構造の頂部にそれぞれ1つずつ電流供給領域6が位置する。
図5のAには計算結果の表が示されている。この計算はリン化物‐化合物半導体材料系の薄膜チップの活性ゾーン7について行われたものである。ここでは活性ゾーン7は、厚さ0.6μm、吸収率0.9/μm、内部効率0.4を有する。電流供給領域のラテラル方向の広がりは例えば26μmである。活性ゾーン7からレンズの脚部点10aまでの距離hはこの計算では4μmに設定されている。この実施例の計算では、切欠13の深さは3μmである。切欠13の内壁は薄膜層列2と支持体1との界面の平面に対して30°の角度αをなしている。計算は球面ボリュームレンズ10に対して行われ、脚部点でのレンズの直径Φは36μmに定められている。表ではレンズ10の半径rおよび厚さdが種々に変更されている。レンズ半径rに依存して、出力効率ηすなわち薄膜層列から出る電磁放射の成分と、開口数NA0.5の放射のパーセンテージとが計算されている。
図5のBにはレンズ厚さdに依存した出力効率ηのグラフが示されており、ここで最大の出力効率は厚さdが約11μmのときに得られている。対応するレンズ半径rは約20μmである。すなわち、レンズ10の脚部点10aから活性ゾーン7までの距離hが固定であれば、レンズ10の曲率rを変化させることにより、最適な出力効率17が得られる。これは薄膜層列の表面が平坦であるとき、つまりr→∞のときの出力効率に比べて約1.8倍の高さである。
図6のAには、球面レンズ10のレンズ半径rを約30μm、その他のパラメータをそのままとして、発光領域8からレンズの脚部点10aまでの距離hを種々に変化させた場合の計算値の表が示されている。
図6のBのグラフに示されているように、h値が約25μmより大きくなると、開口数0.5での発光が強くなる。すなわち、薄膜チップの放射特性はh値に依存し、発光した光は薄膜層列2の表面9に対して垂直な方向へ集束する。したがってh値を変化させることにより、薄膜チップの放射特性を定義しつつ調整することができる。
なお本発明は実施例に則したこれまでの説明によって限定されるものではない。むしろ本発明はあらゆる新規の特徴ならびにそれらの特徴のあらゆる組み合わせを含むものであり、これには特許請求の範囲に記載した特徴のあらゆる組み合わせが含まれる。このことはそれぞれの特徴またはその組み合わせが特許請求の範囲あるいは実施例に明示的に記載されていない場合であっても当てはまる。
本願は、独国出願第102004046792.7−33号明細書の優先権を主張するものであり、その開示内容は参照により本願に含まれる。
薄膜チップの第1の実施例の概略的な断面図である。 薄膜チップの第2の実施例の概略的な断面図である。 薄膜チップの第3の実施例の概略的な断面図である。 薄膜チップの第4の実施例の概略的な断面図である。 薄膜チップの種々のレンズ厚さ値に対する出力効率の計算値の表およびグラフである。 発光領域からレンズの脚部点までの種々の距離に対する出力効率の計算値の表およびグラフである。

Claims (12)

  1. 薄膜層列(2)の活性ゾーン(7)に少なくとも1つの発光領域(8)を有し、該発光領域の後方にレンズ(10,12)が配置されており、該レンズは薄膜層列(2)の少なくとも1つの部分領域から成り、該レンズのラテラル方向の広がり(Φ)は発光領域のラテラル方向の広がり(δ)よりも大きい
    ことを特徴とするオプトエレクトロニクス薄膜チップ。
  2. 複数の発光領域(8)が設けられており、各発光領域(8)の後方に1つずつレンズ(10,12)が配置されている、請求項1記載のチップ。
  3. 薄膜層列(2)の被着される支持体(1)を有し、該支持体(1)と薄膜層列(2)とのあいだに少なくとも1つの電流供給領域(6)が配置されており、レンズのラテラル方向の広がり(Φ)は電流供給領域のラテラル方向の広がり(δ)よりも大きい、請求項1または2記載のチップ。
  4. レンズ(10,12)は支持体(1)とは反対側の薄膜層列(2)の表面(9)に形成されている、請求項1から3までのいずれか1項記載のチップ。
  5. レンズ(10,12)のラテラル方向の広がり(Φ)は30μm〜100μmである、請求項1から4までのいずれか1項記載のチップ。
  6. 電流供給領域(6)のラテラル方向の広がり(δ)は1μm〜80μmである、請求項1から5までのいずれか1項記載のチップ。
  7. 発光領域(8)からレンズ(10,12)の脚部点(10a)までの距離は1μm〜50μmである、請求項1から6までのいずれか1項記載のチップ。
  8. 薄膜層列(2)と支持体(1)との界面に少なくとも1つの切欠(13)が設けられており、該切欠(13)は電流供給領域(6)を少なくとも部分的に包囲している、請求項1から7までのいずれか1項記載のチップ。
  9. 切欠(13)の深さは1μm〜20μmである、請求項8記載のチップ。
  10. 切欠(13)は支持体(1)とは反対側の薄膜層列(2)の表面へ向かって先細りとなり、切欠(13)の内壁と支持体(1)とは10°〜90°の角度(α)をなしている、請求項8または9記載のチップ。
  11. 請求項1から10までのいずれか1項記載のオプトエレクトロニクス薄膜チップの製造方法において、
    少なくとも1つのレンズ(10,12)を支持体(1)とは反対側の薄膜層列(2)の表面(9)に形成する
    ことを特徴とする薄膜チップの製造方法。
  12. レンズをエッチングプロセスにより形成する、請求項11記載の方法。
JP2007532766A 2004-09-27 2005-09-27 オプトエレクトロニクス薄膜チップ Withdrawn JP2008515177A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004046792.7A DE102004046792B4 (de) 2004-09-27 2004-09-27 Optoelektronischer Dünnfilmchip mit integrierter Linse und Verfahren zu seiner Herstellung
PCT/DE2005/001711 WO2006034694A1 (de) 2004-09-27 2005-09-27 Optoelektronischer dünnfilmchip

Publications (1)

Publication Number Publication Date
JP2008515177A true JP2008515177A (ja) 2008-05-08

Family

ID=35677696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007532766A Withdrawn JP2008515177A (ja) 2004-09-27 2005-09-27 オプトエレクトロニクス薄膜チップ

Country Status (8)

Country Link
US (1) US7989830B2 (ja)
EP (1) EP1807879B1 (ja)
JP (1) JP2008515177A (ja)
KR (1) KR101238817B1 (ja)
CN (1) CN100517778C (ja)
DE (1) DE102004046792B4 (ja)
TW (1) TWI279931B (ja)
WO (1) WO2006034694A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024024272A1 (ja) * 2022-07-26 2024-02-01 ソニーグループ株式会社 発光装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012502482A (ja) * 2008-09-08 2012-01-26 スリーエム イノベイティブ プロパティズ カンパニー 電気的に画素化された発光素子
US8513685B2 (en) * 2008-11-13 2013-08-20 3M Innovative Properties Company Electrically pixelated luminescent device incorporating optical elements
KR100969160B1 (ko) * 2009-03-10 2010-07-21 엘지이노텍 주식회사 발광소자 및 그 제조방법
EP2488786A1 (en) 2009-10-14 2012-08-22 3M Innovative Properties Company Light source
US20110169991A1 (en) * 2010-01-08 2011-07-14 Omnivision Technologies, Inc. Image sensor with epitaxially self-aligned photo sensors
CN101916819A (zh) * 2010-07-29 2010-12-15 张汝京 发光二极管及其制造方法
KR101106138B1 (ko) * 2010-10-01 2012-01-20 서울옵토디바이스주식회사 개선된 발광 효율을 갖는 발광다이오드 및 제조방법
CN102130242A (zh) * 2010-09-28 2011-07-20 映瑞光电科技(上海)有限公司 单色led芯片及其形成方法
CN102130250A (zh) * 2010-09-28 2011-07-20 映瑞光电科技(上海)有限公司 发光二极管及其制造方法
CN102130248A (zh) * 2010-10-08 2011-07-20 映瑞光电科技(上海)有限公司 发光装置及其制造方法
KR101729492B1 (ko) 2014-12-09 2017-05-02 주식회사 엘지유플러스 헤드폰 및 헤드폰을 통한 음악 서비스 수신 방법
KR101830795B1 (ko) 2017-02-28 2018-02-21 주식회사 엘지유플러스 음원 찾기 서비스 수행방법
US11784288B2 (en) 2018-10-26 2023-10-10 Google Llc Light-emitting diodes with integrated optical elements
GB2593181B (en) * 2020-03-17 2023-11-15 Plessey Semiconductors Ltd Micro-LED device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1007736A (en) * 1974-09-10 1977-03-29 Northern Electric Company Integral lens light emitting diode
JPS6119181A (ja) 1984-07-05 1986-01-28 Sumitomo Electric Ind Ltd 半導体発光素子の製造方法
JP3469484B2 (ja) 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
DE10019665A1 (de) 2000-04-19 2001-10-31 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip und Verfahren zu dessen Herstellung
US20020017652A1 (en) 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
EP1221725A1 (en) 2001-01-04 2002-07-10 Interuniversitair Microelektronica Centrum Vzw Highly efficient paraboloid light emitting diode
JP4193471B2 (ja) 2001-12-14 2008-12-10 日亜化学工業株式会社 発光装置およびその製造方法
DE10303978A1 (de) 2002-01-31 2003-11-27 Osram Opto Semiconductors Gmbh Dünnfilmhalbleiterbauelement und Verfahren zu dessen Herstellung
KR100495215B1 (ko) * 2002-12-27 2005-06-14 삼성전기주식회사 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법
US7102175B2 (en) * 2003-04-15 2006-09-05 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024024272A1 (ja) * 2022-07-26 2024-02-01 ソニーグループ株式会社 発光装置

Also Published As

Publication number Publication date
DE102004046792B4 (de) 2023-01-19
KR101238817B1 (ko) 2013-03-04
US7989830B2 (en) 2011-08-02
CN101023536A (zh) 2007-08-22
DE102004046792A1 (de) 2006-04-13
TWI279931B (en) 2007-04-21
EP1807879A1 (de) 2007-07-18
TW200618356A (ja) 2006-06-01
US20080283855A1 (en) 2008-11-20
CN100517778C (zh) 2009-07-22
WO2006034694A1 (de) 2006-04-06
EP1807879B1 (de) 2020-01-22
KR20070053791A (ko) 2007-05-25

Similar Documents

Publication Publication Date Title
JP2008515177A (ja) オプトエレクトロニクス薄膜チップ
US8183587B2 (en) LED with upstanding nanowire structure and method of producing such
US7026657B2 (en) High radiance led chip and a method for producing same
US6015719A (en) Transparent substrate light emitting diodes with directed light output
US7825006B2 (en) Lift-off process for GaN films formed on SiC substrates and devices fabricated using the method
TWI482262B (zh) 發光裝置及其製造方法
JP2006518113A (ja) 炭化シリコン用の反射性オーミックコンタクト及びそれを備えた発光ダイオード並びにその作製方法
US7663150B2 (en) Optoelectronic chip
WO2011044101A1 (en) Nanostructured leds
JP5606465B2 (ja) 半導体発光素子及びその製造方法
JPWO2011016201A1 (ja) 発光素子および発光装置
KR100999713B1 (ko) 발광소자 및 그 제조방법
TWI469385B (zh) Manufacturing method of light emitting element
US9991425B2 (en) Light emitting device having wide beam angle and method of fabricating the same
US9306120B2 (en) High efficiency light emitting diode
CN111433922B (zh) 包括转换器约束的led封装
US20220190222A1 (en) Optoelectronic semiconductor device comprising a dielectric layer and a transparent conductive layer and method for manufacturing the optoelectronic semiconductor device
JP2009043895A (ja) 発光素子
KR101158076B1 (ko) 요철 반도체층을 갖는 발광 다이오드의 제조 방법 및 이를위한 발광 다이오드
KR100987358B1 (ko) 포토닉 크리스탈 구조가 형성된 발광 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080716

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100608