KR101370257B1 - 광전자 반도체 소자 - Google Patents

광전자 반도체 소자 Download PDF

Info

Publication number
KR101370257B1
KR101370257B1 KR1020087028644A KR20087028644A KR101370257B1 KR 101370257 B1 KR101370257 B1 KR 101370257B1 KR 1020087028644 A KR1020087028644 A KR 1020087028644A KR 20087028644 A KR20087028644 A KR 20087028644A KR 101370257 B1 KR101370257 B1 KR 101370257B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor device
optoelectronic semiconductor
intermediate layer
mirror
Prior art date
Application number
KR1020087028644A
Other languages
English (en)
Other versions
KR20080112410A (ko
Inventor
크리스토프 에히흘러
스테픈 밀러
위 슈트라우쓰
보커 할레
매티아쓰 사바틸
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20080112410A publication Critical patent/KR20080112410A/ko
Application granted granted Critical
Publication of KR101370257B1 publication Critical patent/KR101370257B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • H01L33/465Reflective coating, e.g. dielectric Bragg reflector with a resonant cavity structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091Scattering means in or on the semiconductor body or semiconductor body package
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)
  • Photovoltaic Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

지지 기판 및 상기 지지 기판과 소자 구조 사이의 고정을 매개하는 중간층을 포함하는 광전자 반도체 소자가 제공되며, 여기서 소자 구조는 복사 생성을 위해 구비된 활성층을 포함한다.
지지 기판, 브래그-거울, 유전성-거울, 본딩층, 광전자 반도체 소자

Description

광전자 반도체 소자{OPTOELECTRONIC SEMICONDUCTOR COMPONENT}
광전자 반도체 소자가 제공된다.
광전자 반도체 소자 및 이의 제조 방법은 독일 특허 명세서 DE 19640594 및 미국 특허 공개 US 2005/0247950에 기재되어 있다.
본 발명의 과제는, 매우 긴 유효 수명을 가지는 광전자 반도체 소자를 제공하는 것에 있다. 본 발명의 다른 과제는, 매우 높은 에너지 변환 효율(energy conversion efficiency)을 가지는 광전자 반도체 소자를 제공하는 것에 있다. 본 발명의 또 다른 과제는, 상기와 같은 광전자 반도체 소자를 제조하기 위한 방법을 제공하는 것에 있다.
여기에 기재된 광전자 반도체 소자는, 예컨대 루미네슨스 다이오드(luminescence diode) 즉 발광 다이오드(light emitting diode) 또는 레이저 다이오드(laser diode)를 의미한다. 특히, 광전자 반도체 소자란, 공진 공동 발광 다이오드(resonant cavity light emitting diode, RCLED) 또는 수직 공동 표면 발광 레이저(vertical cavity surface emitting laser, VCSEL)을 의미할 수도 있다.
광전자 반도체 소자의 적어도 하나의 실시예에 따르면, 광전자 소자는 지지 기판을 포함한다. 광전자 반도체 소자의 기능 층들-즉 광전자 반도체 소자의 구조- 는 지지 기판과 기계적으로 견고하게 결합되어 있다. 상기 광전자 반도체 소자의 구조는 복사(radiation) 생성을 위해 구비되는 활성층을 포함한다. 또한, 광전자 소자의 구조는 지지 기판에 의해 전기적으로 접촉될 수 있다. 바람직하게는, 상기 지지 기판은, 광전자 반도체 소자의 구조가 에피택시얼 증착되는 성장 기판을 의미하는 것이 아니며, 상기 반도체 구조가 제조된 이후 그 반도체 구조가 적층되는 기판 또는, 사용층이 적층되는 기판을 의미하며, 상기 사용층상에는 상기 반도체 소자 구조가 배치된 이후 증착된다.
광전자 반도체 소자의 적어도 하나의 실시예에 따르면, 광전자 반도체 소자는 중간층을 포함하고, 상기 중간층은 지지 기판과 상기 반도체 소자의 구조 사이의 고정을 매개한다. 중간층이란, 예컨대 본딩층을 의미할 수 있고, 상기 본딩층을 이용하여 지지 기판은 소자 구조에 본딩된다. 또한, 중간층은 지지 기판을 사용층과 기계적으로 결합시킬 수도 있다. 지지 기판과 반대 방향에 있는 사용층의 측에는 반도체 소자가 에피택시얼 성장될 수 있다.
광전자 반도체 소자의 적어도 하나의 실시예에 따르면, 광전자 반도체 소자는 활성층을 가진 소자 구조를 포함하며, 상기 활성층은 복사 생성을 위해 구비된다. 바람직하게는, 활성층은 청색 및/또는 자외선 스펙트럼 영역에서 전자기 복사를 생성하기에 적합하다. 이를 위해, 활성층은 다수 개의 반도체층들을 포함할 수 있다. 예컨대, 활성층은 pn-접합, 이종 구조, 단일 양자 우물 구조 및/또는 다중 양자 우물 구조를 포함한다. 양자 우물 구조라는 명칭은, 전하 캐리어가 속박("confinement")에 의해 에너지 상태의 양자화를 경험할 수 있는 구조를 포괄한다. 특히, 상기 명칭은 양자화의 차원성에 대해서는 제공하지 않는다. 상기 명칭은 특히 양자 홈통들, 양자선들, 양자점들 및 상기 구조들의 각 조합을 포괄한다.
광전자 반도체 소자의 적어도 하나의 실시예에 따르면, 광전자 반도체 소자는 지지 기판 및 중간층을 포함하고, 상기 중간층은 상기 지지 기판과 상기 소자 구조 사이의 고정을 매개하며, 이 때 상기 소자 구조는 복사 생성을 위해 구비되는 활성층을 포함한다.
광전자 반도체 소자의 적어도 하나의 실시예에 따르면, 소자 구조는 사용층을 포함한다. 사용층은 중간층에 의해 지지 기판과 결합된다. 상기 지지 기판과 반대 방향에 있는 사용층의 측에는 소자 구조가 에피택시얼 성장된다. 즉, 활성층을 포함하는 소자 구조는 성장 방향으로 사용층 다음에 배치된다. 바람직하게는, 사용층은 매우 낮은 전위 밀도(dislocation density)를 가진 GaN으로 구성된다. 이 때, 전위 밀도는 바람직하게는 108/㎠보다 작고, 더욱 바람직하게는 107/㎠보다 작다. 즉, 사용층이란, 예컨대 결함이 적은 GaN과 같이 고가의 반도체 물질로 구성되는 층을 의미한다. 그에 반해, 지지 기판은 예컨대 결함이 많은 GaN과 같이 더 비용이 경제적인 물질로 형성될 수도 있다.
광전자 반도체 소자의 적어도 하나의 실시예에 따르면, 사용층은 분리면을 포함하고, 상기 분리면은 지지 기판으로부터 반대 방향에 위치한다. 사용층은 예컨대 그보다 더 두꺼운 사용 기판으로부터 상기 분리면을 따라 분리된다. 분리면은 바람직하게는 평탄화되고, 에피택시얼 과성장된다. 예컨대, 소자 구조는 상기 평탄화된 분리면상에 에피택시얼 증착된다.
광전자 반도체 소자의 적어도 하나의 실시예에 따르면, 중간층은 전기적으로 절연성을 가진다. 이를 위해, 중간층은 규소 질화물 또는 규소 산화물로 구성되거나, 이러한 물질들 중 적어도 하나의 물질을 포함할 수 있다. 예컨대, 중간층은 SiN, SiO2, Si3N4, Al2O3, Ta2O5, HfO2라는 물질들 중 적어도 하나의 물질을 포함한다.
광전자 반도체 소자의 적어도 하나의 실시예에 따르면, 중간층은 Si, Mg, Al, Hf, Nb, Zr, Sc, Ta, Ga, Zn, Y, B, Ti라는 요소들 중 적어도 하나의 요소의 산화물, 질화물 및/또는 불화물(fluoride)을 적어도 하나는 포함한다.
광전자 반도체 소자의 적어도 하나의 실시예에 따르면, 중간층은 산소를 포함한 화합물로 구성된다.
광전자 반도체 소자의 적어도 하나의 실시예에 따르면, 중간층의 굴절률은 사용층을 구성하는 물질의 굴절률보다 작다. 중간층은 활성층에서 생성되는 전자기 복사를 위한 거울을 형성할 수 있다.
광전자 반도체 소자의 적어도 하나의 실시예에 따르면, 중간층의 반사도는 작은 입사각으로 높고 낮게 굴절되는 층들로 이루어지는 층 시퀀스에 의해 증가된다. 즉, 중간층이 포함하는 층 시퀀스는 높게 굴절되는 층들과 낮게 굴절되는 층들이 번갈아 구성되고, 상기 층들은 예컨대 브래그-거울 구조(bragg-mirror structure)를 형성할 수 있다.
광전자 반도체 소자의 적어도 하나의 실시예에 따르면, 중간층은 소자를 향해 있는 측에서 매우 매끈하게 형성된다. 상기와 같이 매끄러운 중간층에 의해, 중간층의 반사도는 매우 양호해질 수 있다. 광전자 반도체 소자의 적어도 하나의 실시예에 따르면, 지지 기판을 향해 있는 중간층의 측은 거칠게 형성된다. 따라서, 전자기 복사가 반도체 소자의 복사 방출면을 향한 방향으로 양호하게 투과될 수 있다. 이러한 점은, 중간층의 상기와 같이 거칠은 경계면이 상기 중간층에서의 전반사가 일어날 가능성을 줄여준다는 것에 기인할 수 있다.
광전자 반도체 소자의 적어도 하나의 실시예에 따르면, 중간층은 지지 기판과 소자 구조 사이의 전기적 접촉을 매개한다. 중간층은 예컨대 투명 전도성 산화물(transparent conductive oxide, TCO)을 포함하거나, 그것으로 구성되고, 상기 투명 전도성 산화물은 예컨대 ITO(indium tin oxide) 또는 ZnO가 있다.
광전자 반도체 소자의 적어도 하나의 실시예에 따르면, 중간층은 활성층에서 생성되는 전자기 복사에 대해 적어도 부분적으로 투과성을 가진다. 예컨대, 중간층의 굴절률은 사용층을 구성하는 물질의 굴절률 및/또는 지지 기판을 구성하는 물질에 맞춰진다. 즉, 중간층의 굴절률은 사용층을 구성하는 물질의 굴절률과 어느 정도 같고 및/또는 지지 기판을 구성하는 물질의 굴절률과 어느 정도 같다. 어느 정도 같다는 말은, 중간층의 굴절률이 사용층 및/또는 지지 기판의 물질의 굴절률로부터 최대 20%, 바람직하게는 최대 10%, 더욱 바람직하게는 최대 5%만큼 오차를 가진다는 의미이다.
광전자 반도체 소자의 적어도 하나의 실시예에 따르면, 광전자 반도체 소자의 복사 방출면은 러프닝(roughening)된다. 상기와 같은 러프닝은 예컨대 에피택시 동안 V-형태의 개구부들에 의한 인시튜-러프닝(in-situ-roughening)을 이용하여 이루어질 수 있고, 상기 개구부들은 바람직하게는 전위부들에 나타난다. 복사 방출면을 거칠게 하기 위한 다른 가능한 기술은, 복사 방출면상에 돌출면들(Mesetten)을 형성하는 것이다. 즉, 에피택시얼 성장 또는 식각에 의해, 복사 방출면상에 메사 구조(mesa structure)가 생성된다.
적어도 하나의 실시예에 따르면, 광전자 반도체 소자의 일측에 고 투명성 접촉층이 적층된다. 고 투명성 접촉층은 예컨대 투명 전도성 산화물을 포함하거나, 그것으로 구성될 수 있다.
적어도 하나의 실시예에 따르면, 반도체 소자는 플립-칩(flip-chip) 방식에 따라 형성된다. 이 때, 소자 구조는 바람직하게는 반사성 전극을 구비한다. 소자와 반대 방향에 있는 지지 기판의 측은 바람직하게는, 위에 상술한 바와 같이 러프닝되어 구조화됨으로써, 기판을 통과하는 복사 출력이 개선된다. 즉, 광전자 반도체 소자의 복사 방출면은 적어도 부분적으로 소자 구조와 반대 방향에 있는 지지 기판의 측으로 형성된다.
적어도 하나의 실시예에 따르면, 소자 구조와 반대 방향에 있는 지지 기판의 측은 반사 코팅되어, 활성층으로부터 생성되는 전자기 복사가 반사된다. 이러한 경우, 복사 방출면의 적어도 일 부분은 지지 기판과 반대 방향에 있는 소자 구조의 측으로 제공된다.
광전자 반도체 소자의 적어도 하나의 실시예에 따르면, 중간층은 유전성 거울(dielectric mirror)을 포함하거나, 상기와 같은 유전성 거울을 형성한다.
광전자 반도체 소자의 적어도 하나의 실시예에 따르면, 중간층은 브래그-거울을 포함하거나, 상기와 같은 브래그-거울을 형성한다.
광전자 반도체 소자의 적어도 하나의 실시예에 따르면, 중간층은 SiN, SiO2, Si3N4, Al2O3, Ta2O5, HfO2라는 물질들 중 적어도 하나의 물질을 포함한다.
광전자 반도체 소자의 적어도 하나의 실시예에 따르면, 중간층은 제1 및 제2 층들이 번갈아서 다수 개로 포함되는 브래그-거울을 포함하거나, 브래그 거울을 형성한다. 이 때, 제1 층들은 바람직하게는 SiO2 및/또는 Al2O3으로 구성되고, 제2 층들은 바람직하게는 Ta2O5 및/또는 HfO2로 구성된다.
적어도 하나의 실시예에 따르면, 유전성 거울 또는 브래그-거울로서 형성되는 중간층은 지지 기판과 광전자 반도체 소자의 구조 사이의 고정을 매개하는 본딩층이다. 즉, 상기 실시예에서, 중간층은 이중 역할을 하는데: 상기 층은 구동 중에 광전자 반도체 소자의 활성층에서 생성되는 전자기 복사에 대해 반사하는 역할 및 지지 기판과 소자 구조 사이의 기계적인 고정을 매개하는 역할을 한다.
광전자 반도체 소자의 적어도 하나의 실시예에 따르면, 광전자 소자는 출력 거울을 포함하고, 상기 출력 거울은 중간층과 반대 방향에 있는 소자 구조의 측에 배치된다. 예컨대, 출력 거울은 금속 거울, 유전성 거울, 브래그-거울이라는 거울들 중 적어도 하나의 거울로 형성된다.
광전자 반도체 소자의 적어도 하나의 실시예에 따르면, 출력 거울은 브래그-거울을 포함하고, 상기 브래그-거울에는 제1 및 제2 층들이 번갈아서 다수 개로 포함된다. 이 때, 제1 층들은 바람직하게는 SiO2 및/또는 Al2O3으로 구성되고, 제2 층들은 바람직하게는 Ta2O5 및/또는 HfO2로 구성된다.
이 때 특히, 광전자 반도체 소자의 적어도 하나의 실시예에서, 거울로서 형성되는 중간층 및 출력 거울은 광전자 반도체 소자의 구조의 활성층에서 생성되는 전자기 복사를 위한 공진기(resonator)를 형성할 수 있다. 이러한 실시예는 RCLED 또는 VCSEL을 위해 매우 적합하다.
광전자 반도체 소자의 적어도 하나의 실시예에 따르면, 중간층과 출력 거울 사이의 간격은 최대 10 ㎛, 바람직하게는 최대 3 ㎛, 더욱 바람직하게는 최대 2 ㎛이다.
광전자 반도체 소자의 적어도 하나의 실시예에 따르면, 소자 구조와 출력 거울 사이에 접촉층이 배치되고, 상기 접촉층은 투명 전도성 산화물을 포함하거나, 그것으로 구성된다. 예컨대, 접촉층은 ITO를 포함하거나, 그것으로 구성된다. 즉, 중간층과 반대 방향에 있는 소자 구조의 측과 출력 거울 사이에는 접촉층이 배치되고, 상기 접촉층은 투명 전도성 산화물을 포함하거나, 그것으로 구성된다. 바람직하게는, 소자 구조 및 출력 거울은 상기 접촉층에 각각 직접적으로 인접한다.
광전자 반도체 소자의 적어도 하나의 실시예에 따르면, 소자 구조와 출력 거울 사이에 배치되는 접촉층의 두께는 d=(m λ/2)/nKS라는 관계식을 만족한다. 여기서 d는 접촉층의 두께이고, λ는 활성층에서 생성되는 전자기 복사의 파장이며, nKS는 접촉층의 물질의 굴절수이고, m은 1보다 크거나 같은 자연수이다.
또한, 광전자 반도체 소자의 제조 방법이 제공된다.
상기 방법의 적어도 하나의 실시예에 따르면, 상기 방법은 사용층상에서 활성층의 성장을 포함한다. 사용층이란, 예컨대 매우 작은 전위 밀도를 가진 GaN으로 구성되는 층을 의미한다.
광전자 반도체 소자를 제조하기 위한 방법의 적어도 하나의 실시예에 따르면, 상기 방법은 지지 기판을 준비하는 단계를 포함한다. 지지 기판이란, 예컨대 비교적 높은 전위 밀도를 가진 비용 경제적 GaN-기판을 의미할 수 있다.
방법의 적어도 하나의 실시예에 따르면, 상기 방법은, 중간층을 이용하여 지지 기판과 사용 기판을 결합시키는 단계를 포함한다. 사용 기판이란, 예컨대 두껍고 바람직하게는 전위가 작은 GaN-기판을 의미한다.
방법의 적어도 하나의 실시예에 따르면, 상기 방법은 사용 기판내에 파괴 시작층을 형성하는 단계를 포함한다. 예컨대, 상기 파괴 시작층은 수소-이온들을 사용 기판에 주입함으로써 이루어질 수 있다. 따라서, 파괴 시작층이 형성되면, 다음 단계에서, 사용 기판의 일부가 상기 파괴 시작층을 따라 분리될 수 있게 되며, 중간층에 의해 지지 기판과 결합하고 있는 사용층은 잔류하게 된다. 예컨대, 사용층은 템퍼링(tempering)에 의해 잔류한 사용 기판으로부터 분리될 수 있다. 상기와 같이, 사용층을 포함한 준-기판의 제조 방법은 예컨대 국제 특허 WO 2005/004231에 기재되어 있으며, 이의 개시 내용은 그와 관련하여 본문에서 반복적으로 명확하게 포함된다.
광전자 반도체 소자를 제조하기 위한 방법의 적어도 하나의 실시예에 따르면, 상기 방법은:
- 지지 기판을 준비하는 단계;
- 중간층을 이용하여 상기 지지 기판을 사용 기판과 결합시키는 단계;
- 상기 사용 기판내에 파괴 시작층을 제조하는 단계;
- 상기 사용 기판의 일부를 분리시켜, 상기 지지 기판과 결합되어 있는 사용층을 잔류시키는 단계; 및
- 활성층을 포함하는 소자 구조를 상기 사용층상에 성장시키는 단계를 포함한다.
이때, 지지 기판의 전위 밀도보다 낮은 전위 밀도를 갖는 사용층이 사용될 수 있다.
여기에 기재된 광전자 반도체 소자 및 상기 광전자 반도체 소자의 제조 방법은 실시예들 및 그에 속한 도면들에 의거하여 이하에서 더욱 상세하게 설명된다. 실시예들 및 도면들에서, 동일하거나 동일하게 작용하는 구성 요소들은 동일한 참조번호로 표시된다. 도시된 요소들은 축척에 맞는 것으로 볼 수 없으며, 오히려, 개별 요소들은 보다 나은 이해를 위해 과장되어 확대 도시될 수 있다.
도 1은 여기에 기재된 광전자 반도체 소자의 제1 실시예를 개략적 단면도로 도시한다.
도 2는 여기에 기재된 광전자 반도체 소자의 제2 실시예를 개략적 단면도로 도시한다.
도 3은 여기에 기재된 광전자 반도체 소자의 제3 실시예를 개략적 단면도로 도시한다.
도 4는 여기에 기재된 광전자 반도체 소자의 제4 실시예를 개략적 단면도로 도시한다.
도 5는 여기에 기재된 광전자 반도체 소자의 제5 실시예를 개략적 단면도로 도시한다.
도 6은 중간층에서의 반사도를 개략적 그래프로 도시한다.
도 7은 소자로부터 방출되는 복사의 세기를 개략적 그래프로 도시한다.
도 1은 여기에 기재된 광전자 반도체 소자의 제1 실시예를 개략적 단면도로 도시한다.
광전자 반도체 소자는 지지 기판(1)을 포함한다. 지지 기판(1)은 비교적 전위 밀도가 높은 비용 경제적 GaN으로 구성된다.
지지 기판(1)상에는 중간층(2)이 적층되고, 상기 중간층은 그보다 낮은 굴절률을 가지며 GaN에 양호하게 부착된다. 예컨대, 중간층(2)은 SiO2로 구성된다. 중간층(2)의 두께는 바람직하게는 적어도 100 nm이다.
중간층(2)상에는 소자 구조(50)가 적층된다. 소자 구조(50)는 사용층(3)을 포함하고, 상기 사용층은 GaN으로 구성되며, 적어도 부분적으로 사용 기판으로부터 분리되어 있다. 사용층의 전위 밀도는 108/㎠보다 작고, 바람직하게는 107/㎠보다 작다. 사용층(3)은 분리층(4)을 포함하고, 상기 분리층은 지지 기판(1)과 반대 방향에 위치한다. 사용층(3)은 분리층(4)을 따라 사용 기판으로부터 분리된다.
사용층(3) 다음에 전자 주입층(electron injection layer)(12)이 배치된다. 전자 주입층(12)이란, 예컨대 n-AlInGaN으로 구성되는 층을 의미한다. 이 때, 사용층(3)은 전자 주입층(12)을 형성할 수도 있다. 이러한 경우, 사용층(3)은 n-AlInGaN-사용 기판으로부터 분리된다.
전자 주입층(12) 다음에 활성층(5)이 배치된다. 활성층(5)은 복사 생성을 위해 구비되는 적어도 하나의 구조를 포함한다. 예컨대, 활성층(5)은 pn-접합, 이종 구조, 양자 우물 구조 및/또는 다중 양자 우물 구조를 포함할 수 있다.
활성층(5) 다음에 제2 도전층-예컨대 p-AlInGaN-정공 주입층(hole injection layer)(6)-이 배치되고, 상기 제2 도전층은 상기 활성층(5)과 반대 방향에 있는 측에서 바람직하게는 러프닝되고 및/또는 구조화됨으로써, 복사 방출 가능성이 증가된다. 이를 위해, 정공 주입층(6)에서 돌출면들이 구조화될 수 있다.
정공 주입층(6) 다음에 접촉층(7)이 배치되고, 상기 접촉층은 예컨대 ITO와 같은 투명 전도성 산화물을 포함하거나, 그것으로 구성된다.
접촉층(7)상에는 본딩 패드(8)가 적층되고, 상기 본딩 패드를 이용하여 소자는 예컨대 와이어 접촉에 의해 전기적으로 접촉될 수 있다.
도 1과 관련하여 기재된 실시예에서, 사용층(3) 또는 전자 주입층(12)은 상 기 지지 기판과 반대 방향에 있는 측으로부터 적어도 부분적으로 노출된다. 상기와 같이 노출된 사용층(3)상에는 본딩 패드(9)가 배치되고, 상기 본딩 패드는 광전자 반도체 소자의 n-측 접촉을 위해 역할한다. 도 1과 관련하여 기재된 광전자 반도체 소자란 예컨대 발광 다이오드를 의미한다.
도 1과 관련하여 기재된 실시예에 대해 대안적으로, 지지 기판(1)은 전기적으로 절연성을 가지고 투명할 수 있다. 예컨대, 지지 기판(1)은 사파이어로 구성된다. 중간층(2)은 바람직하게는 사파이어의 굴절률보다 작은 굴절률을 가진다.
대안적으로, n- 및 p-도전성 층들이 바뀔 수도 있다. 즉, 지지 기판은 p-전도성 층에 인접할 수도 있다.
대안적으로, 소자는 플립-칩-소자로 형성되고, 이 때 고 굴절성 거울이 정공 주입층(6) 또는 접촉층(7)상에 배치될 수도 있다.
예컨대 갈륨 질화물 계의 UV-LED와 같이 다양한 LED에서, 내부 에너지 변환 효율은 결함 빈도(defect density)에 매우 의존한다.
이러한 결함 빈도는 근본적으로 기판에 의해 결정된다. 따라서, 사파이어 상에서 갈륨 질화물의 이종 에피택시(hetero-epitaxy) 또는 탄화 규소상에서 갈륨 질화물의 이종 에피택시일 때, 결함 빈도는 108/㎠내지 1010/㎠일 수 있다.
소자 효율을 위한 제2 인자는, 반도체층에서 생성되어 반도체로부터 그 주변으로 진행하는 광선의 출력이다. 상기 출력은 경계면에서의 반사 및 물질 접합을 위한 전반사각에 한정된다.
효율적인 복사 출력은 박막 기술로 달성된다. 그 원리는, 발생되는 광선이 복사 출력으로 이어질 기회를 더 많이 제공하는 것에 있다. 이를 위해, 복사 방출면은 반사 시 각도 변화를 유지하기 위해 구조화 또는 러프닝되고, 그 맞은 편에 있는 측은 반사 코팅된다. 바람직하게는, 표면과 거울 사이의 구조가 가능한한 얇게 유지됨으로써, 물질 내의 흡수가 최소화된다. 오늘날, 박막-칩 기술에서, 기판-분리를 위한 레이저-리프트오프-방법(laser-liftoff-method)은 공융 본딩(eutectic bonding)과 관련하여 많이 사용된다. 대안적으로, 연마(polishing) 및 모 기판의 제거 식각과 조합한 웨이퍼 본딩 공정도 가능하다. 박막 구조의 발광 다이오드 칩은 예컨대 국제 특허 WO 02/13281 A1 및 유럽 특허 EP 0 905 797 A2에 기재되어 있으며, 이의 개시 내용은 박막 구조와 관련하여 본문에서 반복적으로 명백하게 포함된다.
높은 복사 출력을 유지하기 위한 다른 가능성은, 고 투명성 기판(예컨대 사파이어)상의 에피택시 구조로서, 이는 고 투명성 전면측 전류 확산층들(-접촉들) 그리고, 표면 및/또는 경계면의 구조화 또는 러프닝과 같이 반사된 복사의 진로 변경과 관련한다. 그러나 상기와 같은 구조화의 효율은 갈륨 질화물 기판상에서는 현저히 감소하는데, 그 이유는 갈륨 질화물이 특히 UV-영역에서의 복사에 대해 매우 흡수성을 가지기 때문이다.
도 2는 여기에 기재된 광전자 반도체 소자의 제2 실시예를 개략적 단면도로 도시한다.
이러한 실시예에서, 중간층(2)은 전기 전도성으로 형성되며, 소자 구조(50)를 위한 접촉부로 역할한다. 중간층(2)은 ITO 또는 ZnO와 같은 투명 전도성 산화물을 포함하거나 그것으로 구성된다. 소자 구조(50)와 반대 방향에 있는 지지 기판(1)의 측은 바람직하게는 활성층(5)으로부터 생성되는 전자기 복사(20)에 대해 반사성을 가지도록 형성된다.
바람직하게는, 활성층은 380 nm보다 작은 파장을 가지는 전자기 복사(20)를 생성하기에 적합하다. 사용층(3)은 바람직하게는 AlGaN을 포함하거나, 그것으로 구성된다. 상기와 같은 사용층은 GaN-사용 기판상에서 에피택시화될 수 있다. 이러한 층은 사용 기판으로부터 분리된 이후 지지 기판상에 리본딩(re-bonding) 시 이완(relaxing)되어, 그 다음에 배치되는 소자 구조(50)의 층들의 에피택시를 위해 결함이 작은 AlGaN-사용층(3)이 준비된다. 상기 사용층은 소자 구조(50)에 통합된다. 그와 동시에, 상기와 같은 사용층(3)은 전자 주입층(12)을 형성할 수 있다.
또한, 사용층(3)은 AlGaInN으로 구성되거나, 상기 물질을 포함할 수도 있다.
도 1 또는 도 2와 관련하여 기재된 바와 같은 광전자 반도체 소자를 제조하기 위해, 우선 준 기판(10)이 제조된다. 이를 위해, 예컨대 고가의 GaN-사용 기판이 준비되고, 상기 사용 기판의 결함 빈도는 바람직하게는 108/㎠보다 작고, 더욱 바람직하게는 107/㎠보다 작다. 선택적으로, GaN-사용 기판상에 에피택시얼 성장된 층 또는 층 시퀀스가 미리 구비되고, 이는 GaN, AlGaN, InGaN, AlInGaN이라는 물질들 중 적어도 하나의 물질을 포함할 수 있다.
GaN-사용 기판에는 파괴 시작층이 생성되고, 상기 파괴 시작층은 갈륨 질화 물 기판의 주요 면에 대해 평행한 측 방향(lateral direction)으로 연장된다. 파괴 시작층은 바람직하게는 수소 이온 주입에 의해 GaN-사용 기판의 일 측으로부터 생성된다.
이어서, 파괴 시작층이 생성되기 전이나 그 이후에 지지 기판(1)상에 GaN-사용 기판이 본딩된다. 이어서, 파괴 시작층은 측 방향 파괴를 형성하기 위해 제공된다. 이러한 점은, 예컨대 템퍼링(tempering)에 의해 이루어질 수 있다. 그 결과, 사용층(3)은 사용 기판으로부터 지지 기판(1)으로 이송된다.
사용층(3)은 중간층(2)을 이용하여 지지 기판(1)과 결합된다.
도 3은 여기에 기재된 광전자 반도체 소자의 제3 실시예를 개략적 단면도로 도시한다.
광전자 반도체 소자는 다시 지지 기판(1)을 포함하고, 상기 지지 기판은 예컨대 비용 경제적인 GaN으로 구성되며, 이는 109/㎠보다 큰 비교적 높은 전위 밀도를 가질 수 있다. 대안적으로, 지지 기판(1)은 사파이어로도 구성될 수도 있다. 지지 기판(1)상에 중간층(2)이 적층되고, 상기 중간층은 지지 기판(1)과 소자 구조(50) 사이의 고정을 매개한다. 도 3의 실시예에서, 중간층(2)은 브래그-거울이다. 중간층(2)은 제1 및 제2 층들이 번갈아 다수 개로 포함되는 브래그-거울을 포함하거나, 형성한다. 이 때, 제1 층들은 바람직하게는 SiO2 및/또는 Al2O3으로 구성되고, 제2 층들은 바람직하게는 Ta2O5 및/또는 HfO2로 구성된다.
소자 구조(50)는 사용층(3)을 포함하고, 상기 사용층은 고가의 GaN으로 구성 되고 사용 기판으로부터 분리된다. 사용층(3)의 전위 밀도는 ㎠ 당 108보다 작고, 바람직하게는 ㎠ 당 107보다 작다. 이상적인 경우, 사용층(3)과 상기 잔여 소자 구조(50) 사이의 경계면은 단층선이 없다(non-fault). 사용층(3)은 분리층(4)을 포함하고, 상기 분리층은 지지 기판(1)과 반대 방향에 위치한다. 중간층(2)을 이용하여 사용 기판이 지지 기판(1)에 본딩된 이후, 사용층(3)은 예컨대 분리 공정에 의해 분리층(4)을 따라 상기 사용 기판으로부터 분리된다.
사용층(3) 다음에 제1 도전층이 배치되고, 상기 도전층은 예컨대 전자 주입층(12)을 의미한다. 도 1의 실시예에서, 전자 주입층(12)은 n-AlInGaN을 포함하거나, 그것으로 구성된다.
전자 주입층(12) 다음에 활성층(5)이 배치되고, 상기 활성층은 복사 생성을 위해 구비되는 적어도 하나의 구조를 포함한다.
활성층(5) 다음에 제2 도전층-예컨대 정공 주입층(6)-이 배치된다. 정공 주입층(6)은 예컨대 p-도핑된 AlInGaN을 포함하거나, 그것으로 구성된다.
정공층(6) 다음에 접촉층(7)이 배치된다. 접촉층(7)은 예컨대 ITO(indium tin oxide)로 구성된다. 바람직하게는, 접촉층(7)의 두께는 활성층에서 생성되는 전자기 복사(20)의 절반의 파장의 배수이며, 상기 복사는 접촉층(7)의 물질의 굴절수로 나누어진다. 더욱 바람직하게는, 접촉층(7)의 두께는 활성층(5)에서 생성되는 전자기 복사(20)의 파장이며, 상기 복사는 접촉층(7)의 물질의 굴절수로 나누어진다. 선택적으로, 접촉층(7)은 p+/n+-터널 접합과 조합될 수 있다.
활성층(5)과 반대 방향에 있는 접촉층(7)의 측에는 금속 소재의 접촉부(8)가 배치되고, 상기 접촉부는 예컨대 링(ring) 형태로 형성된다. 상기 링의 중앙에서, 출력 거울(13)이 접촉층(7)상에 배치된다. 출력 거울(13)은 중간층(2)으로 형성되는 거울과 함께, 상기 활성층(5)에서 생성되는 전자기 복사(20)를 위한 공진기를 형성한다. 출력 거울(13)은 예컨대 유전성 거울(dielectric mirror)로서, 바람직하게는 브래그-거울로서 형성된다. 출력 거울(13)은 구조면에서 예컨대 중간층(2)의 거울에 상응할 수 있다. 출력 거울(13)은 제1 및 제2 층들이 번갈아 다수개로 포함되는 브래그-거울을 포함하거나, 형성한다. 이 때, 제1 층들은 바람직하게는 SiO2 및/또는 Al2O3으로 구성되고, 제2 층들은 바람직하게는 Ta2O5 및/또는 HfO2로 구성된다.
예컨대 메사-식각(mesa-etching)을 이용하여 노출된 전자 주입층(12)의 표면에는 적어도 하나의 금속성 본딩 패드(9)가 배치되고, 상기 본딩 패드를 이용하여 광전자 반도체 소자는 n-측에서 전기적으로 접촉될 수 있다.
도 1의 광전자 반도체 소자는 바람직하게는 RCLED 또는 VCSEL을 형성한다.
RCLED 또는 VCSEL의 원리는, 복사를 생성하는 층을 두 개의 거울들 사이에 매립하는 것이다. 상기 거울들은 금속- 또는 유전성 층들일 수 있다.
여기서 특히, VCSEL 및 RCLED를 위한 방법은 질화물을 기반으로 마련되는데, 따라서, 상호 간격이 작은 두 개의 거울들(2, 13) 사이에 활성층을 공진형 매립(resonant embedding)할 수 있으며, 그와 동시에 결함이 적은 결정 구조를 가지게 된다.
특히, 전위가 적으면서 격자에 맞춘 에피택시로부터, 모드(mode) 개수가 적은 RCLED- 또는 VCSEL-구조가 구현되며, 상기 모드 개수는 거울들 간의 간격이 작은 것에 기인하도록 하는 새로운 방법이 준비된다. 매우 바람직하게는, 기판을 투과하여 복사가 출력될 수도 있다.
예컨대 수소 주입을 이용하는 다음 단계의 분리 공정을 위해, 기판이 준비된다. 기판은 경우에 따라서 평탄화되고, 상기 기판상에 브래그-거울이 적층된다. 브래그-거울로는, 예컨대 SiO2-TiO2-층 시퀀스들 또는 SiO2-Ta2O5 또는 SiO2-HfO2가 적합하거나, SiO2 대신 Al2O3도 된다. 경우에 따라서, SiO2-마감층도 바람직하다. SiO2-층은 지지 기판에, 예컨대 사파이어 또는 비용 경제적인- 경우에 따라서 결함이 많은- GaN에 직접 본딩된다. 중간층(2)의 유전성 층들을 포함하는 기판-사용층(3)은 기포 형성 및 측 방향의 크랙(crack) 형성으로 인해 기판으로부터 분리된다. 상기 단계의 순서는 변경될 수 있다.
리본딩된(re-bonded) 사용층(3)상에 LED- 또는 레이저-구조가 격자를 맞추어 에피택시화된다. 층 두께는, 광로(optical path)- =두께×굴절수 -가 절반의 광출 파장- Lambda/2 -의 배수가 되도록 선택한다. 바람직한 두께는 10 ㎛보다 작으며, 바람직하게는 3 ㎛보다 작다.
이어서, 칩 구조가 가공되고, 그 전면측은 반사 코팅된다. 반사 코팅은 예컨대 은 소재로 또는 은을 포함하여 금속성을 가지거나, 유전성을 가질 수 있다. 바람직하게는, 고 투명성 접촉층은 예컨대 ITO를 이용하여 그 위에 놓인 유전성 거울 과 조합된다. 접촉층의 두께는, 바람직하게는 (파장/2)/굴절수, 특히 1×파장/굴절수의 배수이다.
상기와 같이 새로운 부품은 AlGaInN-층 패키지로 구성되며, 상기 패키지는 복사를 생성하는 활성층을 가지고, 전위 밀도는 108/㎠보다 작다. 층 패키지는 적어도 부분적으로 두 개의 거울들 사이에 배치되며, 상기 거울들(2, 13) 사이의 층 두께는 2 ㎛보다 작고, 바람직하게는 10×방출 파장/(거울들(2, 13) 사이의 물질의 굴절수)보다 작다.
도 4는 여기에 기재된 광전자 반도체 소자의 제4 실시예를 개략적 단면도로 도시한다. 도 3과 관련하여 기재된 실시예와 달리, 상기 실시예에서 출력 거울(13)은 금속 거울로 형성되고, 상기 거울은 접촉층(7)과 함께 저항 접촉(ohmic contact)을 형성한다. 출력 거울(13)은 자체의 광학적 특성 외에도 광전자 반도체 소자로 전류를 인가하는 역할을 한다.
도 5는 여기에 기재된 광전자 반도체 소자의 제5 실시예를 개략적 단면도로 도시한다. 도 3과 관련하여 기재된 실시예와 달리, 상기 실시예어서 금속 접촉부(8)는 링 형태로 형성되어, 소자의 테두리에 위치하게 된다. 활성층(5)과 반대 방향에 있는 접촉층(7)의 측에서 금속 접촉부(8)에 의해 덮이지 않은 면은 출력 거울(13)로 덮이고, 상기 거울은 예컨대 브래그-거울로 형성된다.
도 6은 활성층(5)에서 생성되는 복사의 파장이 460 nm인 경우에, 중간층(2)의 두께(d)에 따라 의존하는, SiO2-중간층(2)과 GaN 사이의 경계면에서의 반사도를 도시한다. 이 때 반사도는, 도 1과 관련하여 기재된 바와 같은 광전자 소자를 위한 예시로 산출된다.
더욱 바람직하게는, 중간층(2)은, 언제 활성층(5)에서 생성되는 전자기 복사가 지지 기판(1)에서 강하게 흡수되는 지를 나타낸다. 이는, GaN-지지 기판에서 방출 파장이 380 nm보다 작은 경우이다.
도 7은 활성층(5)에서 생성된 전자기 복사에 있어서, 결함 빈도(DD)가 2×109/㎠와 비교하여 결함 빈도가 2×108/㎠일 때의 세기 비율을 도시한다. 특히, 420 nm보다 작은 파장을 위해서는, 사용층(3)에 의해 감소되는 결함 빈도가 매우 바람직하게 작용하는데, 예컨대 도 1과 관련하여 기재된 바와 같은 소자일 경우 그러하다.
본 발명은 실시예들에 의거하는 기재 내용에만 한정되지는 않는다. 오히려, 본 발명은 각 새로운 특징 및 특징들의 각 조합을 포함하며, 특히 각 특징들의 조합은 특허 청구 범위들에 포함된다. 비록 이러한 특징 또는 이러한 조합이 그 자체로 특허 청구 범위들 또는 실시예들에 명확하게 제공되지 않더라도 말이다.
본 특허 출원은 독일 특허 출원 102006019109.9, 102006030252.4 및 102006061167.5의 우선권을 주장하며, 이의 개시 내용은 본문에서 반복적으로 포함된다.

Claims (27)

  1. 광전자 반도체 소자에 있어서,
    지지 기판(1); 및
    상기 지지 기판(1)과 소자 구조(50) 사이의 고정(adhesion)을 매개하는 중간층(2)을 포함하고,
    상기 소자 구조(50)는 복사(radiation) 생성을 위해 구비된 활성층(5)을 포함하고,
    상기 소자 구조(50)는 상기 중간층(2)과 상기 활성층(5) 사이에 배치된 사용층(3)을 포함하며,
    상기 사용층(3)은 상기 지지 기판(1)보다 낮은 전위 밀도(dislocation density)를 가지는 것인 광전자 반도체 소자.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 사용층(3)은 상기 지지 기판(1)과 반대 방향에 위치하는 분리면(4)을 가지는 것인 광전자 반도체 소자.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 중간층(2)은 전기적으로 절연성인 것인 광전자 반도체 소자.
  5. 제 1 항 또는 제 3 항에 있어서,
    상기 중간층(2)의 굴절률은 상기 사용층(3)을 구성하는 물질의 굴절률보다 작은 것인 광전자 반도체 소자.
  6. 제 1 항 또는 제 3 항에 있어서,
    상기 중간층(2)은 상기 지지 기판(1)과 상기 소자 구조(50) 사이의 전기적 접촉을 매개하는 것인 광전자 반도체 소자.
  7. 제 1 항 또는 제 3 항에 있어서,
    상기 중간층(2)은 상기 활성층(5)에서 생성되는 전자기 복사에 대해 적어도 부분적으로 투과성을 가지는 것인 광전자 반도체 소자.
  8. 제 7 항에 있어서,
    상기 중간층(2)은 투명 전도성 산화물을 포함하는 것인 광전자 반도체 소자.
  9. 제 1 항 또는 제 3 항에 있어서,
    상기 중간층(2)의 굴절률은 상기 사용층(3)을 구성하는 물질의 굴절률과 같거나, 또는 상기 지지 기판(1)을 구성하는 물질의 굴절률과 같거나, 또는 상기 사용층(3)을 구성하는 물질의 굴절률 및 상기 지지 기판(1)을 구성하는 물질의 굴절률 모두와 같은 것인 광전자 반도체 소자.
  10. 제 1 항 또는 제 3 항에 있어서,
    상기 중간층(2)은 유전성 거울(dielectric mirror)이거나, 이를 포함하는 것인 광전자 반도체 소자.
  11. 제 1 항 또는 제 3 항에 있어서,
    상기 중간층(2)은 브래그 거울(Bragg mirror)이거나, 이를 포함하는 것인 광전자 반도체 소자.
  12. 제 1 항 또는 제 3 항에 있어서,
    상기 중간층(2)은 산소를 포함하는 화합물로 구성되는 것인 광전자 반도체 소자.
  13. 제 1 항 또는 제 3 항에 있어서,
    상기 중간층(2)은 SiO2, Al2O3, Ta2O5, 및 HfO2의 물질들 중 적어도 하나의 물질을 포함하는 것인 광전자 반도체 소자.
  14. 제 1 항 또는 제 3 항에 있어서,
    상기 중간층(2)은 Si, Mg, Al, Hf, Nb, Zr, Sc, Ta, Ga, Zn, Y, B, 및 Ti의 원소들 중 적어도 하나의 원소의 산화물, 질화물 및 불화물(fluoride) 중 적어도 하나를 포함하는 것인 광전자 반도체 소자.
  15. 제 1 항 또는 제 3 항에 있어서,
    상기 중간층(2)은 제1 및 제2 층들을 다수 개로 번갈아 포함하는 브래그 거울을 포함하고, 상기 제1 층들은 SiO2 및 Al2O3 중 적어도 하나로부터 형성되고, 상기 제2 층들은 Ta2O5 및 HfO2 중 적어도 하나로부터 형성되는 것인 광전자 반도체 소자.
  16. 제 1 항 또는 제 3 항에 있어서,
    상기 중간층(2)은 본딩층인 것인 광전자 반도체 소자.
  17. 제 1 항 또는 제 3 항에 있어서,
    상기 중간층(2)과 반대 방향에 있는 상기 소자 구조(50)의 측에 배치된 출력(coupling-out) 거울(13)을 포함하는 광전자 반도체 소자.
  18. 제 17 항에 있어서,
    상기 출력 거울(13)은 금속 거울로 형성되는 것인 광전자 반도체 소자.
  19. 제 17 항에 있어서,
    상기 출력 거울(13)은 유전성 거울로 형성되는 것인 광전자 반도체 소자.
  20. 제 17 항에 있어서,
    상기 출력 거울(13)은 브래그 거울로 형성되는 것인 광전자 반도체 소자.
  21. 제 17 항에 있어서,
    상기 출력 거울(13)은 제1 및 제2 층들을 다수 개로 번갈아 포함하는 브래그 거울을 포함하고, 상기 제1 층들은 SiO2 및 Al2O3 중 적어도 하나로부터 형성되고, 상기 제2 층들은 Ta2O5 및 HfO2 중 적어도 하나로부터 형성되는 것인 광전자 반도체 소자.
  22. 제 17 항에 있어서,
    상기 중간층(2)과 상기 출력 거울(13) 사이의 간격은 최대 10 ㎛인 것인, 광전자 반도체 소자.
  23. 제 17 항에 있어서,
    상기 소자 구조(50)와 상기 출력 거울(13) 사이에 투명 전도성 산화물을 포함한 접촉층(7)이 배치되는 것인 광전자 반도체 소자.
  24. 제 23 항에 있어서,
    상기 접촉층(7)은 ITO를 포함하는 것인 광전자 반도체 소자.
  25. 제 23 항에 있어서,
    d=(m λ/2)/nKS라는 관계식을 만족하고,
    여기서 d는 상기 접촉층(7)의 두께이고, λ는 상기 활성층(5)에서 생성되는 전자기 복사의 파장이고, nKS는 상기 접촉층(7)의 물질의 굴절률이며, m은 자연수인 것인 광전자 반도체 소자.
  26. 제 17 항에 있어서,
    상기 중간층(2)과 상기 출력 거울(13) 사이의 간격은 최대 3 ㎛인 것인, 광전자 반도체 소자.
  27. 제 17 항에 있어서,
    상기 중간층(2)과 상기 출력 거울(13) 사이의 간격은 최대 2 ㎛인 것인, 광전자 반도체 소자.
KR1020087028644A 2006-04-25 2007-04-25 광전자 반도체 소자 KR101370257B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
DE102006019109 2006-04-25
DE102006019109.9 2006-04-25
DE102006030252 2006-06-30
DE102006030252.4 2006-06-30
DE102006061167A DE102006061167A1 (de) 2006-04-25 2006-12-22 Optoelektronisches Halbleiterbauelement
DE102006061167.5 2006-12-22
PCT/DE2007/000740 WO2007121739A2 (de) 2006-04-25 2007-04-25 Optoelektronisches halbleiterbauelement

Publications (2)

Publication Number Publication Date
KR20080112410A KR20080112410A (ko) 2008-12-24
KR101370257B1 true KR101370257B1 (ko) 2014-03-05

Family

ID=38461180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087028644A KR101370257B1 (ko) 2006-04-25 2007-04-25 광전자 반도체 소자

Country Status (8)

Country Link
US (1) US8093607B2 (ko)
EP (1) EP2011161A2 (ko)
JP (1) JP5623074B2 (ko)
KR (1) KR101370257B1 (ko)
CN (1) CN101443923B (ko)
DE (1) DE102006061167A1 (ko)
TW (1) TWI354381B (ko)
WO (1) WO2007121739A2 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006007293B4 (de) * 2006-01-31 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
KR100872717B1 (ko) 2007-06-22 2008-12-05 엘지이노텍 주식회사 발광 소자 및 그 제조방법
US7915629B2 (en) * 2008-12-08 2011-03-29 Cree, Inc. Composite high reflectivity layer
US9461201B2 (en) 2007-11-14 2016-10-04 Cree, Inc. Light emitting diode dielectric mirror
DE102008019268A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
US8692260B2 (en) 2008-09-26 2014-04-08 Soitec Method of forming a composite laser substrate
DE102009036621B4 (de) 2009-08-07 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
US9362459B2 (en) 2009-09-02 2016-06-07 United States Department Of Energy High reflectivity mirrors and method for making same
US9435493B2 (en) 2009-10-27 2016-09-06 Cree, Inc. Hybrid reflector system for lighting device
US9012938B2 (en) 2010-04-09 2015-04-21 Cree, Inc. High reflective substrate of light emitting devices with improved light output
US9105824B2 (en) 2010-04-09 2015-08-11 Cree, Inc. High reflective board or substrate for LEDs
US9728676B2 (en) 2011-06-24 2017-08-08 Cree, Inc. High voltage monolithic LED chip
US10243121B2 (en) 2011-06-24 2019-03-26 Cree, Inc. High voltage monolithic LED chip with improved reliability
TWI535077B (zh) 2012-05-24 2016-05-21 台達電子工業股份有限公司 發光單元及其發光模組
KR102091831B1 (ko) * 2013-01-08 2020-03-20 서울반도체 주식회사 발광 다이오드 및 그 제조방법
US10658546B2 (en) 2015-01-21 2020-05-19 Cree, Inc. High efficiency LEDs and methods of manufacturing
US10665750B2 (en) * 2017-11-22 2020-05-26 Epistar Corporation Semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320206B1 (en) 1999-02-05 2001-11-20 Lumileds Lighting, U.S., Llc Light emitting devices having wafer bonded aluminum gallium indium nitride structures and mirror stacks
WO2005004231A1 (de) 2003-06-24 2005-01-13 Osram Opto Semiconductors Gmbh Verfahren zum herstellen von halbleiterchips

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2088040T3 (es) * 1991-03-21 1996-08-01 Moeller Willi Ag Procedimiento para la determinacion de alcoholes y utilizacion de un aparato para la determinacion de los alcoholes.
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
DE19640594B4 (de) 1996-10-01 2016-08-04 Osram Gmbh Bauelement
KR100644933B1 (ko) * 1997-01-09 2006-11-15 니치아 카가쿠 고교 가부시키가이샤 질화물반도체소자
US6700692B2 (en) * 1997-04-02 2004-03-02 Gentex Corporation Electrochromic rearview mirror assembly incorporating a display/signal light
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
EP0905797B1 (de) 1997-09-29 2010-02-10 OSRAM Opto Semiconductors GmbH Halbleiterlichtquelle und Verfahren zu ihrer Herstellung
JP3346735B2 (ja) * 1998-03-03 2002-11-18 日亜化学工業株式会社 窒化物半導体発光素子及びその製造方法
KR100753147B1 (ko) 1998-03-12 2007-08-30 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자
DE19814879A1 (de) * 1998-04-02 1999-10-07 Basf Ag Verfahren zur selektiven Flüssigphasenhydrierung von alpha,beta-ungesättigten Carbonylverbindungen
US6838705B1 (en) 1999-03-29 2005-01-04 Nichia Corporation Nitride semiconductor device
JP3719047B2 (ja) * 1999-06-07 2005-11-24 日亜化学工業株式会社 窒化物半導体素子
US6133589A (en) * 1999-06-08 2000-10-17 Lumileds Lighting, U.S., Llc AlGaInN-based LED having thick epitaxial layer for improved light extraction
JP2001119102A (ja) * 1999-10-15 2001-04-27 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体レーザダイオード
JP2001168385A (ja) * 1999-12-06 2001-06-22 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子及びiii族窒化物系化合物半導体発光素子
JP4032636B2 (ja) * 1999-12-13 2008-01-16 日亜化学工業株式会社 発光素子
CN1292494C (zh) * 2000-04-26 2006-12-27 奥斯兰姆奥普托半导体有限责任公司 发光半导体元件及其制造方法
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
FR2809534B1 (fr) * 2000-05-26 2005-01-14 Commissariat Energie Atomique Dispositif semiconducteur a injection electronique verticale et son procede de fabrication
US20020017652A1 (en) 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
JP4091261B2 (ja) * 2000-10-31 2008-05-28 株式会社東芝 半導体発光素子及びその製造方法
CN101834245B (zh) * 2001-06-15 2013-05-22 克里公司 在SiC衬底上形成的GaN基LED
WO2003005459A1 (fr) 2001-07-04 2003-01-16 Nichia Corporation Dispositif a semi-conducteurs a base de nitrure
JP4967211B2 (ja) * 2001-09-26 2012-07-04 日本電気株式会社 光電気化学デバイス
MY139533A (en) 2001-11-05 2009-10-30 Nichia Corp Nitride semiconductor device
FR2834123B1 (fr) * 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
ATE370264T1 (de) 2002-07-17 2007-09-15 Soitec Silicon On Insulator Verfahren zur herstellung von substraten, insbesondere für die optik, elektronik und optoelektronik
FR2842648B1 (fr) * 2002-07-18 2005-01-14 Commissariat Energie Atomique Procede de transfert d'une couche mince electriquement active
JP4590820B2 (ja) * 2002-12-16 2010-12-01 富士ゼロックス株式会社 面発光型半導体レーザおよびその製造方法
TW578318B (en) * 2002-12-31 2004-03-01 United Epitaxy Co Ltd Light emitting diode and method of making the same
US7061065B2 (en) * 2003-03-31 2006-06-13 National Chung-Hsing University Light emitting diode and method for producing the same
KR20060059891A (ko) * 2003-06-04 2006-06-02 유명철 수직 구조 화합물 반도체 디바이스의 제조 방법
US6979582B2 (en) * 2003-09-22 2005-12-27 National Chung-Hsing University Vertical-cavity surface emitting laser diode and method for producing the same
US7808011B2 (en) * 2004-03-19 2010-10-05 Koninklijke Philips Electronics N.V. Semiconductor light emitting devices including in-plane light emitting layers
EP1749308A4 (en) * 2004-04-28 2011-12-28 Verticle Inc SEMICONDUCTOR DEVICES WITH VERTICAL STRUCTURE
US7825006B2 (en) * 2004-05-06 2010-11-02 Cree, Inc. Lift-off process for GaN films formed on SiC substrates and devices fabricated using the method
DE102004062290A1 (de) * 2004-12-23 2006-07-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterchips
WO2006116030A2 (en) * 2005-04-21 2006-11-02 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same
DE102005052358A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102005052357A1 (de) 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102006015788A1 (de) * 2006-01-27 2007-09-13 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102006007293B4 (de) * 2006-01-31 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
TW200802544A (en) * 2006-04-25 2008-01-01 Osram Opto Semiconductors Gmbh Composite substrate and method for making the same
DE102007018307A1 (de) 2007-01-26 2008-07-31 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320206B1 (en) 1999-02-05 2001-11-20 Lumileds Lighting, U.S., Llc Light emitting devices having wafer bonded aluminum gallium indium nitride structures and mirror stacks
WO2005004231A1 (de) 2003-06-24 2005-01-13 Osram Opto Semiconductors Gmbh Verfahren zum herstellen von halbleiterchips

Also Published As

Publication number Publication date
CN101443923B (zh) 2010-12-08
CN101443923A (zh) 2009-05-27
JP5623074B2 (ja) 2014-11-12
TWI354381B (en) 2011-12-11
WO2007121739A3 (de) 2008-03-13
DE102006061167A1 (de) 2007-12-20
US20090309113A1 (en) 2009-12-17
KR20080112410A (ko) 2008-12-24
TW200746479A (en) 2007-12-16
EP2011161A2 (de) 2009-01-07
WO2007121739A2 (de) 2007-11-01
US8093607B2 (en) 2012-01-10
JP2009534859A (ja) 2009-09-24

Similar Documents

Publication Publication Date Title
KR101370257B1 (ko) 광전자 반도체 소자
US8163575B2 (en) Grown photonic crystals in semiconductor light emitting devices
US8772805B2 (en) High efficiency light emitting diode and method for fabricating the same
KR101208871B1 (ko) 반사 본딩 패드를 갖는 발광 소자 및 반사 본딩 패드들을 갖는 발광 소자의 제조 방법
JP5727320B2 (ja) エピタキシャル層を有するAlGaInNベースLED
JP5468203B2 (ja) 第3族窒化物デバイスを製造する方法およびその方法を使用して製造されたデバイス
JP6419077B2 (ja) 波長変換発光デバイス
KR100992497B1 (ko) 발광 다이오드 및 그 제조 방법
EP1577959A2 (en) Semiconductor light emitting devices including in-plane light emitting layers
US20100117109A1 (en) Light emitting element
EP2595202B1 (en) Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
US20150372192A1 (en) Method and apparatus for creating a porus reflective contact
JP2007266571A (ja) Ledチップ、その製造方法および発光装置
KR20140144228A (ko) 실리콘 기판 상에서 성장하는 발광 장치
JP5523277B2 (ja) 発光半導体素子並びに発光性半導体素子の製造方法
JP2005347700A (ja) 発光素子およびその製造方法
JP2011066453A (ja) 半導体発光素子及び半導体発光装置
TW201013993A (en) Optoelectronic semiconductor chip and method for its manufacture
KR101013621B1 (ko) 반도체 레이저 다이오드 및 그 제조 방법
JP2013207108A (ja) 発光ダイオード素子およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee