KR101198249B1 - 이미지센서의 컬럼 회로 및 픽셀 비닝 회로 - Google Patents

이미지센서의 컬럼 회로 및 픽셀 비닝 회로 Download PDF

Info

Publication number
KR101198249B1
KR101198249B1 KR1020100065329A KR20100065329A KR101198249B1 KR 101198249 B1 KR101198249 B1 KR 101198249B1 KR 1020100065329 A KR1020100065329 A KR 1020100065329A KR 20100065329 A KR20100065329 A KR 20100065329A KR 101198249 B1 KR101198249 B1 KR 101198249B1
Authority
KR
South Korea
Prior art keywords
column
data
phase
circuit
capacitor
Prior art date
Application number
KR1020100065329A
Other languages
English (en)
Other versions
KR20120004690A (ko
Inventor
유시욱
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100065329A priority Critical patent/KR101198249B1/ko
Priority to US12/943,255 priority patent/US8759736B2/en
Priority to JP2011148103A priority patent/JP5717561B2/ja
Publication of KR20120004690A publication Critical patent/KR20120004690A/ko
Application granted granted Critical
Publication of KR101198249B1 publication Critical patent/KR101198249B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

이미지센서의 컬럼 회로는, 제1컬럼 라인에 대한 리드를 담당하며 제1전류원과 제1캐패시터를 포함하는 제1컬럼 리드 회로; 및 제2컬럼 라인에 대한 리드를 담당하며 제2전류원과 제2캐패시터를 포함하는 제2컬럼 리드 회로를 포함하고, 비닝 모드시에, 제1페이즈에서 상기 제1컬럼 라인으로는 2이상의 픽셀로부터 데이터가 출력되어 상기 제1캐패시터에 저장되고, 제2페이즈에서 상기 제2컬럼 라인으로는 2이상의 픽셀로부터 데이터가 출력되어 상기 제2캐패시터에 저장되며, 제3페이즈에서 상기 제1캐패시터와 상기 제2캐패시터 간에 전하가 공유된다.

Description

이미지센서의 컬럼 회로 및 픽셀 비닝 회로{COLUMN CIRCUIT AND PIXEL BINNING CIRCUIT OF IMAGE SENSOR}
본 발명은 다수 픽셀의 데이터를 비닝(binning)하는 기술에 관한 것이다.
최근들어 디지털 카메라(digital camera)는 인터넷을 이용한 영상통신의 발전과 더불어 그 수요가 폭발적으로 증가하고 있는 추세에 있다. 더욱이, 카메라가 장착된 PDA(Personal Digital Assistant), CDMA(Code Division Multiple Access)단말기 등과 같은 이동통신단말기의 보급이 증가됨에 따라 소형 카메라 모듈의 수요가 증가하고 있다.
카메라 모듈은 기본적으로 이미지센서를 포함한다. 일반적으로, 이미지 센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 소자를 말한다. 이러한 이미지센서로는 전하 결합 소자(Charge Coupled Device, 이하, CCD라 함)와 시모스(CMOS) 이미지센서가 널리 사용되고 있다.
CCD는 구동방식이 복잡하고, 전력 소모가 많으며, 제조공정시 마스크 공정 수가 많아 공정이 복잡하고, 시그날 프로세싱 회로(signal processing circuit)를 칩 내에 구현할 수 없어 원 칩(one chip)화가 어렵다는 등의 여러 단점이 있다. 이에 반해, 시모스 이미지센서는 하나의 단일 칩 상에 제어, 구동 및 신호처리 회로의 모놀리식 집적화가 가능하기 때문에 최근에 보다 주목을 받고 있다. 게다가, 시모스 이미지센서는 저전압 동작 및 저전력 소모, 주변기기화의 호환성 및 표준 CMOS제조 공정의 유용성으로 인하여 기존의 CCD에 비해 잠재적으로 적은 비용을 제공한다.
기술의 발달로 인하여 이미지센서 내의 픽셀의 개수, 즉 해상도가 높아지고 있는데, 증가하는 픽셀 화상도는 처리해야 할 데이터 양의 증가를 유발한다. 따라서 여러 픽셀의 데이터를 하나의 데이터로 비닝(binning)하는 기술이 사용되고 있다. 기존에는 픽셀 비닝을 할 때 픽셀 어레이 상에서 비닝을 하였는데, 이 경우 특정 픽셀구조만을 사용해야만 한다는 제약이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 픽셀 구조와 상관없이 비닝기능을 수행가능하며, 기존의 컬럼 리드 회로의 역할과 비닝회로의 역할을 수행할 수 있는 이미지센서의 컬럼 회로 및 비닝 회로를 제공하고자 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 이미지센서의 컬럼 회로는, 제1컬럼 라인에 대한 리드를 담당하며 제1전류원과 제1캐패시터를 포함하는 제1컬럼 리드 회로; 및 제2컬럼 라인에 대한 리드를 담당하며 제2전류원과 제2캐패시터를 포함하는 제2컬럼 리드 회로를 포함하고, 비닝 모드시에, 제1페이즈에서 상기 제1컬럼 라인으로는 2이상의 픽셀로부터 데이터가 출력되어 상기 제1캐패시터에 저장되고, 제2페이즈에서 상기 제2컬럼 라인으로는 2이상의 픽셀 데이터가 출력되어 상기 제2캐패시터가 저장되며, 제3페이즈에서 상기 제1캐패시터와 상기 제2캐패시터 간에 전하가 공유되는 것을 특징으로 할 수 있다.
상기 비닝 모드의 제1페이즈에서 상기 제1전류원과 상기 제2전류원이 상기 제1컬럼 라인으로부터 전류를 방전하고, 상기 비닝 모드의 제2페이즈에서 상기 제1전류원과 상기 제2전류원이 상기 제1컬럼 라인으로부터 전류를 방전하는 것을 특징으로 할 수 있다.
노멀 모드시에는, 상기 제1컬럼 라인으로부터는 하나의 픽셀로부터 데이터가 출력되어 상기 제1캐패시터에 저장되고, 상기 제2컬럼 라인으로부터는 하나의 픽셀로부터 데이터가 출력되어 상기 제2캐패시터에 저장되는 것을 특징으로 할 수 있다.
또한, 이미지 센서의 컬럼 회로는, 제1컬럼 라인; 제2컬럼 라인; 제1캐패시터; 제2캐패시터; 상기 제1컬럼 라인과 제1노드를 연결하는 제1스위치; 상기 제2컬럼 라인과 제2노드를 연결하는 제2스위치; 상기 제1노드에 연결된 제1전류원; 상기 제2노드에 연결된 제2전류원; 상기 제1캐패시터와 상기 제1노드를 연결하는 제3스위치; 상기 제2캐패시터와 상기 제2노드를 연결하는 제4스위치; 및 상기 제1노드와 제2노드를 연결하는 제5스위치를 포함할 수 있다.
비닝 모드의 제1페이즈에서, 상기 제1컬럼 라인으로는 2이상의 픽셀로부터 데이터가 출력되고, 상기 제1스위치와 상기 제3스위치와 상기 제5스위치가 턴온되고, 상기 비닝 모드의 제2페이즈에서, 상기 제2컬럼 라인으로는 2이상의 픽셀로부터 데이터가 출력되고, 상기 제2스위치와 상기 제4스위치와 상기 제5스위치가 턴온되고, 상기 비닝 모드의 제3페이즈에서, 상기 제5스위치가 턴온되는 것을 특징으로 할 수 있다.
노멀 모드시에는 상기 제1,2,3,4스위치가 턴온되고, 상기 제1컬럼 라인으로는 하나의 픽셀로부터 데이터가 출력되고, 상기 제2컬럼 라인으로는 하나의 픽셀로부터 데이터가 출력되는 것을 특징으로 할 수 있다.
또한, 이미지 센서의 픽셀 비닝회로는, 제1페이즈에서 제1컬럼 라인으로부터 2이상의 픽셀 데이터를 전달받고, 제2페이즈에서 제2컬럼 라인으로부터 2이상의 픽셀 데이터를 전달받는 데이터 노드; 상기 제1페이즈와 상기 제2페이즈에서 상기 데이터 노드의 전하를 방전하는 방전부; 상기 제1페이즈와 상기 제3페이즈에서 상기 데이터 노드에 연결되는 제1캐패시터; 및 상기 제2페이즈와 상기 제3페이즈에서 상기 데이터 노드에 연결되는 제2캐패시터를 포함할 수 있다.
본 발명에 따르면, 2개의 컬럼 리드 회로를 이용하는 간단한 구조로 노멀모드와 비닝모드에서 동작하는 회로를 구현하는 것이 가능해져, 회로의 면적을 줄일 수 있다는 장점이 있다.
또한, 본 발명에 따르면, 픽셀 어레이 내부에서 비닝동작이 이루어지는 것이 아니라 주변회로 부분에서 비닝동작이 이루어지므로, 픽셀의 구조와 무관하게 비닝 동작을 수행하는 것이 가능하다는 장점이 있다.
또한, 비닝동작시에 소스 플로워(전류원)의 전류값을 변경하지 않고, 주변 컬럼의 소스 플로워를 같이 사용하는 방식을 사용함으로써, 픽셀 데이터의 정확한 센싱을 보장해준다는 장점이 있다.
도 1은 이미지 센서의 픽셀 어레이와 주변부를 도시한 도면.
도 2는 하나의 데이터로 비닝될 4개의 픽셀을 자세히 도시한 도면.
도 3은 컬럼 회로(130)의 일실시예 구성도.
도 4a,b,c는 컬럼 회로(130)의 비닝 모드 동작을 설명하기 위한 도면으로, 도 4a는 1페이즈, 도 4b는 2페이즈, 도 4c는 3페이즈의 동작을 나타낸다.
도 5는 컬럼 회로(130)의 노멀 모드 동작을 설명하기 위한 도면.
도 6은 본 발명에 따른 비닝 회로의 일실시예 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1은 이미지 센서의 픽셀 어레이와 주변부를 도시한 도면이다.
도 1을 참조하면, 이미지 센서는 다수의 픽셀이 구비된 픽셀 어레이(110), 픽셀 데이터를 출력할 로우(row)를 선택하기 위한 로우 디코더(120), 컬럼 라인으로 출력되는 데이터를 리드하기 위한 컬럼 회로(130), 컬럼 회로(130)에 의해 리드된 데이터를 아날로그-디지털 변환하기 위한 아날로그-디지털 변환기(140), 및 비닝(binning) 모드 또는 노멀(normal) 모드를 선택하기 위한 모드 셀렉터(150)를 포함한다.
픽셀 어레이(100)에는 다수개의 픽셀이 구비되는데, 각각의 픽셀은 R(red, 적색),G(green, 녹색),B(blue, 청색) 중 한가지의 색을 감지하도록 구성되며, G를 감지하는 픽셀은 다른 색을 감지하는 픽셀보다 2배 많게 구비되는 것이 일반적이다. 픽셀의 비닝 동작은 동일한 색을 감지하는 인접한 픽셀의 데이터에 대해서 이루어진다. 예를 들어, 2X2방식으로 픽셀을 비닝할 경우에 도면에 빗금으로 표시된 R픽셀에 대해서 비닝 동작이 이루어진다.
로우 디코더(120)는 픽셀 어레이(100)에서 픽셀 데이터를 출력할 로우를 선택한다. 로우 디코더(120)는 노멀 동작시에는 선택된 1개의 로우에서 픽셀 데이터가 출력되도록 제어하며, 비닝 동작시에는 비닝할 2이상의 로우에서 픽셀 데이터가 출력되도록 제어한다.
컬럼 회로(130)는 컬럼 라인으로 출력되는 픽셀 데이터를 리드하기 위한 회로인데, 본 발명의 컬럼 회로(130)는 노멀모드에서의 리드 동작 이외에 비닝 모드에서의 비닝 동작을 지원한다. 컬럼 회로에 대한 자세한 설명은 도면과 함께 후술하기로 한다.
아날로그-디지털 변환기(140)는 컬럼 회로(130)에 의해 리드된 데이터(또는 비닝된 데이터)를 디지털로 변환한다.
도 2는 하나의 데이터로 비닝될 4개의 픽셀을 자세히 도시한 도면이다.
앞서 설명한 바와 같이, 픽셀 비닝은 동일한 색의 인접한 픽셀끼리 이루어지므로, (로우, 컬럼)을 기준으로 (i, j)픽셀(210), (i+2, j)픽셀(220), (i, j+2)픽셀(230), (i+2, j+2)픽셀(240)이 병합된다.
(i,j)픽셀(210)을 참조하여 픽셀 내부의 구성에 대해 알아보기로 한다. 픽셀(210)은 포토 다이오드(PD)와 플로팅 디퓨전(FD)과, 4개의 트랜지스터(T0~T3)를 포함한다. 4개의 트랜지스터(T0~T3)는 전송신호(Tx)에 응답하여 포토 다이오드(PD)에서 집속된 광전하(photo-generated charge)를 플로팅 디퓨전(FD) 영역으로 운송하기 위한 트랜스퍼 트랜지스터(T0), 리셋신호(Rx)에 응답하여 원하는 값으로 플로팅 디퓨전 영역(FD)의 전위를 세팅하고 전하를 배출하여 플로팅 디퓨전(FD) 영역을 리셋시키기 위한 리셋 트랜지스터(T1), 플로팅 디퓨전(FD) 영역에 축적된 전하에 따라 동작하여 버퍼 증폭기(buffer amplifier) 역할을 하는 드라이브 트랜지스터(T2), 로우 라인(Sx_i)의 제어에 따른 스위칭으로 드라이브 트랜지스터(T2)의 구동에 의한 픽셀 데이터를 컬럼 라인(CL_j)으로 전달하기 위한 선택 트랜지스터(T3)를 포함한다. 로우 라인(Sx_i)은 선택되면 'H'의 값을 가지며, 선택되지 않으면 'L'의 값을 갖는다.
노멀 동작시에 픽셀 어레이 내에서 하나의 로우가 선택된다. 즉, 로우 디코더(120)는 다수개의 로우 라인(Sx_0~Sx_N) 중에서 하나의 로우 라인만을 'H'레벨을 만는다. 예를 들어, i번째 로우가 선택되면 로우 라인(Sx_i)이 'H'레벨을 갖고, 나머지 로우 라인은 모두 'L'레벨을 갖는다. 마찬가지로 i+2번째 로우가 선택되면 로우 라인(Sx_i+2)이 'H'레벨을 갖고, 나머지 로우 라인은 모두 'L'레벨을 갖는다.
비닝 동작시에는 2이상의 로우 라인이 선택된다. 즉, 로우 디코더는 비닝 대상인 픽셀에 대응되는 로우 라인을 동시에 'H'레벨로 만든다. 따라서 픽셀(210)과 픽셀(220)이 비닝되는 경우와, 픽셀(230)과 픽셀(240)이 비닝되는 경우에 로우 라인(Sx_i)과 로우 라인(Sx_i+2)이 동시에 'H'레벨이 된다.
도 3은 컬럼 회로(130)의 일실시예 구성도이다.
도 3에 도시된 바와 같이, 컬럼 회로(130)는, 제1캐패시터(C1); 제2캐패시터(C2); 제1컬럼 라인(CL_j)과 제1노드(A)를 연결하는 제1스위치(LSW0); 제2컬럼 라인(CL_j+2)과 제2노드(B)를 연결하는 제2스위치(LSW1); 제1노드(A)에 연결된 제1전류원(311); 제2노드(B)에 연결된 제2전류원(312); 제1캐패시터(C1)와 제1노드(A)를 연결하는 제3스위치(SSW0); 제2캐패시터(C2)와 제2노드(B)를 연결하는 제4스위치(SSW1); 및 제1노드(A)와 제2노드(B)를 연결하는 제5스위치(AV0)를 포함한다.
제1컬럼 리드 회로(310)는 제1컬럼 라인(CL_j)에 대한 리드를 담당하는 회로이며, 제2컬럼 리드 회로(320)는 제2컬럼 라인(CL_j+2)에 대한 리드를 담당하는 회로이다. 제1컬럼 리드 회로(310)와 제2컬럼 리드 회로(320)에 의해 노멀 모드 및 비닝 모드에서의 데이터 리드 동작이 이루어진다.
참고로, 제1캐패시터(C1)와 제2캐패시터(C2)가 연결되는 라인(CML)은 커먼 모드 레벨을 가지는 라인이다.
도 3에서는 컬럼 회로에서 2개의 컬럼 라인에 대응되는 부분만을 도시하였지만, 나머지 컬럼 라인에 대응하는 부분도 도 3과 동일하게 구성될 수 있음은 당연하다.
도 4a,b,c는 컬럼 회로(130)의 비닝 모드 동작을 설명하기 위한 도면으로, 도 4a는 1페이즈, 도 4b는 2페이즈, 도 4c는 3페이즈의 동작을 나타낸다.
(1) 비닝 모드 1페이즈(phase) 동작
비닝 모드의 1페이즈에서는 제1스위치(LSW0), 제3스위치(SSW0), 제5스위치(AV0)가 턴온되어, 도 4a와 같은 연결상태가 된다. 또한, 전류원(311, 321)을 활성화시키기 위한 활성화신호(EN)가 활성화된다.
제1페이즈에서 제1컬럼 라인(CL_j)으로는 (i, j)픽셀(210)과 (i+2, j)픽셀(220)의 데이터가 출력되고 2개 픽셀(210, 220)의 데이터는 제1캐패시터(C1)에 저장된다. 제1컬럼 라인(CL_j)을 통해 2개의 픽셀(210, 220)의 데이터가 출력되므로 제1컬럼 라인(CL_j)의 데이터를 제1캐패시터(C1)에 저장하기 위해서는 2I(I는 하나의 픽셀 데이터를 읽는데 필요한 전류)만큼의 전류가 흘러야 하는데, 1페이즈에서는 제1전류원(311)과 제2전류원(321)이 모두 제1컬럼 라인(CL_j)에 연결되므로 이러한 전류 조건이 만족될 수 있다.
(2) 비닝 모드 2페이즈 동작
비닝 모드의 2페이즈에서는 제2스위치(LSW1), 제4스위치(SSW1), 제5스위치(AV0)가 턴온되어, 도 4b와 같은 연결상태가 된다. 또한, 전류원(331, 321)을 활성화시키기 위한 활성화신호(EN)가 활성화된다.
제2페이즈에서 제2컬럼 라인(CL_j+2)으로는 (i, j+2)픽셀(230)과 (i+2, j+2)픽셀(240)의 데이터가 출력되고 2개의 픽셀(230, 240)의 데이터는 제2캐패시터(C2)에 저장된다. 제2컬럼 라인(CL_j+2)을 통해 2개의 픽셀(230, 240)의 데이터가 출력되므로 제2컬럼 라인(CL_j+2)의 데이터를 제2캐패시터(C2)에 저장하기 위해서는 2I만큼의 전류가 흘러야 하는데, 2페이즈에서 제1전류원(311)과 제2전류원(321)이 모두 제2컬럼 라인(CL_j+2)에 연결되므로 이러한 전류 조건이 만족될 수 있다.
(3) 비닝 모드 제3페이즈 동작
비닝 모드의 제3페이즈에서는 제5스위치(AV0)가 턴온되어, 도 4c와 같은 연결상태가 된다. 또한, 전류원(331, 321)을 활성화시키기 위한 활성화신호(EN)는 비활성화된다.
제3페이즈에서는 제1캐패시터(C1)와 제2캐패시터(C2) 간에 전하의 공유가 일어난다. 따라서, 결국 제1~제4픽셀(210~240)의 데이터를 비닝한 데이터가 제1캐패시터(C1)와 제2캐패시터(C2)에 저장된다.
제1캐패시터(C1)와 제2캐패시터(C2)에 저장된 비닝 데이터는 아날로그-디지털 변환을 통해 디지털 값으로 변환된다(아날로그-디지털 변환기는 도면에 미도시함).
상기한 실시예에서는 2x2비닝을 예시하였지만, 본 발명이 2x2 비닝에만 사용될 수 있는 것은 아니다. 예를 들어, 3x3 비닝에 본 발명을 이용할 경우에, 제1~3컬럼 라인으로 각각 3개의 픽셀 데이터를 출력시키고, 3개의 데이터 리드 회로의 제어를 통해 3x3비닝을 수행할 수 있을 것이다.
도 5는 컬럼 회로(130)의 노멀 모드 동작을 설명하기 위한 도면이다.
노멀 모드 동작시에는 제1스위치(LSW0), 제2스위치(LSW1), 제3스위치(SSW0), 제4스위치(SSW1)가 턴온되고, 전류원(311, 321)을 활성화시키기 위한 활성화신호가 활성화된다.
제1컬럼 라인(CL_j)으로부터 하나의 픽셀 데이터가 출력되어 제1캐패시터(C1)에 저장되고, 제2컬럼 라인(CL_j+2)으로부터 하나의 픽셀 데이터가 출력되어 제2캐패시터(C2)에 저장된다. 그리고 제1캐패시터(C1)에 저장된 데이터와 제2캐패시터(C2)에 저장된 데이터는 각각 아날로그-디지털 변환되어 디지털 값으로 변환된다.
즉, 노멀 모드에서는 제1컬럼 리드 회로(310)와 제2컬럼 리드 회로(320)가 각각 별도로 동작하여 자신에 대응되는 컬럼(CL_j, CL_j+2)으로 출력되는 데이터를 리드한다.
도 6은 본 발명에 따른 비닝 회로의 일실시예 구성도이다.
도 6의 비닝 회로는 도 3의 컬럼 회로(130)에서 노멀 모드 동작을 위한 구성(AV0)을 제외한 회로이다. 즉, 도 3의 컬럼 회로(130)는 비닝 모드와 노멀 모드에서 모두 동작하는 회로이고, 도 6의 비닝 회로는 노멀 모드 동작에 대한 지원 없이 비닝모드에서 동작하는 회로이다.
도 6에 도시된 바와 같이, 비닝 회로는, 제1페이즈에서 제1컬럼 라인(CL_j)으로부터 2이상의 픽셀 데이터를 전달받고, 제2페이즈에서 제2컬럼 라인(CL_j+2)으로부터 2이상의 픽셀 데이터를 전달받는 데이터 노드(A); 제1페이즈와 제2페이즈에서 데이터 노드(A)의 전하를 방전하는 방전부(610); 제1페이즈와 제3페이즈에서 데이터 노드(A)에 연결되는 제1캐패시터(C1); 및 제2페이즈와 제3페이즈에서 데이터 노드(A)에 연결되는 제2캐패시터(C2)를 포함한다.
방전부(610)는 데이터 노드(A)에 연결된 2개의 전류원(311, 321)을 포함하고, 전류원(311, 321) 각각은 하나의 픽셀 데이터를 리드할 때 사용되는 전류(I)와 동일한 전류를 흘려준다. 그리고 방전부(610)를 활성화시키는 신호(EN)는 제1페이즈와 제2페이즈에서 활성화된다.
비닝 회로는 컬럼 회로(130)의 구성 중 비닝 모드와 관련없는 구성(AV0)만을 제거한 구성을 가지며, 컬럼 회로(130)의 비닝 모드와 동일하게 제1~제3페이즈 동작을 하므로, 비닝 회로에 대한 보다 자세한 설명은 생략하기로 한다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
110: 픽셀 어레이 120: 로우 디코더
130: 컬럼 회로 140: 아날로그-디지털 변환기
150: 모드 셀렉터 210~240: 픽셀
C1~C2: 캐패시터 LSW0~1, SSW0~1, AV0: 스위치
311,312: 전류원 310, 320: 컬럼 리드 회로

Claims (12)

  1. 제1컬럼 라인에 대한 리드를 담당하며 제1전류원과 제1캐패시터를 포함하는 제1컬럼 리드 회로; 및
    제2컬럼 라인에 대한 리드를 담당하며 제2전류원과 제2캐패시터를 포함하는 제2컬럼 리드 회로를 포함하고,
    비닝 모드시에, 제1페이즈에서 상기 제1컬럼 라인으로는 2이상의 픽셀로부터 데이터가 출력되어 상기 제1캐패시터에 저장되고, 제2페이즈에서 상기 제2컬럼 라인으로는 2이상의 픽셀로부터 데이터가 출력되어 상기 제2캐패시터에 저장되며, 제3페이즈에서 상기 제1캐패시터와 상기 제2캐패시터 간에 전하가 공유되는
    이미지센서의 컬럼 회로.
  2. 제 1항에 있어서,
    상기 비닝 모드의 제1페이즈에서 상기 제1전류원과 상기 제2전류원이 상기 제1컬럼 라인으로부터 전류를 방전하고,
    상기 비닝 모드의 제2페이즈에서 상기 제1전류원과 상기 제2전류원이 상기 제1컬럼 라인으로부터 전류를 방전하는
    이미지센서의 컬럼 회로.
  3. 제 1항에 있어서,
    노멀 모드시에는,
    상기 제1컬럼 라인으로부터는 하나의 픽셀로부터 데이터가 출력되어 상기 제1캐패시터에 저장되고,
    상기 제2컬럼 라인으로부터는 하나의 픽셀로부터 데이터가 출력되어 상기 제2캐패시터에 저장되는
    이미지센서의 컬럼 회로.
  4. 제 1항에 있어서,
    상기 비닝 모드시에 상기 제1컬럼 라인으로 데이터를 출력하는 픽셀들과 상기 제2컬럼 라인으로 데이터를 출력하는 픽셀들은 동일한 색에 대응되는 서로 인접한 픽셀들인
    이미지센서의 컬럼 회로.
  5. 제1캐패시터;
    제2캐패시터;
    제1컬럼 라인과 제1노드를 연결하는 제1스위치;
    제2컬럼 라인과 제2노드를 연결하는 제2스위치;
    상기 제1노드에 연결된 제1전류원;
    상기 제2노드에 연결된 제2전류원;
    상기 제1캐패시터와 상기 제1노드를 연결하는 제3스위치;
    상기 제2캐패시터와 상기 제2노드를 연결하는 제4스위치; 및
    상기 제1노드와 제2노드를 연결하는 제5스위치
    를 포함하는 이미지 센서의 컬럼 회로.
  6. 제 5항에 있어서,
    비닝 모드의 제1페이즈에서, 상기 제1컬럼 라인으로는 2이상의 픽셀로부터 데이터가 출력되고, 상기 제1스위치와 상기 제3스위치와 상기 제5스위치가 턴온되고,
    상기 비닝 모드의 제2페이즈에서, 상기 제2컬럼 라인으로는 2이상의 픽셀로부터 데이터가 출력되고, 상기 제2스위치와 상기 제4스위치와 상기 제5스위치가 턴온되고,
    상기 비닝 모드의 제3페이즈에서, 상기 제5스위치가 턴온되는
    이미지 센서의 컬럼 회로.

  7. 제 6항에 있어서,
    상기 제1전류원과 상기 제2전류원은
    상기 비닝 모드의 제1,2페이즈에서는 활성화되고, 상기 비닝 모드의 제3페이즈에서는 비활성화되는
    이미지 센서의 컬럼 회로.
  8. 제 5항에 있어서,
    노멀 모드시에는 상기 제1,2,3,4스위치가 턴온되고, 상기 제1컬럼 라인으로는 하나의 픽셀로부터 데이터가 출력되고, 상기 제2컬럼 라인으로는 하나의 픽셀로부터 데이터가 출력되는
    이미지 센서의 컬럼 회로.
  9. 제 6항에 있어서,
    상기 비닝 모드시에 상기 제1컬럼 라인으로 데이터를 출력하는 픽셀들과 상기 제2컬럼 라인으로 데이터를 출력하는 픽셀들은 동일한 색에 대응되고 인접한 픽셀들인
    이미지 센서의 컬럼 회로.
  10. 제1페이즈에서 제1컬럼 라인으로부터 2이상의 픽셀 데이터를 전달받고, 제2페이즈에서 제2컬럼 라인으로부터 2이상의 픽셀 데이터를 전달받는 데이터 노드;
    상기 제1페이즈와 상기 제2페이즈에서 상기 데이터 노드의 전하를 방전하는 방전부;
    상기 제1페이즈와 제3페이즈에서 상기 데이터 노드에 연결되는 제1캐패시터; 및
    상기 제2페이즈와 상기 제3페이즈에서 상기 데이터 노드에 연결되는 제2캐패시터
    를 포함하는 픽셀 비닝 회로.
  11. 제 10항에 있어서,
    상기 방전부는 상기 데이터 노드에 연결된 2개의 전류원을 포함하고,
    상기 전류원은 하나의 픽셀 데이터를 리드할 때 사용되는 전류와 동일한 전류를 흘려주는
    픽셀 비닝 회로.
  12. 제 10항에 있어서,
    상기 방전부는
    상기 제1페이즈와 상기 제2페이즈에서 활성화되는
    픽셀 비닝 회로.
KR1020100065329A 2010-07-07 2010-07-07 이미지센서의 컬럼 회로 및 픽셀 비닝 회로 KR101198249B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100065329A KR101198249B1 (ko) 2010-07-07 2010-07-07 이미지센서의 컬럼 회로 및 픽셀 비닝 회로
US12/943,255 US8759736B2 (en) 2010-07-07 2010-11-10 Column circuit and pixel binning circuit for image sensor
JP2011148103A JP5717561B2 (ja) 2010-07-07 2011-07-04 イメージセンサのカラム回路およびピクセルビニング回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100065329A KR101198249B1 (ko) 2010-07-07 2010-07-07 이미지센서의 컬럼 회로 및 픽셀 비닝 회로

Publications (2)

Publication Number Publication Date
KR20120004690A KR20120004690A (ko) 2012-01-13
KR101198249B1 true KR101198249B1 (ko) 2012-11-07

Family

ID=45437914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100065329A KR101198249B1 (ko) 2010-07-07 2010-07-07 이미지센서의 컬럼 회로 및 픽셀 비닝 회로

Country Status (3)

Country Link
US (1) US8759736B2 (ko)
JP (1) JP5717561B2 (ko)
KR (1) KR101198249B1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013073585A1 (ja) * 2011-11-16 2013-05-23 国立大学法人静岡大学 ランプ信号発生回路及びｃｍｏｓイメージセンサ
US9276031B2 (en) 2013-03-04 2016-03-01 Apple Inc. Photodiode with different electric potential regions for image sensors
US9741754B2 (en) 2013-03-06 2017-08-22 Apple Inc. Charge transfer circuit with storage nodes in image sensors
US9549099B2 (en) 2013-03-12 2017-01-17 Apple Inc. Hybrid image sensor
CN105359506B (zh) * 2013-05-02 2019-03-26 韩国睿恩斯有限公司 图像传感器及驱动其的方法
KR101985701B1 (ko) * 2013-05-20 2019-06-04 에스케이하이닉스 주식회사 비닝 모드 시 전력 소모 감소를 위한 카운팅 장치 및 그 방법
KR102087225B1 (ko) * 2013-05-30 2020-03-11 에스케이하이닉스 주식회사 이미지 센싱 장치
US9596423B1 (en) 2013-11-21 2017-03-14 Apple Inc. Charge summing in an image sensor
US9596420B2 (en) 2013-12-05 2017-03-14 Apple Inc. Image sensor having pixels with different integration periods
US9473706B2 (en) 2013-12-09 2016-10-18 Apple Inc. Image sensor flicker detection
US10285626B1 (en) 2014-02-14 2019-05-14 Apple Inc. Activity identification using an optical heart rate monitor
US9584743B1 (en) 2014-03-13 2017-02-28 Apple Inc. Image sensor with auto-focus and pixel cross-talk compensation
JP6271709B2 (ja) 2014-03-17 2018-01-31 株式会社東芝 非水電解質二次電池および電池パック
US9538106B2 (en) 2014-04-25 2017-01-03 Apple Inc. Image sensor having a uniform digital power signature
US9686485B2 (en) * 2014-05-30 2017-06-20 Apple Inc. Pixel binning in an image sensor
KR102219941B1 (ko) 2015-03-10 2021-02-25 삼성전자주식회사 이미지 센서, 이를 포함하는 데이터 처리 시스템, 및 모바일 컴퓨팅 장치
JP6650309B2 (ja) 2016-03-24 2020-02-19 スタンレー電気株式会社 距離計測装置
US9912883B1 (en) * 2016-05-10 2018-03-06 Apple Inc. Image sensor with calibrated column analog-to-digital converters
JP6818875B2 (ja) 2016-09-23 2021-01-20 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 積層背面照射型ｓｐａｄアレイ
CN110235024B (zh) 2017-01-25 2022-10-28 苹果公司 具有调制灵敏度的spad检测器
US10656251B1 (en) 2017-01-25 2020-05-19 Apple Inc. Signal acquisition in a SPAD detector
US10962628B1 (en) 2017-01-26 2021-03-30 Apple Inc. Spatial temporal weighting in a SPAD detector
US10313611B2 (en) * 2017-06-03 2019-06-04 United Microelectronics Corp. Image sensor with pixel binning device
US10622538B2 (en) 2017-07-18 2020-04-14 Apple Inc. Techniques for providing a haptic output and sensing a haptic input using a piezoelectric body
US10440301B2 (en) 2017-09-08 2019-10-08 Apple Inc. Image capture device, pixel, and method providing improved phase detection auto-focus performance
US10609319B2 (en) * 2017-12-04 2020-03-31 Pixart Imaging Inc. Image sensor capable of averaging pixel data
US11019294B2 (en) 2018-07-18 2021-05-25 Apple Inc. Seamless readout mode transitions in image sensors
US10848693B2 (en) 2018-07-18 2020-11-24 Apple Inc. Image flare detection using asymmetric pixels
US11233966B1 (en) 2018-11-29 2022-01-25 Apple Inc. Breakdown voltage monitoring for avalanche diodes
US11563910B2 (en) 2020-08-04 2023-01-24 Apple Inc. Image capture devices having phase detection auto-focus pixels
US11546532B1 (en) 2021-03-16 2023-01-03 Apple Inc. Dynamic correlated double sampling for noise rejection in image sensors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005050977A1 (en) * 2003-11-13 2005-06-02 Micron Technology, Inc. Pixel signal binning and interpolation in column circuits of a sensor circuit
WO2009099540A1 (en) * 2008-02-01 2009-08-13 Eastman Kodak Company Sampling and readout of an image sensor
KR100913797B1 (ko) * 2008-01-30 2009-08-26 (주) 픽셀플러스 Ｃｍｏｓ 이미지 센서

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828406A (en) 1994-12-30 1998-10-27 Eastman Kodak Company Electronic camera having a processor for mapping image pixel signals into color display pixels
US6801258B1 (en) 1998-03-16 2004-10-05 California Institute Of Technology CMOS integration sensor with fully differential column readout circuit for light adaptive imaging
US7859581B2 (en) * 2003-07-15 2010-12-28 Eastman Kodak Company Image sensor with charge binning and dual channel readout
US7091466B2 (en) * 2003-12-19 2006-08-15 Micron Technology, Inc. Apparatus and method for pixel binning in an image sensor
JP4826071B2 (ja) * 2004-07-01 2011-11-30 ソニー株式会社 物理情報取得方法および物理情報取得装置並びに物理量分布検知の半導体装置
EP1659776A1 (en) * 2004-11-23 2006-05-24 Dialog Semiconductor GmbH An image sensor having resolution adjustment employing an analog column averaging/row averaging for high intensity light or row binning for low intensity light
JP4306603B2 (ja) * 2004-12-20 2009-08-05 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
US7282685B2 (en) * 2005-04-14 2007-10-16 Micron Technology, Inc. Multi-point correlated sampling for image sensors
US20080136933A1 (en) * 2006-12-11 2008-06-12 Digital Imaging Systems Gmbh Apparatus for controlling operation of a multiple photosensor pixel image sensor
US7929807B2 (en) 2007-02-27 2011-04-19 Phase One A/S Colour binning of a digital image to reduce the image resolution
KR20090005843A (ko) 2007-07-10 2009-01-14 삼성전자주식회사 촬상 장치 및 촬상 장치의 감도 개선 방법
JP2010062639A (ja) * 2008-09-01 2010-03-18 Canon Inc 撮像装置
US8203779B2 (en) * 2009-02-05 2012-06-19 Himax Imaging, Inc. Readout circuit for an image sensor
JP2011142590A (ja) * 2010-01-08 2011-07-21 Panasonic Corp 固体撮像装置および撮像装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005050977A1 (en) * 2003-11-13 2005-06-02 Micron Technology, Inc. Pixel signal binning and interpolation in column circuits of a sensor circuit
KR100913797B1 (ko) * 2008-01-30 2009-08-26 (주) 픽셀플러스 Ｃｍｏｓ 이미지 센서
WO2009099540A1 (en) * 2008-02-01 2009-08-13 Eastman Kodak Company Sampling and readout of an image sensor

Also Published As

Publication number Publication date
US8759736B2 (en) 2014-06-24
JP5717561B2 (ja) 2015-05-13
KR20120004690A (ko) 2012-01-13
JP2012019516A (ja) 2012-01-26
US20120006972A1 (en) 2012-01-12

Similar Documents

Publication Publication Date Title
KR101198249B1 (ko) 이미지센서의 컬럼 회로 및 픽셀 비닝 회로
KR102009189B1 (ko) 이미지 센서 및 2행 동시 독출 방법
EP2315435B1 (en) Solid-state image sensor and image sensing apparatus
US8582007B2 (en) Image sensor for outputting RGB Bayer signal through internal conversion and image processing apparatus including the same
JP5358136B2 (ja) 固体撮像装置
KR100815685B1 (ko) 다중 판독 회로를 이용한 전력 절감
EP3547370B1 (en) Imaging element
KR102146231B1 (ko) 고체 촬상 소자 및 촬상 장치
KR20050075375A (ko) 고체촬상장치
KR20170008978A (ko) 오토 포커싱 픽셀을 포함하는 이미지 센서, 및 이를 포함하는 이미지 처리 시스템
US9407849B2 (en) Image sensor and system including the same
CN102917185A (zh) 固态成像装置和成像装置
CN101262553A (zh) 具有温度传感器的图像传感器及其驱动方法
US20170302872A1 (en) Solid-state imaging device, signal processing method, and electronic device
US11950011B2 (en) Image sensor
WO2010090167A1 (ja) 固体撮像装置
US7432964B2 (en) Solid-state imaging device with plural CDS circuits per column sharing a capacitor and/or clamping transistor
TW202341717A (zh) 影像感測器以及讀出影像感測器訊號之方法
KR101046817B1 (ko) 센싱 감도를 개선하기 위한 이미지 센서 및 그 구동 방법
KR20220051623A (ko) 이미지 센싱 장치 및 그의 동작 방법
US20230217119A1 (en) Image sensor and image processing system
US20230154945A1 (en) Image sensor
US20240022800A1 (en) Image sensor and electronic device including the same
CN116896690A (zh) 具有相位检测自动聚焦的九单元像素图像传感器中的改进的位线稳定及电源抑制比
KR20230135843A (ko) 이미지 센서 및 그의 동작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 7