KR20220051623A - 이미지 센싱 장치 및 그의 동작 방법 - Google Patents

이미지 센싱 장치 및 그의 동작 방법 Download PDF

Info

Publication number
KR20220051623A
KR20220051623A KR1020200135240A KR20200135240A KR20220051623A KR 20220051623 A KR20220051623 A KR 20220051623A KR 1020200135240 A KR1020200135240 A KR 1020200135240A KR 20200135240 A KR20200135240 A KR 20200135240A KR 20220051623 A KR20220051623 A KR 20220051623A
Authority
KR
South Korea
Prior art keywords
conversion gain
unit pixel
floating diffusion
gain mode
image data
Prior art date
Application number
KR1020200135240A
Other languages
English (en)
Inventor
신정순
김남렬
박유진
서강봉
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200135240A priority Critical patent/KR20220051623A/ko
Priority to US17/211,268 priority patent/US11570386B2/en
Priority to CN202110654501.1A priority patent/CN114390229A/zh
Publication of KR20220051623A publication Critical patent/KR20220051623A/ko

Links

Images

Classifications

    • H04N5/3559—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N5/374—
    • H04N5/378—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명의 일실시예는 이미지 센싱 장치 및 그의 동작 방법에 관한 것으로, 제1 행(row)에 배치되고, 제1 플로팅 확산 노드(floating diffusion node)를 포함하며, 열(column)라인을 통해 제1 픽셀신호를 출력하기 위한 제1 단위 픽셀 회로; 제2 행에 배치되고, 제2 플로팅 확산 노드를 포함하며, 상기 열라인을 통해 제2 픽셀신호를 출력하기 위한 제2 단위 픽셀 회로; 및 제1 모드제어신호에 기초하여 상기 제1 플로팅 확산 노드와 상기 제2 플로팅 확산 노드를 선택적으로 접속하기 위한 제1 접속 회로를 포함하는 이미지 센싱 장치를 제공한다.

Description

이미지 센싱 장치 및 그의 동작 방법{IMAGE SENSING DEVICE AND METHOD OF OPERATING THE SAME}
본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 이미지 센싱 장치 및 그의 동작 방법에 관한 것이다.
이미지 센싱 장치는 빛에 반응하는 반도체의 성질을 이용하여 이미지를 캡쳐(capture)하는 소자이다. 이미지 센싱 장치는 크게 CCD(Charge Coupled Device)를 이용한 이미지 센싱 장치와, CMOS(Complementary Metal Oxide Semiconductor)를 이용한 이미지 센싱 장치로 구분될 수 있다. 최근에는 아날로그 및 디지털 제어회로를 하나의 집적회로(IC) 위에 직접 구현할 수 있는 장점으로 인하여 CMOS를 이용한 이미지 센싱 장치가 많이 이용되고 있다.
본 발명의 실시예는 이웃하는 픽셀을 활용하여 픽셀 당 전하를 저장하기 위한 용량이 증가된 이미지 센싱 장치 및 그의 동작 방법을 제공한다.
또한, 본 발명의 실시예는 이웃하는 픽셀을 최대한 활용하여 픽셀 당 전하를 저장하기 위한 용량이 증가되면서도 모드에 따라 상기 용량의 증가 여부를 제어할 수 있는 이미지 센싱 장치 및 그이 동작 방법을 제공한다.
본 발명의 일 측면에 따르면, 이미지 센싱 장치는, 제1 행(row)에 배치되고, 제1 플로팅 확산 노드(floating diffusion node)를 포함하며, 열(column)라인을 통해 제1 픽셀신호를 출력하기 위한 제1 단위 픽셀 회로; 제2 행에 배치되고, 제2 플로팅 확산 노드를 포함하며, 상기 열라인을 통해 제2 픽셀신호를 출력하기 위한 제2 단위 픽셀 회로; 및 제1 모드제어신호에 기초하여 상기 제1 플로팅 확산 노드와 상기 제2 플로팅 확산 노드를 선택적으로 접속하기 위한 제1 접속 회로를 포함할 수 있다.
상기 제1 접속 회로는 저 변환 이득(low conversion gain) 구간 동안 상기 제1 플로팅 확산 노드와 상기 제2 플로팅 확산 노드를 전기적으로 접속할 수 있고, 고 변환 이득(high conversion gain) 구간 동안 상기 제1 플로팅 확산 노드와 상기 제2 플로팅 확산 노드를 전기적으로 분리할 수 있다.
본 발명의 다른 측면에 따르면, 이미지 센싱 장치의 동작 방법은, 제1 프레임(frame) 구간 동안, 같은 열(column)에 배치되되 서로 다른 행(row)에 배치된 복수의 단위 픽셀 회로에 각각 포함된 복수의 플로팅 확산 노드(floating diffusion node)를 전기적으로 접속하는 단계; 및 상기 제1 프레임 시간 동안, 상기 복수의 단위 픽셀 중 어느 하나의 단위 픽셀 회로로부터 고 변환 이득(high conversion gain) 모드에 따른 이미지 데이터를 생성하는 단계를 포함할 수 있다.
상기 이미지 센싱 장치의 동작 방법은, 제2 프레임 시간 동안, 상기 복수의 단위 픽셀 회로에 각각 포함된 상기 복수의 플로팅 확산 노드를 전기적으로 분리하는 단계; 및 상기 복수의 단위 픽셀 중 어느 하나의 단위 픽셀 회로로부터 고 변환 이득(high conversion gain) 모드에 따른 이미지 데이터를 생성하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 측면에 따르면, 이미지 센싱 장치의 동작 방법은, 제1 프레임(frame) 구간 동안, 각각의 단위 픽셀 회로가 저 변환 이득(low conversion gain) 모드와 고 변환 이득(high conversion gain) 모드로 순서대로 동작하는 단계; 및 상기 제1 프레임 시간 동안, 상기 각각의 단위 픽셀 회로가 상기 저 변환 이득 모드에 따른 이미지 데이터와 상기 고 변환 이득 모드에 따른 이미지 데이터를 생성하는 단계를 포함할 수 있다.
상기 저 변환 이득 모드 시, 같은 열(column)에 배치된 복수의 단위 픽셀 회로에 각각 포함된 복수의 플로팅 확산 노드(floating diffusion node)가 전기적으로 접속될 수 있다.
상기 고 변환 이득 모드 시, 상기 복수의 단위 픽셀 회로에 각각 포함된 상기 복수의 플로팅 확산 노드가 전기적으로 분리될 수 있다.
본 발명의 실시예는 이웃하는 픽셀을 활용하여 픽셀 당 전하를 저장하기 위한 전하용량을 증가시킴으로써 픽셀의 크기를 최적화하는데 기여할 수 있는 효과가 있다.
또한, 본 발명의 실시예는 상기 전하용량의 증가 여부를 제어함으로써 모드별 동작을 최적화할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 이미지 센싱 장치의 블록 구성도이다.
도 2는 도 1에 도시된 픽셀 어레이의 일예를 보인 구성도이다.
도 3은 도 2에 도시된 픽셀 어레이에 포함된 복수의 단위 픽셀 회로 중 제1 및 제2 단위 픽셀 회로와 그들과 관련된 회로들의 회로도이다.
도 4 내지 10은 도 1에 도시된 이미지 센싱 장치의 동작을 일예들에 따라 설명하기 위한 타이밍도들이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "접속"되어 있다고 할 때 이는 "직접적으로 접속"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 접속"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1에는 본 발명의 제1 실시예에 따른 이미지 센싱 장치가 블록 구성도로 도시되어 있다.
도 1을 참조하면, 이미지 센싱 장치(100)는 로우(row) 컨트롤러(110), 픽셀 어레이(120), 신호 변환기(130), 및 이미지 프로세서(140)를 포함할 수 있다.
로우 컨트롤러(110)는 픽셀 어레이(120)를 프레임(frame) 시간(즉, 싱글 프레임 시간) 동안 행(row) 별로 제어하기 위한 복수의 로우제어신호(RCTRLs)를 생성할 수 있다. 예컨대, 로우 컨트롤러(110)는 상기 프레임 시간 중 제1 로우 라인 시간 동안 픽셀 어레이(120)의 제1 행에 배열된 픽셀들을 제어하기 위한 제1 로우제어신호들을 생성할 수 있고, 상기 프레임 시간 중 제n 로우 라인 시간 동안 픽셀 어레이(120)의 제n 행에 배열된 픽셀들을 제어하기 위한 제n 로우제어신호들을 생성할 수 있다(단, 'n'은 2보다 큰 자연수). 로우 컨트롤러(110)는 상기 프레임 시간 동안 저 변환 이득(low conversion gain) 모드와 고 변환 이득(high conversion gain) 모드 중 어느 하나를 포함하는 단일 모드에 따른 복수의 로우제어신호(RCTRLs)를 생성하거나 또는 상기 저 변환 이득 모드 및 상기 고 변환 이득 모드를 모두 포함하는 복합 모드에 따른 복수의 로우제어신호(RCTRLs)를 생성할 수 있다.
픽셀 어레이(120)는 복수의 행과 복수의 열(column)의 교차점에 배열된 복수의 픽셀을 포함할 수 있다. 예컨대, 상기 복수의 픽셀은 쿼드 패턴(quad pattern)으로 배열될 수 있다(도 2 참조). 상기 복수의 픽셀은 로우 컨트롤러(110)의 제어에 따라 행 별로 복수의 픽셀신호(VPXs)를 신호 변환기(140)에게 출력할 수 있다. 예컨대, 상기 복수의 픽셀 중 상기 제1 행에 배열된 픽셀들은 상기 제1 로우제어신호들에 기초하여 상기 제1 로우 라인 시간 동안 복수의 픽셀신호(VPXs)를 생성할 수 있고, 상기 복수의 픽셀 중 상기 제n 행에 배열된 픽셀들은 제n 로우제어신호들에 기초하여 제n 로우 라인 시간 동안 복수의 픽셀신호(VPXs)를 생성할 수 있다.
신호 변환기(130)는 복수의 픽셀신호(VPXs)에 대응하는 복수의 디지털신호(DOUTs)를 생성할 수 있다. 이하에서는 상기 프레임 시간 동안 모든 행(즉, 상기 제1 내지 제n 행)에 대응하여 생성된 모든 복수의 디지털신호(DOUTs)를 이미지 데이터라 칭하여 설명한다. 예컨대, 신호 변환기(140)는 ADC(analog to digital converter)를 포함할 수 있다.
이미지 프로세서(140)는 복수의 디지털신호(DOUTs)에 기초하여 이미지(IMG)를 생성할 수 있다. 예컨대, 이미지 프로세서(140)는 상기 저 변환 이득 모드에 따라 생성된 적어도 하나의 제1 이미지 데이터와 상기 고 변환 이득 모드에 따라 생성된 적어도 하나의 제2 이미지 데이터에 기초하여 고 동적 범위(high dynamic range) 이미지(IMG)를 생성할 수 있다.
도 2에는 도 1에 도시된 픽셀 어레이(110)의 일예를 보인 구성도가 도시되어 있다.
도 2를 참조하면, 픽셀 어레이(110)는 쿼드 패턴(quad pattern)으로 배열된 복수의 픽셀들을 포함할 수 있다. 상기 쿼드 패턴은 동일한 색상의 픽셀이 2 x 2 단위로 배열된 패턴을 말한다. 이하에서는 제1 행(또는 제1 및 제2 행) 및 제1 열(또는 제1 및 제2 열)에 배열된 2 x 2 단위의 단위 픽셀 회로(UP1)를 제1 단위 픽셀 회로라 칭하여 설명하고, 제2 행(또는 제3 및 제4 행) 및 상기 제1 열(또는 제1 및 제2 열)에 배열된 2 x 2 단위의 단위 픽셀 회로(UP2)를 제2 단위 픽셀 회로라 칭하여 설명한다.
도 3에는 도 2에 도시된 제1 및 제2 단위 픽셀 회로(UP1, UP2)와 제1 및 제2 단위 픽셀 회로(UP1, UP2)와 관련된 회로들(MDCG1, MDCG2, MDCG3, CDCG1, CDCG2, COL1)이 회로도로 도시되어 있다.
도 3을 참조하면, 제1 단위 픽셀 회로(UP1)는 제1 내지 제4 포토 다이오드(PD10, PD11, PD12, PD13), 제1 내지 제4 전달 소자(MT10, MT11, MT12, MT13), 제1 플로팅 확산 노드(floating diffusion node)(FD1), 제1 리셋 소자(MR1), 제1 구동 소자(MD1), 및 제1 선택 소자(SX1)를 포함할 수 있다.
제1 단위 픽셀 회로(UP1)는 제1 내지 제4 포토 다이오드(PD10, PD11, PD12, PD13)가 제1 플로팅 확산 노드(FD1)와 제1 리셋 소자(MR1)와 제1 구동 소자(MD1)와 제1 선택 소자(MS1)를 공유하는 구조를 가질 수 있다.
제1 포토 다이오드(PD10)는 저전압단(예: 접지전압단)과 제1 전달 소자(MT10) 사이에 접속될 수 있다. 제2 포토 다이오드(PD11)는 상기 저전압단과 제2 전달 소자(MT11) 사이에 접속될 수 있다. 제3 포토 다이오드(PD12)는 상기 저전압단과 제3 전달 소자(MT12) 사이에 접속될 수 있다. 제4 포토 다이오드(PD13)는 상기 저전압단과 제4 전달 소자(MT13) 사이에 접속될 수 있다.
제1 전달 소자(MT10)는 제1 포토 다이오드(PD10)와 제1 플로팅 확산 노드(FD1) 사이에 접속될 수 있다. 제1 전달 소자(MT10)는 상기 제1 로우제어신호 중 제1 전달제어신호(TX10)에 기초하여 제1 포토 다이오드(PD10)와 제1 플로팅 확산 노드(FD1)를 선택적으로 접속할 수 있다. 제2 전달 소자(MT11)는 제2 포토 다이오드(PD11)와 제1 플로팅 확산 노드(FD1) 사이에 접속될 수 있다. 제2 전달 소자(MT11)는 상기 제1 로우제어신호 중 제2 전달제어신호(TX11)에 기초하여 제2 포토 다이오드(PD11)와 제1 플로팅 확산 노드(FD1)를 선택적으로 접속할 수 있다. 제3 전달 소자(MT12)는 제3 포토 다이오드(PD12)와 제1 플로팅 확산 노드(FD1) 사이에 접속될 수 있다. 제3 전달 소자(MT12)는 상기 제1 로우제어신호 중 제3 전달제어신호(TX12)에 기초하여 제3 포토 다이오드(PD12)와 제1 플로팅 확산 노드(FD1)를 선택적으로 접속할 수 있다. 제4 전달 소자(MT13)는 제4 포토 다이오드(PD13)와 제1 플로팅 확산 노드(FD1) 사이에 접속될 수 있다. 제4 전달 소자(MT13)는 상기 제1 로우제어신호 중 제4 전달제어신호(TX13)에 기초하여 제4 포토 다이오드(PD13)와 제1 플로팅 확산 노드(FD1)를 선택적으로 접속할 수 있다.
제1 플로팅 확산 노드(FD1)에는 도면에 도시되지 않았지만 제1 기생 커패시터가 접속될 수 있다. 상기 제1 기생 커패시터는 제1 내지 제4 포토 다이오드(PD10, PD11, PD12, PD13)로부터 생성된 전하들을 저장할 수 있다.
제1 리셋 소자(MR1)는 고전압단(예: 전원전압단)(AVDD)과 제1 플로팅 확산 노드(FD1) 사이에 접속될 수 있다. 제1 리셋 소자(MR1)는 상기 제1 로우제어신호 중 제1 리셋제어신호(RX1)에 기초하여 상기 고전압단과 제1 플로팅 확산 노드(FD1)를 선택적으로 접속할 수 있다.
제1 구동 소자(MD1)는 상기 고전압단과 제1 선택 소자(MS1) 사이에 접속될 수 있다. 제1 구동 소자(MD1)는 제1 플로팅 확산 노드(FD1)에 걸린 전압에 기초하여 제1 픽셀신호(VPX1)를 구동할 수 있다.
제1 선택 소자(MS1)는 제1 구동 소자(MD1)와 제1 열라인(COL1) 사이에 접속될 수 있다. 제1 선택 소자(MS1)는 상기 제1 로우제어신호 중 제1 선택제어신호(SX1)에 기초하여 제1 픽셀신호(VPX1)을 제1 열라인(COL1)으로 출력할 수 있다.
제2 단위 픽셀 회로(UP2)는 제5 내지 제8 포토 다이오드(PD20, PD21, PD22, PD23), 제5 내지 제8 전달 소자(MT10, MT11, MT12, MT13), 제2 플로팅 확산 노드(FD2), 제2 리셋 소자(MR2), 제2 구동 소자(MD2), 및 제2 선택 소자(SX2)를 포함할 수 있다.
제2 단위 픽셀 회로(UP2)는 제5 내지 제8 포토 다이오드(PD20, PD21, PD22, PD23)가 제2 플로팅 확산 노드(FD2)와 제2 리셋 소자(MR2)와 제2 구동 소자(MD2)와 제2 선택 소자(MS2)를 공유하는 구조를 가질 수 있다.
제5 포토 다이오드(PD20)는 상기 저전압단과 제5 전달 소자(MT20) 사이에 접속될 수 있다. 제6 포토 다이오드(PD21)는 상기 저전압단과 제6 전달 소자(MT21) 사이에 접속될 수 있다. 제7 포토 다이오드(PD22)는 상기 저전압단과 제7 전달 소자(MT22) 사이에 접속될 수 있다. 제8 포토 다이오드(PD23)는 상기 저전압단과 제8 전달 소자(MT23) 사이에 접속될 수 있다.
제5 전달 소자(MT20)는 제5 포토 다이오드(PD20)와 제2 플로팅 확산 노드(FD2) 사이에 접속될 수 있다. 제5 전달 소자(MT20)는 제2 로우제어신호 중 제5 전달제어신호(TX20)에 기초하여 제5 포토 다이오드(PD20)와 제2 플로팅 확산 노드(FD2)를 선택적으로 접속할 수 있다. 제6 전달 소자(MT21)는 제6 포토 다이오드(PD21)와 제2 플로팅 확산 노드(FD2) 사이에 접속될 수 있다. 제6 전달 소자(MT21)는 상기 제2 로우제어신호 중 제6 전달제어신호(TX21)에 기초하여 제6 포토 다이오드(PD21)와 제2 플로팅 확산 노드(FD2)를 선택적으로 접속할 수 있다. 제7 전달 소자(MT22)는 제7 포토 다이오드(PD22)와 제2 플로팅 확산 노드(FD2) 사이에 접속될 수 있다. 제7 전달 소자(MT22)는 상기 제2 로우제어신호 중 제7 전달제어신호(TX22)에 기초하여 제7 포토 다이오드(PD22)와 제2 플로팅 확산 노드(FD2)를 선택적으로 접속할 수 있다. 제8 전달 소자(MT23)는 제2 포토 다이오드(PD23)와 제2 플로팅 확산 노드(FD2) 사이에 접속될 수 있다. 제8 전달 소자(MT23)는 상기 제2 로우제어신호 중 제8 전달제어신호(TX23)에 기초하여 제8 포토 다이오드(PD23)와 제2 플로팅 확산 노드(FD2)를 선택적으로 접속할 수 있다.
제2 플로팅 확산 노드(FD2)에는 도면에 도시되지 않았지만 제2 기생 커패시터가 접속될 수 있다. 상기 제2 기생 커패시터는 제5 내지 제8 포토 다이오드(PD20, PD21, PD22, PD23)로부터 생성된 전하들을 저장할 수 있다.
제2 리셋 소자(MR2)는 상기 고전압단(AVDD)과 제2 플로팅 확산 노드(FD2) 사이에 접속될 수 있다. 제2 리셋 소자(MR2)는 상기 제2 로우제어신호 중 제2 리셋제어신호(RX2)에 기초하여 상기 고전압단과 제2 플로팅 확산 노드(FD2)를 선택적으로 접속할 수 있다.
제2 구동 소자(MD2)는 상기 고전압단과 제2 선택 소자(MS2) 사이에 접속될 수 있다. 제2 구동 소자(MD2)는 제2 플로팅 확산 노드(FD2)에 걸린 전압에 기초하여 제2 픽셀신호(VPX2)를 구동할 수 있다.
제2 선택 소자(MS2)는 제2 구동 소자(MD2)와 제1 열라인(COL1) 사이에 접속될 수 있다. 제2 선택 소자(MS2)는 상기 제2 로우제어신호 중 제2 선택제어신호(SX2)에 기초하여 제2 픽셀신호(VPX2)을 제1 열라인(COL1)으로 출력할 수 있다.
상기 관련된 회로들(MDCG1, MDCG2, MDCG3, CDCG1, CDCG2, COL1)은 제1 및 제2 단위 픽셀 회로(UP1, UP2)와 직/간접적으로 접속될 수 있다. 상기 관련된 회로들(MDCG1, MDCG2, MDCG3, CDCG1, CDCG2, COL1)은 제1 접속 회로(MDCG1), 제2 접속 회로(MDCG2), 제3 접속 회로(MDCG3), 제1 전하 저장 회로(CDCG1), 제2 전하 저장 회로(CDCG2), 및 제1 열 라인(COL1)을 포함할 수 있다.
제1 접속 회로(MDCG1)는 제1 모드제어신호(VDCG1)에 기초하여 더미 단위 픽셀 회로(도면에 미도시)와 제1 단위 픽셀 회로(UP1)를 선택적으로 접속할 수 있다. 예컨대, 제1 접속 회로(MDCG1)는 상기 저 변환 이득 모드에 따라 상기 더미 단위 픽셀 회로에 포함된 더미 플로팅 확산 노드(도면에 미도시)와 제1 단위 픽셀 회로(UP1)에 포함된 제1 플로팅 확산 노드(FD1)를 전기적으로 접속하고, 상기 고 변환 이득 모드에 따라 상기 더미 플로팅 확산 노드와 제1 플로팅 확산 노드(FD1)를 전기적으로 분리할 수 있다.
제1 접속 회로(MDCG1)는 모스 구조(MOS structure)의 제1 게이트 커패시터(gate capacitor)를 포함할 수 있다. 상기 제1 게이트 커패시터의 커패시턴스는 제1 접속 회로(MDCG1)의 게이트 옥사이드(gate oxide)의 두께에 따라 조절될 수 있다. 예컨대, 상기 제1 게이트 커패시터의 커패시턴스는 제1 접속 회로(MDCG1)의 게이트 옥사이드의 두께가 얇을수록 증가될 수 있다.
제2 접속 회로(MDCG2)는 제2 모드제어신호(VDCG2)에 기초하여 제1 단위 픽셀 회로(UP1)와 제2 단위 픽셀 회로(UP2)를 선택적으로 접속할 수 있다. 예컨대, 제2 접속 회로(MDCG2)는 상기 저 변환 이득 모드에 따라 제1 단위 픽셀 회로(UP1)에 포함된 상기 제1 플로팅 확산 노드(FD1)와 제2 단위 픽셀 회로(UP2)에 포함된 제2 플로팅 확산 노드(FD2)를 전기적으로 접속하고, 상기 고 변환 이득 모드에 따라 제1 플로팅 확산 노드(FD1)와 제2 플로팅 확산 노드(FD2)를 전기적으로 분리할 수 있다.
제2 접속 회로(MDCG2)는 모스 구조(MOS structure)의 제2 게이트 커패시터(gate capacitor)를 포함할 수 있다. 상기 제2 게이트 커패시터의 커패시턴스는 제2 접속 회로(MDCG2)의 게이트 옥사이드(gate oxide)의 두께에 따라 조절될 수 있다. 예컨대, 상기 제2 게이트 커패시터의 커패시턴스는 제2 접속 회로(MDCG2)의 게이트 옥사이드의 두께가 얇을수록 증가될 수 있다.
제3 접속 회로(MDCG3)는 제3 모드제어신호(VDCG3)에 기초하여 제2 단위 픽셀 회로(UP2)와 제3 단위 픽셀 회로(도면에 미도시)를 선택적으로 접속할 수 있다. 예컨대, 제3 접속 회로(MDCG3)는 상기 저 변환 이득 모드에 따라 제2 단위 픽셀 회로(UP2)에 포함된 상기 제2 플로팅 확산 노드(FD2)와 상기 제3 단위 픽셀 회로에 포함된 제3 플로팅 확산 노드(도면에 미도시)를 전기적으로 접속하고, 상기 고 변환 이득 모드에 따라 제2 플로팅 확산 노드(FD2)와 상기 제3 플로팅 확산 노드를 전기적으로 분리할 수 있다.
제3 접속 회로(MDCG3)는 모스 구조(MOS structure)의 제3 게이트 커패시터(gate capacitor)를 포함할 수 있다. 상기 제3 게이트 커패시터의 커패시턴스는 제3 접속 회로(MDCG3)의 게이트 옥사이드(gate oxide)의 두께에 따라 조절될 수 있다. 예컨대, 상기 제3 게이트 커패시터의 커패시턴스는 제3 접속 회로(MDCG3)의 게이트 옥사이드의 두께가 얇을수록 증가될 수 있다.
제1 전하 저장 회로(CDCG1)는 제1 접속 회로(MDCG1)와 함께 상기 더미 플로팅 확산 노드와 제1 플로팅 확산 노드(FD1)를 매개하는 도전라인에 접속될 수 있다. 제1 전하 저장 회로(CDCG1)는 기생 커패시터이거나 또는 일반 커패시터(예: MIM(metal-insulator-metal) 커패시터)일 수 있다.
제2 전하 저장 회로(CDCG2)는 제2 접속 회로(MDCG2)와 함께 제1 플로팅 확산 노드(FD1)와 제2 플로팅 확산 노드(FD2)를 매개하는 도전라인에 접속될 수 있다. 제2 전하 저장 회로(CDCG2)는 기생 커패시터이거나 또는 일반 커패시터(예: MIM(metal-insulator-metal) 커패시터)일 수 있다.
제1 열라인(COL1)은 제1 및 제2 단위 픽셀 회로(UP1, UP2)에 공통으로 접속될 수 있다. 제1 열라인(COL1)은 상기 프레임 시간 중 상기 제1 로우 라인 시간 동안 제1 픽셀신호(VPX1)를 신호 변환기(130)에게 전달하고, 상기 프레임 시간 중 제2 로우 라인 시간 동안 제2 픽셀신호(VPX2)를 신호 변환기(130)에게 전달할 수 있다.
이하, 상기와 같은 구성을 가지는 본 발명의 실시예에 따른 이미지 센싱 장치(100)의 동작을 일예들에 따라 설명한다.
도 4에는 이미지 센싱 장치(100)의 제어 방법을 상기 단일 모드에 따라 설명하기 위한 타이밍도가 도시되어 있다. 상기 단일 모드는 이미지 센싱 장치(100)가 상기 프레임 시간 동안 상기 저 변환 이득 모드와 상기 고 변환 이득 모드 중 어느 하나에 따라 동작하는 모드를 말한다.
도 4를 참조하면, 이미지 센싱 장치(100)는 상기 프레임 시간 동안 상기 저 변환 이득 모드와 상기 고 변환 이득 모드 중 어느 하나의 모드에 따라 동작하고 상기 어느 하나의 모드에 따른 이미지 데이터를 생성할 수 있다. 상기 저변환 이득 모드는 고조도 조건일 때 실행될 수 있다. 다시 말해, 상기 저변환 이득 모드는 현재 촬영된 이미지의 평균 밝기값이 기준 밝기값보다 클 때, 즉 상기 현재 촬영된 이미지의 밝기가 상대적으로 밝을 때 실행될 수 있다. 상기 고변환 이득 모드는 저조도 조건일 때 실행될 수 있다. 다시 말해, 상기 고변환 이득 모드는 현재 촬영된 이미지의 평균 밝기값이 상기 기준 밝기값보다 작을 때, 즉 상기 현재 촬영된 이미지의 밝기가 상대적으로 어두울 때 실행될 수 있다.
아울러, 이미지 센싱 장치(100)는 제1 프레임 시간 동안 상기 저 변환 이득 모드에 따라 상기 제1 이미지 데이터를 생성한 다음 제2 프레임 시간 동안 상기 고 변환 이득 모드에 따라 상기 제2 이미지 데이터를 생성할 수 있다. 이미지 센싱 장치(100)는 상기 제1 및 제2 프레임 시간 동안 생성한 상기 제1 및 제2 이미지 데이터에 기초하여 상기 고 동적 범위 이미지(IMG)를 생성할 수 있다.
제2 단위 픽셀 회로(UP2)를 예로 들어 도 4를 더욱 구체적으로 설명하면 다음과 같다.
먼저, 저 변환 이득 모드(LCG)에 따른 제2 단위 픽셀 회로(UP2)의 동작을 설명한다. 저 변환 이득 모드(LCG)는 현재 촬영된 이미지의 밝기가 상대적으로 밝은 경우에 실행될 수 있다.
제2 단위 픽셀 회로(UP2)는 상기 제2 로우 라인 시간 중 제2 리셋 시간(B10) 동안 제2 리셋제어신호(RX2)와 제5 내지 제8 전달제어신호(TX4, TX5, TX6, TX7)에 기초하여 제5 내지 제8 포토 다이오드(PD4, PD5, PD6, PD7)와 제1 플로팅 확산 노드(FD1)를 리셋할 수 있다. 제2 리셋 시간(B10) 동안, 제2 모드제어신호(VDCG2)가 활성화됨으로써 제1 플로팅 확산 노드(FD1)와 제2 플로팅 확산 노드(FD2)는 제2 접속 소자(MDCG2)에 의해 전기적으로 접속될 수 있고, 제1 리셋제어신호(RX1)이 비활성화됨으로써 상기 고전압단(AVDD)과 제1 플로팅 확산 노드(FD1)는 전기적으로 분리될 수 있다.
제2 단위 픽셀 회로(UP2)는 상기 제2 로우 라인 시간 중 제2 노출 시간(B11) 동안 제5 내지 제8 포토 다이오드(PD20, PD21, PD22, PD23)를 통해 전하들을 생성할 수 있다. 예컨대, 제2 단위 픽셀 회로(UP2)는 제2 노출 시간(B11) 중 초기 시간을 제외한 나머지 시간 동안 제5 내지 제8 포토 다이오드(PD20, PD21, PD22, PD23)를 통해 전하들을 생성할 수 있다.
제2 단위 픽셀 회로(UP2)는 상기 제2 로우 라인 시간 중 제2 리드아웃 시간(B12) 동안 제2 리셋제어신호(RX2)와 제2 선택제어신호(SX2)와 제5 내지 제8 전달제어신호(TX4, TX5, TX6, TX7)에 따라 제2 리셋신호와 제2 데이터신호를 제2 픽셀신호(VPX2)로서 순차적으로 출력할 수 있다. 제2 리드아웃 시간(B12) 동안, 제2 모드제어신호(VDCG2)는 활성화될 수 있고 그로 인해 제1 플로팅 확산 노드(FD1)와 제2 플로팅 확산 노드(FD2)는 전기적으로 접속될 수 있다. 이에 따라, 제2 리드아웃 시간(B12) 동안, 제2 단위 픽셀 회로(UP2)의 전체 전하 용량(charge capacity)은 제2 플로팅 확산 노드(FD2)에 접속된 상기 제2 기생 커패시터의 커패시턴스, 제2 전하 저장 회로(CDCG2)의 커패시턴스, 제2 접속 소자(MDCG2)에 포함된 제2 게이트 커패시터의 커패시턴스, 제1 전하 저장 회로(CDCG1)의 커패시턴스, 및 제1 플로팅 확산 노드(FD1)에 접속된 상기 제1 기생 커패시터의 커패시턴스의 합과 같다. 여기서, 제2 전하 저장 회로(CDCG2)의 커패시턴스, 제2 접속 소자(MDCG2)에 포함된 제2 게이트 커패시터의 커패시턴스, 및 제1 전하 저장 회로(CDCG1)의 커패시턴스 중 적어도 하나는 설계에 따라 상기 전체 전하 용량에서 제외될 수도 있다.
다음, 고 변환 이득 모드(HCG)에 따른 제2 단위 픽셀 회로(UP2)의 동작을 설명한다. 고 변환 이득 모드(HCG)는 현재 촬영된 이미지의 밝기가 상대적으로 어두운 경우에 실행될 수 있다.
제2 단위 픽셀 회로(UP2)는 상기 제2 로우 라인 시간 중 제2 리셋 시간(B10) 동안 제2 리셋제어신호(RX2)와 제5 내지 제8 전달제어신호(TX4, TX5, TX6, TX7)에 기초하여 제5 내지 제8 포토 다이오드(PD4, PD5, PD6, PD7)와 제1 플로팅 확산 노드(FD1)를 리셋할 수 있다. 제2 리셋 시간(B10) 동안, 제2 모드제어신호(VDCG2)는 활성화될 수 있고 그로 인해 제1 플로팅 확산 노드(FD1)와 제2 플로팅 확산 노드(FD2)는 전기적으로 분리될 수 있다. 제2 단위 픽셀 회로(UP2)는 상기 제2 로우 라인 시간 중 제2 노출 시간(B11) 동안 제5 내지 제8 포토 다이오드(PD20, PD21, PD22, PD23)를 통해 전하들을 생성할 수 있다. 제2 단위 픽셀 회로(UP2)는 상기 제2 로우 라인 시간 중 제2 리드아웃 시간(B12) 동안 제2 리셋제어신호(RX2)에 대응하는 제2 리셋신호를 제2 픽셀신호(VPX2)로서 생성한 다음 제5 내지 제8 포토 다이오드(PD4, PD5, PD6, PD7)에 대응하는 제2 데이터신호를 제2 픽셀신호(VPX2)로서 생성할 수 있다. 제2 리드아웃 시간(B12) 동안, 제2 모드제어신호(VDCG2)는 비활성화될 수 있고 그로 인해 제1 플로팅 확산 노드(FD1)와 제2 플로팅 확산 노드(FD2)는 전기적으로 분리될 수 있다. 이에 따라, 제2 리드아웃 시간(B12) 동안, 제2 단위 픽셀 회로(UP2)의 전체 전하 용량(charge capacity)은 제2 플로팅 확산 노드(FD2)에 접속된 상기 제2 기생 커패시터의 커패시턴스와 같을 수 있다.
본 발명의 실시예에서는 제2 단위 픽셀 회로(UP2)가 동작할 때 제1 단위 픽셀 회로(UP1)가 제2 단위 픽셀 회로(UP2)와 접속되고 이용되는 것을 예로 들어 설명하고 있지만, 반드시 이에 한정되는 것은 아니며, 대상 단위 픽셀 회로를 기준으로 위 및/또는 아래에 인접하게 배치된 복수의 단위 픽셀 회로가 상기 대상 단위 픽셀 회로와 접속되고 이용될 수도 있다. 예컨대, 제2 단위 픽셀 회로(UP2)가 동작할 때 위에 배치된 제1 단위 픽셀 회로(UP1)와 아래에 배치된 상기 제3 단위 픽셀 회로가 제2 단위 픽셀 회로(UP2)와 접속되고 이용될 수 있다.
도 5 내지 도 10에는 이미지 센싱 장치(100)의 제어 방법을 상기 복합 모드에 따라 설명하기 위한 타이밍도들이 도시되어 있다. 상기 복합 모드는 상기 프레임 시간 동안 상기 저 변환 이득 모드(LCG)와 상기 고 변환 이득 모드(HCG)에 따라 동작하는 모드를 말한다.
도 5를 참조하면, 이미지 센싱 장치(100)는 상기 프레임 시간 동안 상기 저 변환 이득 모드(LCG)와 상기 고 변환 이득 모드(HCG)에 따라 동작하고 상기 저 변환 이득 모드(LCG)에 따른 제1 이미지 데이터와 상기 고 변환 이득 모드(HCG)에 따른 제2 이미지 데이터를 생성할 수 있다. 예컨대, 이미지 센싱 장치(100)는, 상기 프레임 시간 동안, 상기 고 변환 이득 모드(HCG)에 따라 4개의 포토 다이오드로부터 생성된 전하들 중 일부에 대응하는 상기 제1 이미지 데이터를 생성한 다음 상기 저 변환 이득 모드(LCG)에 따라 상기 4개의 포토 다이오드로부터 생성된 상기 전하들 중 나머지에 대응하는 상기 제2 이미지 데이터를 생성할 수 있다. 이미지 센싱 장치(100)는 상기 프레임 시간 동안 생성한 상기 제1 및 제2 이미지 데이터에 기초하여 상기 고 동적 범위 이미지(IMG)를 생성할 수 있다.
도 6을 참조하면, 이미지 센싱 장치(100)는 상기 프레임 시간 동안 상기 저 변환 이득 모드(LCG)와 상기 고 변환 이득 모드(HCG)에 따라 동작하고 상기 저 변환 이득 모드(LCG)와 상기 고 변환 이득 모드(HCG)에 따른 이미지 데이터들을 생성할 수 있다. 예컨대, 이미지 센싱 장치(100)는 상기 프레임 시간 동안 상기 저 변환 이득 모드(LCG)에 따라 1개의 포토 다이오드로부터 생성된 전하들에 대응하는 상기 제1 이미지 데이터를 생성한 다음 상기 고 변환 이득 모드(HCG)에 따라 3개의 포토 다이오드로부터 생성된 상기 전하들에 대응하는 상기 제2 이미지 데이터를 생성할 수 있다. 이미지 센싱 장치(100)는 상기 고 변환 이득 모드(HCG) 시 3개의 포토 다이오드로부터 생성된 상기 전하들을 이용함으로써 상기 저조도 조건에서 높은 감도(Sensitivity)의 상기 제2 이미지 데이터를 생성할 수 있다. 이미지 센싱 장치(100)는 상기 싱글 프레임 시간 동안 생성한 상기 제1 및 제2 이미지 데이터에 기초하여 상기 고 동적 범위 이미지(IMG)를 생성할 수 있다.
도 7을 참조하면, 이미지 센싱 장치(100)는 상기 프레임 시간 동안 상기 저 변환 이득 모드(LCG)와 상기 고 변환 이득 모드(HCG)에 따라 동작하고 상기 저 변환 이득 모드(LCG)와 상기 고 변환 이득 모드(HCG)에 따른 이미지 데이터들을 생성할 수 있다. 예컨대, 이미지 센싱 장치(100)는 상기 프레임 시간 동안 상기 저 변환 이득 모드(LCG)에 따라 3개의 포토 다이오드로부터 생성된 전하들에 대응하는 상기 제1 이미지 데이터를 생성한 다음 상기 고 변환 이득 모드(HCG)에 따라 1개의 포토 다이오드로부터 생성된 상기 전하들에 대응하는 상기 제2 이미지 데이터를 생성할 수 있다. 이미지 센싱 장치(100)는 상기 저 변환 이득 모드(LCG) 시 3개의 포토 다이오드로부터 생성된 상기 전하들을 이용하고 상기 고 변환 이득 모드(HCG) 시 1개의 포토 다이오드로부터 생성된 상기 전하들을 이용함으로써 신호대잡음비(SNR)가 향상된 상기 제1 및 제2 이미지 데이터를 생성할 수 있다. 이미지 센싱 장치(100)는 상기 프레임 시간 동안 생성한 상기 제1 및 제2 이미지 데이터에 기초하여 상기 고 동적 범위 이미지(IMG)를 생성할 수 있다.
도 8을 참조하면, 이미지 센싱 장치(100)는 상기 프레임 시간 동안 상기 저 변환 이득 모드(LCG)와 상기 고 변환 이득 모드(HCG)에 따라 동작하고 상기 저 변환 이득 모드(LCG)와 상기 고 변환 이득 모드(HCG)에 따른 이미지 데이터들을 생성할 수 있다. 예컨대, 이미지 센싱 장치(100)는 상기 프레임 시간 동안 상기 저 변환 이득 모드(LCG)에 따라 1개의 포토 다이오드로부터 생성된 전하들에 대응하는 상기 제1 이미지 데이터를 생성한 다음 상기 고 변환 이득 모드(HCG)에 따라 3개의 포토 다이오드로부터 생성된 상기 전하들에 대응하는 상기 제2 이미지 데이터를 생성할 수 있다. 특히, 이미지 센싱 장치(100)는 각각의 노출 시간(A11 또는 B11) 동안 상기 저 변환 이득 모드(LCG)와 관련된 각각의 제1 전달제어신호(TX10 또는 TX20)의 전압 레벨을 제1 전달제어신호(TX10 또는 TX20)의 비활성화 레벨보다 높고 제1 전달제어신호(TX10 또는 TX20)의 활성화 레벨보다 낮게 제어함으로써 각각의 제1 포토 다이오드(PD10 또는 PD20)로부터 생성된 일부의 전하들이 각각의 노출 시간(A11 또는 B11) 동안 각각의 플로팅 확산 노드(FD1 또는 FD2)로 전달될 수 있다. 이미지 센싱 장치(100)는 상기 저 변환 이득 모드(HCG) 시 각각의 제1 포토 다이오드(PD10 또는 PD20)로부터 일정량 이상 생성된 상기 일부의 전하들(즉, 넘친(overflow) 전하들)을 각각의 노출 시간(A11 또는 B11) 동안 미리 각각의 플로팅 확산 노드(FD1 또는 FD2)로 전달시킴으로써 상기 제1 이미지 데이터의 동적 범위(dynamic range)가 증가될 수 있다. 이미지 센싱 장치(100)는 상기 프레임 시간 동안 생성한 상기 제1 및 제2 이미지 데이터에 기초하여 상기 고 동적 범위 이미지(IMG)를 생성할 수 있다.
참고로, 도 8에 도시된 바와 같이, 이미지 센싱 장치(100)는 상기 저 변환 이득 모드(LCG)에 따라 상기 제1 이미지 데이터를 생성할 때 각각의 제1 전달제어신호(TX10 또는 TX20)에 따라 신호 레벨의 이미지 데이터를 리드아웃한 다음에 각각 제1 리셋제어신호(RX1 또는 RX2)에 따라 리셋 레벨의 이미지 데이터를 리드아웃할 수 있다. 상기 리셋 레벨의 이미지 데이터와 상기 신호 레벨의 이미지 데이터 중 상기 신호 레벨의 이미지 데이터를 먼저 리드아웃하는 경우, 이미지 센싱 장치(100)는 델타 샘플링(delta sampling) 방식을 이용할 수 있다.
도 9를 참조하면, 이미지 센싱 장치(100)는 상기 프레임 시간 동안 상기 저 변환 이득 모드(LCG)와 상기 고 변환 이득 모드(HCG)에 따라 동작하고 상기 저 변환 이득 모드(LCG)와 상기 고 변환 이득 모드(HCG)에 따른 이미지 데이터들을 생성할 수 있다. 예컨대, 이미지 센싱 장치(100)는 상기 프레임 시간 동안 상기 저 변환 이득 모드(LCG)에 따라 3개의 포토 다이오드로부터 생성된 전하들에 대응하는 상기 제1 이미지 데이터를 생성한 다음 상기 고 변환 이득 모드(HCG)에 따라 1개의 포토 다이오드로부터 생성된 상기 전하들에 대응하는 상기 제2 이미지 데이터를 생성할 수 있다. 특히, 이미지 센싱 장치(100)는 상기 저 변환 이득 모드(LCG)에 따라 생성된 신호 레벨의 이미지 데이터와 상기 고 변환 이득 모드(HCG)에 따라 생성된 신호 레벨의 이미지 데이터를 동시에 리드아웃함으로써 각각의 리드아웃 시간(A12 또는 B12)을 줄일 수 있다. 예컨대, 제2 단위 픽셀 회로(UP2)는 상기 저 변환 이득 모드(LCG)에 따라 생성된 신호 레벨의 제1 이미지 데이터를 제1 단위 픽셀 회로(UP1)의 제1 플로팅 확산 노드(FD1)에 저장하고 상기 고 변환 이득 모드(HCG)에 따라 생성된 신호 레벨의 제2 이미지 데이터를 제2 플로팅 확산 노드(FD2)에 저장한 다음 제1 선택제어신호(SX1)와 제2 선택제어신호(SX2)를 동시에 활성화함으로써 상기 신호 레벨의 제1 이미지 데이터와 상기 신호 레벨의 제2 이미지 데이터를 동시에 리드아웃할 수 있다. 이미지 센싱 장치(100)는 상기 싱글 프레임 시간 동안 생성한 상기 제1 및 제2 이미지 데이터에 기초하여 상기 고 동적 범위 이미지(IMG)를 생성할 수 있다.
도 10을 참조하면, 이미지 센싱 장치(100)는 상기 프레임 시간 동안 상기 저 변환 이득 모드(LCG)와 상기 고 변환 이득 모드(HCG)에 따라 동작하고 상기 저 변환 이득 모드(LCG)와 상기 고 변환 이득 모드(HCG)에 따른 이미지 데이터들을 생성할 수 있다. 예컨대, 이미지 센싱 장치(100)는 상기 프레임 시간 동안 상기 고 변환 이득 모드(HCG)에 따라 3개의 포토 다이오드로부터 생성된 상기 전하들에 대응하는 제1 이미지 데이터를 생성한 다음 상기 저 변환 이득 모드(LCG)에 따라 3개의 포토 다이오드로부터 생성된 전하들에 대응하는 제2 이미지 데이터를 생성한 다음 상기 고 변환 이득 모드(HCG)에 따라 1개의 포토 다이오드로부터 생성된 상기 전하들에 대응하는 제3 이미지 데이터를 생성할 수 있다. 이미지 센싱 장치(100)는 앞서 설명한 도 6 및 도 7의 장점을 모두 가질 수 있다. 즉, 이미지 센싱 장치(100)는 상기 저조도 조건에서 높은 감도(Sensitivity)의 상기 제1 이미지 데이터를 생성할 수 있고, 신호대잡음비(SNR)가 향상된 상기 제2 및 제3 이미지 데이터를 생성할 수 있다. 이미지 센싱 장치(100)는 상기 프레임 시간 동안 생성한 상기 제1 내지 제3 이미지 데이터에 기초하여 상기 고 동적 범위 이미지(IMG)를 생성할 수 있다.
이와 같은 본 발명의 실시예들에 따르면, 이웃하는 픽셀을 활용하여 픽셀 당 전하를 저장하기 위한 전하용량을 증가시킬 수 있고, 모드에 따라 상기 전하용량의 증가 여부를 제어할 수 있는 이점이 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100 : 이미지 센싱 장치 110 : 로우 컨트롤러
120 : 픽셀 어레이 130 : 신호 변환기
140 : 이미지 프로세서

Claims (20)

  1. 제1 행(row)에 배치되고, 제1 플로팅 확산 노드(floating diffusion node)를 포함하며, 열(column)라인을 통해 제1 픽셀신호를 출력하기 위한 제1 단위 픽셀 회로;
    제2 행에 배치되고, 제2 플로팅 확산 노드를 포함하며, 상기 열라인을 통해 제2 픽셀신호를 출력하기 위한 제2 단위 픽셀 회로; 및
    제1 모드제어신호에 기초하여 상기 제1 플로팅 확산 노드와 상기 제2 플로팅 확산 노드를 선택적으로 접속하기 위한 제1 접속 회로
    를 포함하는 이미지 센싱 장치.
  2. 제1항에 있어서,
    상기 제1 접속 회로는 저 변환 이득(low conversion gain) 구간 동안 상기 제1 플로팅 확산 노드와 상기 제2 플로팅 확산 노드를 전기적으로 접속하고, 고 변환 이득(high conversion gain) 구간 동안 상기 제1 플로팅 확산 노드와 상기 제2 플로팅 확산 노드를 전기적으로 분리하는 이미지 센싱 장치.
  3. 제1항에 있어서,
    상기 제1 접속 회로는 모스 구조(MOS structure)의 게이트 커패시터(gate capacitor)를 포함하는 이미지 센싱 장치.
  4. 제1항에 있어서,
    상기 제1 단위 픽셀 회로는 상기 제1 플로팅 확산 노드를 공유하는 복수의 제1 포토 다이오드를 포함하고,
    상기 제2 단위 픽셀 회로는 상기 제2 플로팅 확산 노드를 공유하는 복수의 제2 포토 다이오드를 포함하는 이미지 센싱 장치.
  5. 제1항에 있어서,
    제3 행에 배치되고, 제3 플로팅 확산 노드를 포함하며, 상기 열라인을 통해 제3 픽셀신호를 출력하기 위한 제3 단위 픽셀 회로; 및
    제2 모드제어신호에 기초하여 상기 제2 플로팅 확산 노드와 상기 제3 플로팅 확산 노드를 선택적으로 접속하기 위한 제2 접속 회로를 더 포함하는 이미지 센싱 장치.
  6. 제5항에 있어서,
    상기 제1 접속 회로는 저 변환 이득(low conversion gain) 구간 동안 상기 제1 플로팅 확산 노드와 상기 제2 플로팅 확산 노드를 전기적으로 접속하고, 고 변환 이득(high conversion gain) 구간 동안 상기 제1 플로팅 확산 노드와 상기 제2 플로팅 확산 노드를 전기적으로 분리하고,
    상기 제2 접속 회로는 상기 저 변환 이득 구간 동안 상기 제2 플로팅 확산 노드와 상기 제3 플로팅 확산 노드를 전기적으로 접속하고, 상기 고 변환 이득 구간 동안 상기 제2 플로팅 확산 노드와 상기 제3 플로팅 확산 노드를 전기적으로 분리하는 이미지 센싱 장치.
  7. 제5항에 있어서,
    상기 제1 및 제2 접속 회로는 각각 모스 구조(MOS structure)의 게이트 커패시터(gate capacitor)를 포함하는 이미지 센싱 장치.
  8. 제5항에 있어서,
    상기 제1 단위 픽셀 회로는 상기 제1 플로팅 확산 노드를 공유하는 복수의 제1 포토 다이오드를 포함하고,
    상기 제2 단위 픽셀 회로는 상기 제2 플로팅 확산 노드를 공유하는 복수의 제2 포토 다이오드를 포함하고,
    상기 제3 단위 픽셀 회로는 상기 제3 플로팅 확산 노드를 공유하는 복수의 제3 포토 다이오드를 포함하는 이미지 센싱 장치.
  9. 제1 프레임(frame) 구간 동안, 같은 열(column)에 배치된 복수의 단위 픽셀 회로에 각각 포함된 복수의 플로팅 확산 노드(floating diffusion node)를 전기적으로 접속하는 단계; 및
    상기 제1 프레임 시간 동안, 상기 복수의 단위 픽셀 중 어느 하나의 단위 픽셀 회로로부터 저 변환 이득(low conversion gain) 모드에 따른 이미지 데이터를 생성하는 단계
    를 포함하는 이미지 센싱 장치의 동작 방법.
  10. 제9항에 있어서,
    제2 프레임 시간 동안, 상기 복수의 단위 픽셀 회로에 각각 포함된 상기 복수의 플로팅 확산 노드를 전기적으로 분리하는 단계; 및
    상기 복수의 단위 픽셀 중 어느 하나의 단위 픽셀 회로로부터 고 변환 이득(high conversion gain) 모드에 따른 이미지 데이터를 생성하는 단계를 더 포함하는 이미지 센싱 장치의 동작 방법.
  11. 제1 프레임(frame) 구간 동안, 각각의 단위 픽셀 회로가 저 변환 이득(low conversion gain) 모드와 고 변환 이득(high conversion gain) 모드로 순서대로 동작하는 단계; 및
    상기 제1 프레임 시간 동안, 상기 각각의 단위 픽셀 회로가 상기 저 변환 이득 모드에 따른 이미지 데이터와 상기 고 변환 이득 모드에 따른 이미지 데이터를 생성하는 단계
    를 포함하는 이미지 센싱 장치의 동작 방법.
  12. 제11항에 있어서,
    상기 저 변환 이득 모드 시, 같은 열(column)에 배치된 복수의 단위 픽셀 회로에 각각 포함된 복수의 플로팅 확산 노드(floating diffusion node)가 전기적으로 접속되는 이미지 센싱 장치의 동작 방법.
  13. 제12항에 있어서,
    상기 고 변환 이득 모드 시, 상기 복수의 단위 픽셀 회로에 각각 포함된 상기 복수의 플로팅 확산 노드가 전기적으로 분리되는 이미지 센싱 장치의 동작 방법.
  14. 제11항에 있어서,
    상기 각각의 단위 픽셀 회로는 상기 고 변환 이득 모드로 동작한 다음 상기 저 변환 이득 모드로 동작하고,
    상기 각각의 단위 픽셀 회로는 상기 고 변환 이득 모드에 따른 이미지 데이터를 생성한 다음 상기 저 변환 이득 모드에 따른 이미지 데이터를 생성하는 이미지 센싱 장치의 동작 방법.
  15. 제11항에 있어서,
    상기 각각의 단위 픽셀 회로는 상기 고 변환 이득 모드로 동작한 다음 상기 저 변환 이득 모드로 동작한 다음 상기 고 변환 이득 모드로 동작하고,
    상기 각각의 단위 픽셀 회로는 상기 고 변환 이득 모드에 따른 제1 이미지 데이터를 생성한 다음 상기 저 변환 이득 모드에 따른 제2 이미지 데이터를 생성한 다음 상기 고 변환 이득 모드에 따른 제3 이미지 데이터를 생성하는 이미지 센싱 장치의 동작 방법.
  16. 제15항에 있어서,
    상기 제1 이미지 데이터는 상기 각각의 단위 픽셀 회로에 포함된 복수의 포토 다이오드 중 둘 이상의 포토 다이오드로부터 생성된 일부의 전하들에 기초하여 생성되고,
    상기 제2 이미지 데이터는 상기 둘 이상의 포토 다이오드로부터 생성된 나머지 전하들에 기초하여 생성되고,
    상기 제3 이미지 데이터는 상기 복수의 포토 다이오드 중 나머지 하나의 포토 다이오드로부터 생성된 전하들에 기초하여 생성되는 이미지 센싱 장치의 동작 방법.
  17. 제11항에 있어서,
    상기 각각의 단위 픽셀 회로는 상기 저 변환 이득 모드로 동작한 다음 상기 고 변환 이득 모드로 동작하고,
    상기 각각의 단위 픽셀 회로는 상기 저 변환 이득 모드에 따른 제1 이미지 데이터를 생성한 다음 상기 고 변환 이득 모드에 따른 제2 이미지 데이터를 생성하는 이미지 센싱 장치의 동작 방법.
  18. 제17항에 있어서,
    상기 제1 이미지 데이터는 상기 각각의 단위 픽셀 회로에 포함된 복수의 포토 다이오드 중 어느 하나의 포토 다이오드로부터 생성된 전하들에 기초하여 생성되고,
    상기 제2 이미지 데이터는 상기 복수의 포토 다이오드 중 나머지 포토 다이오드들로부터 생성된 전하들에 기초하여 생성되는 이미지 센싱 장치의 동작 방법.
  19. 제17항에 있어서,
    상기 제1 이미지 데이터는 상기 각각의 단위 픽셀 회로에 포함된 복수의 포토 다이오드 중 둘 이상의 포토 다이오드로부터 생성된 전하들에 기초하여 생성되고,
    상기 제2 이미지 데이터는 상기 복수의 포토 다이오드 중 나머지 하나의 포토 다이오드로부터 생성된 전하들에 기초하여 생성되는 이미지 센싱 장치의 동작 방법.
  20. 제11항에 있어서,
    상기 각각의 단위 픽셀 회로는 상기 저 변환 이득 모드로 동작한 다음 상기 고 변환 이득 모드로 동작하고,
    상기 각각의 단위 픽셀 회로는 상기 저 변환 이득 모드에 따른 제1 이미지 데이터를 생성한 다음 상기 고 변환 이득 모드에 따른 제2 이미지 데이터를 생성하고,
    상기 각각의 단위 픽셀 회로는 각각의 전달제어신호에 기초하여 각각의 노출 시간 동안 복수의 포토 다이오드로부터 생성된 일부의 전하들을 각각의 플로팅 확산 노드로 전달하는 이미지 센싱 장치의 동작 방법.
KR1020200135240A 2020-10-19 2020-10-19 이미지 센싱 장치 및 그의 동작 방법 KR20220051623A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200135240A KR20220051623A (ko) 2020-10-19 2020-10-19 이미지 센싱 장치 및 그의 동작 방법
US17/211,268 US11570386B2 (en) 2020-10-19 2021-03-24 Image sensing device and operating method thereof
CN202110654501.1A CN114390229A (zh) 2020-10-19 2021-06-11 图像感测装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200135240A KR20220051623A (ko) 2020-10-19 2020-10-19 이미지 센싱 장치 및 그의 동작 방법

Publications (1)

Publication Number Publication Date
KR20220051623A true KR20220051623A (ko) 2022-04-26

Family

ID=81185853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200135240A KR20220051623A (ko) 2020-10-19 2020-10-19 이미지 센싱 장치 및 그의 동작 방법

Country Status (3)

Country Link
US (1) US11570386B2 (ko)
KR (1) KR20220051623A (ko)
CN (1) CN114390229A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230290803A1 (en) * 2022-03-09 2023-09-14 Smartsens Technology(Hk) Co., Limited Pixel structure, image sensor, and Method for Controlling Image Sensor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7728896B2 (en) 2005-07-12 2010-06-01 Micron Technology, Inc. Dual conversion gain gate and capacitor and HDR combination
KR100782308B1 (ko) * 2006-07-14 2007-12-06 삼성전자주식회사 입사 광량에 따라 광전류 경로를 선택할 수 있는 ｃｍｏｓ이미지 센서와 이미지 센싱 방법
KR100890152B1 (ko) * 2006-12-22 2009-03-20 매그나칩 반도체 유한회사 Ｃｍｏｓ 이미지 센서를 위한, 작은 크기, 높은 이득 및낮은 노이즈의 픽셀
JP5664175B2 (ja) 2010-11-29 2015-02-04 ソニー株式会社 固体撮像装置とその駆動方法、及び電子機器
US8896733B2 (en) * 2011-01-21 2014-11-25 Aptina Imaging Corporation Imaging system with automatic conversion gain selection
US9247170B2 (en) * 2012-09-20 2016-01-26 Semiconductor Components Industries, Llc Triple conversion gain image sensor pixels
JP5897752B1 (ja) * 2015-05-14 2016-03-30 ブリルニクスジャパン株式会社 固体撮像装置およびその駆動方法、電子機器
US11394910B2 (en) * 2016-01-19 2022-07-19 SK Hynix Inc. Image sensing device generating pixel signal with boost voltage and operating method thereof
US10290673B1 (en) * 2017-12-22 2019-05-14 Omnivision Technologies, Inc. Bitline settling improvement and FPN reduction by floating bitline during charge transfer
US10116892B1 (en) * 2017-12-22 2018-10-30 Omnivision Technologies, Inc. Bitline boost for fast settling with current source of adjustable bias
KR102560775B1 (ko) * 2018-12-20 2023-07-28 삼성전자주식회사 이미지 센서
KR20200118723A (ko) * 2019-04-08 2020-10-16 삼성전자주식회사 픽셀 그룹들을 포함하는 이미지 센서 및 이를 포함하는 전자 장치
US20210075986A1 (en) * 2019-09-09 2021-03-11 Semiconductor Components Industries, Llc Configurable pixel readout circuit for imaging and time of flight measurements
US11140343B1 (en) * 2020-03-31 2021-10-05 Semiconductor Components Industries, Llc Image sensors having an adjustable current source for column settling speedup

Also Published As

Publication number Publication date
US11570386B2 (en) 2023-01-31
CN114390229A (zh) 2022-04-22
US20220124266A1 (en) 2022-04-21

Similar Documents

Publication Publication Date Title
TWI507035B (zh) 具有補充電容性耦合節點之影像感測器
KR101198249B1 (ko) 이미지센서의 컬럼 회로 및 픽셀 비닝 회로
US9241117B2 (en) Image pickup apparatus
EP2375728B1 (en) Solid-state image pickup element and method for controlling same
US20140078368A1 (en) Triple conversion gain image sensor pixels
US11805331B2 (en) Image sensors having high dynamic range imaging pixels
US20120175498A1 (en) Image sensors and methods with shared control lines
KR20140111853A (ko) 이미지 센서 및 2행 동시 독출 방법
JP2010011224A (ja) 固体撮像装置
CN101410982A (zh) 降低成像器中的噪音
US11632508B2 (en) Image sensor and imaging device including the same
US20090046187A1 (en) Solid-state imaging device
JP2007166135A (ja) 撮像装置
KR20110025376A (ko) 다중 플로팅 확산 영역을 갖는 단위 픽셀 및 이를 포함한 이미지 센서
WO2013088699A1 (ja) 固体撮像装置、撮像装置
CN107770460B (zh) 图像感测装置
KR20220051623A (ko) 이미지 센싱 장치 및 그의 동작 방법
US20210152771A1 (en) Backside illuminated global shutter image sensor with an analog memory charge coupled device
CN110557587B (zh) 图像传感器和操作该图像传感器的方法
JP2012244379A (ja) 固体撮像装置
KR101867344B1 (ko) 픽셀의 구동방법 및 이를 이용하는 cmos 이미지센서
CN111314636B (zh) 具有改进的列数据移位读取的cmos图像传感器
US10652492B1 (en) CMOS image sensor with improved column data shift readout
KR20180096839A (ko) 픽셀의 구동방법 및 이를 이용하는 cmos 이미지센서
KR20220060297A (ko) 이미지 센싱 장치