KR101174606B1 - 회로 접속 구조체 및 그 제조방법 및 회로 접속 구조체용반도체 기판 - Google Patents

회로 접속 구조체 및 그 제조방법 및 회로 접속 구조체용반도체 기판 Download PDF

Info

Publication number
KR101174606B1
KR101174606B1 KR1020087003289A KR20087003289A KR101174606B1 KR 101174606 B1 KR101174606 B1 KR 101174606B1 KR 1020087003289 A KR1020087003289 A KR 1020087003289A KR 20087003289 A KR20087003289 A KR 20087003289A KR 101174606 B1 KR101174606 B1 KR 101174606B1
Authority
KR
South Korea
Prior art keywords
circuit
semiconductor substrate
manufacturing
connection structure
nitrogen
Prior art date
Application number
KR1020087003289A
Other languages
English (en)
Other versions
KR20080036079A (ko
Inventor
유이치 카네야
토시아키 타나카
토시아키 이타바시
Original Assignee
히다치 가세고교 가부시끼가이샤
히다치 가세이듀퐁 마이쿠로시스데무즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 가세고교 가부시끼가이샤, 히다치 가세이듀퐁 마이쿠로시스데무즈 가부시키가이샤 filed Critical 히다치 가세고교 가부시끼가이샤
Publication of KR20080036079A publication Critical patent/KR20080036079A/ko
Application granted granted Critical
Publication of KR101174606B1 publication Critical patent/KR101174606B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29357—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29369—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29384—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29388—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/293 - H01L2224/29391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

추가적인 표면 처리로 내열성 수지막에 화학적으로 안정한 관능기를 도입하여 접착성을 개선하고, 고온 고습시에 있어서도 내열성 수지막과 회로 접착 부재 사이에 뛰어난 접착성을 나타내는 회로 접속 구조체를 제공한다. 회로 접속 구조체(1A)에서는, 반도체 기판(2)과 회로 부재(3)가 이들의 사이에 협지되는 회로 접착 부재(4)에 의해서 접착되어 있다. 또한, 회로 접착 부재(4) 중의 도전성 입자(8)에 의해, 반도체 기판(2) 표면의 제1의 회로 전극(5)과 회로 부재(3)의 제2의 회로 전극(7)이 전기적으로 접속된다. 반도체 기판(2)은, 질소, 암모니아 등을 포함하는 가스를 사용하여, 플라즈마 처리에 의해 표면 개질 처리되어 있다. 따라서, 반도체 기판(2)의 내열성 수지막(5)과 회로 접착 부재(4)는, 고온 고습하에 있어서도 장기에 걸쳐 강고하게 접착되어 있다.

Description

회로 접속 구조체 및 그 제조방법 및 회로 접속 구조체용 반도체 기판{CIRCUIT CONNECTION STRUCTURE, METHOD FOR MANUFACTURING SAME, AND SEMICONDUCTOR SUBSTRATE FOR CIRCUIT CONNECTION STRUCTURE}
본 발명은, 액정표시장치 등에 사용되는 회로 접속 구조체 및 그 제조방법 및 회로 접속 구조체용 반도체 기판에 관한 것이다. 더욱 상세하게는, 반도체 기판과 회로 부재를, 회로 접착 부재를 사용하여 접착하고, 또한 전기적으로 접속하는 회로 접속 구조체 및 그 제조방법 및 회로 접속 구조체용 반도체 기판에 관한 것이다.
반도체 칩이나 전자 부품의 소형 박형화, 액정표시장치의 고정세화(高精細化)에 수반하여, 이들에 사용하는 회로나 전극은 고밀도, 고정세화하고 있다. 이와 같은 미세 전극의 접속은, 땜납에 의한 접속이 어렵기 때문에, 최근에는 접착제를 사용하는 방법이 많이 사용되게 되었다.
접착제를 사용하는 접속방법으로서는, 예를 들면 특허문헌 1로 들 수 있는, 절연성 접착제 중에 카본, 니켈, 금속 피복 플라스틱 입자 등의 도전성 입자를 분산한 이방도전성 접착제나 막상물(膜狀物)을 사용하여, 가열 가압에 의해 접착제의 두께 방향으로 전기적 접속을 얻는 방법 ACF(=이방도전성 필름, 이하, ACF라 한다) 방법과, 예를 들면 특허문헌 2로 들 수 있는, 도전성 입자를 사용하지 않고 접속시에 압착하여 전극면의 미세 요철의 직접 접촉에 의해 전기적 접속을 얻는, NCF(=비도전성 필름, 이하, NCF라 한다)법이 있다.
최근, ACF를 개재한 전극 반도체 기판 용도로서, COG(칩ㆍ온ㆍ글래스) 방식이나 COF(칩ㆍ온ㆍ플레키) 방식에 의한 액정 드라이버 IC의 실장이 행해지고 있다. 그 드라이버 IC표면에는, 폴리이미드막이나 폴리벤족사졸막 등의 내열성 수지 조성물이 널리 사용되고 있다. 내열성 수지 조성물과 ACF, NCF 등의 접착 필름간에는, 우수한 접착성이 요구되고, 특히 실장 후의 칩으로서 내냉열(耐冷熱) 사이클 시험이나 고온 고습 시험에 대한 신뢰성이 높은 접착성이 요구되고 있다.
내열성 수지인 폴리이미드막과 ACF 사이의 접착성을 향상시키는 수단으로서, 특허문헌 3에는, 폴리이미드막에의 플라즈마 처리에 의한 접착성 향상에 관한 기술이 기재되어 있다. 또한 특허문헌 4에도, 폴리이미드막에의 저온 플라즈마 처리에 의한 접착성 향상에 관한 기술이 기재되어 있다.
특허문헌 1 : 일본특허공개공보 소55-104007호
특허문헌 2 : 일본특허공개공보 소60-262430호
특허문헌 3 : 일본특허공개공보 2003-73862호
특허문헌 4 : 일본특허공개공보 2003-163451호
발명의 개시
발명이 해결하고자 하는 과제
그러나, 특허문헌 3에 있어서, 구체적으로 개시되는 처리 가스의 종류는 산 소 뿐이어서, 실장 후의 칩으로서, 내냉열 사이클 시험이나 고온 고습 시험에 대한 신뢰성이 높은 접착성에 관한 기재는 전혀 없다. 또한, 특허문헌 4에는, 구체적으로 개시되는 처리 가스의 종류는 산소 뿐이어서, 실장 후의 칩으로서, 내냉열 사이클 시험이나 고온 고습 시험에 대한 신뢰성이 높은 접착성에 관한 기재는 전혀 없다. 실제, 산소로는, 이 접착성의 장기간의 개선 효과는 달성할 수 없다는 문제점이 있었다.
본 발명은, 이상과 같은 종래의 과제를 해결하기 위해서 이루어진 것이며, 내열성 수지 조성물의 표면에 물리적으로 요철을 만들거나, 표면을 소수성으로 하여 흡습 열화를 방지하여 접착성을 개선하는 것이 아니라, 추가적인 표면 처리로 내열성 수지막에 화학적으로 안정한 관능기를 도입하여 접착성을 개선하고, 고온 고압하에서의 사용에 있어서도, 내열성 수지막과 회로 접착 부재간에 우수한 접착성을 나타낼 수 있는 회로 접속 구조체 및 그 제조방법 및 회로 접속 구조체용 반도체 기판을 제공하는 것을 목적으로 한다.
과제를 해결하기 위한 수단
상술한 과제를 해결하고, 목적을 달성하기 위해서, 본 발명에 의한 회로 접속 구조체의 제조방법은, 질소, 암모니아 및 히드라진으로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는 질소계 가스를 사용하여, 표면에 내열성 수지막 및 제1의 회로 전극을 가지는 반도체 기판을 플라즈마 처리하여 표면 개질 처리를 행하는 공정과, 상기 표면 개질 처리된 반도체 기판과, 상기 제1의 회로 전극에 대향하는 제2의 회로 전극을 표면에 가지는 회로 부재를, 회로 접착 부재를 개재시켜 상기 제1 및 제2의 회로 전극이 대향하도록 배치하는 공정과, 상기 반도체 기판 및 상기 회로 부재를 압착하여, 상기 반도체 기판 및 상기 회로 부재를 접착함과 동시에, 대향하는 상기 제1 및 제2의 회로 전극끼리를 전기적으로 접속하는 압착 공정을 포함하는 것을 특징으로 한다.
또한, 본 발명에 의한 회로 접속 구조체의 제조방법에 있어서는, 상기 회로 접착 부재가, 도전성 입자를 포함하고, 상기 제1 및 제2의 회로 전극은 상기 도전성 입자를 개재하여 전기적으로 접속되는 것을 특징으로 한다.
또한, 본 발명에 의한 회로 접속 구조체의 제조방법에 있어서는, 상기 질소계 가스가, 수소 또는 불활성 가스를 더 포함하는 혼합 가스인 것을 특징으로 한다.
또한, 본 발명에 의한 회로 접속 구조체의 제조방법에 있어서는, 상기 질소계 가스의 비율이, 상기 혼합 가스에 대해서 20~100용량%인 것을 특징으로 한다.
또한, 본 발명에 의한 회로 접속 구조체의 제조방법에 있어서는, 상기 내열성 수지막이, 폴리아미드, 폴리이미드, 폴리아미드이미드, 폴리벤족사졸, 폴리벤조이미다졸 및 벤조시클로부텐으로 이루어지는 군으로부터 선택되는 적어도 2종의 코폴리머, 또는 상기 군으로부터 선택되는 적어도 1종의 전구체로 이루어지는 막인 것을 특징으로 한다.
또한, 본 발명에 의한 회로 접속 구조체의 제조방법에 있어서는, 상기 플라즈마 처리를, 0.5Pa로부터 상압의 범위의 압력으로 행하는 것을 특징으로 한다.
또한, 본 발명에 의한 회로 접속 구조체의 제조방법에 있어서는, 상기 반도체 기판이, 반도체 소자인 것을 특징으로 한다.
또한, 본 발명에 의한 회로 접속 구조체의 제조방법에 있어서는, 상기 회로 부재가, 유리 기판, 금속 기판 또는 세라믹 기판인 것을 특징으로 한다.
또한, 본 발명에 의한 회로 접속 구조체의 제조방법에 있어서는, 상기 회로 접착 부재가, 접착 필름 또는 접착 페이스트인 것을 특징으로 한다.
또한, 본 발명에 의한 회로 접속 구조체의 제조방법에 있어서는, 상기 접착 필름 또는 접착 페이스트가, 에폭시계 수지를 포함하는 것을 특징으로 한다.
또한, 본 발명에 의한 회로 접속 구조체는, 상기 회로 접속 구조체의 제조방법에 의해 제조되는 것을 특징으로 한다.
또한, 본 발명에 의한 회로 접속 구조체용 반도체 기판에 있어서는, 표면에 내열성 수지막 및 제1의 회로 전극을 가지고, 질소, 암모니아 및 히드라진으로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는 질소계 가스를 사용하여, 플라즈마 처리에 의해 표면 개질 처리가 실시된 것을 특징으로 한다.
발명의 효과
본 발명에 의하면, 반도체 기판을 플라즈마 처리하여 표면 개질 처리를 행하므로, 반도체 기판의 표면에 형성된 내열성 수지막과, 회로 접착 부재, 그 중에서도 에폭시계 수지를 포함하는 접착 필름과의 접착성이 향상하기 때문에, 고온 고습하에 있어서도 장기에 걸쳐 양호한 접착성을 유지할 수 있고, 높은 신뢰성을 가지는 회로 접속 구조체를 제조할 수 있다는 효과를 제공한다.
도 1은, 본 발명의 실시의 형태 1에 의한 회로 접속 구조체를 나타내는 개략 단면도이다.
도 2는, 반도체 기판과 회로 부재를 대향시킨 상태를 나타내는 개략 단면도이다.
도 3은, 반도체 기판과 회로 부재와의 사이에 회로 접착 부재(ACF)를 배치한 상태를 나타내는 개략 단면도이다.
도 4는, 본 발명의 실시의 형태 2에 의한 회로 접속 구조체를 나타내는 개략 단면도이다.
도 5는, 반도체 기판과 회로 부재와의 사이에 회로 접착 부재(NCF)를 배치한 상태를 나타내는 개략 단면도이다.
<부호의 설명>
1A, 1B 회로 접속 구조체
2 반도체 기판
3 회로 부재
4 회로 접착 부재
5 내열성 수지막
6 제1의 회로 전극
7 제2의 회로 전극
8 도전성 입자
발명을 실시하기 위한 최선의 형태
이하에, 본 발명에 관한 회로 접속 구조체 및 그 제조방법 및 회로 접속 구조체용 반도체 기판의 실시의 형태를, 도면에 근거하여 상세하게 설명한다. 또, 실시의 형태에 의해 본 발명이 한정되는 것은 아니다.
(실시의 형태 1)
도 1은, 본 발명의 실시의 형태 1에 의한 회로 접속 구조체를 나타내는 개략 단면도이다. 실시의 형태 1은, 회로 접착 부재(4)로서 이방도전성 필름(ACF)을 사용한 경우에 관하여 설명한다. 도 1에 있어서, 회로 접속 구조체(1A)는, 반도체 기판(2)과 회로 부재(3)가 회로 접착 부재(4)를 협지(挾持)하여 구성되어 있다.
반도체 기판(2)의 표면에는, 내열성 수지막(5)이 구비되어 있고, 제1의 회로 전극, 예를 들면 금 전극이 다수 형성되어 있다. 회로 부재(3)의 표면에는, 제1의 회로 전극(6)에 대향하는 제2의 회로 전극(7)이 다수 형성되어 있다. 또, 이들의 제1 및 제2의 회로 전극(6), (7)이 각각 형성되어 있는 반도체 기판(2) 및 회로 부재(3)의 면을, 이들의 표면으로 한다.
반도체 기판(2)과 회로 부재(3)는, 회로 접착 부재(4)에 의해서 접착되어 있다. 특히, 내열성 수지막(5)과 회로 접착 부재(4)는, 후술하는 바와 같이, 강고하게 접착되어 있다. 또한, 회로 접착 부재(4) 중에는, 도전성 입자(8)가 분산되어 있고, 제1의 회로 전극(6)과 제2의 회로 전극(7)의 사이에 개재하는 도전성 입자(8)에 의해서, 제1의 회로 전극(6)과 제2의 회로 전극(7)이 전기적으로 접속된다. 한편, 이들의 전극간에 개재하고 있지 않은 도전성 입자(8)는 회로 접착 부재(4) 내에 분산하고 있으므로, 전극 이외의 부분에서는 절연성이 유지되고 있다.
본 발명의 내열성 수지막(5)에 사용되는 내열성 수지 조성물로서는, 폴리아미드, 폴리이미드, 폴리아미드이미드, 폴리벤족사졸, 폴리벤조이미다졸 및 벤조시클로부텐으로부터 선택되는 적어도 2종의 코폴리머를 사용할 수 있다. 또한, 폴리아미드, 폴리이미드, 폴리아미드이미드, 폴리벤족사졸, 폴리벤조이미다졸 및 벤조시클로부텐으로부터 선택되는 적어도 1종의 전구체도 사용할 수 있다. 이때, 미리 감광성 처리된 폴리이미드, 폴리벤족사졸 등을 사용하는 것도 가능하다. 예를 들면, 폴리이미드는, 일반식(I)로 표시되는 반복 단위를 가진다.
[화1]
Figure 112008009881783-pct00001
(식 중, W는 4가의 유기기를 가지고, R은 2가의 유기기를 나타낸다)
본 발명의 회로 접착 부재(4)로서는, 페이스트상, 필름상의 것을 사용할 수 있지만, 특히 ACF 등의 접착 필름이 바람직하다. 이 접착 필름으로서는, 열가소성 재료나, 열이나 빛에 의해 경화하는 열경화성 재료가 널리 적용될 수 있다. 반도체 기판(2)과 회로 부재(3)를 접착한 후의 내열성이나 내습성이 뛰어나기 때문에, 열경화성 재료의 적용이 바람직하다.
회로 접착 부재(4)의 원료 성분으로서는, 잠재성 경화제를 함유한 에폭시계 수지나, 과산화물 등의 라디칼계 경화제를 함유한 아크릴계 수지를 사용할 수 있고, 이들은 단시간 경화가 가능하고 접착 작업성이 좋으며, 분자 구조상 접착성이 뛰어나므로 바람직하다. 특히 에폭시계 수지는, 후술하는 플라즈마 처리에 의해, 내열성 수지막(5) 표면에 생성된 아미드기(-NH-CO-), 아미노기(-NH2) 등의 관능기와의 접착성이 매우 향상하므로 더욱 바람직하다.
ACF에는, 도전성 입자나 소량의 절연성 입자를 첨가해도 좋고, 반도체 기판(2)과 회로 접착 부재(4)가 일체로 된 접착제 부착 반도체 칩의 제조시에 있어서의 가열 가압시에, 두께 유지재로서 작용하므로 바람직하다. 도전성 입자나 절연성 입자의 배합 비율은, ACF에 대해서 0.1~30용량%로 하는 것이 바람직하다. 또한, 이방도전성으로 하는 데에는, 도전성 입자를 ACF에 대해서 0.5~15용량% 배합하는 것이 바람직하다.
회로 접착 부재(4)에 배합하는 도전성 입자로서는, Au, Ag, Pt, Co, Ni, Cu, W, Sb, Sn, 땜납 등의 금속 입자나, 카본, 흑연 등이 있고, 또한 이들 도전성 입자를 핵재(核材)로 하거나, 또는 비도전성인 유리, 세라믹스, 플라스틱 등의 고분자 등으로 이루어지는 핵재에, 상기한 바와 같은 재질로 이루어지는 도전층을 피복 형성한 것이라도 좋다. 더욱이, 도전성 재료를 절연층으로 피복하여 이루어지는 절연 피복 입자나, 도전성 입자와 유리, 세라믹스, 플라스틱 등의 절연 입자의 병용 등도, 후술하는 반도체 기판(2) 및 회로 부재(3)의 위치 맞춤에 있어서 분해능이 향상하므로, 적합하게 사용할 수 있다. 도전성 입자의 입경은, 미소한 전극상에 1개 이상, 바람직하게는 가능한 한 많은 입자수를 확보하는 데에는, 작은 입경 입자가 적합하고, 15㎛ 이하, 보다 바람직하게는 1~7㎛이다.
반도체 기판(2)으로서는, 예를 들면 실리콘 웨이퍼를 개편화(個片化)한 반도체소자 등을 사용할 수 있다. 또한, 회로 부재(3)로서는, 유리 기판, 금속 기판 또는 세라믹 기판 등을 사용할 수 있고, 또한 플렉서블 배선판이나 TAB 테이프 등도 사용할 수 있다.
다음에, 이상과 같이 구성된 회로 접속 구조체(1A)의 제조방법에 관하여 설명한다. 우선, 반도체 기판(2)에 내열성 수지막(5)의 원료가 되는 내열성 수지 조성물을 스핀 코트법 등에 의해 도포하고, 가열 처리를 실시하여 열경화한다. 이것에 의해, 반도체 기판(2)의 표면에 내열성 수지막(5)이 형성된다.
다음에, 내열성 수지막(5)이 형성된 반도체 기판(2)의 표면에, 제1의 회로 전극(6)을 형성한다. 이 제1의 회로 전극(6)은, 미리 반도체 기판(2)에 적층되어 있는 금속층을 에칭 처리에 의해 노출하여 형성할 수 있고, 혹은, 범프 등의 전극 부재를 반도체 기판(2)에 설치하는 것에 의해 형성해도 좋다.
또한, 내열성 수지막(5) 및 제1의 회로 전극(6)이 형성된 반도체 기판(2)을 플라즈마 처리하는 것에 의해, 표면 개질 처리를 행한다.
플라즈마 처리에 사용하는 플라즈마 처리 장치로서는, 예를 들면, 반도체의 가공용으로 사용되는 드라이 에칭 장치를 적합하게 사용할 수 있다.
플라즈마 처리에 사용하는 가스로서는, 질소, 암모니아, 히드라진의 적어도 1종을 포함하는 질소계 가스를 적합하게 사용할 수 있다. 또, 여기에서 질소계 가스란, 질소 원자를 포함하는 플라즈마 처리용 가스를 의미한다. 이들 중에서 바람직한 것은, 질소 또는 암모니아이다. 바람직한 형태로서는, 상기 이외의 가스를 포함하는 경우, 혼합하는 가스에는 산소나 불화탄화수소를 50% 이상 포함하지 않고, 헬륨이나 아르곤 등의 불활성 가스나 수소로부터 선택되는 가스를 혼합한다. 보다 바람직한 형태는, 질소, 암모니아, 히드라진의 적어도 1종으로 이루어지는 질소계 가스나, 또는 이들과 수소 혹은 불활성 가스로 이루어지는 혼합 가스이다. 또한, 혼합 가스 중의 질소계 가스의 비율은, 20~100용량%인 것이 바람직하다. 질소계 가스의 비율이 20용량% 미만이면, 반도체 기판(2)의 표면 개질 처리가 충분히 행해지지 않고, 소망하는 기판 접착 성능이 얻어지지 않기 때문에 바람직하지 않다.
플라즈마 처리를 행하는 데에는, 내열성 수지막(5) 및 제1의 회로 전극(6)이 형성된 반도체 기판(2)을 플라즈마 처리 장치(도시하지 않는다) 내에 배치하고, 상기 질소계 가스나 혼합 가스를 플라즈마 처리 장치 내에 도입한다. 다음에, 장치 내를 일정한 압력으로 유지하면서 고주파를 인가(引加)하고, 일정 시간 플라즈마 방전을 발생하게 한다. 장치 형식, 전원 주파수, 가스의 종류에 따라서 압력은 변하지만, 플라즈마 처리 장치의 계내의 압력은, 0.5Pa로부터 상압, 즉 대기압인 것이 바람직하다. 계내의 압력이 이들의 상한 또는 하한을 넘으면, 방전을 유지할 수 없기 때문에, 표면 개질 처리를 행할 수 없으므로, 바람직하지 않다.
플라즈마 처리 시간은, 0.1분~60분의 범위이며, 한 장씩 처리하는 매엽식(枚葉式) 장치의 경우, 바람직하게는 0.5분~5분이다. 인가하는 전력, 바이어스 전압, 기판 온도 등 그 밖의 조건은 공지의 방법으로 사용할 수 있지만, 양호한 표면 상태를 유지하기 위해서, 기판 바이어스 또는 자기 바이어스 전압은 -200V 이상 0V 이하, 기판 온도는 0℃ 이상 200℃ 이하의 범위에 있어서의 플라즈마 처리가 바람직하다.
다음에, 도 2에 나타낸 바와 같이, 플라즈마 처리를 실시한 반도체 기판(2)과 제1의 회로 전극(6)에 대향하는 제2의 회로 전극(7)이 표면에 다수 형성된 회로 부재(3)를 준비하고, 도 3에 나타낸 바와 같이, 제1의 회로 전극(6)과 제2의 회로 전극(7)이 서로 겹치도록, 반도체 기판(2)과 회로 부재(3)를 위치 맞춤하여 대향 배치한다. 이때, 이들의 반도체 기판(2)과 회로 부재(3)와의 사이에, 회로 접착 부재(4)를 배치해 둔다.
계속하여, 도 3의 화살표로 나타낸 바와 같이, 반도체 기판(2)과 회로 부재(3)를 압착하는 것에 의해 이들의 반도체 기판(2) 및 회로 부재(3)를 접착한다. 반도체 기판(2)과 회로 부재(3)와의 접착은, 공지의 방법을 사용할 수 있다. 예를 들면, 회로 접착 부재(4)를 일단 반도체 기판(2) 또는 회로 부재(3)에 가부착하고, 이들의 반도체 기판(2) 및 회로 부재(3)의 위치 맞춤을 행한 후, 가열 가압 혹은 가압에 의해서, 반도체 기판(2) 및 회로 부재(3)를 접착한다. 이때, 도 1에 나타낸 바와 같이, 서로 대향하는 제1 및 제2의 회로 전극(6, 7)끼리를, 회로 접착 부재(4) 내의 도전성 입자(8)에 의해서 전기적으로 접속할 수 있다.
반도체 기판(2)과 회로 부재(3)와의 위치 맞춤은, 현미경이나 화상 기억장치를 사용해서 행하여도 좋고, 이때, 위치 맞춤 마크의 병용도 유효하다. 상기 가열 가압은, 반도체 기판(2)으로서의 칩 1개마다라도 좋지만, 다수개를 동시에 압착 가능하면, 생산성의 향상에 유효하다. 본 발명에 의한 내열성 수지막(5)과 회로 접착 부재(4)와의 접착 방법은, 싱글 칩으로도 멀티 칩의 실장에 대해서도 적응 가능하다.
본 발명에 있어서 ACF의 압착 공정에서의 압착 조건으로서, 가열 온도는, 100℃ 이상 260℃ 이하가 바람직하고, 더욱 바람직하게는 150℃ 이상 200℃ 이하의 범위이다. 가열 시간은, 1초 이상 5분 이하가 바람직하고, 더욱 바람직하게는 5초 이상 30초 이하의 범위이다. 압착 압력은, 단위면적당, 10MPa 이상 200MPa 이하가 바람직하고, 더욱 바람직하게는 20MPa 이상 150MPa 이하의 범위이다.
내열성 수지막(5)과 회로 접착 부재(4)와의 접착에 관해서, 전자 정보 통신 학회 논문잡지 C-II　Vol.J74-C-II, No.6, pp489-497(1991)에는, 질소 플라즈마 처리에 의해, 폴리이미드의 표면에 아미드기(-NH-CO-), 아미노기(-NH2) 등의 관능기가 생성된다고 보고되어 있다. 다만, 이 논문에서는, 펩티드 결합의 형성에 의해 폴리이미드끼리의 접착력은 향상하지만, 질소 플라즈마로는, 산소와 사불화탄소와의 플라즈마에 비하여 약 반의 시간 밖에 접착력이 지속하지 않는 것이 나타나 있다. 따라서, 이 논문은, 접착하는 대상이 폴리이미드끼리이므로 본 발명과는 다르고, 또한, 장기에 걸쳐 접착력이 유지되고 있지 않다.
또한, 일반적으로, 아미드기와 에폭시기와의 사이에서는, 열에 의해 삽입 반응이나 부가 반응을 일으키는 것이 알려져 있다. 따라서, 내열성 수지막(5)의 표면을 상술한 혼합 가스를 사용하여 플라즈마 처리에 의해 표면 개질을 행한 반도체 기판(2)과, 회로 접착 부재(4)를 열압착시키면, 아미드기와 에폭시기 사이에 새롭게 화학 결합이 형성되기 때문에, 내열성이 높고, 신뢰성이 높은 접착성을 가지는 회로 접속 구조체가 얻어진다고 생각된다. 더욱이 고온, 고습하에서도 양호한 접착성을 장기에 걸쳐 유지할 수 있다.
또, 내열성 수지막(5) 및 제1의 회로 전극(6)이 형성된 반도체 기판(2)을 플라즈마 처리하고 나서 열압착 공정까지 장기간 방치한 경우에서도, 회로 접착 부재(4)와의 열압착은 가능하다. 따라서, 미리 플라즈마 처리를 실시한 반도체 기판(2)을, 보존, 운반 등을 하는 것도 가능하고, 그 후, 회로 접속 구조체용으로 사용할 수 있다. 다만, 질소나 암모니아 등의 가스에 의한 또 한번의 플라즈마 처리나, 흡착수를 방출시키기 위해서 가열 처리를 행하는 쪽이 바람직하다.
본 발명은, 질소계 가스로 플라즈마 처리를 행하는 것에 의해, 내열성 수지막(5)의 표면 개질을 행하여, 접착성 개선에 기여하는 관능기를 형성시키는 것이다. 다만, 내열성 수지막(5)의 표면의 오염물이나 열화층의 제거, 표면의 요철성 개선 등을 목적으로 하여, 본 발명의 질소계 가스, 다른 가스종, 예를 들면 산소, 산소/사불화탄소 혼합가스 등으로 플라즈마 처리를 행하여도 좋다. 다음에, 접착성 개선에 유효한 치환기 도입을 목적으로 하여, 본 발명의 질소계 가스로의 플라즈마 처리를 연속 또는 비연속으로 행할 수 있다. 이때 중요한 것은, 회로 부재(3)와의 압착 전에 있어서의 반도체 기판(2)의 최종 플라즈마 처리를, 질소계 가스에서 행하는 것이다.
(실시의 형태 2)
도 4는, 본 발명의 실시의 형태 2에 의한 회로 접속 구조체를 나타내는 개략 단면도이다. 실시의 형태 2에서는, 회로 접착 부재(4)로서 비도전성 필름(NCF)을 사용하고 있고, 그 밖에는 실시의 형태 1과 같은 재료나 제조방법을 적용할 수 있으므로, 중복하는 기재는 생략한다.
도 4에 있어서, 회로 접속 구조체(1B)는, 반도체 기판(2)과, 회로 부재(3)가 회로 접착 부재(4)를 협지하여 구성되어 있다. 또, 회로 접착 부재(4)는, 도전성 입자를 포함하지 않는다. 반도체 기판(2)의 표면에는, 내열성 수지막(5)을 구비하고 있고, 제1의 회로 전극, 예를 들면 금 전극이 다수 형성되어 있다. 회로 부재(3)의 표면에는, 제1의 회로 전극(6)에 대향하는 제2의 회로 전극(7)이 다수 형성되어 있다.
반도체 기판(2)과 회로 부재(3)는, 회로 접착 부재(4)에 의해 접착되어 있다. 제1의 회로 전극(6)과 제2의 회로 전극(7)은, 서로 직접 접촉하는 것에 의해, 전기적으로 접속되어 있다. 이들의 제1의 회로 전극(6) 및 제2의 회로 전극(7)은, 금 전극 등의 범프 이외에, 선단(先端)을 절단한 상태의 땜납이나 본딩 와이어 등이어도 좋다.
다음에, 이상과 같이 구성된 회로 접속 구조체(1B)의 제조방법에 관해서 설명한다. 도 2에 나타낸 바와 같이, 실시의 형태 1과 같이 플라즈마 처리를 실시한 반도체 기판(2)과, 제1의 회로 전극(6)에 대향하는 제2의 회로 전극(7)이 표면에 다수 형성된 회로 부재(3)를 준비한다. 다음에, 도 5에 나타낸 바와 같이, 제1의 회로 전극(6)과 제2의 회로 전극(7)이 서로 겹치도록, 반도체 기판(2)과 회로 부재(3)를 위치 맞춤하여 대향 배치한다. 이때, 이들의 반도체 기판(2)과 회로 부재(3)와의 사이에, 회로 접착 부재(4)를 배치해 둔다.
계속하여, 도 5의 화살표로 나타낸 바와 같이, 회로 접착 부재(4)를 협지한 상태에서, 반도체 기판(2)과 회로 부재(3)를 압착한다. 이 압착은, 실시의 형태 1과 같이 행할 수 있다. 반도체 기판(2)과 회로 부재(3)를 압착하는 것에 의해, 도 4에 나타낸 바와 같이, 반도체 기판(2)과 회로 부재(3)가 기계적으로 접착하고, 또한 제1의 회로 전극(6)과 제2의 회로 전극(7)은, 직접 접촉하는 것에 의해 전기적으로 접속된다.
이렇게 하여, 고온, 고습하에서도 양호한 접착성을 장기에 걸쳐 유지할 수 있는 회로 접속 구조체(1B)를 제조할 수 있다.
이하, 실시예 및 비교예에 의해, 본 발명을 더욱 구체적으로 설명한다. 또, 이하의 실시예에 의해 본 발명이 한정되는 것은 아니다.
(실시예 1)
［1］(합성예 1) 폴리이미드 전구체 니스의 작성
온도계, 교반 장치, 냉각관 및 질소 도입관을 구비한 4구 세퍼러블 플라스크 중에서, N-메틸-2-피롤리돈 289.2g에 4,4'-디아미노디페닐에테르 20.02g(0.1몰)을 용해시킨 후, 피로메리트산이무수물　31.02g(0.1몰)을 가하고, 실온에서 6시간 교반했다. 그 후, 점도 조정을 행하여, 15중량%의 폴리이미드 전구체 니스를 얻었다.
얻어진 폴리이미드 전구체에, 수지분의 1중량% γ-아미노프로필트리에톡시실 란을 포함하는 N-메틸-2-피롤리돈 용액으로 13중량%의 폴리이미드 전구체 니스로 되도록 희석하고, 1㎛ 구멍의 테플론(등록상표) 필터를 사용하여 가압 여과하여, 폴리이미드 전구체 니스를 얻었다.
［2］폴리이미드막의 작성
합성예 1에서 얻어진 내열성 수지막으로서의 폴리이미드 전구체 니스를, 반도체 기판으로서의 5인치 실리콘 웨이퍼에 스핀 도포를 하여, 핫 플레이트상 130℃에서 2분간, 확산로(擴散爐)를 사용하여 질소 분위기하 200℃에서 30분간, 350℃에서 60분간 각각 가열 처리를 하여, 막두께 5㎛의 폴리이미드(α)막 부착 실리콘 기판(X)을 얻었다.
［3］플라즈마 처리
얻어진 폴리이미드(α)막 부착 실리콘 기판(X)을 일본진공(주)제 CSE-1110매엽식 플라즈마 에칭 장치를 사용하여, 질소를 총 유량 25cc/분, 압력 10Pa, 고주파 전력 100W로 2분간 처리를 행하였다. 얻어진 질소 플라즈마 처리가 끝난 폴리벤조옥사졸막 부착 실리콘 기판을 다이아몬드 커터 부착 다이서에 의해서 1cm 각으로 잘라내어, 접착성 평가용 하층 칩으로 했다.
［4］회로 접착 부재
페녹시 수지(고분자량 에폭시 수지)를 함유하는 ACF재, 히타치화성공업(주) 제 AC-8408을 절단하여, 2mm 폭의 테이프상물을 얻었다.
［5］압착
2×10mm 실리콘 기판에, 두께 0.5mm, 장변측 2변에 범프로 불리는 50㎛Φ, 높이 20㎛의 금 전극이 300개 형성되어 있는, 평가용 IC칩을 접착성 평가용 상층 칩으로 했다. 이 접착성 평가용 상층 칩과, 상기 질소 플라즈마 처리가 끝난 하층 칩과 ACF재제 AC-8408을 끼워서, 가열 온도를 160℃로 설정하고, 총 전극 면적당 50MPa에서 10초간 가열 압착을 행하여, 평가용 전극 반도체 기판을 얻었다.
［6］평가
얻어진 평가용 전극 반도체 기판을 121℃, 2atm, 100RH%의 프렛샤 쿠커 시험기에, 24시간 및 48시간 투입했다. 접착 강도 평가는, Dage제 Series4000 접합 강도 시험기를 사용하여, 미처리 샘플과 함께, 260℃의 온도로 설치한 스테이지에 샘플을 올리고 나서 30초 후 전단처리를 행하여, 접착 강도와 파괴 모드의 비교 평가를 행하였다. 프렛샤 쿠커 시험의 미처리품의 결과를 함께 표 1에 나타낸다.
(실시예 2)
［1］(합성예 2) 폴리이미드 전구체 니스의 작성
온도계, 교반 장치, 냉각관 및 질소 도입관을 구비한 4구 세퍼러블 플라스크에, N-메틸-2-피롤리돈 270.0g에 4,4'-디아미노디페닐에테르 18.02g(0.09mol)과 1, 3-비스(3-아미노프로필)-1,1,1-테트라메틸디실록산 2.49g(0.01mol)을 용해시킨 것을 가하고, 피로메리트산이무수물 6.54g(0.03mol)과 3,3',4,4'-비페닐테트라카본산이무수물 20.60g(0.07mol)을 더 가하여, 실온에서 6시간 교반했다. 그 후, 점도 조정을 행하고, 또한, 1㎛ 구멍의 테플론(등록상표) 필터를 사용하여 가압 여과하여, 15중량% 폴리이미드 전구체 니스를 얻었다.
［2］폴리이미드막의 작성
합성예 2에서 얻어진 내열성 수지막으로서의 폴리이미드 전구체 니스를, 반도체 기판으로서의 5인치 실리콘 웨이퍼에 스핀 도포를 하고, 핫 플레이트상 130℃에서 2분간, 확산로를 사용하여 질소 분위기하 200℃에서 30분간, 350℃에서 60분간 가열 처리를 하여, 막두께 5㎛의 폴리이미드(β)막 부착 실리콘 기판(Y)을 얻었다.
［3］플라즈마 처리
얻어진 폴리이미드(β)막 부착 실리콘 기판(Y)을 일본진공(주)제 CSE-1110매엽식 플라즈마 에칭 장치를 사용하여, 질소를 총 유량 25cc/분, 압력 10Pa, 고주파 전력 100W로 2분간 처리를 행하였다. 얻어진 질소 플라즈마 처리가 끝난 폴리이미드막 부착 실리콘 기판을, 다이아몬드 커터 부착 다이서를 사용하여 1cm 각으로 잘라내어, 접착성 평가용 하층 칩으로 했다.
［4］회로 접착 부재
실시예 1과 같이, 2mm 폭의 ACF재, 히타치화성공업(주)제 AC-8408을 사용했다.
［5］압착
실시예 1과 같이, 평가용 IC칩을 접착성 평가용 상층 칩, 상기 질소 플라즈마 처리가 끝난 폴리이미드(β)막 폴리이미드막 부착 실리콘 기판을 하층 칩으로 하여, ACF재 AC-8408을 끼우고, 가열 온도를 160℃로 설정하여, 총 전극 면적당 50MPa로 10초간 가열 압착을 행하여, 평가용 전극 반도체 기판을 얻었다.
［6］평가
실시예 1과 같이, 얻어진 평가용 전극 반도체 기판을 121℃, 2atm, 100RH%의 프렛샤 쿠커 시험기에, 24시간, 48시간 투입하여, 미처리 샘플과 함께, Dage제 Series4000 접합 강도 시험기를 사용하여, 260℃하의 접착 강도와 파괴 모드의 비교 평가를 행하였다. 결과를 표 1에 나타낸다.
(실시예 3)
［1］(합성예 3) 폴리벤족사졸 전구체 니스의 작성
폴리벤족사졸 전구체의 합성
교반기 및 온도계를 구비한 0.5리터의 플라스크 중에, 4,4'-디카르복실디페닐에테르 21.7g(0.084몰) 및 N-메틸피롤리돈 125.0g을 투입하여, 플라스크를 0℃로 냉각하고, 염화티오닐 20.0g(0.168몰)을, 반응 온도를 10℃ 이하로 유지하면서 적하했다. 염화티오닐의 적하 후 10℃ 부근에서 30분간 교반하여, 4,4'-디카르복실디페닐에테르의 디클로라이드 용액을 얻었다.
온도계, 교반 장치, 냉각관 및 질소 도입관을 구비한 4구 세퍼러블 플라스크에, N-메틸피롤리돈 100g을 투입하고, 2,2-비스(3-아미노-4-히드록시페닐)-1,1,1,3,3,3-헥사플루오로프로판 37.0g(0.10몰)을 첨가하고, 교반 용해한 후, 피리딘 26.6g를 첨가했다. 이 용액을 냉각하고, 온도를 0~10℃로 유지하면서, 1,4-디카르복시시클로헥산디클로라이드의 용액을 30분간 걸쳐 적하한 후, 10℃ 부근에서 30분간 교반했다. 반응액을 4리터의 물에 투입하고, 석출물을 회수, 세정한 후, 40℃에서 이틀간 감압 건조하여 폴리히드록시아미드를 얻었다.
상기 폴리히드록시아미드 15.0g을, 수지분의 1중량%의 γ-아미노프로필트리 에톡시실란을 용해한 N-메틸-2-피롤리돈 용액 22.5g에 용해시킨 후, 1㎛ 구멍의 테플론(등록상표) 필터를 사용하여 가압 여과하여 40중량%의 폴리벤족사졸 전구체 니스를 얻었다.
［2］폴리벤족사졸막의 작성
합성예 3에서 얻어진 내열성 수지막으로서의 폴리벤족사졸 전구체 니스를, 반도체 기판으로서의 5인치 실리콘 웨이퍼에 스핀 도포를 하여, 핫 플레이트상 120℃에서 2분간, 확산로를 사용하여 질소 분위기하 200℃에서 30분간, 320℃에서 60분간 가열 처리를 하여, 막두께 5㎛의 폴리벤족사졸(γ)막 부착 실리콘 기판(Z)을 얻었다.
［3］플라즈마 처리
얻어진 폴리벤족사졸(γ)막 부착 실리콘 기판(Z)을 일본진공(주)제 CSE-1110매엽식 플라즈마 에칭 장치를 사용하여, 질소를 총 유량 25cc/분, 압력 10Pa, 고주파 전력 100W로 2분간 처리를 행했다. 얻어진 질소 플라즈마 처리가 끝난 폴리이미드막 부착 실리콘 기판을, 다이아몬드 커터 부착 다이서를 사용하여 1cm 각으로 잘라내어, 접착성 평가용 하층 칩으로 했다.
［4］회로 접착 부재
실시예 1과 같이, 2mm 폭의 ACF재, 히타치화성공업(주)제 AC-8408을 사용했다.
［5］압착
실시예 1과 같이, 평가용 IC칩을 접착성 평가용 상층 칩, 상기 질소 플라즈 마 처리가 끝난 실리콘 기판(Z)을 하층 칩으로 하여 ACF재 AC-8408을 끼우고, 상기 구성으로 가열 온도를 160℃로 설정하고, 총 전극 면적당 50MPa로 10초간 가열 압착을 행하여, 평가용 전극 반도체 기판을 얻었다.
［6］평가
실시예 1과 같이, 얻어진 평가용 전극 반도체 기판을 121℃, 2atm, 100RH%의 프렛샤 쿠커 시험기에, 24시간, 48시간 투입하여, 미처리 샘플과 함께, Dage제 Series4000 접합 강도 시험기를 사용하여, 접착 강도와 파괴 모드의 비교 평가를 행하였다. 결과를 표 1에 나타낸다.
(비교예 1)
［5］압착
실시예 1에서 얻어진 막두께 5㎛의 폴리이미드(α)막 부착 실리콘 기판(X)을, 플라즈마 처리를 하지 않고, 하층 칩으로 하여 사용. 평가용 IC칩을 접착성 평가용 상층 칩으로 하고, 접착 필름은, 2mm 폭의 ACF재, 히타치화성공업(주)제 AC-8408을 사용했다. 상기 구성에서 가열 온도를 160℃으로 설정하고, 총 전극 면적당 50MPa로 10초간 가열 압착을 행하여, 평가용 전극 반도체 기판을 얻었다.
［6］평가
실시예 1과 같이, 얻어진 평가용 전극 반도체 기판을 121℃, 2atm, 100RH%의 프렛샤 쿠커 시험기에, 24시간, 48시간 투입하고, 미처리 샘플과 함께, Dage제 Series4000 접합 강도 시험기를 사용하여, 접착 강도와 파괴 모드의 비교 평가를 행하였다. 결과를 표 1에 나타낸다.
(비교예 2)
［3］플라즈마 처리
실시예 1에서 얻어진 막두께 5㎛의 폴리이미드(α)막 부착 실리콘 기판(X)을, 야마토화학제 PC101A 산소 플라즈마 장치를 사용하여, 산소를 총 유량 100cc/분, 압력 100Pa, 고주파 전력 400W로 2분간 처리를 행하였다. 얻어진 산소 플라즈마 처리가 끝난 폴리이미드막 실리콘 기판을, 다이아몬드 커터 부착 다이서를 사용하여 1cm 각으로 잘라내어, 접착성 평가용 하층 칩으로 했다.
［5］압착
평가용 IC칩을 접착성 평가용 상층 칩으로 하고, 산소 플라즈마 처리가 끝난 실리콘 기판(X)을 하층 칩으로서 사용하고, 접착 필름은, 2mm 폭의 ACF재, 히타치화성공업(주)제 AC-8408을 사용했다. 상기 구성으로 가열 온도를 160℃로 설정하고, 총 전극 면적당 50MPa로 10초간 가열 압착을 행하여, 평가용 전극 반도체 기판을 얻었다.
［6］평가
실시예 1과 같이, 얻어진 평가용 전극 반도체 기판을 121℃, 2atm, 100RH%의 프렛샤 쿠커 시험기에, 24시간, 48시간 투입하고, 미처리 샘플과 함께, Dage제 Series4000 접합 강도 시험기를 사용하여, 접착 강도와 파괴 모드의 비교 평가를 행하였다. 결과를 표 1에 나타낸다.
(비교예 3)
［3］플라즈마 처리
얻어진 막두께 5㎛의 폴리이미드(α)막 부착 실리콘 기판(X)을 일본진공제 CSE-1110 매엽식 플라즈마 에칭 장치를 사용하여, 사불화메탄을 총 유량 25cc/분, 압력 10Pa, 고주파 전력 100W로 2분간 처리를 행하였다. 얻어진 사불화메탄 플라즈마 처리가 끝난 폴리이미드막 부착 실리콘 기판을, 다이아몬드 커터 부착 다이서를 사용하여 1cm 각으로 잘라내어, 접착성 평가용 하층 칩으로 했다.
［5］압착
평가용 IC칩을 접착성 평가용 상층 칩으로 하고, 사불화메탄 플라즈마 처리가 끝난 실리콘 기판(X)을 하층 칩으로 하여 사용하고, 접착 필름은, 2mm 폭의 ACF재, 히타치화성공업(주)제 AC-8408을 사용했다. 상기 구성으로 가열 온도를 160℃로 설정하고, 총 전극 면적당 50MPa로 10초간 가열 압착을 행하여, 평가용 전극 반도체 기판을 얻었다.
［6］평가
실시예 1과 같이, 얻어진 평가용 전극 반도체 기판을 121℃, 2atm, 100RH%의 프렛샤 쿠커 시험기에, 24시간, 48시간 투입하고, 미처리 샘플과 함께, Dage제 Series4000 접합 강도 시험기를 사용하여, 접착 강도와 파괴 모드의 비교 평가를 행하였다. 결과를 표 1에 나타낸다.
이상의 실시예 1~3 및 비교예 1~3에 있어서의 평가 결과를, 정리하여 표 1에 나타낸다.
Figure 112008009881783-pct00002
표 1로부터 밝혀진 바와 같이, 실시예 1~3에서는, 평가용 전극 반도체 기판을 프렛샤 쿠커 시험기에 24시간 및 48시간 투입한 후에 있어서도, 초기값과 같은 접착 강도가 유지되고 있다. 또한, 접착 강도 평가에 있어서의 파괴 모드는, ACF 자체의 파괴이며, ACF와 내열성 수지막과의 접착은 유지되고 있었다. 이것에 대해서, 비교예 1~3에서는, 평가용 전극 반도체 기판을 프렛샤 쿠커 시험기에 24시간 및 48시간 투입한 후에 있어서는, 접착 강도가 현저하게 저하했다. 또한, 접착 강도 평가에 있어서의 파괴 모드는, ACF 응집 파괴가 일어나기 전에 폴리이미드(α)와 ACF간의 계면에서 박리가 일어났다. 따라서, 본 발명에 의한 회로 접속 구조체에서는, 장기에 걸쳐 높은 접착 강도를 유지할 수 있다는 것이 판명되었다.
이상과 같이, 본 발명에 따른 회로 접속 구조체 및 그 제조방법 및 회로 접속 구조체용 반도체 기판은, 고온 고습하에 있어서도 장기에 걸쳐 양호한 접착성을 유지할 수 있고, 높은 신뢰성을 가지는 회로 접속 구조체를 얻을 수 있으므로, 각종 소형 반도체 제품에 유용하고, 특히, 고온 고습하에서 사용되는, 예를 들면 차재용(車載用) 반도체 제품, 차재용 액정표시장치 등에 적합하다.

Claims (14)

  1. 질소, 암모니아 및 히드라진으로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는 질소계 가스를 사용하여, 표면에 내열성 수지막 및 제1의 회로 전극을 가지는 반도체 기판을 플라즈마 처리하여 표면 개질 처리를 행하는 공정과,
    상기 표면 개질 처리된 반도체 기판과, 상기 제1의 회로 전극에 대향하는 제2의 회로 전극을 표면에 가지는 회로 부재를, 회로 접착 부재를 개재시켜 상기 제1 및 제2의 회로 전극이 대향하도록 배치하는 공정과,
    상기 반도체 기판 및 상기 회로 부재를 압착하여, 상기 반도체 기판 및 상기 회로 부재를 접착함과 동시에, 대향하는 상기 제1 및 제2의 회로 전극끼리를 전기적으로 접속하는 압착 공정
    을 포함하는 것을 특징으로 하는 회로 접속 구조체의 제조방법.
  2. 제 1항에 있어서, 상기 회로 접착 부재는 도전성 입자를 포함하고, 상기 제1 및 제2의 회로 전극은 상기 도전성 입자를 개재하여 전기적으로 접속되는 것을 특징으로 하는 회로 접속 구조체의 제조방법.
  3. 제 1항에 있어서, 상기 질소계 가스 대신에, 상기 질소계 가스에 더하여, 수소 또는 불활성 가스를 더 포함하는 혼합 가스를 사용하는 것을 특징으로 하는 회로 접속 구조체의 제조방법.
  4. 제 3항에 있어서, 상기 혼합 가스 중의 상기 질소계 가스의 비율은, 상기 혼합 가스의 20~100용량%인 것을 특징으로 하는 회로 접속 구조체의 제조방법.
  5. 제 1항에 있어서, 상기 내열성 수지막은, 폴리아미드, 폴리이미드, 폴리아미드이미드, 폴리벤족사졸, 폴리벤조이미다졸 및 벤조시클로부텐으로 이루어지는 군으로부터 선택되는 적어도 2종의 코폴리머, 또는 상기 군으로부터 선택되는 적어도 1종의 전구체로 이루어지는 막인 것을 특징으로 하는 회로 접속 구조체의 제조방법.
  6. 제 1항에 있어서, 상기 플라즈마 처리를, 0.5Pa로부터 상압의 범위의 압력에서 실시하는 것을 특징으로 하는 회로 접속 구조체의 제조방법.
  7. 제 1항에 있어서, 상기 반도체 기판은, 반도체소자인 것을 특징으로 하는 회로 접속 구조체의 제조방법.
  8. 제 1항에 있어서, 상기 회로 부재는, 유리 기판, 금속 기판 또는 세라믹 기판인 것을 특징으로 하는 회로 접속 구조체의 제조방법.
  9. 제 1항에 있어서, 상기 회로 접착 부재는, 접착 필름 또는 접착 페이스트인 것을 특징으로 하는 회로 접속 구조체의 제조방법.
  10. 제 9항에 있어서, 상기 접착 필름 또는 접착 페이스트는, 에폭시계 수지를 포함하는 것을 특징으로 하는 회로 접속 구조체의 제조방법.
  11. 제 1항에 기재된 회로 접속 구조체의 제조방법에 의해 제조되는 것을 특징으로 하는 회로 접속 구조체.
  12. 표면에 내열성 수지막 및 제1의 회로 전극을 가지고, 질소, 암모니아 및 히드라진으로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는 질소계 가스를 사용하여, 플라즈마 처리에 의해 표면 개질 처리가 실시된 것을 특징으로 하는 회로 접속 구조체용 반도체 기판.
  13. 제 1항에 있어서, 상기 내열성 수지막은, 폴리아미드, 폴리이미드, 폴리아미드이미드, 폴리벤족사졸, 폴리벤조이미다졸 및 벤조시클로부텐으로 이루어지는 군으로부터 선택되는 적어도 1종의 폴리머 혹은 적어도 2종의 코폴리머, 또는 상기 군으로부터 선택되는 적어도 1종의 전구체로 이루어지는 막인 것을 특징으로 하는 회로 접속 구조체의 제조방법.
  14. 제 1항에 있어서, 상기 내열성 수지막은, 폴리아미드 및 폴리이미드로 이루어지는 군으로부터 선택되는 적어도 1종으로 이루어지는 막인 것을 특징으로 하는 회로 접속 구조체의 제조방법.
KR1020087003289A 2005-08-22 2006-08-22 회로 접속 구조체 및 그 제조방법 및 회로 접속 구조체용반도체 기판 KR101174606B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00240204 2005-08-22
JP2005240204A JP4691417B2 (ja) 2005-08-22 2005-08-22 回路接続構造体及びその製造方法及び回路接続構造体用の半導体基板

Publications (2)

Publication Number Publication Date
KR20080036079A KR20080036079A (ko) 2008-04-24
KR101174606B1 true KR101174606B1 (ko) 2012-08-16

Family

ID=37771526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087003289A KR101174606B1 (ko) 2005-08-22 2006-08-22 회로 접속 구조체 및 그 제조방법 및 회로 접속 구조체용반도체 기판

Country Status (7)

Country Link
US (1) US8148204B2 (ko)
EP (1) EP1918989A4 (ko)
JP (1) JP4691417B2 (ko)
KR (1) KR101174606B1 (ko)
CN (2) CN101243548A (ko)
TW (1) TWI386121B (ko)
WO (1) WO2007023781A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4691417B2 (ja) 2005-08-22 2011-06-01 日立化成デュポンマイクロシステムズ株式会社 回路接続構造体及びその製造方法及び回路接続構造体用の半導体基板
JP4892209B2 (ja) 2005-08-22 2012-03-07 日立化成デュポンマイクロシステムズ株式会社 半導体装置の製造方法
JP5151584B2 (ja) * 2008-03-17 2013-02-27 富士通株式会社 半導体装置及び半導体装置の製造方法
JP5965185B2 (ja) * 2012-03-30 2016-08-03 デクセリアルズ株式会社 回路接続材料、及びこれを用いた半導体装置の製造方法
KR101526278B1 (ko) * 2012-12-21 2015-06-05 제일모직주식회사 경화 필름과 도전 필름을 포함하는 분리형 이방 도전성 필름
CN106220885B (zh) * 2016-08-23 2019-04-02 万达集团股份有限公司 一种聚酰亚胺薄膜表面处理方法及处理装置
WO2018042701A1 (ja) 2016-08-30 2018-03-08 日立化成株式会社 接着剤組成物
KR20200103043A (ko) * 2017-12-28 2020-09-01 히타치가세이가부시끼가이샤 접속 구조체 및 그의 제조 방법
JP7160302B2 (ja) * 2018-01-31 2022-10-25 三国電子有限会社 接続構造体および接続構造体の作製方法
JP7185252B2 (ja) 2018-01-31 2022-12-07 三国電子有限会社 接続構造体の作製方法
JP7046351B2 (ja) 2018-01-31 2022-04-04 三国電子有限会社 接続構造体の作製方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11191576A (ja) 1997-12-25 1999-07-13 Seiko Epson Corp 電子部品の実装方法および装置
JP2006005302A (ja) 2004-06-21 2006-01-05 Matsushita Electric Ind Co Ltd フレキシブル基板およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55104007A (en) 1979-02-01 1980-08-09 Kokoku Rubber Ind Adhesive anisotripic conductive substance and shorting member using same
JPS59158531A (ja) 1983-02-28 1984-09-08 Sanken Electric Co Ltd 半導体素子の表面安定化法
JPS60262430A (ja) 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR920003431B1 (ko) 1988-02-05 1992-05-01 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 플라즈마 처리 방법 및 장치
JP2664265B2 (ja) 1989-03-20 1997-10-15 株式会社日立製作所 金属／有機高分子合成樹脂複合体及びその製造方法
JPH03225993A (ja) * 1990-01-31 1991-10-04 Hitachi Chem Co Ltd 配線板の製造法
JPH0613433A (ja) * 1992-06-29 1994-01-21 Matsushita Electric Ind Co Ltd フリップチップの実装方法
JPH0794540A (ja) * 1993-09-21 1995-04-07 Sony Corp 半導体装置の製造方法
JP4239310B2 (ja) 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
US6605175B1 (en) 1999-02-19 2003-08-12 Unaxis Balzers Aktiengesellschaft Process for manufacturing component parts, use of same, with air bearing supported workpieces and vacuum processing chamber
TWI334880B (en) * 2000-12-28 2010-12-21 Hitachi Chemical Co Ltd Circuit connecting adhesive with anisotropic conductivity connecting method of circuit board and circuit connecting construction by using the adhesive
JP4460803B2 (ja) * 2001-09-05 2010-05-12 パナソニック株式会社 基板表面処理方法
US6869831B2 (en) * 2001-09-14 2005-03-22 Texas Instruments Incorporated Adhesion by plasma conditioning of semiconductor chip surfaces
JP2003145674A (ja) 2001-11-08 2003-05-20 Learonal Japan Inc 樹脂複合材料の形成方法
JP2003163451A (ja) * 2001-11-27 2003-06-06 Shin Etsu Chem Co Ltd フレキシブル印刷配線用基板
JP2005183599A (ja) * 2003-12-18 2005-07-07 Mitsubishi Gas Chem Co Inc Ｂステージ樹脂組成物シートおよびこれを用いたフリップチップ搭載用プリント配線板の製造方法。
JP4513532B2 (ja) * 2004-12-01 2010-07-28 セイコーエプソン株式会社 半導体装置の製造方法
JP4691417B2 (ja) 2005-08-22 2011-06-01 日立化成デュポンマイクロシステムズ株式会社 回路接続構造体及びその製造方法及び回路接続構造体用の半導体基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11191576A (ja) 1997-12-25 1999-07-13 Seiko Epson Corp 電子部品の実装方法および装置
JP2006005302A (ja) 2004-06-21 2006-01-05 Matsushita Electric Ind Co Ltd フレキシブル基板およびその製造方法

Also Published As

Publication number Publication date
US8148204B2 (en) 2012-04-03
TW200719778A (en) 2007-05-16
TWI386121B (zh) 2013-02-11
EP1918989A1 (en) 2008-05-07
US20090189254A1 (en) 2009-07-30
KR20080036079A (ko) 2008-04-24
CN103258753A (zh) 2013-08-21
JP4691417B2 (ja) 2011-06-01
JP2007059480A (ja) 2007-03-08
CN101243548A (zh) 2008-08-13
WO2007023781A1 (ja) 2007-03-01
EP1918989A4 (en) 2012-07-04

Similar Documents

Publication Publication Date Title
KR101174606B1 (ko) 회로 접속 구조체 및 그 제조방법 및 회로 접속 구조체용반도체 기판
EP0591174B1 (en) Reworkable adhesive for electronic applications
CN101901971B (zh) 电路连接用粘接膜、电路部件的连接结构以及电路部件的连接方法
JP4650456B2 (ja) 回路接続材料、これを用いた回路部材の接続構造及びその製造方法
WO2013133015A1 (ja) 半導体装置の製造方法および半導体装置の製造装置
KR101021437B1 (ko) 다층 이방성 전기전도성 접착제 및 이를 사용하는 접속구조체
KR20020044569A (ko) 반도체 접속 기판용 접착제 부착 테이프 및 그것을 사용한동박 적층판
KR101284512B1 (ko) 반도체 장치의 제조 방법
JP5134747B2 (ja) 接着フィルム及び半導体装置
JP5130939B2 (ja) 半導体用接着組成物およびそれを用いた半導体装置の製造方法
KR101388851B1 (ko) 접착제, 회로 접속 구조체 및 반도체 장치
JP5293496B2 (ja) 接着剤組成物、接着フィルム及び半導体装置
WO2022059167A1 (ja) 半導体パッケージ用基板材料を製造する方法、プリプレグ、及び半導体パッケージ用基板材料
JPH1050930A (ja) マルチチップ実装法
JP2015084352A (ja) 回路部材接着用積層シートおよび半導体装置の製造方法
JP5332799B2 (ja) 半導体封止用フィルム状接着剤、半導体装置及びその製造方法
JP2000036515A (ja) ベアチップ実装構造
KR20120140617A (ko) 접착제용 개질제 및 그의 제조 방법, 접착제 조성물 및 회로 접속 구조체
JP5125165B2 (ja) 表面改質処理方法、電極接続基板及び半導体装置の製造方法
JP2018046038A (ja) 半導体装置の製造方法
JP2011003924A (ja) 回路接続材料、これを用いた回路部材の接続構造及びその製造方法
Kim et al. Effects of Anisotropic Conductive Films (ACFs) Gap Heights on the Bending Reliability of Chip-In-Flex (CIF) Packages for Wearable Electronics Applications
JPS6183228A (ja) 溶剤可溶性ポリイミド
JP2012162680A (ja) 半導体用接着フィルム、接着シート、半導体ウエハ及び半導体装置
JP2002155262A (ja) 接着剤組成物及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160729

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170728

Year of fee payment: 6