KR100771319B1 - 칩 내장형 인쇄회로기판 및 그 제조방법 - Google Patents

칩 내장형 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100771319B1
KR100771319B1 KR1020060043519A KR20060043519A KR100771319B1 KR 100771319 B1 KR100771319 B1 KR 100771319B1 KR 1020060043519 A KR1020060043519 A KR 1020060043519A KR 20060043519 A KR20060043519 A KR 20060043519A KR 100771319 B1 KR100771319 B1 KR 100771319B1
Authority
KR
South Korea
Prior art keywords
chip
hole
copper
circuit pattern
circuit board
Prior art date
Application number
KR1020060043519A
Other languages
English (en)
Inventor
서해남
조한서
조석현
김병문
조지홍
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060043519A priority Critical patent/KR100771319B1/ko
Application granted granted Critical
Publication of KR100771319B1 publication Critical patent/KR100771319B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 적층 없이 하나의 부품이 내장할 기판에 홀을 형성하여 부품을 내장시킨 다음 범프로 내층과 외층의 패드에 바로 연결시켜 제조공정을 단순화하고 전기적 특성을 향상시키며 공정비용을 줄일 수 있는 칩 내장형 인쇄회로기판 및 그 제조방법에 관한 것이다.
범프, 칩, 동박적층판, 회로패턴

Description

칩 내장형 인쇄회로기판 및 그 제조방법{Embedded Chip Printed Circuit Board and Fabricating Method of the same}
도 1a 내지 도 1i는 종래의 칩 내장형 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.
도 2a 내지 도 2g는 본 발명의 실시 예에 따른 칩 내장형 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10a, 10b, 10c, 10d, 110a, 110b, 110c, 110d : 동박
12, 124 : 범프 14, 114, 114a : 절연층
16, 116 : 홀 18, 118 : 칩
20, 120 : 지지부재 22 : 점착층
24 : 크림용접 118a : 칩 전극
본 발명은 칩 내장형 인쇄회로기판 및 그 제조방법에 관한 것으로, 특히 제조공정을 단순화시켜 전기적 특성을 향상시키고 공정비용을 줄일 수 있는 칩 내장형 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근, 휴대 전화나 디지털 AV기기, IC카드 등 고기능화에 따라 전자 부품의 고기능화, 소형화 요구가 급증하고 있다. 이러한 추세에 대응하고자 패키지의 추세가 기존의 기판 하나에 하나의 칩이 내장되는 형태에서 하나의 기판에 여러 개의 칩을 내장하는 패키지가 등장하게 되었다.
회로가 설계된 반도체칩에 전기적인 연결을 해주고, 외부의 충격에 견디게끔 밀봉 포장해주어 비로소 실생활에서 사용할 수 있게 물리적인 기능과 형상을 갖게 해주는 것이 패키지의 역할이다. 웨이퍼 한 장에는 동일한 전기회로가 인쇄된 칩이 수십 개에서 혹은 수백 개까지 놓일 수 있다. 그러나 칩 자체만으로는 외부로부터 전기를 공급받아 전기 신호를 전달해 주거나 받을 수 없을 뿐만 아니라, 외부의 충격에 쉽게 손상될 수 있기 때문에 기판에 내장되기 전까지 완전한 제품이라고 볼 수 없는 것이다.
휴대용 전자제품이 소형화하면서 이에 반도체가 내장될 공간은 더욱 줄어들고, 제품은 더욱 다기능화되고 있다. 따라서 단위 체적당 실장효율을 높이기 위해서 패키지는 경박단소화에 부응할 수밖에 없다.
이러한 패키지의 경박단소화에 부응하기 위하여 칩을 표면이 아닌 인쇄회로기판 내에 내장하는 방법이 요구되면서 칩 내장(Chip Embedded)을 위한 인쇄회로기 판의 다양한 제조방법이 연구되고 있다.
도 1a 내지 도 1i는 종래 기술에 따른 칩 내장형 인쇄회로기판의 제조방법을 나타내는 공정 단면도로서 일본 특허공개번호 제2004-134424호에 개시되어 있다.
종래 기술에 따른 칩 내장형 인쇄회로기판의 제조방법은 먼저, 도 1a에 도시된 바와 같이 동박(10a)을 준비한 후 동박(10a) 위에 도전성 범프(bump)(12)를 형성한다.
이후, 도 1b에 도시된 바와 같이 범프(12)를 절연층으로 사용되는 반경화 상태의 프리프레그(14)에 관통시킨다.
프리프레그(14)에 범프(12)를 관통시킨 후에는 도 1c에 도시된 바와 같이 진공 적층열 프레스기를 이용하여 프리프레그(14)에 동박(10b)을 적층 시킴과 동시에 프리프레그(14)를 경화시킨다.
프리프레그(14)가 경화되면, 도 1d에 도시된 바와 같이 회로패터닝 공정을 통해 배선층(10b)을 형성한다.
배선층(10b)이 형성된 후에는 도 1a 내지 도 1d의 과정을 반복하여 도 1e에 도시된 바와 같이 기판을 적층 시킨다.
이후, NC 드릴(Numerical control drill)을 이용하여 도 1f에 도시된 바와 같이 홀(16)을 형성한다. 홀(16)이 형성되면, 무전해 동도금 및 전해 동도금으로 홀(16) 내벽에 도금층을 형성한 후 회로패터닝 공정을 통해 배선층(10a)을 형성한다.
배선층(10a)을 형성한 후에는 도 1g에 도시된 바와 같이 배선판의 한쪽 면에 점착층(22)을 가지는 지지부재(20)를 부착시키고, 홀(16) 내부에 부품(18)을 실장 한다.
홀(16) 내부에 부품(16)을 실장 한 후에는 도 1h에 도시된 바와 같이 크림용접(24)으로 홀(16) 내부에 실장 된 부품(18)을 홀(16) 내벽에 형성된 배선층(10a)과 접속시킨다.
이후, 도 1i에 도시된 바와 같이 동박(10c, 10d) 및 프리프레그(14)로 이루어진 배선판을 진공 적층열 프레스기를 이용하여 적층시킨다.
그러나, 이와 같은 종래 기술에 따른 칩 내장형 인쇄회로기판의 제조방법은 동박 및 프리프레그가 여러번 적층 되므로 공정이 복잡하게 되어 공정비용이 증가하게 된다.
또한, 종래 기술에 따른 칩 내장형 인쇄회로기판의 제조방법은 부품 전극과 연결된 회로가 내층 트레이스를 통해 B2it 공법으로 형성된 홀(16)을 통해 도통되므로 매우 긴 회로 패스를 가지게 되어 임피던스가 증가하게 되어 회로의 전기적 특성이 저하되는 문제가 있다.
따라서, 본 발명은 제조공정을 단순화시켜 전기적 특성을 향상시키고, 공정비용을 줄일 수 있는 칩 내장형 인쇄회로기판 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 칩 내장형 인쇄회로기판은 양면에 내층 회로패턴이 형성되어 있으며, 칩이 실장 될 홀이 형성된 내층 용 제 1 기판; 양면에 전극이 형성되어 상기 홀 내부에 실장 되는 칩; 양면에 외층 회로패턴이 형성되어 있으며 상기 제 1 기판 위에 적층 되는 제 2 기판; 및 상기 내층 회로패턴 중 상부 회로패턴과 상기 칩의 전극 위에 상기 외층 회로패턴 중 상부 회로패턴과 연결되도록 돌출되어 형성되는 범프를 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 칩 내장형 인쇄회로기판의 제조방법은 (a) 제 1 절연층 양면에 동박이 적층 된 동박적층판에 홀을 형성하는 단계; (b) 상기 동박적층판에 내층 회로패턴을 형성하는 단계; (c) 상기 홀 내부에 전극이 양측에 부착된 칩을 내장하는 단계; (d) 상기 내층 회로패턴 중 상부 회로패턴과 상기 칩의 전극이 연결되도록 상기 상부 회로패턴과 상기 칩의 전극 위에 상부 방향으로 돌출되도록 범프를 형성하는 단계; (e) 제 2 절연층과 동박으로 이루어진 단면 동박적층판을 상기 칩이 내장된 동박적층판의 양면에 적층 하여 상부 방향으로 돌출된 범프와 외층 중 상부 동박층을 상호 연결하는 단계; 및 (f) 상기 단면 동박적층판의 동박을 이용하여 외부 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명한다.
도 2a 내지 도 2g는 본 발명의 실시 예에 따른 칩 내장형 인쇄회로기판의 제 조방법을 나타내는 공정 단면도이다.
먼저, 도 2a에 도시된 바와 같이 제 1 절연층(114)을 개재하여 양면에 동박(110a, 110b)이 형성된 동박적층판을 제공한다.
이때, 동박적층판의 제 1 절연층(114)은 기초 재료로 수지가 사용되고, 전기적인 특성은 뛰어나지만 기계적 강도가 불충분하고 온도에 의한 치수 변화(열팽창률)가 금속의 10배 정도로 큰 수지의 결점을 보완하기 위해 종이, 유리섬유 및 유지부직포 등이 보강기재가 혼합된다.
또한, 동박(110a, 110b)은 통상 전해 동박이 사용되고, 수지와의 접착력을 높이기 위해 동박 형성 시 동박이 수지와 화학적으로 반응하여 수지 쪽으로 소정 깊이로 파고들도록 만들어진다.
이러한, 동박적층판은 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판 및 플렉시블 동박적층판 중 그 사용 용도에 따라 어느 하나가 사용된다.
이후, 드릴링으로 가공하여 동박적층판에 홀을 형성한다. 이때, 드릴링 가공은 YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저를 사용하고, 홀에 실장 되는 칩 또는 부품의 크기에 맞게 홀을 형성한다.
이렇게 형성되는 홀은 도 2b에 도시된 바와 같이 동박적층판을 관통하는 관통홀(116)로 형성되거나 상부 동박(110a)과 절연층(114)의 일부가 파인 홈으로 형성될 수 있다.
이때, 홀은 실장 되는 칩 또는 부품보다 큰 너비를 갖게 형성되거나 칩 또는 부품의 크기와 동일하게 형성된다. 또한, 홀을 홈으로 형성할 경우 실장 되는 칩 또는 부품의 높이와 동일하거나 큰 높이를 갖도록 형성된다.
이로 인해, 홈 내부에 칩이 완전하게 실장 될 수 있게 된다.
홀을 형성한 후에는 디버링(Deburring) 및 디스미어(Desmear) 공정으로 홀 형성 시 발생하는 각종 오염과 이물질을 제거한다.
여기서, 디버링 공정은 드릴링 가공 시 발생 되는 동박의 버(burr) 및 홀 내벽의 먼지 입자와 동박 표면의 먼지, 지문 등을 제거하는 공정이고, 디스미어 공정은 드릴링 가공 시 홀 내벽에 부착되는 스미어(smear)를 제거하기 위한 공정이다.
이후, 도 2c에 도시된 바와 같이 화상 형성 공정을 통해 내층 회로패턴(110a, 110b)을 형성한다. 이때, 회로패턴(110a, 110b)은 사진 식각 공정이나 스크린 인쇄 공정을 통해 형성된다.
여기서, 사진 식각 공정은 아트워크 필름에 인쇄된 회로패턴을 기판상에 전사하는 방식으로 전사 방법에는 여러 가지 방법이 있으나, 가장 흔히 사용되는 방법으로는 감광성의 드라이 필름을 사용하여 자외선에 의해 아트워크 필름에 인쇄된 회로패턴을 드라이 필름으로 전사하는 방식이다.
또한, 스크린 인쇄 공정은 스크린 판을 이용하여 배선패턴을 전사하는 방법으로 회로패턴을 형성하는 방법이다.
회로패턴(110a, 110b)이 형성된 후에는 칩(118)을 지지하기 위해 도 2d에 도시된 바와 같이 회로패턴(110b)의 하부에 지지부재(120)를 부착시킨 후 홀 내부에 칩(118)을 실장 한다. 여기서, 지지부재는 테이프(tape)가 사용된다.
이때, 도 2b에서 홀이 아닌 홈이 형성되어 있는 경우 회로패턴(110b)의 하부에 지지부재(120)를 부착하지 않은 상태에서 홈 내부에 칩(118)을 실장 한다.
그리고, 홀 또는 홈 내부에 실장 되는 칩(118)은 양측에 칩 전극(118a)이 형성된다.
이후, 도 2e에 도시된 바와 같이 칩 전극(118a)과 회로패턴(110a) 위에 도전성 페이스트를 이용하여 범프(124)를 형성한다. 이때, 범프(124)는 일반적인 범프 형성 공정에 의해 형성된다.
여기서, 홀 또는 홈이 실장 되는 칩(118) 보다 큰 너비로 형성될 경우 범프(124)는 실장 된 칩의 전극(118a) 및 홀 또는 홈 사이의 공간과 상부 회로패턴(110a) 및 칩 전극(118a) 위에 상부 방향으로 돌출되도록 형성된다.
그러나, 홀 또는 홈이 실장 되는 칩(118)과 동일한 크기의 너비로 형성될 경우 범프(124)는 상부 회로패턴(110a) 및 칩 전극(118a) 위에 상부 방향으로 돌출되도록 형성된다.
범프(124)를 형성한 후에는 도 2f에 도시된 바와 같이 회로패턴(110b)의 하부에 부착된 지지부재(120)를 제거하고, 일반적인 회로기판의 빌드업(build-up) 방식에 따라 칩(118)이 내장된 동박적층판 양면에 제 2 절연층(114a)과 동박(110c, 110d)을 적층한다.
이때, 제 2 절연층(114a) 및 동박(110c, 110d)으로 이루어진 단면 동박적층판은 열 프레스에 의해 가열, 가압 되어 칩(118)이 내장된 동박적층판 양면에 적층된다. 그리고, 단면 동박적층판이 칩(118)이 내장된 동박적층판 양면에 적층될 때 범프(124)는 상부 동박(110c)과 연결되어 진다.
이 단계에서 동박적층판에 홀이 아닌 홈이 형성되어 있을 경우 회로패턴(110b) 하부에 지지부재(120)가 부착되어 있지 않으므로 일반적인 회로기판의 빌드업(build-up) 방식에 따라 칩(118)이 내장된 동박적층판 양면에 제 2 절연층(114a)과 동박(110c, 110d)을 적층하는 공정만이 사용된다.
이후, 범프(124)의 돌출면을 연마하고, 도 2g에 도시된 바와 같이 화상 형성 공정을 통해 외부 회로패턴(110c, 110d)을 형성한다. 이때, 외부 회로패턴(110c, 110d)은 내층 회로패턴(110a, 110b)과 동일한 방법으로 형성된다.
외부 회로패턴(110c, 110d)을 형성한 후에는 통상의 인쇄회로기판 공정에 따라 솔더 레지스트를 도포하고, 노광, 현상 및 건조 공정을 거쳐 전원의 공급 및 신호의 교환을 위해 외부 단자와 연결되는 부분 즉, 와이어 본딩 패드 및 솔더볼 패드로 사용되는 부분을 제외한 나머지 영역에 솔더 레지스트 패턴을 형성한 후 금, 니켈, 로듐 등과 같이 경도가 높고 도전성이 좋은 금속으로 도전층을 형성한다.
이와 같이 본 발명의 실시 예에 따른 칩 내장형 인쇄회로기판의 제조방법은 별도의 적층 없이 하나의 부품을 내장할 기판에 홀을 형성하여 칩(118)을 내장시킨 다음 범프(124)를 이용하여 홀에 실장된 칩 전극(118a)과 내층 회로패턴(110a)을 연결함으로써 홀 형성 후 홀 내벽에 동도금층을 형성하는 무전해 동도금 공정 및 전해 동도금 공정을 하지 않게 되어 공정시간을 단축할 수 있을 뿐만 아니라 공정비용을 줄일 수 있게 된다.
또한, 본 발명의 실시 예에 따른 칩 내장형 인쇄회로기판의 제조방법은 범 프(124)와 칩 전극(118a)이 바로 연결되므로 회로의 패스가 줄게 되어 전기적 특성을 향상시킬 수 있게 된다.
상술한 바와 같이, 본 발명은 적층 없이 하나의 부품이 내장할 기판에 홀을 형성하여 부품을 내장시키고, 홀을 형성한 후 홀에 도전성을 부여하는 공정을 하지 않게 되므로 공정시간을 줄일 수 있어 공정비용을 줄일 수 있다.
또한, 본 발명은 칩 전극과 내층 회로패턴이 범프에 의해 직접 연결되므로 회로의 전류 패스가 줄게 되어 회로의 전기적 특성을 향상시킬 수 있다.
여기서, 상술한 본 발명에서는 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경할 수 있음을 이해할 수 있을 것이다.

Claims (9)

  1. 양면에 내층 회로패턴이 형성되어 있으며, 칩이 실장 될 홀이 형성된 내층 용 제 1 기판;
    양면에 전극이 형성되어 상기 홀 내부에 실장 되는 칩;
    양면에 외층 회로패턴이 형성되어 있으며 상기 제 1 기판 위에 적층 되는 제 2 기판; 및
    상기 내층 회로패턴 중 상부 회로패턴과 상기 칩의 전극 위에 상기 외층 회로패턴 중 상부 회로패턴과 연결되도록 돌출되어 형성되는 범프를 포함하는 것을 특징으로 하는 칩 내장형 인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 홀은 상기 칩보다 큰 너비를 갖도록 형성되거나 또는 상기 칩과 동일한 크기로 형성되는 것을 특징으로 하는 칩 내장형 인쇄회로기판.
  3. 제 2 항에 있어서,
    상기 홀이 상기 칩보다 큰 너비를 갖도록 형성될 경우 상기 범프는 상기 칩의 전극, 상기 홀 사이의 공간 및 상기 내층 회로패턴 중 상부 회로패턴에 형성되는 것을 특징으로 하는 칩 내장형 인쇄회로기판.
  4. 제 1 항에 있어서,
    상기 홀은 상기 제 1 기판을 관통하는 관통홀이거나 또는 하부에 관통되지 않은 절연층이 존재하는 홈인 것을 특징으로 하는 칩 내장형 인쇄회로기판.
  5. (a) 제 1 절연층 양면에 동박이 적층 된 동박적층판에 홀을 형성하는 단계;
    (b) 상기 동박적층판에 내층 회로패턴을 형성하는 단계;
    (c) 상기 홀 내부에 전극이 양측에 부착된 칩을 내장하는 단계;
    (d) 상기 내층 회로패턴 중 상부 회로패턴과 상기 칩의 전극이 연결되도록 상기 상부 회로패턴과 상기 칩의 전극 위에 상부 방향으로 돌출되도록 범프를 형성하는 단계;
    (e) 제 2 절연층과 동박으로 이루어진 단면 동박적층판을 상기 칩이 내장된 동박적층판의 양면에 적층 하여 상부 방향으로 돌출된 범프와 외층 중 상부 동박층을 상호 연결하는 단계; 및
    (f) 상기 단면 동박적층판의 동박을 이용하여 외부 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.
  6. 제 5 항에 있어서,
    상기 홀은 상기 제 1 절연층과 그 양면에 적층 된 동박을 관통하는 관통홀이거나 또는 상기 제 1 절연층의 일부만이 관통된 홈인 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.
  7. 제 6 항에 있어서,
    상기 홀이 관통홀 일 경우 상기 (b) 단계 후 상기 내층 회로패턴 중 하부 회로패턴 하부에 칩 실장 시 칩을 지지하기 위한 지지부재를 부착하는 단계와 (c) 단계 후 상기 지지부재를 제거하는 단계를 더 포함하는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.
  8. 제 7 항에 있어서,
    상기 지지부재는 테이프인 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.
  9. 제 5 항에 있어서,
    상기 (e) 단계는 상기 외층 동박층 위로 돌출된 범프의 돌출면을 연마하여 제거하는 단계를 더 포함하는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법.
KR1020060043519A 2006-05-15 2006-05-15 칩 내장형 인쇄회로기판 및 그 제조방법 KR100771319B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060043519A KR100771319B1 (ko) 2006-05-15 2006-05-15 칩 내장형 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060043519A KR100771319B1 (ko) 2006-05-15 2006-05-15 칩 내장형 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100771319B1 true KR100771319B1 (ko) 2007-10-29

Family

ID=38816254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060043519A KR100771319B1 (ko) 2006-05-15 2006-05-15 칩 내장형 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100771319B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101088820B1 (ko) 2009-06-29 2011-12-01 주식회사 하이닉스반도체 임베디드 반도체 패키지 및 이의 제조 방법
KR101356353B1 (ko) 2011-10-11 2014-01-27 이비덴 가부시키가이샤 프린트 배선판

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09214093A (ja) * 1996-01-31 1997-08-15 Toshiba Corp 実装回路装置およびその製造方法
JP2001015920A (ja) 1999-06-30 2001-01-19 Toshiba Corp 多層プリント配線板及びその製造方法
JP2004134424A (ja) * 2002-10-08 2004-04-30 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
JP2005135995A (ja) * 2003-10-28 2005-05-26 Matsushita Electric Works Ltd 回路部品内蔵モジュール、回路部品内蔵モジュールの製造方法、および多層構造回路部品内蔵モジュール、多層構造回路部品内蔵モジュールの製造方法
JP2005243850A (ja) * 2004-02-25 2005-09-08 Victor Co Of Japan Ltd 多層プリント配線基板及びその製造方法
KR20060024946A (ko) 2004-09-15 2006-03-20 삼성전기주식회사 수동소자 내장형 인쇄회로기판 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09214093A (ja) * 1996-01-31 1997-08-15 Toshiba Corp 実装回路装置およびその製造方法
JP2001015920A (ja) 1999-06-30 2001-01-19 Toshiba Corp 多層プリント配線板及びその製造方法
JP2004134424A (ja) * 2002-10-08 2004-04-30 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
JP2005135995A (ja) * 2003-10-28 2005-05-26 Matsushita Electric Works Ltd 回路部品内蔵モジュール、回路部品内蔵モジュールの製造方法、および多層構造回路部品内蔵モジュール、多層構造回路部品内蔵モジュールの製造方法
JP2005243850A (ja) * 2004-02-25 2005-09-08 Victor Co Of Japan Ltd 多層プリント配線基板及びその製造方法
KR20060024946A (ko) 2004-09-15 2006-03-20 삼성전기주식회사 수동소자 내장형 인쇄회로기판 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101088820B1 (ko) 2009-06-29 2011-12-01 주식회사 하이닉스반도체 임베디드 반도체 패키지 및 이의 제조 방법
KR101356353B1 (ko) 2011-10-11 2014-01-27 이비덴 가부시키가이샤 프린트 배선판

Similar Documents

Publication Publication Date Title
KR100965339B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101131759B1 (ko) 다층프린트배선판
JP5129645B2 (ja) 部品内蔵配線基板の製造方法
JP4291279B2 (ja) 可撓性多層回路基板
KR100661297B1 (ko) 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
US20100044845A1 (en) Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
JP5461323B2 (ja) 半導体パッケージ基板の製造方法
WO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法並びに多層配線基板
JP2010171413A (ja) 部品内蔵配線基板の製造方法
KR100789530B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR100633850B1 (ko) 캐비티가 형성된 기판 제조 방법
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP2012151154A (ja) 部品内蔵配線基板の製造方法
KR100771319B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR100699237B1 (ko) 임베디드 인쇄회로기판 제조방법
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR100895241B1 (ko) 패키지용 기판 제조방법
EP3846598A1 (en) Arrangement with a central carrier and two opposing layer stacks, component carrier and manufacturing method
KR100771320B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
KR100797693B1 (ko) 칩 내장형 인쇄회로기판의 제조방법
KR20060070930A (ko) 패키지 기판의 제조 방법
KR20060132182A (ko) 적층 패키지용 인쇄회로기판의 제조방법
JP2010153721A (ja) 部品内蔵配線基板の製造方法
KR100796981B1 (ko) 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee